JP2007129228A - パワー半導体モジュールの位置決め装置及びパワー半導体モジュールの表面処理方法 - Google Patents

パワー半導体モジュールの位置決め装置及びパワー半導体モジュールの表面処理方法 Download PDF

Info

Publication number
JP2007129228A
JP2007129228A JP2006297737A JP2006297737A JP2007129228A JP 2007129228 A JP2007129228 A JP 2007129228A JP 2006297737 A JP2006297737 A JP 2006297737A JP 2006297737 A JP2006297737 A JP 2006297737A JP 2007129228 A JP2007129228 A JP 2007129228A
Authority
JP
Japan
Prior art keywords
power semiconductor
positioning
main surface
semiconductor module
molded body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006297737A
Other languages
English (en)
Other versions
JP5007099B2 (ja
Inventor
Jakob Jost
ヨースト ヤーコプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of JP2007129228A publication Critical patent/JP2007129228A/ja
Application granted granted Critical
Publication of JP5007099B2 publication Critical patent/JP5007099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】互いに離間された複数のパワー半導体モジュールを受容して位置決めするための装置と、これに付属の方法を紹介する。
【解決手段】装置としては、各穴(12)がストッパ手段(20)を有し、それにより各々のパワー半導体モジュール(40)の主面が位置決め成形体(10)の第1主面(14)に対して面平行で一直線に並んで位置決めされ、更に穴(12)が、第2主面(16)から出発し、第1主面(14)の方向で少なくとも一区画(18)において円錐形状をもって形成されていること。方法としては、パワー半導体モジュール(40)が、前記の装置内に配置されて固定されていて、適切な方法によりパワー半導体モジュール(40)の第1主面が全面的に又は部分的に材料(60)でコーティングされること。
【選択図】図2

Description

本発明は、互いに離間されている複数のパワー半導体モジュールの位置決め装置、並びに位置決めされたパワー半導体モジュールの表面処理方法に関する。
例として特許文献1から知られていて例として特許文献2を用いて互いに離間されて配置されているようなパワー半導体モジュールが本発明の出発点を構成する。
本発明は、例えば、特許文献2に従う運搬包装材内に配置されている特許文献1に従う複数のパワー半導体モジュールから出発する。パワー半導体モジュールが運搬後に他の表面処理を伴わずに直ちに例えば電流変換器である装置内に取付可能とされるために、運搬前には例えば熱伝導層がパワー半導体モジュールの基板上に施される。
前記のパワー半導体モジュールは2つの主面を有し、この際、第2主面上には電気的なコンタクトのための接触要素が配置されている。第1主面は基板により形成されている。この基板は、パワー半導体モジュールの内部の方を向いた側においてパワー半導体素子(パワー半導体構成品)を支持し、パワー半導体モジュールの内部とは反対の側において冷却構成部品に対する熱伝導接続のために用いられる。基板と冷却構成部品との間のこの熱伝導接続部は、従来技術に従い、熱伝導層、所謂熱伝導ペーストから成る中間層により形成される。
この熱伝導ペーストは、冷却体上にパワー半導体モジュールを取り付けた後の効果的な熱伝達を保証するために、均質な層として又は均質に配分された個々の層要素として形成されなくてはならない。しかし熱伝導ペーストから成るこの種の層は、ペースト状の層として均質性の損傷に対して敏感であるという短所を有する。この理由から、従来技術に従い、熱伝導ペーストは、好ましくは冷却体上にパワー半導体モジュールを配置する直前に塗布される。しかしこの層は、できるだけ高い均質性、即ち均等な層厚を有する必要があるので、そのために例えばスクリーンプリンティング法が適しているが、これらの方法は取付場所で必ずしも使用可能であるわけではない。
上記のパワー半導体モジュール用の運搬包装材は特許文献2に開示されている。この種の運搬包装材は、数ミリメートルに至るまでの許容誤差で定義された間隔をもって複数のパワー半導体モジュールを互いに配置する。更にこれらの包装材は、各々のパワー半導体モジュールの両方の主面が運搬包装材と接触しないように又は接触するとしても定義された僅かな部分だけで接触するように構成されている。
DE19630173A1 DE10358834A1
本発明の基礎を成す課題は、互いに離間された複数のパワー半導体モジュールを受容するための装置であって、1ミリメートルよりも小さい許容誤差をもって互いに位置決めするための装置を紹介し、またこれらの複数のパワー半導体モジュールを同時に表面処理するための付属の方法を紹介することである。
前記の課題は、本発明に従い、請求項1及び2の構成要件の措置により解決される。有利な実施形態は下位請求項に記載されている。
本発明の思想は、複数のパワー半導体モジュールであってこれらのパワー半導体モジュールが正確には定義されていないグリッド内に横方向(側方)で互いに配置されていて、これらのパワー半導体モジュールの水平方向の位置が互いに同様に定義されている複数のパワー半導体モジュールから出発する。本発明は、互いに離間された複数のパワー半導体モジュールを受容して位置決めするための装置に関する。そのために、平らな第1主面と、パワー半導体モジュールを受容するための複数の穴とを有する位置決め成形体が提案される。
前記の穴の各々は、第1主面の法線の方向においてストッパ手段を有し、それにより各々のパワー半導体モジュールの主面が前記の成形体の第1主面に対して面平行で一直線に並んで(即ち面を揃えて面一にして)位置決めされる。更にこれらの穴は、位置決め成形体の第2主面から出発し、その第1主面の方向で少なくとも一区画において円錐形状の延在形態を有する。
複数のパワー半導体モジュールを同時に表面処理するための付属の方法は、パワー半導体モジュールをそれらの位置で指向付けして固定するための前記の装置を利用し、そして、パワー半導体モジュールの第1主面を、材料を用いて全面的に又は部分的にコーティングするための対応的に適切なコーティング法を適用する。
次に本発明の解決策を図1〜図3の実施形態に基づいて更に説明する。
図1は、本発明に従う装置の位置決め成形体(10)の一部分をその第1主面(14)上の俯瞰図として示している。位置決め成形体(10)は、好ましくは平らな第1主面(14)を有するアルミニウムから成る。位置決め成形体(10)は更に複数の穴(12)を有し、これらの穴の横方向(側方)のサイズは、配置すべきパワー半導体モジュール(40)の対応するサイズよりも僅かに大きい。この位置決め成形体(10)を用いて実施すべき方法は、対応する寸法を決定する。各穴(12)はストッパ手段(20)を有し、ストッパ手段(20)は、位置決め成形体(10)の第1主面(14)の面法線の方向における、配置すべきパワー半導体モジュール(40)の移動を制限する。このストッパ手段(20)はロックノーズとして形成されていて、位置決め成形体(10)の穴(12)における対向位置する2つの側に配置されている。位置決め精度に対する要求に応じ、全ての側に設けられたこの種のロックノーズ、必要な場合には側ごとに幾つも設けられたこの種のロックノーズは有利であり得る。同様に、穴(12)の角において対応的に形成されたロックノーズも適している。
図2は、図1に従うA-A線に沿った断面図として、本発明に従う装置の位置決め成形体(10)をパワー半導体モジュール(40)の位置決めの様々な段階で示している。
位置決め成形体(10)は第1主面(14)を有し、第1主面(14)は本発明に従う方法の基準面として用いられる。更に位置決め成形体(10)は、パワー半導体モジュール(40)を受容するための穴(12)を有する。これらの穴(12)は、割り当てられるパワー半導体モジュール(40)のハウジング(42)の横方向の長さよりも僅かに大きな横方向の長さを有する。穴(12)の横方向の長さは第2主面(16)においてパワー半導体モジュール(40)のハウジングサイズ(42)よりも明らかに大きい。この第2主面(16)から出発し、穴(12)は第1主面(14)の方向で少なくとも一区画(18)において円錐形状に先細りされている。この形態は有利であり、その理由は、パワー半導体モジュール(40)が、位置決め成形体(10)内の配置前、例えば運搬包装材(50)の一部分であるグリッド内で互いに横方向に配置されているが、この際、この位置の許容誤差が位置決め成形体(10)の許容誤差よりも大きいためである。
配置すべきパワー半導体モジュール(40)自体はハウジング(42)を有し、ハウジング(42)は基板(46)を包囲し、それにより基板(46)はパワー半導体モジュール(40)の第1主面を形成し、横方向においてはハウジング(42)が基板(46)を僅かに越えている。この第1主面の面法線の方向において基板(46)はパワー半導体モジュール(40)のハウジング(42)を越えている。パワー半導体モジュール(40)の第2主面上には電気的な端子要素(44)が配置されている。
各穴(12)は、好ましくは対向位置するように配置されている少なくとも2つのストッパ手段(20)を有する。これらのストッパ手段(20)は好ましくはロックノーズとして形成されていて、この際、これらのロックノーズは位置決め成形体(10)の第1主面(14)をその面法線の方向において越えてはいない。ロックノーズ(20)は、位置決め成形体(10)の第1主面(14)の面法線の方向におけるパワー半導体モジュール(40)の運動を制限するために用いられる。そのためにパワー半導体モジュール(40)は、基板(46)を横方向において越えてそれによりストッパエッジ(48)を形成するハウジング部分を用い、ロックノーズ(20)のロック面(22)に当接する。この際、基板(46)はロックノーズ(20)を通り過ぎて延在し、位置決め成形体(10)の第1主面(14)と共に面平行で一直線に並んだ面を形成する。
位置決め成形体(10)と、包装材の部分ボディ(50)と、その中に配置されているパワー半導体モジュール(40)とを有する、説明した装置により、個々のパワー半導体モジュール(40)が、互いに、1mm又はそれよりも小さな横方向の位置許容誤差、及び、位置決め成形体(10)の平らな第1主面(14)と、各々の基板(46)により形成されているパワー半導体モジュール(40)の各々の主面との間の0.5mmよりも小さな高さ許容誤差をもって指向付けられる。
ここで、複数のパワー半導体モジュール(40)の基板を同時に表面処理するための本発明に従う方法は、例として、横方向の位置決め精度が低い包装材の部分ボディ(50)内のパワー半導体モジュール(40)の配置構成から出発する。位置決め成形体(10)の第2主面の面法線の方向からパワー半導体モジュール(40)上に位置決めされる位置決め成形体(10)を用い、これらのパワー半導体モジュール(40)が横方向で必要な許容誤差に至るまで互いに指向付けられる。本発明に従うこの装置によりパワー半導体モジュール(40)がそれらの位置に位置決めされている。
他のステップにおいてパワー半導体モジュール(40)の第1主面がコーティングされ得る。このコーティングは、全基板(46)が均質の厚さを有する層で覆われるように全面的に行なわれるか、又は、例えばパワー半導体モジュール(40)の各々の基板(46)上に同じ間隔を有する同じ島状部(60)が互いに塗布されるように部分的にも行なわれる。
前記の方法を用い、好ましくは熱伝導ペースト及び接着剤、又は別の材料も基板(46)上に塗布され得る。そのために特に有利な方法は、周知であるスクリーンプリンティング法又はステンシルプリンティング法である。
図3は、本発明に従う装置の位置決め成形体(10)の3次元図を示している。この際、ロックノーズの形式のストッパ手段(20)の形態、並びに穴(20)の円錐形状の延在経過(18)の形態が特に明らかである。更に位置決め成形体(10)は、好ましくは対向位置する角に配置されている少なくとも2つのピン(24)を有し、これらのピン(24)は位置決め装置として用いられる。非図示のスクリーンのフレームが、対応する穴を有する。位置決め成形体(10)のピン(24)は、対応する穴に受容され、従ってスクリーンプリンティングプロセス中に、プリントすべきパワー半導体モジュール(40)に対して相対的にプリンティングスクリーンを位置決めする。
本発明に従う装置の位置決め成形体の一部分を示す図である。 本発明に従う装置の位置決め成形体をパワー半導体モジュールの位置決めの様々な段階で示す図である。 本発明に従う装置の位置決め成形体の一部分を3次元図として示す図である。
符号の説明
10 位置決め成形体
12 穴
14 第1主面
16 第2主面
18 一区画
20 ストッパ手段/ロックノーズ
22 ロック面
24 ピン
40 パワー半導体モジュール
42 ハウジング
44 端子要素
46 基板
48 ストッパエッジ
50 運搬包装材/部分ボディ
60 島状部

Claims (9)

  1. 互いに離間されている複数のパワー半導体モジュール(40)を受容して位置決めするための装置であって、位置決め成形体(10)を備え、この位置決め成形体(10)が、平らな第1主面(14)と、パワー半導体モジュール(40)を受容するための複数の穴(12)とを有する、前記装置において、
    各穴(12)がストッパ手段(20)を有し、それにより各々のパワー半導体モジュール(40)の主面が位置決め成形体(10)の第1主面(14)に対して面平行で一直線に並んで位置決めされ、更に穴(12)が、第2主面(16)から出発し、第1主面(14)の方向で少なくとも一区画(18)において円錐形状をもって形成されていることを特徴とする装置。
  2. 複数のパワー半導体モジュール(40)を同時に表面処理するための方法において、これらのパワー半導体モジュール(40)が、請求項1に従う装置内に配置されて固定されていて、適切な方法によりパワー半導体モジュール(40)の第1主面が全面的に又は部分的に材料(60)でコーティングされることを特徴とする方法。
  3. 位置決め成形体(10)が、パワー半導体モジュール(40)が配置されている包装材の部分ボディ(50)に対して配置されていることを特徴とする、請求項1に記載の装置。
  4. ストッパ手段(20)が、位置決め成形体(10)の第1主面(14)を越えることなく穴(12)の内部に配置されている少なくとも2つのノーズとして形成されていて、割り当てられたパワー半導体モジュール(40)のストッパエッジ(48)に当接することを特徴とする、請求項1に記載の装置。
  5. パワー半導体モジュール(40)のストッパエッジ(48)が各々のパワー半導体モジュール(40)のハウジング(42)により形成され、このハウジング(42)が、一直線に並ぶ主面を形成する割り当てられた基板(46)を、少なくとも2つの縁の方向又は穴(12)の角の方向で越えていることを特徴とする、請求項4に記載の装置。
  6. 位置決め成形体(10)の平らな第1主面(14)と、パワー半導体モジュール(40)の各々の割り当てられた主面との間の高さ許容誤差が0.5mmよりも小さいことを特徴とする、請求項1に記載の装置。
  7. 位置決め成形体(10)がスクリーンプリンティング装置用の少なくとも2つの位置決め装置(24)を有することを特徴とする、請求項1に記載の装置。
  8. 前記のコーティングがスクリーンプリンティング又はステンシルプリンティングを用いて行なわれることを特徴とする、請求項2に記載の方法。
  9. 前記の材料(60)が熱伝導ペースト又は接着剤であることを特徴とする、請求項2に記載の方法。
JP2006297737A 2005-11-05 2006-11-01 パワー半導体モジュールの位置決め装置及びパワー半導体モジュールの表面処理方法 Active JP5007099B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005052798.1 2005-11-05
DE102005052798A DE102005052798B4 (de) 2005-11-05 2005-11-05 Anordnung mit Leistungshalbleitermodulen und mit Vorrichtung zu deren Positionierung sowie Verfahren zur Oberflächenbehandlung der Leistungshalbleitermodule

Publications (2)

Publication Number Publication Date
JP2007129228A true JP2007129228A (ja) 2007-05-24
JP5007099B2 JP5007099B2 (ja) 2012-08-22

Family

ID=37506911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006297737A Active JP5007099B2 (ja) 2005-11-05 2006-11-01 パワー半導体モジュールの位置決め装置及びパワー半導体モジュールの表面処理方法

Country Status (8)

Country Link
US (1) US9281224B2 (ja)
EP (1) EP1783831B1 (ja)
JP (1) JP5007099B2 (ja)
KR (1) KR101177585B1 (ja)
CN (1) CN1958407B (ja)
AT (1) ATE479200T1 (ja)
DE (2) DE102005052798B4 (ja)
ES (1) ES2348803T3 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
WO2010036790A1 (en) * 2008-09-25 2010-04-01 Illinois Tool Works Inc. Devices and methods for handling microelectronic assemblies
DE102010005047B4 (de) * 2010-01-20 2014-10-23 Semikron Elektronik Gmbh & Co. Kg Anordnung mit mindestens einem Leistungshalbleitermodul und mit einer Transportverpackung
CN103036401B (zh) * 2012-12-10 2014-12-24 上海空间电源研究所 一种基于模块化设计的电源控制器平面度保证方法
DE102014217496A1 (de) * 2014-09-02 2016-03-03 Robert Bosch Gmbh Lackiertray für elektromechanische Baugruppen
US20170162411A1 (en) * 2015-12-03 2017-06-08 Nanya Technology Corporation Tray
DE102020102306A1 (de) 2020-01-30 2021-08-05 Semikron Elektronik Gmbh & Co. Kg Vorrichtung und Verfahren zum Durchdruck eines wachsartig, pastösen wärmeleitenden Materials auf eine Kühleinrichtung oder ein Leistungshalbleitermodul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142228A (ja) * 2003-11-04 2005-06-02 Toyota Motor Corp パワーモジュール構造
JP2005183582A (ja) * 2003-12-18 2005-07-07 Nec Corp 半導体素子の放熱構造およびヒートシンク

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868759A (en) * 1973-11-09 1975-03-04 Gen Motors Corp Magnetic pre-alignment of semiconductor device chips for bonding
US4915565A (en) 1984-03-22 1990-04-10 Sgs-Thomson Microelectronics, Inc. Manipulation and handling of integrated circuit dice
US4626167A (en) * 1984-03-22 1986-12-02 Thomson Components-Mostek Corporation Manipulation and handling of integrated circuit dice
US4529088A (en) * 1984-06-22 1985-07-16 Paul Quong Shipping-and-storage container for produce
US5492223A (en) * 1994-02-04 1996-02-20 Motorola, Inc. Interlocking and invertible semiconductor device tray and test contactor mating thereto
DE19630173C2 (de) * 1996-07-26 2001-02-08 Semikron Elektronik Gmbh Leistungsmodul mit Halbleiterbauelementen
US5794783A (en) * 1996-12-31 1998-08-18 Intel Corporation Die-level burn-in and test flipping tray
US5791486A (en) * 1997-01-07 1998-08-11 Fluoroware, Inc. Integrated circuit tray with self aligning pocket
US5878890A (en) * 1997-09-30 1999-03-09 Kaneko Denki Kabushiki Kaisha Carrier tape
US6225205B1 (en) * 1998-01-22 2001-05-01 Ricoh Microelectronics Company, Ltd. Method of forming bump electrodes
US5960961A (en) * 1998-08-03 1999-10-05 Tempo G Tab means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes
US6887723B1 (en) * 1998-12-04 2005-05-03 Formfactor, Inc. Method for processing an integrated circuit including placing dice into a carrier and testing
US6484881B1 (en) * 1999-02-05 2002-11-26 Alvite Joseph G. Electronic component package for standard and odd form components
US6214640B1 (en) * 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
DE10012575A1 (de) * 2000-03-15 2001-09-27 Schott Glas Transportvorrichtung für medizinische Behälter
US6914771B2 (en) * 2002-05-29 2005-07-05 Hirokazu Ono Tray for electronic components
US6907993B2 (en) * 2002-06-28 2005-06-21 Hon Hai Precision Ind. Co., Ltd Connector package with supporting walls
US6926937B2 (en) * 2002-09-11 2005-08-09 Entegris, Inc. Matrix tray with tacky surfaces
US7108899B2 (en) * 2002-09-11 2006-09-19 Entegris, Inc. Chip tray with tacky surface
US7127805B2 (en) * 2002-11-20 2006-10-31 Intel Corporation Electronic device carrier and manufacturing tape
US7111286B2 (en) 2002-12-18 2006-09-19 Ge Medical Systems Information Technologies, Inc. Method, system and computer product for parsing binary data
JP2005116762A (ja) 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
DE10358843B3 (de) * 2003-12-16 2005-03-24 Semikron Elektronik Gmbh Verpackungsbehältnis für Leistungshalbleitermodule

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142228A (ja) * 2003-11-04 2005-06-02 Toyota Motor Corp パワーモジュール構造
JP2005183582A (ja) * 2003-12-18 2005-07-07 Nec Corp 半導体素子の放熱構造およびヒートシンク

Also Published As

Publication number Publication date
EP1783831A2 (de) 2007-05-09
ATE479200T1 (de) 2010-09-15
DE102005052798A1 (de) 2007-05-24
DE502006007724D1 (de) 2010-10-07
JP5007099B2 (ja) 2012-08-22
EP1783831B1 (de) 2010-08-25
ES2348803T3 (es) 2010-12-14
KR101177585B1 (ko) 2012-08-27
US20070105275A1 (en) 2007-05-10
US9281224B2 (en) 2016-03-08
EP1783831A3 (de) 2008-06-11
CN1958407A (zh) 2007-05-09
KR20070048606A (ko) 2007-05-09
CN1958407B (zh) 2010-11-17
DE102005052798B4 (de) 2007-12-13

Similar Documents

Publication Publication Date Title
JP5007099B2 (ja) パワー半導体モジュールの位置決め装置及びパワー半導体モジュールの表面処理方法
US6267288B1 (en) Pallet for combined surface mount and wave solder manufacture of printed ciruits
JP3699575B2 (ja) Icパッケージ実装方法
US6836408B2 (en) Method and apparatus for force transfer via bare die package
KR200372566Y1 (ko) 인쇄회로기판 표면실장용 지그
JPH10256713A (ja) Icパッケージの実装方法
CN109842998A (zh) Pcb板贴片方法及结构
JPS63283136A (ja) 回路基板の実装方法
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
US20140220774A1 (en) Method of forming external terminals of a package and apparatus for performing the same
JP2013016771A (ja) 良品基板アレイモジュール及びその製造方法
JPH10308580A (ja) モジュール基板間の接続方法
JPH0864474A (ja) 電子部品
JP2005286147A (ja) 治具付プリント配線板およびその製造方法
US9648728B1 (en) Coreless organic substrate
JPH02263497A (ja) 電子回路装置の製造方法
CN117334580A (zh) 封装基板及其封装方法
JPH01220801A (ja) チップ状電気素子
JP2006066600A (ja) プリント基板
JPH02165996A (ja) 半導体装置
JP2004221387A (ja) プリント配線板における電子部品実装方法
JPH01310594A (ja) Icパッケージ実装装置
WO2002023963A2 (en) Method and apparatus for surface mounting electrical devices
JP2003234368A (ja) 樹脂製基板の製造方法
JPH0537113A (ja) フレキシブル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5007099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250