ES2348803T3 - Conjunto de mã“dulos de semiconductores de potencia y dispositivo para la colocaciã“n y procedimiento de tratamiento de la superficie de dichos mã“dulos de semiconductores de potencia. - Google Patents
Conjunto de mã“dulos de semiconductores de potencia y dispositivo para la colocaciã“n y procedimiento de tratamiento de la superficie de dichos mã“dulos de semiconductores de potencia. Download PDFInfo
- Publication number
- ES2348803T3 ES2348803T3 ES06022571T ES06022571T ES2348803T3 ES 2348803 T3 ES2348803 T3 ES 2348803T3 ES 06022571 T ES06022571 T ES 06022571T ES 06022571 T ES06022571 T ES 06022571T ES 2348803 T3 ES2348803 T3 ES 2348803T3
- Authority
- ES
- Spain
- Prior art keywords
- power semiconductor
- semiconductor modules
- main surface
- shaped placement
- placement body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004381 surface treatment Methods 0.000 claims abstract description 7
- 238000009434 installation Methods 0.000 claims description 26
- 210000005069 ears Anatomy 0.000 claims description 11
- 238000004806 packaging method and process Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 15
- 230000032258 transport Effects 0.000 description 9
- 238000001816 cooling Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000015927 pasta Nutrition 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Una instalación con una multiplicidad de módulos de semiconductores de potencia (40) de un dispositivo para acomodar y colocar estos módulos de semiconductores de potencia (40) separados uno de otro con un cuerpo de colocación conformado (10), en el que el cuerpo de colocación conformado (10) tiene una primera superficie principal plana (14) y una multiplicidad de ranuras (12) para acomodar los módulos de semiconductores de potencia (40), en el que cada ranura (12) tiene un dispositivo de tope (20), por lo que en cada caso una superficie principal de un módulo de semiconductores de potencia (40) se coloca plano paralelo y alineado con la primera superficie principal (14) del cuerpo de colocación conformado (10) y la respectiva ranura (12), que emana desde la segunda superficie principal (16) del cuerpo de colocación conformado (10), está diseñada para formar conicidad en la dirección de su primera superficie principal (14), por lo menos en una sección (18), caracterizada porque el dispositivo de tope (20) está diseñado como por lo menos dos orejas, las cuales no se prolongan más allá de la primera superficie principal (14) del cuerpo de colocación conformado (10) y están instaladas en el interior de las ranuras (12) y se apoyan contra bordes de tope asociados (48) de los módulos de semiconductores de potencia (40).
Description
La presente invención describe una instalación con una multiplicidad de módulos de semiconductores de potencia y con un dispositivo para la colocación de éstos, separados uno de otro, según la reivindicación 1 y también un procedimiento para el tratamiento superficial de los módulos de semiconductores de potencia colocados según la reivindicación
2. Los módulos de semiconductores de potencia, como lo son en la técnica conocida a partir del documento DE 196 30 173 A1, por ejemplo, y como están instalados, separados uno del otro, por medio del documento DE 103 58 843 A1, por ejemplo, forman el punto de partida de la invención.
La invención se origina de una manera ejemplar a partir de una multiplicidad de módulos de semiconductores de potencia según el documento DE 196 30 173 A1, los cuales están instalados en un empaquetado de transporte según el documento DE 103 58 843 A1. Antes del transporte una capa conductora del calor, por ejemplo, se debe aplicar sobre el sustrato de los módulos de semiconductores de potencia, de modo que los módulos de semiconductores de potencia después del transporte puedan ser instalados inmediatamente en una instalación de un circuito como por ejemplo, un convertidor de potencia, sin un tratamiento superficial adicional.
Los módulos de semiconductores de potencia citados tienen dos superficies principales, los elementos de contacto para realizar el contacto eléctrico estando instalados en una segunda superficie principal. La primera superficie principal está formada en términos de un sustrato. Este sustrato transporta los módulos de semiconductores de potencia en el lado encarado hacia el interior del módulo de semiconductores de potencia y en el lado encarado alejado del interior del módulo de semiconductores de potencia sirve para proveer la conexión térmicamente conductora a un componente de refrigeración. Esta conexión térmicamente conductora entre el sustrato y el módulo de refrigeración está formada según la
- técnica
- anterior por medio de una capa intermedia de un
- recubrimiento
- conductor del calor, una denominada pasta
- conductora del calor.
Esta pasta conductora del calor debe estar diseñada como una capa homogénea, o como una distribución homogénea de elementos de recubrimiento individuales, de modo que se asegure una transferencia eficaz del calor al cuerpo de refrigeración después de la instalación del módulo de semiconductores de potencia. Estos tipos de capas de pasta conductora del calor como capas blandas tienen, sin embargo, la desventaja de ser sensibles a variaciones en la homogeneidad. Por esta razón la pasta conductora del calor preferiblemente se aplica inmediatamente antes en la instalación del módulo de semiconductores de potencia en el cuerpo de refrigeración, según la técnica anterior. Sin embargo, puesto que esta capa debe tener un nivel tan alto de homogeneidad como sea posible, en otras palabras, un grosor del recubrimiento uniforme, los procedimientos de impresión por retícula son adecuados para este propósito, por ejemplo, éstos sin embargo no necesariamente están disponibles en el lugar de la instalación.
El empaquetado de transporte para los módulos de semiconductores de potencia anteriormente citado se revela en el documento DE 103 58 843 A1. El empaquetado de transporte de este tipo instala una multiplicidad de módulos de semiconductores de potencia a unas distancias de separación unos de otros definidos dentro de una tolerancia de unos pocos milímetros. Además este empaquetado está configurado de tal manera que las dos superficies principales del respectivo módulo de semiconductores de potencia no entran en contacto con el empaquetado de transporte, o únicamente en una cantidad pequeña, pero definida.
El objeto de la invención es proponer una instalación con una multiplicidad de módulos de semiconductores de potencia y con un dispositivo para la colocación de éstos, separados uno de otro con una tolerancia de menos de un milímetro y también proponer un procedimiento relacionado o el tratamiento superficial simultáneo de esta multiplicidad de módulos de semiconductores de potencia.
El objeto se consigue según la invención por medio de las medidas de las características de las reivindicaciones 1 y 2. Formas de realización preferidas se describen en las reivindicaciones subordinadas.
El concepto inventivo emana a partir de una multiplicidad de módulos de semiconductores de potencia que están instalados lateralmente uno con respecto al otro en un modelo que no está exactamente definido y cuya ubicación horizontal uno con respecto a otro está definida de forma similar. La invención describe una instalación con un dispositivo para acomodar y colocar esta multiplicidad de módulos de semiconductores de potencia que están separados uno de otro. Con este propósito se propone un cuerpo de colocación conformado, el cual tiene una primera superficie principal plana y una multiplicidad de ranuras para acomodar los módulos de semiconductores de potencia.
Cada una de las citadas ranuras tiene un dispositivo de tope en la dirección de las normales a la primera superficie principal, por lo que una superficie principal de un módulo de semiconductores de potencia está en cada caso colocada en un plano paralelo y alineada con esta primera superficie principal del cuerpo de colocación conformado. Además, emanando a partir de la segunda superficie principal del cuerpo de colocación conformado en la dirección de su primera superficie principal, las ranuras tienen una configuración cónica, por lo menos en una sección.
El procedimiento relacionado para el tratamiento superficial simultáneo de una multiplicidad de módulos de semiconductores de potencia utiliza el dispositivo anteriormente citado para alinear y anclar los módulos de semiconductores de potencia en sus ubicaciones y aplicar entonces el procedimiento de recubrimiento correspondientemente adecuado para recubrir las primeras superficies principales de los módulos de semiconductores de potencia con un material sobre la superficie completa o por secciones.
Además de la técnica conocida a partir del documento US 2005/072972 A es, por ejemplo, un dispositivo protector para el trasporte de un componente de semiconductor, en el que este componente de semiconductores es una instalación de múltiples pastillas de circuitos integrados. El documento US 3,868,759 revela una instalación para la alineación previa de una pastilla de semiconductores no alojada para la unión de esta pastilla de semiconductores a un bastidor de plomo. Igualmente la técnica conocida a partir del documento US 4,915,565 es un dispositivo para el movimiento de un transportador con un circuito integrado, en el que las pastillas individuales se separan del transportador y se instalan según el circuito.
Adicionalmente a partir del documento EP 0 932 193 A2 un procedimiento para instalar las denominadas protuberancias de soldadura o electrodos de presión en una superficie de
- oblea
- en una fase de fabricación pertenece a la técnica
- conocida.
- La
- solución inventiva se pondrá de manifiesto
adicionalmente con la ayuda de los ejemplos de la forma de realización de las figuras 1 a 3.
La figura 1 muestra parte del cuerpo de colocación conformado de la instalación según la invención.
La figura 2 muestra una sección a través del cuerpo de colocación conformado de la instalación según la invención en diversas etapas de la colocación de los módulos de semiconductores de potencia.
La figura 3 muestra una representación tridimensional de una parte del cuerpo de colocación conformado de la instalación según la invención.
La figura 1 muestra parte del cuerpo de colocación conformado (10) de la instalación según la invención en vista en planta sobre su primera superficie principal (14). El cuerpo de colocación conformado (10) preferiblemente consiste en aluminio con una primera superficie principal plana (14). El cuerpo de colocación conformado (10) además tiene una multiplicidad de ranuras (12), cuyas dimensiones laterales son ligeramente mayores que las dimensiones correspondientes de un módulo de semiconductores de potencia (40) que se va a instalar. El procedimiento para ser ejecutado por medio de este cuerpo de colocación conformado (10) determina las dimensiones apropiadas. Cada ranura (12) tiene un dispositivo de tope (20), el cual limita el desplazamiento del módulo de semiconductores de potencia instalado (40) en la dirección de las normales a la superficie de la primera superficie principal (14) del cuerpo de colocación conformado (10). Estos dispositivos de tope (20) están diseñados como orejas de detención y están instaladas en dos lados opuestos de la ranura (14) del cuerpo de colocación conformado (10).
Dependiendo del requisito de la precisión de colocación de las orejas de detención (20) de esta clase preferiblemente se pueden colocar en todos los lados, si es necesario con varias orejas por lado. También adecuadas son las orejas de detención apropiadamente diseñadas en las esquinas de las ranuras (14).
La figura 2 muestra una sección a lo largo de la línea A-A de la figura 1 a través del cuerpo de colocación conformado (10) del dispositivo, con diversas etapas en la colocación de los módulos de semiconductores de potencia (40).
El cuerpo de colocación conformado (10) tiene una primera superficie principal (14), la cual sirve como una superficie de referencia para el procedimiento según la invención. Además, el cuerpo de colocación conformado (10) tiene ranuras (12) para acomodar módulos de semiconductores de potencia (40). Estas ranuras (12) tienen una extensión lateral que es ligeramente mayor que la extensión lateral del alojamiento (42) del módulo de semiconductores de potencia asociado (40). En la segunda superficie principal (16) la extensión lateral de la ranura (12) es significativamente mayor que las dimensiones del alojamiento (42) del módulo de semiconductores de potencia (40). Emanando a partir de esta segunda superficie principal (16), la ranura (12) forma conicidad cónicamente hacia abajo en la dirección de la primera superficie principal (14), por lo menos en una sección (18). Esta configuración se prefiere, puesto que los módulos de semiconductores de potencia (40), antes de ser instalados en el cuerpo de colocación conformado (10), están de hecho instalados lateralmente uno con respecto a otro en un modelo, por ejemplo, en una sección de empaquetado de transporte (50) aunque las tolerancias de la última ubicación son aquí mayores que las tolerancias en el cuerpo de colocación conformado (10).
El módulo de semiconductores de potencia (40) para ser instalado tiene él mismo un alojamiento (42), el cual rodea un sustrato (46), por lo que el sustrato (46) forma la primera superficie principal del módulo de semiconductores de potencia (40) y en la dirección lateral del alojamiento (42) se prolonga ligeramente más allá de sustrato. En la dirección de las normales a la superficie de esta primera superficie principal el sustrato (46) se prolonga más allá del alojamiento (42) del módulo de semiconductores de potencia (40). Los elementos terminales eléctricos (44) están instalados en la segunda superficie principal del módulo de semiconductores de potencia (40).
Cada ranura (12) tiene por lo menos dos dispositivos de tope (20), preferiblemente instalados opuesto uno al otro. Estos dispositivos de tope (20) preferiblemente están diseñados como orejas de detención, en los que estas orejas de detención no se prolongan más allá de la primera superficie principal (14) del cuerpo de colocación conformado
(10) en la dirección de su normal a la superficie. Las orejas de detención (20) sirven para limitar el movimiento del módulo de semiconductores de potencia (40) en la dirección de las normales a la superficie de la primera superficie principal (14) del cuerpo de colocación conformado (10). Con este propósito el módulo de semiconductores de potencia (40), con parte de su alojamiento (42) que se prolonga lateralmente más allá del sustrato (46) para formar el borde de tope (48), se apoya contra las superficies de detención (22) de las orejas de detención (20). Aquí el sustrato (46) se extiende más allá de las orejas de detención (20) y forma una superficie plana paralela alineada con la primera superficie principal (14) del cuerpo de colocación conformado (10).
Por medio del dispositivo descrito con un cuerpo de colocación conformado (10) y con una parte del cuerpo (50) del empaquetado que tiene instalados en su interior módulos de semiconductores de potencia (40), los módulos de semiconductores de potencia individuales (40) están alineados uno con respecto a otro con una tolerancia de colocación lateral de 1 mm o menos y una tolerancia en altura entre la primera superficie principal plana (14) del cuerpo de colocación conformado (10) y las superficies principales de los respectivos módulos de semiconductores de potencia (40), formadas por el respectivo sustrato, de menos de 0,5 mm.
El procedimiento según la invención para el tratamiento superficial simultáneo de los sustratos de una multiplicidad de módulos de semiconductores de potencia (40) emana aquí, por ejemplo, a partir de la instalación de los módulos de semiconductores de potencia (40) en una parte del cuerpo (50) de empaquetado con una precisión de colocación lateral baja. Por medio del cuerpo de colocación conformado (10), el cual está colocado en la dirección de las normales a la superficie de su segunda superficie principal por encima de los módulos de semiconductores de potencia (40), los últimos están alineados lateralmente, uno con relación a otro, a las tolerancias necesarias. Por medio de este dispositivo según la invención los módulos de semiconductores de potencia (40) se colocan en sus ubicaciones.
En una fase adicional las primeras superficies principales de los módulos de semiconductores de potencia
(40) se pueden recubrir ahora. Este recubrimiento tiene lugar tanto sobre la superficie completa, en donde el sustrato entero (44) se cubre con una capa de grosor homogéneo, como también en secciones, en donde, por ejemplo, islas similares (60), con distancia de separación similares una de otra, se aplican en el sustrato respectivo (44) de los módulos de semiconductores de potencia (40).
Por medio del procedimiento citado, preferiblemente se pueden aplicar sobre los sustratos (44) pastas conductoras del calor y adhesivos o también otros materiales.
- Particularmente
- preferidos para este propósito son los
- procedimientos
- de impresión con retícula o impresión por
- cliché de la técnica conocida.
La figura 3 muestra una representación tridimensional un cuerpo de colocación conformado (10) para la instalación según la invención. Aquí la configuración de los dispositivos de tope (20) en forma de orejas de detención y también el cono (18) de las ranuras (12) son particularmente distintos. Además el cuerpo de colocación conformado (10) tiene por lo menos dos obturadores (24) preferiblemente instalados en esquinas opuestas, los cuales sirven como un dispositivo de colocación. El entramado de una rejilla (no representada) tiene ranuras correspondientes. Los obturadores (24) del cuerpo de colocación conformado están acomodados en las
5 ranuras asociadas y de esta manera colocan la rejilla de impresión durante el proceso de impresión por rejilla con relación a los módulos de semiconductores de potencia (40) que se van a imprimir.
Claims (8)
- REIVINDICACIONES1. Una instalación con una multiplicidad de módulos de semiconductores de potencia (40) de un dispositivo para acomodar y colocar estos módulos de semiconductores de potencia (40) separados uno de otro con un cuerpo de colocación conformado (10), en el que el cuerpo de colocación conformado (10) tiene una primera superficie principal plana(14) y una multiplicidad de ranuras (12) para acomodar los módulos de semiconductores de potencia (40), en el que cada ranura (12) tiene un dispositivo de tope (20), por lo que en cada caso una superficie principal de un módulo de semiconductores de potencia (40) se coloca plano paralelo y alineado con la primera superficie principal (14) del cuerpo de colocación conformado (10) y la respectiva ranura (12), que emana desde la segunda superficie principal (16) del cuerpo de colocación conformado (10), está diseñada para formar conicidad en la dirección de su primera superficie principal (14), por lo menos en una sección (18), caracterizada porque el dispositivo de tope (20) está diseñado como por lo menos dos orejas, las cuales no se prolongan más allá de la primera superficie principal (14) del cuerpo de colocación conformado (10) y están instaladas en el interior de las ranuras (12) y se apoyan contra bordes de tope asociados (48) de los módulos de semiconductores de potencia (40).
-
- 2.
- Un procedimiento para el tratamiento superficial simultáneo de una multiplicidad de módulos de semiconductores de potencia (40) en una instalación según la reivindicación 1
en el que por medio de procedimientos adecuados las primeras superficies principales de los módulos de semiconductores de potencia (40) son recubiertas sobre la superficie completa, o en secciones, con un material (60). -
- 3.
- La instalación según la reivindicación 1 en la que el cuerpo de colocación conformado (10) está instalado como una parte del cuerpo (50) del empaquetado con módulos de semiconductores de potencia (40) instalados en su interior.
-
- 4.
- La instalación según la reivindicación 1 en la que los bordes de tope (48) de los módulos de semiconductores de potencia (40) están formados por el alojamiento (42) del respectivo módulo de semiconductores de potencia (40).
-
- 5.
- La instalación según la reivindicación 1 en la que la tolerancia de la altura entre la primera superficie principal plana (14) del cuerpo de colocación conformado (10) y las respectivas superficies principales asociadas de los módulos de semiconductores de potencia (40) es menor de 0,5 mm.
-
- 6.
- La instalación según la reivindicación 1 en la que el cuerpo de colocación conformado (10) tiene por lo menos dos dispositivos de colocación (24) para el equipo de impresión por rejilla.
-
- 7.
- El procedimiento según la reivindicación 2 en el que el recubrimiento tiene lugar por medio de impresión por rejilla o impresión por cliché.
-
- 8.
- El procedimiento según la reivindicación 2 en el que el material (60) es una pasta conductora del calor o un adhesivo.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005052798 | 2005-11-05 | ||
| DE102005052798A DE102005052798B4 (de) | 2005-11-05 | 2005-11-05 | Anordnung mit Leistungshalbleitermodulen und mit Vorrichtung zu deren Positionierung sowie Verfahren zur Oberflächenbehandlung der Leistungshalbleitermodule |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2348803T3 true ES2348803T3 (es) | 2010-12-14 |
Family
ID=37506911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES06022571T Active ES2348803T3 (es) | 2005-11-05 | 2006-10-28 | Conjunto de mã“dulos de semiconductores de potencia y dispositivo para la colocaciã“n y procedimiento de tratamiento de la superficie de dichos mã“dulos de semiconductores de potencia. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9281224B2 (es) |
| EP (1) | EP1783831B1 (es) |
| JP (1) | JP5007099B2 (es) |
| KR (1) | KR101177585B1 (es) |
| CN (1) | CN1958407B (es) |
| AT (1) | ATE479200T1 (es) |
| DE (2) | DE102005052798B4 (es) |
| ES (1) | ES2348803T3 (es) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7851334B2 (en) * | 2007-07-20 | 2010-12-14 | Infineon Technologies Ag | Apparatus and method for producing semiconductor modules |
| US9048272B2 (en) * | 2008-09-25 | 2015-06-02 | Illinois Tool Works Inc. | Devices and method for handling microelectronics assemblies |
| DE102010005047B4 (de) * | 2010-01-20 | 2014-10-23 | Semikron Elektronik Gmbh & Co. Kg | Anordnung mit mindestens einem Leistungshalbleitermodul und mit einer Transportverpackung |
| CN103036401B (zh) * | 2012-12-10 | 2014-12-24 | 上海空间电源研究所 | 一种基于模块化设计的电源控制器平面度保证方法 |
| DE102014217496A1 (de) * | 2014-09-02 | 2016-03-03 | Robert Bosch Gmbh | Lackiertray für elektromechanische Baugruppen |
| US20170162411A1 (en) * | 2015-12-03 | 2017-06-08 | Nanya Technology Corporation | Tray |
| DE102020102306A1 (de) | 2020-01-30 | 2021-08-05 | Semikron Elektronik Gmbh & Co. Kg | Vorrichtung und Verfahren zum Durchdruck eines wachsartig, pastösen wärmeleitenden Materials auf eine Kühleinrichtung oder ein Leistungshalbleitermodul |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3868759A (en) * | 1973-11-09 | 1975-03-04 | Gen Motors Corp | Magnetic pre-alignment of semiconductor device chips for bonding |
| US4915565A (en) * | 1984-03-22 | 1990-04-10 | Sgs-Thomson Microelectronics, Inc. | Manipulation and handling of integrated circuit dice |
| US4626167A (en) * | 1984-03-22 | 1986-12-02 | Thomson Components-Mostek Corporation | Manipulation and handling of integrated circuit dice |
| US4529088A (en) * | 1984-06-22 | 1985-07-16 | Paul Quong | Shipping-and-storage container for produce |
| US5492223A (en) * | 1994-02-04 | 1996-02-20 | Motorola, Inc. | Interlocking and invertible semiconductor device tray and test contactor mating thereto |
| DE19630173C2 (de) * | 1996-07-26 | 2001-02-08 | Semikron Elektronik Gmbh | Leistungsmodul mit Halbleiterbauelementen |
| US5794783A (en) * | 1996-12-31 | 1998-08-18 | Intel Corporation | Die-level burn-in and test flipping tray |
| US5791486A (en) * | 1997-01-07 | 1998-08-11 | Fluoroware, Inc. | Integrated circuit tray with self aligning pocket |
| US5878890A (en) * | 1997-09-30 | 1999-03-09 | Kaneko Denki Kabushiki Kaisha | Carrier tape |
| US6225205B1 (en) * | 1998-01-22 | 2001-05-01 | Ricoh Microelectronics Company, Ltd. | Method of forming bump electrodes |
| US5960961A (en) * | 1998-08-03 | 1999-10-05 | Tempo G | Tab means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes |
| US6887723B1 (en) * | 1998-12-04 | 2005-05-03 | Formfactor, Inc. | Method for processing an integrated circuit including placing dice into a carrier and testing |
| US6484881B1 (en) * | 1999-02-05 | 2002-11-26 | Alvite Joseph G. | Electronic component package for standard and odd form components |
| US6214640B1 (en) * | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
| DE10012575A1 (de) * | 2000-03-15 | 2001-09-27 | Schott Glas | Transportvorrichtung für medizinische Behälter |
| US6914771B2 (en) * | 2002-05-29 | 2005-07-05 | Hirokazu Ono | Tray for electronic components |
| US6907993B2 (en) * | 2002-06-28 | 2005-06-21 | Hon Hai Precision Ind. Co., Ltd | Connector package with supporting walls |
| US6926937B2 (en) * | 2002-09-11 | 2005-08-09 | Entegris, Inc. | Matrix tray with tacky surfaces |
| US7108899B2 (en) * | 2002-09-11 | 2006-09-19 | Entegris, Inc. | Chip tray with tacky surface |
| US7127805B2 (en) * | 2002-11-20 | 2006-10-31 | Intel Corporation | Electronic device carrier and manufacturing tape |
| US7111286B2 (en) | 2002-12-18 | 2006-09-19 | Ge Medical Systems Information Technologies, Inc. | Method, system and computer product for parsing binary data |
| JP2005116762A (ja) * | 2003-10-07 | 2005-04-28 | Fujitsu Ltd | 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造 |
| JP4155165B2 (ja) * | 2003-11-04 | 2008-09-24 | トヨタ自動車株式会社 | パワーモジュール構造 |
| DE10358843B3 (de) * | 2003-12-16 | 2005-03-24 | Semikron Elektronik Gmbh | Verpackungsbehältnis für Leistungshalbleitermodule |
| JP2005183582A (ja) * | 2003-12-18 | 2005-07-07 | Nec Corp | 半導体素子の放熱構造およびヒートシンク |
-
2005
- 2005-11-05 DE DE102005052798A patent/DE102005052798B4/de active Active
-
2006
- 2006-10-24 CN CN2006101365111A patent/CN1958407B/zh active Active
- 2006-10-28 AT AT06022571T patent/ATE479200T1/de active
- 2006-10-28 ES ES06022571T patent/ES2348803T3/es active Active
- 2006-10-28 DE DE502006007724T patent/DE502006007724D1/de active Active
- 2006-10-28 EP EP06022571A patent/EP1783831B1/de active Active
- 2006-11-01 JP JP2006297737A patent/JP5007099B2/ja active Active
- 2006-11-02 KR KR1020060107603A patent/KR101177585B1/ko active IP Right Grant
- 2006-11-06 US US11/593,355 patent/US9281224B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005052798A1 (de) | 2007-05-24 |
| EP1783831B1 (de) | 2010-08-25 |
| JP2007129228A (ja) | 2007-05-24 |
| KR101177585B1 (ko) | 2012-08-27 |
| CN1958407A (zh) | 2007-05-09 |
| US20070105275A1 (en) | 2007-05-10 |
| KR20070048606A (ko) | 2007-05-09 |
| EP1783831A3 (de) | 2008-06-11 |
| DE502006007724D1 (de) | 2010-10-07 |
| US9281224B2 (en) | 2016-03-08 |
| DE102005052798B4 (de) | 2007-12-13 |
| EP1783831A2 (de) | 2007-05-09 |
| CN1958407B (zh) | 2010-11-17 |
| ATE479200T1 (de) | 2010-09-15 |
| JP5007099B2 (ja) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2348803T3 (es) | Conjunto de mã“dulos de semiconductores de potencia y dispositivo para la colocaciã“n y procedimiento de tratamiento de la superficie de dichos mã“dulos de semiconductores de potencia. | |
| ES2298303T3 (es) | Modulo semiconductor de potencia con contacto a presion. | |
| ES2453486T3 (es) | Conector de chip de circuito y método de conexión de un chip de circuito | |
| US10043737B2 (en) | Chip on film package | |
| TWI556377B (zh) | 具有微型彈簧接觸件之中介層及其結構 | |
| TW201413905A (zh) | 晶片封裝體及其形成方法 | |
| ES2402891T3 (es) | Sensor de campo magnético apto para montaje en superficie con un chip semiconductor y procedimiento para fabricar una tarjeta de circuitos con un sensor de campo magnético | |
| JPH01270253A (ja) | 電子パツケージ | |
| US10643940B2 (en) | Electronic device with die being sunk in substrate | |
| TW201205735A (en) | Semiconductor device and method for manufacturing the same | |
| KR20150125814A (ko) | 반도체 패키지 장치 | |
| TW200905827A (en) | Semiconductor apparatus, and method of manufacturing semiconductor apparatus | |
| ITMI20121134A1 (it) | Dispositivo elettronico flip chip e relativo metodo di produzione | |
| US8421213B2 (en) | Package structure | |
| JP4975584B2 (ja) | 半導体装置及び半導体装置の製造方法。 | |
| JP2015065431A (ja) | 発光素子搭載用基板及び該基板の固定方法 | |
| US20200098670A1 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
| US8431835B2 (en) | Packaging device for an electronic element and method for making the same | |
| KR101279469B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
| WO2009035972A3 (en) | Packaged integrated circuits and methods to form a stacked integrated circuit package | |
| TWI624217B (zh) | 熱擴散式電子裝置 | |
| TW200537655A (en) | An electrical circuit arrangement | |
| TW432643B (en) | Low pin-count chip package structure and its manufacturing method | |
| TWI249214B (en) | Assembly process | |
| TWI374533B (en) | Semiconductor package having substrate id code and its fabricating method |