CN1958407A - 用于功率半导体模块的定位装置和表面处理方法 - Google Patents

用于功率半导体模块的定位装置和表面处理方法 Download PDF

Info

Publication number
CN1958407A
CN1958407A CNA2006101365111A CN200610136511A CN1958407A CN 1958407 A CN1958407 A CN 1958407A CN A2006101365111 A CNA2006101365111 A CN A2006101365111A CN 200610136511 A CN200610136511 A CN 200610136511A CN 1958407 A CN1958407 A CN 1958407A
Authority
CN
China
Prior art keywords
power semiconductor
semiconductor modular
type surface
formed body
location formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101365111A
Other languages
English (en)
Other versions
CN1958407B (zh
Inventor
J·约斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of CN1958407A publication Critical patent/CN1958407A/zh
Application granted granted Critical
Publication of CN1958407B publication Critical patent/CN1958407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明描述一种用于容纳和定位许多彼此保持间距的功率半导体模块的装置和一种所属的方法，包括一定位成型体，其具有一平的第一主表面和多个用以容纳许多功率半导体模块的空隙。其中每一空隙具有一止挡装置，由此每一功率半导体模块的一主表面平面平行于和对准于定位成型体的第一主表面定位。空隙从第二主表面开始朝第一主表面的方向至少在一部分内成锥形收缩地构成。

Description

用于功率半导体模块的定位装置和表面处理方法
技术领域
本发明描述一种用以定位许多彼此保持间距的功率半导体模块的装置以及一种用于定位的功率半导体模块的表面处理的方法。本发明的一个出发点是功率半导体模块，如其例如由DE 196 30 173 A1已知的并且例如借助于DE 103 58 834 A1彼此保持间距排列。
背景技术
本发明示范性从多个按照DE 196 30 173 A1的功率半导体模块出发，其设置在一按照DE 103 58 834 A1的运输包装件中。在运输之前应该例如在功率半导体模块的基片上涂覆一导热层，由此功率半导体模块在运输以后可立即装入一装置例如一整流器中而不必进一步表面处理。
所述的功率半导体模块具有两个主表面，在第二主表面设置多个用于接触的接触元件。第一主表面由一基片构成。该基片在面向功率半导体模块的内部的侧面支承功率半导体元件而在远离功率半导体模块的内部的侧面用于导热地连接于一冷构件。在基片与冷构件之间的导热连接按照现有技术由一中间层构成，该中间层由一导热层、所谓导热膏组成。
该导热膏必须构成为均匀的层或构成为均匀分布的各个层元件，以便在功率半导体模块安装在冷体上以后确保高效的热传递。不过这样的由导热膏构成的层具有这样的缺点，即软膏状的层易于损害均匀性。因此按照现有技术优选紧接在功率半导体模块设置在冷体上之前涂覆导热膏。当然由于该层必须具有一尽可能高的均匀性，亦即一均匀的层厚度，对此例如筛网印制法是合适的，其不一定在安装地点使用。
DE 103 58 834 A1公开了用于上述功率半导体模块的运输包装件。这样的运输包装件以一达几个毫米公差限定的彼此间距设置多个功率半导体模块。此外该包装件设置成使各功率半导体模块的两主表面不与或只以小的但确定的部分与运输包装件发生接触。
发明内容
本发明的目的在于介绍一种容纳多个相互保持间距的功率半导体模块的装置，达到其也以一小于一毫米的公差彼此定位，并且介绍一种用于该多个功率半导体模块的同时表面处理的所属的方法。
按照本发明该目的通过权利要求1和2的特征的措施来达到。在诸从属权利要求中描述优选的实施形式。
本发明的构想从多个功率半导体模块出发，它们在一未精确确定的网目板中彼此侧向地设置，并且其水平的位置彼此也是确定的。本发明描述一种装置用以容纳和定位多个相互保持间距的功率半导体模块。为此建立一定位成形体，其具有一平的第一主表面和多个用以容纳功率半导体模块的空隙。
每一所述空隙沿第一主表面的法线方向具有一止挡装置，由此每一功率半导体模块的一主表面平面平行于和对准于成型体的第一主表面定位。此外空隙从定位成型体的第二主表面开始朝其第一主表面的方向至少在一部分内具有一成锥形收缩的构型。
用于多个功率半导体模块的同时表面处理的所属的方法利用上述装置将各功率半导体模块定位和固定在其位置并然后将相应适用的涂层方法用一材料应用于各功率半导体模块的第一主表面的全面的或局部的涂层。
附图说明
借助于图1至3的实施例进一步说明本发明的方案。
图1示出本发明的装置的定位成型体的一部分。
图2示出本发明的装置的定位成型体在各功率半导体模块的不同的定位阶段的剖面图。
图3示出本发明的装置的定位成型体的一部分的三维视图。
具体实施方式
图1示出本发明的装置的定位成型体10的向其第一主表面14的俯视图。定位成型体10优选由铝组成，其具有一平的第一主表面14。定位成型体10还具有多个空隙12，其侧向尺寸稍大于一待设置的功率半导体模块40的相应尺寸。借助于该定位成型体10待实施的方法决定相应的尺寸。每一空隙具有一止挡装置20，其限定待设置的功率半导体模块40向定位成型体10的第一主表面14的表面法线方向的位移。该止挡装置20构成为多个止动凸出部并且设置在定位成型体10的空隙12的两对置的侧面上。按照对定位精度的要求优选这样的止动凸出部可以设置在全部侧面上，在需要时也可以每一侧面上设置多个止动凸出部。在空隙12的各角内的相应构成的止动凸出部也是合适的。
图2示出本发明的装置的定位成型体在各功率半导体模块40的不同的定位阶段沿图1的线A-A截取的剖面图。
定位成型体10具有一第一主表面14，其用作为本发明的方法的参考表面。此外定位成型体10具有用以容纳功率半导体模块40的空隙12，这些宽隙12具有一侧向的扩展部，其稍大于配设的功率半导体模块40的壳体42的侧面的扩展部。该空隙12的扩展部在第二主表面上明显大于功率半导体模块40的壳体尺寸。从该第二主表面16开始向第一主表面14的方向至少在一部分18内成锥形逐渐收缩。该构型是优选的，因为各功率半导体模块40在设置于定位成型体10中之前尽管彼此侧向设置于一网目板中，例如排列于一运输包装件的一部分中，不过在这种情况下该位置的公差大于定位成型体10中的公差。
待设置的功率半导体模块40本身具有一壳体42，其包围一基片46，因此基片42构成功率半导体模块40的第一主表面并且在壳体42的侧面方向稍微突出。在该第一主表面的表面法线的方向基片46高出功率半导体模块40的壳体42。在功率半导体模块40的第二主表面上设置多个接线元件44。
每一空隙12具有至少两个优选相对设置的止挡装置20。这些止挡装置20优选构成为止动凸出部，其中这些止动凸出部在第一主表面14的表面法线的方向不高出定位成型体10的第一主表面14。各止动凸出部20用来限定功率半导体模块40沿定位成型体10的第一主表面14的表面法线的方向的运动。为此功率半导体模块40以其侧向突出于基片46的壳体部分42紧贴各止动凸出部20的止动面22，该壳体部分42因此构成止挡边缘48。在这种情况下基片46在各止动凸出部20的旁边延伸并且与定位成型体10的第一主表面14构成一平面平行和对准的表面。
通过上述的定位装置将各个功率半导体模块40彼此以1mm或更小的侧向位置公差和以定位成型体10的平的第一主表面14与功率半导体模块40的各个由相应的基片46构成的主表面之间小于0.5mm的高度公差彼此定位，上述的定位装置具有一定位成型体10和具有一包括在其中设置的各功率半导体模块40的包装件的分体50，。
用于同时对多个功率半导体模块40的基片进行表面处理的本发明的方法在这里示例性从多个功率半导体模块40以小的侧向定位精度设置于一包装件的分体50中出发。借助于定位成型体10将各功率半导体模块侧向彼此一直对准到所必需的公差，该定位成型体沿其第二主表面的表面法线的方向定位在功率半导体模块40的上面。通过该本发明的装置各功率半导体模块40定位在其位置。
在另一步骤中现在可以在各功率半导体模块40的第一主表面上涂层。该涂层或整个面地实现，此时全部基片46涂上一均匀厚度的层，或也可局部地实现，此时例如在各功率半导体模块40的相应的基片46上以彼此相同的间距涂覆多个相同的岛60。
借助于所述方法可以优选将导热膏和胶合剂或其他的材料涂覆到基片46上。为此特别优选的方法是已知的筛网印制法或成形印制法。
图3示出本发明的装置的一定位成型体10的三维视图。其中止挡装置20的止动凸出部形式的结构和空隙12的成锥形收缩是特别明显的。此外，定位成型体10具有至少两个优选在对置的两角设置的轴销24，其用作为定位装置。一未示出的筛网的框架具有相应的空隙。定位成型体的轴销24安装于其配设的空隙内并因此在筛网印制过程中相对于待印制的功率半导体模块40定位印制筛网。

Claims (9)

1.一种用于容纳和定位多个彼此保持间距的功率半导体模块(40)的装置，包括一定位成型体(10)，该定位成型体具有一平的第一主表面(14)和多个用以容纳功率半导体模块的(40)的空隙(12)；其特征在于，每一空隙(12)具有一止挡装置(20)，由此每一功率半导体模块(40)的主表面平面平行于和对准于定位成型体(10)的第一主表面(14)定位，并且空隙(12)从第二主表面(16)开始朝第一主表面(14)的方向至少在一部分(18)内成锥形收缩地构成。
2.一种用于同时对多个功率半导体模块(40)进行表面处理的方法，其特征在于，各功率半导体模块在此设置并固定于按照权利要求1所述的装置中并且通过合适的方法用一材料(60)整个面地或局部地涂覆各功率半导体模块(40)的第一主表面。
3.按照权利要求1所述的装置，其特征在于，定位成型体(10)朝一包括设置在其中的各功率半导体模块(40)的包装件的分体(50)设置。
4.按照权利要求1所述的装置，其特征在于，止挡装置(20)构成为至少两个凸出部，该凸出部不高出定位成型体(10)的第一主表面(14)并且设置在空隙(12)的内部而且紧贴在功率半导体模块(40)的配设的止挡边缘(48)上。
5.按照权利要求4所述的装置，其特征在于，各功率半导体模块(40)的各止挡边缘(48)由相应的功率半导体模块(40)的壳体(42)构成，一个构成对准的主表面的配设的基片(46)朝至少两个边缘的方向或朝空隙(12)的各角的方向突出于所述壳体。
6.按照权利要求1所述的装置，其特征在于，定位成型体(10)的平的第一主表面(14)与功率半导体模块(40)的相应的配设的主表面之间的高度公差小于0.5mm。
7.按照权利要求1所述的装置，其特征在于，定位成型体(10)具有至少两个用于筛网印制装置的定位装置(24)。
8.按照权利要求2所述的方法，其特征在于，借助于筛网印制或成形印制实现涂层。
9.按照权利要求2所述的方法，其特征在于，材料(60)是一导热膏或一胶合剂。
CN2006101365111A 2005-11-05 2006-10-24 用于功率半导体模块的定位装置和表面处理方法 Active CN1958407B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005052798A DE102005052798B4 (de) 2005-11-05 2005-11-05 Anordnung mit Leistungshalbleitermodulen und mit Vorrichtung zu deren Positionierung sowie Verfahren zur Oberflächenbehandlung der Leistungshalbleitermodule
DE102005052798.1 2005-11-05

Publications (2)

Publication Number Publication Date
CN1958407A true CN1958407A (zh) 2007-05-09
CN1958407B CN1958407B (zh) 2010-11-17

Family

ID=37506911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101365111A Active CN1958407B (zh) 2005-11-05 2006-10-24 用于功率半导体模块的定位装置和表面处理方法

Country Status (8)

Country Link
US (1) US9281224B2 (zh)
EP (1) EP1783831B1 (zh)
JP (1) JP5007099B2 (zh)
KR (1) KR101177585B1 (zh)
CN (1) CN1958407B (zh)
AT (1) ATE479200T1 (zh)
DE (2) DE102005052798B4 (zh)
ES (1) ES2348803T3 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102145794A (zh) * 2010-01-20 2011-08-10 赛米控电子股份有限公司 具有至少一个功率半导体模块和一个运输包装的布置
CN103036401A (zh) * 2012-12-10 2013-04-10 上海空间电源研究所 一种基于模块化设计的电源控制器平面度保证方法
CN113199850A (zh) * 2020-01-30 2021-08-03 赛米控电子股份有限公司 将导热材料印刷到冷却装置或功率半导体模块上的设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
US9048272B2 (en) * 2008-09-25 2015-06-02 Illinois Tool Works Inc. Devices and method for handling microelectronics assemblies
DE102014217496A1 (de) * 2014-09-02 2016-03-03 Robert Bosch Gmbh Lackiertray für elektromechanische Baugruppen
US20170162411A1 (en) * 2015-12-03 2017-06-08 Nanya Technology Corporation Tray

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868759A (en) * 1973-11-09 1975-03-04 Gen Motors Corp Magnetic pre-alignment of semiconductor device chips for bonding
US4915565A (en) 1984-03-22 1990-04-10 Sgs-Thomson Microelectronics, Inc. Manipulation and handling of integrated circuit dice
US4626167A (en) * 1984-03-22 1986-12-02 Thomson Components-Mostek Corporation Manipulation and handling of integrated circuit dice
US4529088A (en) * 1984-06-22 1985-07-16 Paul Quong Shipping-and-storage container for produce
US5492223A (en) * 1994-02-04 1996-02-20 Motorola, Inc. Interlocking and invertible semiconductor device tray and test contactor mating thereto
DE19630173C2 (de) * 1996-07-26 2001-02-08 Semikron Elektronik Gmbh Leistungsmodul mit Halbleiterbauelementen
US5794783A (en) * 1996-12-31 1998-08-18 Intel Corporation Die-level burn-in and test flipping tray
US5791486A (en) * 1997-01-07 1998-08-11 Fluoroware, Inc. Integrated circuit tray with self aligning pocket
US5878890A (en) * 1997-09-30 1999-03-09 Kaneko Denki Kabushiki Kaisha Carrier tape
US6225205B1 (en) * 1998-01-22 2001-05-01 Ricoh Microelectronics Company, Ltd. Method of forming bump electrodes
US5960961A (en) * 1998-08-03 1999-10-05 Tempo G Tab means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes
US6627483B2 (en) * 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
US6484881B1 (en) * 1999-02-05 2002-11-26 Alvite Joseph G. Electronic component package for standard and odd form components
US6214640B1 (en) * 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
DE10012575A1 (de) * 2000-03-15 2001-09-27 Schott Glas Transportvorrichtung für medizinische Behälter
US6914771B2 (en) * 2002-05-29 2005-07-05 Hirokazu Ono Tray for electronic components
US6907993B2 (en) * 2002-06-28 2005-06-21 Hon Hai Precision Ind. Co., Ltd Connector package with supporting walls
US7108899B2 (en) * 2002-09-11 2006-09-19 Entegris, Inc. Chip tray with tacky surface
US6926937B2 (en) * 2002-09-11 2005-08-09 Entegris, Inc. Matrix tray with tacky surfaces
US7127805B2 (en) * 2002-11-20 2006-10-31 Intel Corporation Electronic device carrier and manufacturing tape
US7111286B2 (en) 2002-12-18 2006-09-19 Ge Medical Systems Information Technologies, Inc. Method, system and computer product for parsing binary data
JP2005116762A (ja) 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
JP4155165B2 (ja) * 2003-11-04 2008-09-24 トヨタ自動車株式会社 パワーモジュール構造
DE10358843B3 (de) * 2003-12-16 2005-03-24 Semikron Elektronik Gmbh Verpackungsbehältnis für Leistungshalbleitermodule
JP2005183582A (ja) * 2003-12-18 2005-07-07 Nec Corp 半導体素子の放熱構造およびヒートシンク

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102145794A (zh) * 2010-01-20 2011-08-10 赛米控电子股份有限公司 具有至少一个功率半导体模块和一个运输包装的布置
CN102145794B (zh) * 2010-01-20 2015-04-01 赛米控电子股份有限公司 具有至少一个功率半导体模块和一个运输包装的布置结构
CN103036401A (zh) * 2012-12-10 2013-04-10 上海空间电源研究所 一种基于模块化设计的电源控制器平面度保证方法
CN103036401B (zh) * 2012-12-10 2014-12-24 上海空间电源研究所 一种基于模块化设计的电源控制器平面度保证方法
CN113199850A (zh) * 2020-01-30 2021-08-03 赛米控电子股份有限公司 将导热材料印刷到冷却装置或功率半导体模块上的设备

Also Published As

Publication number Publication date
ATE479200T1 (de) 2010-09-15
CN1958407B (zh) 2010-11-17
DE102005052798B4 (de) 2007-12-13
US20070105275A1 (en) 2007-05-10
ES2348803T3 (es) 2010-12-14
JP5007099B2 (ja) 2012-08-22
EP1783831B1 (de) 2010-08-25
JP2007129228A (ja) 2007-05-24
DE502006007724D1 (de) 2010-10-07
KR101177585B1 (ko) 2012-08-27
US9281224B2 (en) 2016-03-08
DE102005052798A1 (de) 2007-05-24
EP1783831A3 (de) 2008-06-11
EP1783831A2 (de) 2007-05-09
KR20070048606A (ko) 2007-05-09

Similar Documents

Publication Publication Date Title
CN1958407A (zh) 用于功率半导体模块的定位装置和表面处理方法
EP0225108B1 (en) Liquid cooling system for integrated circuit chips
EP2525632B1 (en) Systems for circuit board heat transfer and method of assembling same
WO2010061394A1 (en) Method and system for applying materials on a substrate
CN104582305B (zh) 基于玻璃电路板的柔性线路板热压装置、加工系统及方法
US9763370B2 (en) Apparatus for assembly of microelectronic devices
US10170893B1 (en) Vacuum fixture
JP2017118095A (ja) モノリシックマニホールドマスク及び基板の概念
JP2515490B2 (ja) ボンディングによって結合される基板をスタックする方法及び装置
JP6763118B2 (ja) 物理的アラインメントマークと仮想的アラインメントマークによるアラインメント
Narayan et al. Thin film transfer process for low cost MCM's
US20220157629A1 (en) Deposition apparatus, method of deposition on a substrate, substrate structure and substrate support
US10433458B1 (en) Conducting plastic cold plates
Narayan et al. Thin film transfer process for low cost MCM-D fabrication
KR20120012694A (ko) Ｏｌｅｄ 제조용 박막 증착 시스템
US6622603B1 (en) Linear via punch
CN204466067U (zh) 基于玻璃电路板的柔性线路板热压装置和加工系统
TWI407864B (zh) 承載治具
CN220139820U (zh) 印制电路基板过炉整平载具
CN110823952A (zh) 一种可用于平板热管和扁平热管的测试装置
CN220137035U (zh) 一种泛半导体超高分辨率成像装置
CN219542909U (zh) 芯片定位夹具
KR20220111971A (ko) 절단 장치
CN216597542U (zh) 对位装置及巨量转移设备
CN220349237U (zh) 一种聚四氟乙烯玻璃纤维纳米陶瓷填充基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant