JP2007114732A5 - - Google Patents

Claims (10)

1. データライン、ゲートライン、並びに前記データライン及び前記ゲートラインに接続されたピクセルを含むディスプレイパネルと、
   制御信号と画像データ信号とを出力するタイミングコントローラと、
   前記タイミングコントローラからの一群の制御信号及び前記画像データ信号に応答して前記データラインを駆動するデータドライバと、
   前記タイミングコントローラからの他群の制御信号に応答して前記ゲートラインを駆動するゲートドライバと、
   パワーオン時、所定時間の間前記データラインが駆動されないように前記データドライバを制御する制御回路とを含むことを特徴とするディスプレイ装置。
2. 前記タイミングコントローラから出力される前記制御信号は、
   前記画像データ信号が前記データラインに供給される時点を示す第１ラインラッチ信号を含むことを特徴とする請求項１に記載のディスプレイ装置。
3. 前記制御回路は、
   前記データドライバを制御するための第２ラインラッチ信号を出力することを特徴とする請求項１または２のいずれかに記載のディスプレイ装置。
4. 前記制御回路は、
   前記パワーオン後、前記所定時間の間所定レベルの前記第２ラインラッチ信号を出力することを特徴とする請求項３に記載のディスプレイ装置。
5. 前記制御回路は、
   前記パワーオンの開始後で前記所定時間の経過後、前記タイミングコントローラからの前記第１ラインラッチ信号を前記第２ラインラッチ信号として出力することを特徴とする請求項４に記載のディスプレイ装置。
6. 前記制御回路は、
   外部から供給された電源電圧を遅延させて出力する遅延回路と、
   前記遅延回路によって遅延された電源電圧を反転させるインバータと、
   前記インバータの出力及び前記タイミングコントローラからの前記第１ラインラッチ信号が入力されて、前記第２ラインラッチ信号を出力するロジック回路とを含むことを特徴とする請求項５に記載のディスプレイ装置。
7. 前記ロジック回路はＯＲゲートであることを特徴とする請求項６に記載のディスプレイ装置。
8. 前記制御回路は、
   外部から供給された電源電圧と一端が接続された第１抵抗と、
   前記第１抵抗の他端と接地電圧との間に接続された容量と、
   前記電源電圧と一端が接続された第２抵抗と、
   前記第２抵抗の他端と前記接地電圧との間に接続された電流通路及び前記第１抵抗の前記他端と接続されたゲートを有するトランジスタと、
   前記第２抵抗の前記他端と接続された入力端及び出力端を有する第１ダイオードと、
   前記タイミングコントローラからの前記第１ラインラッチ信号と接続された入力端及び出力端を有する第２ダイオードとを含み、
   前記第１及び第２ダイオードそれぞれの前記出力端は共通に接続され、前記第１及び第２ダイオードそれぞれの前記出力端は前記第２ラインラッチ信号を出力することを特徴とする請求項７に記載のディスプレイ装置。
9. 前記データドライバは、
   水平開始信号に同期してクロック信号をシフトするシフトレジスタと、
   前記シフトレジスタから出力されるクロック信号に応答して前記タイミングコントローラからの前記画像データ信号を蓄積するデータレジスタと、
   前記制御回路からの前記第２ラインラッチ信号に応答して前記データレジスタに蓄積された前記画像データ信号をラッチするラッチと、
   前記ラッチから出力される前記画像データ信号をアナログ画像信号に変換するデジタル−アナログコンバータと、
   前記第１ラインラッチ信号に応答して前記デジタル−アナログコンバータからの前記アナログ画像信号を前記データラインに出力する出力バッファとを含むことを特徴とする請求項３に記載のディスプレイ装置。
10. 画像データ信号に応答してデータラインを駆動するデータドライバを含むディスプレイ装置の動作方法において
    パワーオンする段階と、
    所定時間の間前記データドライバをリセットする段階とを含むことを特徴とするディスプレイ装置の動作方法。