JP2007104145A - Pll周波数シンセサイザ - Google Patents
Pll周波数シンセサイザ Download PDFInfo
- Publication number
- JP2007104145A JP2007104145A JP2005289158A JP2005289158A JP2007104145A JP 2007104145 A JP2007104145 A JP 2007104145A JP 2005289158 A JP2005289158 A JP 2005289158A JP 2005289158 A JP2005289158 A JP 2005289158A JP 2007104145 A JP2007104145 A JP 2007104145A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- frequency
- twin
- frequency synthesizer
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】ロックアップタイムが短縮でき、かつ回路規模も小さくて済むPLL周波数シンセサイザを提供する。
【解決手段】PLL周波数シンセサイザにおいて、ループフィルタ7をノッチ周波数がリファレンス周波数に設定されたツインT型ノッチフィルタ71とツインT型ノッチフィルタ71の後ろに直列接続されたローパスフィルタ72とで構成すると共に、ツインT型ノッチフィルタ71の一部を構成する抵抗R2とローパスフィルタ72の一部を構成する抵抗R2とを共用にした。
【選択図】 図1
【解決手段】PLL周波数シンセサイザにおいて、ループフィルタ7をノッチ周波数がリファレンス周波数に設定されたツインT型ノッチフィルタ71とツインT型ノッチフィルタ71の後ろに直列接続されたローパスフィルタ72とで構成すると共に、ツインT型ノッチフィルタ71の一部を構成する抵抗R2とローパスフィルタ72の一部を構成する抵抗R2とを共用にした。
【選択図】 図1
Description
本発明はノッチフィルタを備えたPLL周波数シンセサイザに関する。
例えば無線通信機などに使用されるPLL周波数シンセサイザ10は、図2に示すように、基準発振器としての温度補償水晶発振器(VCTCXO)1から基準周波数(fosc)の発振出力をリファレンスカウンタ2に供給し、リファレンスカウンタ2にて基準周波数を分周数R(=fosc/PLLstep)にて分周してリファレンス周波数PLLstepを得る。(例えば、特許文献1参照)。
特開2002−151960号公報
リファレンスカウンタ2から出力されるリファレンス出力(周波数PLLstep)と後記する分周器4から出力される分周出力(リファレンス周波数PLLstep)とは位相周波数検出器3に供給し、位相周波数検出器3にて両入力の位相を比較し、位相周波数検出器3から出力される位相比較出力をループフィルタ70に供給して、位相比較出力におけるパルス状のリップルを含む出力を平均化して交流成分の少ない直流信号に変換し、ループフィルタ70の出力を周波数制御電圧として電圧制御発振器8に供給し、電圧制御発振器8からの発振出力(周波数fvco)を図示しない2逓倍器に供給して2逓倍(2fvco)し、分周器4に供給して分周数Bにて分周することにより比較周波数PLLstepを得て、位相周波数比較器3に供給する。
一方、ループフィルタ70は、図3に示すように、抵抗R11からR14およびコンデンサC11からC13にて構成したRC回路であるラグ・フィルタおよびラグ・リード・フィルタの組み合わせによるローパスフィルタ74を含んでおり、位相周波数比較器3の出力に含まれているリファレンス・リークを抑制する役目を担っている。さらに、比較周波数でのリファレンス・リークを抑制するために、抵抗R15からR17およびコンデンサC14からC16にて構成したツインT型ノッチノッチフィルタ75をローパスフィルタ74の後ろに直列接続して、ローパスフィルタ74とツインT型ノッチノッチフィルタ75とによりループフィルタ70を構成している。
しかし、上記した従来のループフィルタを用いたPLL周波数シンセサイザでは、ツインT型ノッチフィルタをローパスフィルタの後ろに接続しているために、リファレンス・リークを抑制しても、ロックアップタイムが長くなるという問題点があった。さらにローパスフィルタとツインT型ノッチフィルタとは、別のブロックとして構成しているために、回路規模も大きくなるという問題点もあった。
本発明は、ロックアップタイムが短縮でき、かつ回路規模も小さくて済むPLL周波数シンセサイザを提供することを目的とする。
本発明にかかるPLL周波数シンセサイザは、PLL周波数シンセサイザにおいて、ループフィルタをノッチ周波数がリファレンス周波数に設定されたツインT型ノッチフィルタと該ツインT型ノッチフィルタの後ろに直列接続されたローパスフィルタとで構成すると共に、ツインT型ノッチフィルタを構成する一部の抵抗とローパスフィルタを構成する一部の抵抗とを共用することを特徴とする。
本発明にかかるPLL周波数シンセサイザによれば、ループフィルタをノッチ周波数がリファレンス周波数に設定されたツインT型ノッチフィルタと該ツインT型ノッチフィルタの後ろに直列接続したローパスフィルタとでループフィルタを構成したために、ローパスフィルタの前に接続されたツインT型ノッチフィルタによってリファレンス・リークが抑制され、かつツインT型ノッチフィルタの後ろに直列接続されたローパスフィルタによってロックアップタイムが短縮される。さらに、ツインT型ノッチフィルタを構成する一部の抵抗とローパスフィルタを構成する一部の抵抗とが共用されているために、1ブロックとして構成できて、回路規模が大きくならなくて済む。
以下、本発明にかかるPLL周波数シンセサイザを実施の一形態によって説明する。
図1はPLL周波数シンセサイザにおける本発明の実施の一形態にかかるループフィルタの構成を示す回路図であり、図2はPLL周波数シンセサイザの構成を示すブロック図であって、ループフィルタの構成が従来の場合と異なっている。
本発明の実施の一形態にかかるPLL周波数シンセサイザにおけるループフィルタ7は、図1に示す如く、抵抗R1から抵抗R3およびコンデンサC1からC3にて構成されてノッチ周波数がリファレンス周波数に設定されたツインT型ノッチフィルタ71と、ツインT型ノッチ周波数の後ろに直列接続された、抵抗R2、抵抗R4からR6およびコンデンサC4からC6にて構成されたローパスフィルタ72とからなり、位相周波数検出器3からの出力をツインT型ノッチフィルタ71に供給し、ローパスフィルタ72の出力を電圧制御発振器8に周波数制御電圧として供給する。
ここで、上記からも明らかなように抵抗R2はツインT型ノッチフィルタ71の一部の抵抗を構成すると共に、ローパスフィルタ72の一部の抵抗を構成して、両フィルタに対して共通に用いられている。したがって、ループフィルタ7を構成する抵抗はループフィルタ70に比較して1本少なくなり、かつ抵抗R2が共通とされたため、ループフィルタ7は1ブロックとして構成できて、回路規模が大きくならなくて済む。
さらに、位相周波数検出器3の出力におけるリファレンス・リークの抑制はループフィルタ7を構成するツインT型ノッチフィルタ71によって従来の場合と同一に維持され、かつツインT型ノッチフィルタの後ろにローパスフィルタ72が直列接続されているため、PLL周波数シンセサイザ10のロックアップタイムは短縮される。
本発明の実施の一形態によるループフィルタ7を用いたときにおけるPLL周波数シンセサイザ10において、例えば比較周波数が12.5kHzのときリファレンス・リークはー73dBc以下であり、ロックアップタイムは19.8msであった。ちなみに、PLL周波数シンセサイザ10において、図3に示した従来例のループフィルタ70を用いたときは、比較周波数が12.5kHzの時ときリファレンス・リークはー73dBc以下であり、ロックアップタイムは22.8msであった。これからも明らかなように、本発明の実施の一形態によるループフィルタ7を用いたときにおけるPLL周波数シンセサイザ10おいて、リファレンス・リークの抑制は維持され、かつロックアップタイムが改善される。
1 温度補償水晶発振器
2 リファレンスカウンタ
3 位相周波数検出器
4 分周器
7および70 ループフィルタ
8 電圧制御発振器
10 PLL周波数シンセサイザ
71および75 ツインT型ノッチフィルタ
72および75 ローパスフィルタ
R1からR6 抵抗
C1からC6 コンデンサ
2 リファレンスカウンタ
3 位相周波数検出器
4 分周器
7および70 ループフィルタ
8 電圧制御発振器
10 PLL周波数シンセサイザ
71および75 ツインT型ノッチフィルタ
72および75 ローパスフィルタ
R1からR6 抵抗
C1からC6 コンデンサ
Claims (1)
- PLL周波数シンセサイザにおいて、ループフィルタをノッチ周波数がリファレンス周波数に設定されたツインT型ノッチフィルタと該ツインT型ノッチフィルタの後ろに直列接続されたローパスフィルタとで構成すると共に、ツインT型ノッチフィルタを構成する一部の抵抗とローパスフィルタを構成する一部の抵抗とを共用することを特徴とするPLL周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289158A JP2007104145A (ja) | 2005-09-30 | 2005-09-30 | Pll周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289158A JP2007104145A (ja) | 2005-09-30 | 2005-09-30 | Pll周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007104145A true JP2007104145A (ja) | 2007-04-19 |
Family
ID=38030667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005289158A Pending JP2007104145A (ja) | 2005-09-30 | 2005-09-30 | Pll周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007104145A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5520061A (en) * | 1978-08-01 | 1980-02-13 | Fujitsu Ltd | Fm wave receiver |
JPS6284236U (ja) * | 1985-11-13 | 1987-05-29 | ||
JPH04105410A (ja) * | 1990-08-27 | 1992-04-07 | Hitachi Ltd | アクティブフィルタ |
JPH06291647A (ja) * | 1993-04-01 | 1994-10-18 | Yagi Antenna Co Ltd | 位相制御発振器 |
JPH11308105A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | Pll周波数シンセサイザ |
-
2005
- 2005-09-30 JP JP2005289158A patent/JP2007104145A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5520061A (en) * | 1978-08-01 | 1980-02-13 | Fujitsu Ltd | Fm wave receiver |
JPS6284236U (ja) * | 1985-11-13 | 1987-05-29 | ||
JPH04105410A (ja) * | 1990-08-27 | 1992-04-07 | Hitachi Ltd | アクティブフィルタ |
JPH06291647A (ja) * | 1993-04-01 | 1994-10-18 | Yagi Antenna Co Ltd | 位相制御発振器 |
JPH11308105A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | Pll周波数シンセサイザ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007135208A (ja) | 電子回路及び電子回路を動作するための方法 | |
JP2003347936A5 (ja) | ||
JP2008048320A (ja) | Pll回路 | |
JP2004056663A (ja) | クロック逓倍回路 | |
JP4933635B2 (ja) | Pll回路 | |
JP2007104145A (ja) | Pll周波数シンセサイザ | |
JP2005260866A (ja) | フラクショナルn周波数シンセサイザ装置 | |
US6573769B1 (en) | Phase-locked loop (PLL) with mixer for subtracting outer-band phase noise | |
JP3571617B2 (ja) | 発振信号生成器 | |
JP4805706B2 (ja) | 恒温型の水晶発振器 | |
JP2004096470A (ja) | 位相ロックドループ回路 | |
Kamath et al. | A 13MHz input, 480MHz output Fractional Phase Lock Loop with 1MHz bandwidth | |
JP2008199480A (ja) | 位相同期回路 | |
JPH04284024A (ja) | 位相同期回路 | |
JPH11136125A (ja) | 周波数シンセサイザ | |
JP2005198083A (ja) | Pll回路 | |
KR100761127B1 (ko) | 위상동기루프 회로. | |
JP2000138582A (ja) | フェーズロックドループ回路 | |
JPS62286319A (ja) | 位相同期回路 | |
JP3857878B2 (ja) | Pll回路 | |
JP2000353953A (ja) | デュアルpll周波数シンセサイザ回路 | |
JP2002280896A (ja) | 周波数選択型発振器 | |
KR20070115386A (ko) | 주파수 합성기 | |
JPH08288838A (ja) | 位相同期回路 | |
JP2006211338A (ja) | クロック生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |