JP2002280896A - 周波数選択型発振器 - Google Patents
周波数選択型発振器Info
- Publication number
- JP2002280896A JP2002280896A JP2001082283A JP2001082283A JP2002280896A JP 2002280896 A JP2002280896 A JP 2002280896A JP 2001082283 A JP2001082283 A JP 2001082283A JP 2001082283 A JP2001082283 A JP 2001082283A JP 2002280896 A JP2002280896 A JP 2002280896A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- circuit
- voltage
- crystal oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】起動時における水晶発振器の不具合を防止した
周波数選択型発振器（ＰＬＬ制御発振回路）を提供す
る。 【構成】水晶発振器の発振周波数を基準周波数とした電
圧制御発振器を有するＰＬＬ回路と前記ＰＬＬ回路の出
力周波数を設定する記憶回路とを集積化したＩＣを備
え、前記記憶回路のデータによって任意の周波数を出力
する周波数選択型発振器において、前記水晶発振器の起
動を検出した後、前記電圧制御発振器を起動した構成と
する。
周波数選択型発振器（ＰＬＬ制御発振回路）を提供す
る。 【構成】水晶発振器の発振周波数を基準周波数とした電
圧制御発振器を有するＰＬＬ回路と前記ＰＬＬ回路の出
力周波数を設定する記憶回路とを集積化したＩＣを備
え、前記記憶回路のデータによって任意の周波数を出力
する周波数選択型発振器において、前記水晶発振器の起
動を検出した後、前記電圧制御発振器を起動した構成と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、水晶発振器の発振
周波数を基準周波数としたＰＬＬ（Phase Locked Loo
p）回路を用いて任意の出力周波数を得る周波数選択型
発振器（ＰＬＬ制御発振器）を産業上の技術分野とし、
特に起動不良及ぴ起動時の異常発振を防止した周波数選
択型発振器に関する。
周波数を基準周波数としたＰＬＬ（Phase Locked Loo
p）回路を用いて任意の出力周波数を得る周波数選択型
発振器（ＰＬＬ制御発振器）を産業上の技術分野とし、
特に起動不良及ぴ起動時の異常発振を防止した周波数選
択型発振器に関する。
【０００２】
【従来の技術】（発明の背景）周波数選択型発振器は、
周波数安定度に優れた水晶発振器を用いて任意の出力周
波数を得られることから注目を浴び、需要が増してい
る。近年では、起動時の異常発振及び起動不良をときお
り引き起こし、これらを僕滅した周波数選択型発振器が
求められている。
周波数安定度に優れた水晶発振器を用いて任意の出力周
波数を得られることから注目を浴び、需要が増してい
る。近年では、起動時の異常発振及び起動不良をときお
り引き起こし、これらを僕滅した周波数選択型発振器が
求められている。
【０００３】（従来技術の一例）第３図は一従来例を説
明する周波数選択型発振器の回路ブロック図である。周
波数選択型発振器は水晶振動子１とＩＣ２とからなる。
ＩＣ２は、発振回路（ＸＯ）３とＰＬＬ回路４と増幅器
（ＡＭＰ）５とを集積化してなる。発振回路３はＩＣ２
外部の水晶振動子１とともに構成されて、その発振周波
数をＰＬＬ回路４の基準周波数ｆｒとする。図中のＶdd
は電源である。
明する周波数選択型発振器の回路ブロック図である。周
波数選択型発振器は水晶振動子１とＩＣ２とからなる。
ＩＣ２は、発振回路（ＸＯ）３とＰＬＬ回路４と増幅器
（ＡＭＰ）５とを集積化してなる。発振回路３はＩＣ２
外部の水晶振動子１とともに構成されて、その発振周波
数をＰＬＬ回路４の基準周波数ｆｒとする。図中のＶdd
は電源である。
【０００４】ＰＬＬ回路４は、周知のように第１分周器
６と、位相比較器（ＰＣ）７と、ロ−パスフィルタ（Ｌ
ＰＦ）８と、電圧制御発振器（ＶＣＯ）９と、第２分周
器１０と、第３分周器１１からなる。概説すると、第１
分周器６は発振回路３の基準周波数ｆｒを１／Ｑに分周
する。ここでの分周周波数を入力分周周波数ｆｑとす
る。
６と、位相比較器（ＰＣ）７と、ロ−パスフィルタ（Ｌ
ＰＦ）８と、電圧制御発振器（ＶＣＯ）９と、第２分周
器１０と、第３分周器１１からなる。概説すると、第１
分周器６は発振回路３の基準周波数ｆｒを１／Ｑに分周
する。ここでの分周周波数を入力分周周波数ｆｑとす
る。
【０００５】位相比較器７は入力分周周波数ｆｑと帰還
分周周波数ｆｐとの位相を比較し、位相差に基づく差電
圧を発生する。但し、帰還分周周波数ｆｐは、電圧制御
発振器９の発振周波数（制御周波数とする）ｆｖを第２
分周器１０によって、１／Ｐに分周された周波数であ
る。ロ−パスフィルタ８は位相差電圧から高周波成分を
除去して平滑し、制御電圧を生成する。
分周周波数ｆｐとの位相を比較し、位相差に基づく差電
圧を発生する。但し、帰還分周周波数ｆｐは、電圧制御
発振器９の発振周波数（制御周波数とする）ｆｖを第２
分周器１０によって、１／Ｐに分周された周波数であ
る。ロ−パスフィルタ８は位相差電圧から高周波成分を
除去して平滑し、制御電圧を生成する。
【０００６】電圧制御発振器９は例えば図示しないＣＲ
やＬＣ発振回路からなり、電圧によって端子間の容量が
変化する電圧可変容量素子を発振閉ルーブ内に挿入して
なる。そして、電圧可変容量素子に印加される制御電圧
によって制御周波数ｆｖを変化させる。第３分周器１１
は電圧制御発振器９の制御周波数ｆｖを１／Ｎに分周し
てＰＬＬ回路４の出力周波数ｆｏとする。
やＬＣ発振回路からなり、電圧によって端子間の容量が
変化する電圧可変容量素子を発振閉ルーブ内に挿入して
なる。そして、電圧可変容量素子に印加される制御電圧
によって制御周波数ｆｖを変化させる。第３分周器１１
は電圧制御発振器９の制御周波数ｆｖを１／Ｎに分周し
てＰＬＬ回路４の出力周波数ｆｏとする。
【０００７】このようなものでは、ＰＬＬ回路４の位相
がロックされた状態では、基準周波数ｆｒ、制御周波数
ｆｖ及び出力周波数ｆｏとの間には次の関係式が成立す
る。すなわち、ｆｒ／Ｑ＝ｆｖ／Ｐであることから、 ｆｏ＝ｆｖ／Ｎ＝（Ｐｆｒ）／（ＱＮ） となる。したがって、各分周器１０，６，１１による分
周比ＰＱＮを予め設定することにより、任意の出力周波
数ｆｏを得ることができる。
がロックされた状態では、基準周波数ｆｒ、制御周波数
ｆｖ及び出力周波数ｆｏとの間には次の関係式が成立す
る。すなわち、ｆｒ／Ｑ＝ｆｖ／Ｐであることから、 ｆｏ＝ｆｖ／Ｎ＝（Ｐｆｒ）／（ＱＮ） となる。したがって、各分周器１０，６，１１による分
周比ＰＱＮを予め設定することにより、任意の出力周波
数ｆｏを得ることができる。
【０００８】
【発明が解決しようとする課題】（従来技術の問題点）
しかしながら、上記構成の周波数選択型発振器では、発
振回路３からＰＬＬに至るまで、これらは電源（Ｖｄ
ｄ）ラインに共通接続して動作する。通常では、電源ラ
インには、各回路に流れる電流によって微少な雑音が発
生する。
しかしながら、上記構成の周波数選択型発振器では、発
振回路３からＰＬＬに至るまで、これらは電源（Ｖｄ
ｄ）ラインに共通接続して動作する。通常では、電源ラ
インには、各回路に流れる電流によって微少な雑音が発
生する。
【０００９】一方、電源がオンすると、一般には、電圧
制御発振器９や増幅器５が早く動作し、水晶発振器が遅
れて起動する。なぜなら、水晶振動子１は圧電逆現象に
よって印加電圧に対して機械的に振動するため、例えば
ＣＲ発振器のように機械的振動を伴わない素子を用いた
場合に比較し、起動が遅くなるからである。このため、
電圧制御発振器９及び増幅器５等によって生ずる電源ラ
インを経ての雑音が影響して、水晶発振器に起動不良や
異常発振を引き起こす問題があった。
制御発振器９や増幅器５が早く動作し、水晶発振器が遅
れて起動する。なぜなら、水晶振動子１は圧電逆現象に
よって印加電圧に対して機械的に振動するため、例えば
ＣＲ発振器のように機械的振動を伴わない素子を用いた
場合に比較し、起動が遅くなるからである。このため、
電圧制御発振器９及び増幅器５等によって生ずる電源ラ
インを経ての雑音が影響して、水晶発振器に起動不良や
異常発振を引き起こす問題があった。
【００１０】（発明の目的）本発明は、起動時における
水晶発振器の不具合を防止した周波数選択型発振器を提
供することを目的とする。
水晶発振器の不具合を防止した周波数選択型発振器を提
供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、水晶発振器の
起動を検出した後、ＰＬＬ回路の電圧制御発振器を起動
したことを基本的な解決手段とする。
起動を検出した後、ＰＬＬ回路の電圧制御発振器を起動
したことを基本的な解決手段とする。
【００１２】
【作用】本発明では、水晶発振器の起動を検出した後に
電圧制御発振器を起動するので、水晶発振器の起動時に
は電圧制御発振器からの雑音を排除する。以下、本発明
の一実施例を説明する。
電圧制御発振器を起動するので、水晶発振器の起動時に
は電圧制御発振器からの雑音を排除する。以下、本発明
の一実施例を説明する。
【００１３】
【実施例】第１図は本発明の一実施例を説明する周波数
選択型発振器のブロツク回路図である。なお、前従来例
図と同一部分には同番号を付与してその説明は簡略又は
省略する。周波数選択型発振器は、前述したように、水
晶振動子１とＩＣ２からなる。ＩＣ２は発振回路３、Ｐ
ＬＬ回路４及び増幅器５を集積化してなる。ＰＬＬ回路
４は電圧制御発振器９、位相比較器８、ローパスフィル
タ７、及び第１、第２、第３分周器６，１０，１１から
なる。これらは電源Ｖdｄに接続する。そして、ここで
は、水晶振動子１とともに形成される発振回路３（水晶
発振器）の起動を確認する起動検出器１２をＩＣ２内に
集積化して設ける。
選択型発振器のブロツク回路図である。なお、前従来例
図と同一部分には同番号を付与してその説明は簡略又は
省略する。周波数選択型発振器は、前述したように、水
晶振動子１とＩＣ２からなる。ＩＣ２は発振回路３、Ｐ
ＬＬ回路４及び増幅器５を集積化してなる。ＰＬＬ回路
４は電圧制御発振器９、位相比較器８、ローパスフィル
タ７、及び第１、第２、第３分周器６，１０，１１から
なる。これらは電源Ｖdｄに接続する。そして、ここで
は、水晶振動子１とともに形成される発振回路３（水晶
発振器）の起動を確認する起動検出器１２をＩＣ２内に
集積化して設ける。
【００１４】起動検出器１２は、水晶発振器（発振回路
３）に接続する。そして、例えば第２図に示したよう
に、インバータ（反転増幅器）１３、全波整流回路１
４、平滑回路１５及び同相増幅器１６からなる。インバ
ータ１３は水晶発振器の出力を反転増幅する。全波整流
回路１４はコンデンサ１７及び２個のダイオード１８
（ａｂ）からなり、インバータに１３による水晶発振器
の増幅出力を整流して脈流電圧を得る。平滑回路１５は
抵抗１９及びコンデンサ２０のＣＲ回路からなり、ＣＲ
の時定数によって脈流電圧を平滑して検出電圧を得る。
３）に接続する。そして、例えば第２図に示したよう
に、インバータ（反転増幅器）１３、全波整流回路１
４、平滑回路１５及び同相増幅器１６からなる。インバ
ータ１３は水晶発振器の出力を反転増幅する。全波整流
回路１４はコンデンサ１７及び２個のダイオード１８
（ａｂ）からなり、インバータに１３による水晶発振器
の増幅出力を整流して脈流電圧を得る。平滑回路１５は
抵抗１９及びコンデンサ２０のＣＲ回路からなり、ＣＲ
の時定数によって脈流電圧を平滑して検出電圧を得る。
【００１５】同相増幅器１６は２個のインバータ２１
（ａｂ）からなり、平滑回路１５による検出電圧を同相
として一定レベルに増幅する。すなわち、検出電圧に応
答してオン信号（１、ハイレベル）又はオフ信号（０、
ローレベル）を生成し、ＰＬＬ回路４の電圧制御発振器
９及び増幅器５に出力する。電圧制御発振器９及び増幅
器５は、二入力型としてオン信号とともに動作する。あ
るいは、オン信号を受けて例えば各電源ラインに設けた
スイッチング回路を閉じて動作する。
（ａｂ）からなり、平滑回路１５による検出電圧を同相
として一定レベルに増幅する。すなわち、検出電圧に応
答してオン信号（１、ハイレベル）又はオフ信号（０、
ローレベル）を生成し、ＰＬＬ回路４の電圧制御発振器
９及び増幅器５に出力する。電圧制御発振器９及び増幅
器５は、二入力型としてオン信号とともに動作する。あ
るいは、オン信号を受けて例えば各電源ラインに設けた
スイッチング回路を閉じて動作する。
【００１６】このようなものでは、電源Ｖｄｄを投入
（ＯＮ）すると、先ず、水晶発振器（発振回路３）とと
もに、起動検出器１２が動作（起動）する。そして、水
晶発振器は発振し始め、発振出力が起動検出器１２に入
力される。起動検出器１２のインバータ１３は、電源投
入時は入出力側（図中のＡ点及びＢ点）でそれぞれ動作
点電圧（バイアス電圧）として一定電圧（直流）の１／
２Ｖddとなる。この直流は、平滑回路１５のコンデンサ
２０によって阻止される。したがって、平滑回路１５及
び同相増幅器１６の出力端（Ｃ点、Ｄ点）は、ローレベ
ルの電圧（０信号）となる。これにより、電圧制御発振
器９及び増幅器５へはオフ信号が供給され、水晶発振器
の起動時には非動作状態となる。
（ＯＮ）すると、先ず、水晶発振器（発振回路３）とと
もに、起動検出器１２が動作（起動）する。そして、水
晶発振器は発振し始め、発振出力が起動検出器１２に入
力される。起動検出器１２のインバータ１３は、電源投
入時は入出力側（図中のＡ点及びＢ点）でそれぞれ動作
点電圧（バイアス電圧）として一定電圧（直流）の１／
２Ｖddとなる。この直流は、平滑回路１５のコンデンサ
２０によって阻止される。したがって、平滑回路１５及
び同相増幅器１６の出力端（Ｃ点、Ｄ点）は、ローレベ
ルの電圧（０信号）となる。これにより、電圧制御発振
器９及び増幅器５へはオフ信号が供給され、水晶発振器
の起動時には非動作状態となる。
【００１７】そして、電源投入後、水晶発振器が起動し
て発振が安定すると、起動検出器１２のインバータ１３
は、水晶発振器の出力（Ａ点）とは逆相となる連続した
矩形波状のパルス波を出力（Ｂ点）する。そして、パル
ス波は整流回路１４によって整流され、平滑回路１５に
よってＣ点での電圧をハイレベル（１信号）にし、同相
増幅器１６の出力をオン信号とする。これにより、電圧
制御発振器９及び増幅器５へはオン信号が供給され、水
晶発振器の起動後は動作状態となる。なお、水晶発振器
の発振が安定するまでは、Ｃ点での電圧はローレベルに
設定され、同相増幅器からの出力はオフ信号となる。
て発振が安定すると、起動検出器１２のインバータ１３
は、水晶発振器の出力（Ａ点）とは逆相となる連続した
矩形波状のパルス波を出力（Ｂ点）する。そして、パル
ス波は整流回路１４によって整流され、平滑回路１５に
よってＣ点での電圧をハイレベル（１信号）にし、同相
増幅器１６の出力をオン信号とする。これにより、電圧
制御発振器９及び増幅器５へはオン信号が供給され、水
晶発振器の起動後は動作状態となる。なお、水晶発振器
の発振が安定するまでは、Ｃ点での電圧はローレベルに
設定され、同相増幅器からの出力はオフ信号となる。
【００１８】このようなことから、水晶発振器が起動
（安定な発振状態）する前は、電圧制御発振器９及び増
幅器５は非動作となり、これらは水晶発振器の起動後に
動作する。これにより、水晶発振器の起動時には、電圧
制御発振器９及び増幅器５による雑音は発生しない。し
たがって、水晶発振器は、電源ラインを経ての雑音の影
響がないので、異常発振や起動不良を生ずることなく正
常に動作する。
（安定な発振状態）する前は、電圧制御発振器９及び増
幅器５は非動作となり、これらは水晶発振器の起動後に
動作する。これにより、水晶発振器の起動時には、電圧
制御発振器９及び増幅器５による雑音は発生しない。し
たがって、水晶発振器は、電源ラインを経ての雑音の影
響がないので、異常発振や起動不良を生ずることなく正
常に動作する。
【００１９】
【他の事項】上記実施例では、水晶発振器の起動以前に
は、電圧制御発振器９及び増幅器５のみの起動を停止し
たが、水晶発振器（発振回路）３以外の回路すべてを停
止させてもよい。この場合、発振回路３以外の回路の電
源を共通化してこれをオン信号によって導通させればよ
い。
は、電圧制御発振器９及び増幅器５のみの起動を停止し
たが、水晶発振器（発振回路）３以外の回路すべてを停
止させてもよい。この場合、発振回路３以外の回路の電
源を共通化してこれをオン信号によって導通させればよ
い。
【００２０】また、基本的には電圧制御発振器９の発振
による雑音が支配的なので、水晶発振器の起動前は電圧
制御発振器９の起動のみを停止させてもよい。但し、増
幅器５は何らかの信号を増幅して雑音を発生するおそれ
があるので、水晶発振器の起動後に動作するようにした
方が望ましい。また、起動検出器１２の全波整流回路１
４は、例えばダイオード１８ａを除去した半波整流回路
であってもよい。
による雑音が支配的なので、水晶発振器の起動前は電圧
制御発振器９の起動のみを停止させてもよい。但し、増
幅器５は何らかの信号を増幅して雑音を発生するおそれ
があるので、水晶発振器の起動後に動作するようにした
方が望ましい。また、起動検出器１２の全波整流回路１
４は、例えばダイオード１８ａを除去した半波整流回路
であってもよい。
【００２１】また、分周比ＰＱＮが予め設定されたＩＣ
を例として説明したが、例えば書き込み型のＩＣ所謂プ
ログラマブルＩＣを用いて任意の出力周波数を得る場合
でも適用できる。そして、水晶振動子１とＩＣ２とは別
個の容器に収容しても、例えば水晶片とＩＣチップを同
一容器内に封入したものでも適用できる。
を例として説明したが、例えば書き込み型のＩＣ所謂プ
ログラマブルＩＣを用いて任意の出力周波数を得る場合
でも適用できる。そして、水晶振動子１とＩＣ２とは別
個の容器に収容しても、例えば水晶片とＩＣチップを同
一容器内に封入したものでも適用できる。
【００２２】
【発明の効果】本発明は、水晶発振器の起動を検出した
後、ＰＬＬ回路の電圧制御発振器を起動したので、起動
時における水晶発振器の不具合を防止した周波数選択型
発振器を提供できる。
後、ＰＬＬ回路の電圧制御発振器を起動したので、起動
時における水晶発振器の不具合を防止した周波数選択型
発振器を提供できる。
【図１】本発明の一実施例を説明する周波数選択型発振
器のブロック回路図である。
器のブロック回路図である。
【図２】本発明の一実施例を説明する起動検出器の回路
図である。
図である。
【図３】従来例を説明する周波数選択型発振器のブロッ
ク回路図である。
ク回路図である。
１ 水晶振動子、２ ＩＣ、３ 発振回路、４ ＰＬＬ
回路、５ 増幅器、６第１分周器、７ 位相比較器、８
ロ−パスフィルタ、９ 電圧制御発振器、１０ 第２
分周器、１１ 第３分周器、１２ 起動検出器 １３、
２１ インバ−タ、１４ 整流回路、 １５ 平滑回
路、１６ 同相増幅器、１７、２０ コンデンサ、１８
ダイオ−ド、１９ 抵抗．
回路、５ 増幅器、６第１分周器、７ 位相比較器、８
ロ−パスフィルタ、９ 電圧制御発振器、１０ 第２
分周器、１１ 第３分周器、１２ 起動検出器 １３、
２１ インバ−タ、１４ 整流回路、 １５ 平滑回
路、１６ 同相増幅器、１７、２０ コンデンサ、１８
ダイオ−ド、１９ 抵抗．
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J079 AA04 BA23 EA15 FA11 FA14 FA21 FB01 FB03 FB25 FB29 FB35 KA08 5J106 AA01 AA04 CC01 CC15 CC24 CC41 CC53 DD05 EE04 GG01 HH08 KK28
Claims (1)
- 【請求項１】水晶発振器の発振周波数を基準周波数とし
た電圧制御発振器を有するＰＬＬ回路と前記ＰＬＬ回路
の出力周波数を設定する記憶回路とを集積化したＩＣを
備え、前記記憶回路のデータによって任意の周波数を出
力する周波数選択型発振器において、前記水晶発振器の
起動を検出した後、前記電圧制御発振器を起動したこと
を特徴とする周波数選択型発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001082283A JP2002280896A (ja) | 2001-03-22 | 2001-03-22 | 周波数選択型発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001082283A JP2002280896A (ja) | 2001-03-22 | 2001-03-22 | 周波数選択型発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002280896A true JP2002280896A (ja) | 2002-09-27 |
Family
ID=18938244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001082283A Pending JP2002280896A (ja) | 2001-03-22 | 2001-03-22 | 周波数選択型発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002280896A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188738A (ja) * | 2008-02-06 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 起動制御回路付き水晶発振回路および位相同期回路 |
-
2001
- 2001-03-22 JP JP2001082283A patent/JP2002280896A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188738A (ja) * | 2008-02-06 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 起動制御回路付き水晶発振回路および位相同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3984245B2 (ja) | 位相ロックループ及び位相ロックループにおいてロック状況を検出する方法 | |
| EP0376847A2 (en) | PLL synthesizer | |
| US7020229B2 (en) | Phase-locked loop | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| JP3995552B2 (ja) | クロック逓倍回路 | |
| JP2002280896A (ja) | 周波数選択型発振器 | |
| JPH06187063A (ja) | 半導体装置 | |
| US7911283B1 (en) | Low noise oscillator and method | |
| JPH11186885A (ja) | クロック信号制御回路 | |
| JP2001339295A (ja) | 発振信号生成器 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP2613521B2 (ja) | Ｐｌｌ発振装置 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| JP3458838B2 (ja) | Ｐｌｌ回路 | |
| JPH10247820A (ja) | Ｖｃｏ回路と、そのｖｃｏ回路を用いたｐｌｌ回路 | |
| KR20020046482A (ko) | 차지 펌프형 아날로그 위상고정루프 | |
| JP2008199480A (ja) | 位相同期回路 | |
| JPH0584682B2 (ja) | ||
| JP2002151954A (ja) | 発振器 | |
| JPH04284024A (ja) | 位相同期回路 | |
| JPH1013224A (ja) | Ｐｌｌ回路 | |
| JP3564424B2 (ja) | Ｐｌｌ回路 | |
| JP2000305655A (ja) | 周波数逓倍回路内蔵のマイクロコンピュータ | |
| JPS62290214A (ja) | 位相同期発振器 | |
| JP2976630B2 (ja) | 周波数シンセサイザ |