JP2007088234A - 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 - Google Patents
半導体装置の製造方法、半導体装置、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2007088234A JP2007088234A JP2005275539A JP2005275539A JP2007088234A JP 2007088234 A JP2007088234 A JP 2007088234A JP 2005275539 A JP2005275539 A JP 2005275539A JP 2005275539 A JP2005275539 A JP 2005275539A JP 2007088234 A JP2007088234 A JP 2007088234A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- forming
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 基板上に半導体膜の結晶化の際の起点となるべき起点部を複数形成する起点部形成工程において、基板の素子形成領域に、所定の大きさ(孔径0.8μm)で所定の間隔(5μm)の複数の孔(凹部)123を形成し、テストパターン形成領域Bに、所定の大きさの複数の孔123と、所定の大きさとは異なる大きさの複数の孔123a(孔径0.7μm)、123b(孔径0.9μm)と、所定間隔とは異なる間隔(4μm、6μm)の複数の孔を形成し、かかる起点部(孔)からのシリコン結晶粒の成長により結晶成長の起点となる微細孔の良否を確認し、また、所望の大きさのシリコン結晶粒が形成されたか否かを確認する。
【選択図】図3
Description
本実施の形態の製造方法は、(1)基板上に半導体膜であるシリコン膜の結晶化の起点となる微細孔(凹部)を形成する工程と、(2)微細孔からシリコン結晶粒を成長・形成させる工程と、(3)上記シリコン結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、(1)および(2)工程について図1〜図8を参照しながら詳細に説明する。図1は、本実施の形態の薄型トランジスタ(半導体装置)の形成方法を示す工程断面図であり、図2は、本実施の形態の薄型トランジスタの構成を示す平面図である。図3〜図8は、本実施の形態の薄型トランジスタの形成方法で用いられるテストパターンを示す平面図である。
図1(a)に示すように、ガラス基板11上に下地絶縁膜121として例えば酸化シリコン膜または窒化シリコン膜を形成する。膜厚は例えば200nm程度である。
次いで、図1(d)に示すように、LPCVD法やPECVD法などの製膜法によって、第2絶縁膜124および微細孔125上に、半導体膜として非晶質シリコン膜130を形成する。この非晶質シリコン膜130の膜厚は、0.05〜0.3μm程度の膜厚に形成することが好適である。
図4は、本実施の形態の薄型トランジスタの形成方法で用いられるテストパターンの形成領域の一例を示す平面図であり、この場合、パターン(テストパターン)P11、P21、P31上には、大粒径のシリコン略単結晶粒131は形成されていない。従って、孔径0.7μmの孔(123a)は、第2絶縁膜124によって狭められ、その微細孔の孔径が20nm以下であることが分かる。
図5は、本実施の形態の薄型トランジスタの形成方法で用いられるテストパターンの形成領域の一例を示す平面図であり、この場合、図4の場合と比較し、パターンP11、P21、P31上にも、大粒径のシリコン略単結晶粒131が形成されている。従って、所望の孔径(D)である0.8μmの孔(123)が、プロセス変動(例えば、第2絶縁膜124が予定より薄く形成されたこと)により、対応する微細孔の孔径が予定より大きく(およそd1+20nm以上に)なってしまったことが分かる。
図6は、本実施の形態の薄型トランジスタの形成方法で用いられるテストパターンの形成領域の一例を示す平面図であり、この場合、図4の場合と比較し、パターンP12、P22、P32上に、大粒径のシリコン略単結晶粒131が形成されていない。従って、所望の孔径(D)である0.8μmの孔(123)が、プロセス変動(例えば、第2絶縁膜124が予定より厚く形成されたこと)により、対応する微細孔の孔径が予定より小さくなり、20nm以下となったことが分かる。
図7は、本実施の形態の薄型トランジスタの形成方法で用いられるテストパターンの形成領域の一例を示す平面図であり、この場合、図4の場合と比較し、パターンP22、P23上の大粒径のシリコン略単結晶粒131が接していない。従って、プロセス変動(例えば、レーザの照射エネルギー不足やその際の基板温度の低下、もしくは成長したシリコン膜の膜厚が厚すぎる等)により、所望の孔間隔(W)である5μmの孔間隔を埋めるに足る結晶成長がなされていないことが分かる。
図8は、本実施の形態の薄型トランジスタの形成方法で用いられるテストパターンの形成領域の一例を示す平面図であり、この場合、図4の場合と比較し、パターンP32、P33上の大粒径のシリコン略単結晶粒131が接している。従って、プロセス変動(例えば、レーザの照射エネルギー過剰やその際の基板温度の上昇等)により、所望の孔間隔(W)である5μmの孔間隔を超えて結晶が成長したことが分かる。
次に、上述したシリコン膜を用いて形成される薄膜トランジスタの構造について図9および図10を参照しながら詳細に説明する。図9は、本実施の形態の薄型トランジスタの形成方法を示す工程断面図であり、図10は、本実施の形態の薄型トランジスタの構成を示す平面図である。図9は、図10のA−A’断面に対応する。
次に、図9(b)に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極15及びゲート配線膜を形成する。そして、このゲート電極15をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜133にソース領域及びドレイン領域134並びにチャネル形成領域135を形成する。例えば、本実施形態では、不純物元素としてリン(P)を打ち込み、その後、450℃程度の温度で熱処理を行うことにより、不純物元素の打ち込みによって損傷したシリコン結晶粒の結晶性回復及び不純物元素の活性化を行う。
次に、前述の実施の形態で説明したTFTが使用される電気光学装置や電子機器について説明する。
Claims (12)
- 少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
前記基板上に半導体膜の結晶化の際の起点となるべき起点部を複数形成する起点部形成工程と、
前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記起点部形成工程では、大きさの異なる複数の起点部を同一基板上に形成する半導体装置の製造方法。 - 少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
前記基板上に半導体膜の結晶化の際の起点となるべき起点部を複数形成する起点部形成工程と、
前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記起点部形成工程では、起点部間の距離を変えた複数の起点部を同一基板上に形成する半導体装置の製造方法。 - 前記起点部形成工程では、
前記基板にテストパターン形成領域を設け、この領域に所定の大きさの複数の起点部と、前記所定の大きさとは異なる大きさの複数の起点部と、を形成することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記起点部形成工程では、
前記基板にテストパターン形成領域を設け、この領域に所定間隔で配置された複数の起点部と、前記所定間隔とは異なる間隔の複数の起点部と、を形成することを特徴とする請求項2記載の半導体装置の製造方法。 - 前記テストパターン形成領域に形成された略単結晶粒の状態を検査することにより、
前記素子形成領域に形成された前記起点部および前記略単結晶粒の良否を判定する判定工程を有することを特徴とする、請求項3または4に記載の半導体装置の製造方法。 - 前記起点部は、略円柱状の凹部であることを特徴とする請求項3または4に記載の半導体装置の製造方法。
- 前記起点部は、略円柱状の凹部であり、その最も径の細い部分の直径が20nmから150nmであることを特徴とする、請求項3または4に記載の半導体装置の製造方法。
- 前記熱処理工程は、レーザ照射によって行われることを特徴とする、請求項3または4に記載の半導体装置の製造方法。
- 基板の素子形成領域に薄膜トランジスタを有する半導体装置であって、
基板上に設けられた凹部を起点部として形成された略単結晶粒の半導体膜を含み、
前記基板の素子形成領域には、前記凹部であって、所定の大きさの凹部が形成され、
前記基板のテストパターン形成領域には、前記凹部であって、前記所定の大きさの凹部と、前記所定の大きさとは異なる大きさの凹部が形成されていることを特徴とする半導体装置。 - 基板の素子形成領域に薄膜トランジスタを有する半導体装置であって、
基板上に設けられた凹部を起点部として形成された略単結晶粒の半導体膜を含み、
前記基板の素子形成領域には、前記凹部であって、所定間隔に配置された複数の凹部が形成され、
前記基板のテストパターン形成領域には、前記凹部であって、前記所定間隔に配置された複数の凹部と、前記所定間隔とは異なる間隔に配置された複数の凹部とが形成されていることを特徴とする半導体装置。 - 請求項9または10に記載の半導体装置を有する電気光学装置。
- 請求項9または10に記載の半導体装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005275539A JP5013302B2 (ja) | 2005-09-22 | 2005-09-22 | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005275539A JP5013302B2 (ja) | 2005-09-22 | 2005-09-22 | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007088234A true JP2007088234A (ja) | 2007-04-05 |
JP5013302B2 JP5013302B2 (ja) | 2012-08-29 |
Family
ID=37974917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005275539A Expired - Fee Related JP5013302B2 (ja) | 2005-09-22 | 2005-09-22 | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5013302B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8450125B2 (en) | 2010-07-22 | 2013-05-28 | Samsung Electronics Co., Ltd. | Methods of evaluating epitaxial growth and methods of forming an epitaxial layer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0499311A (ja) * | 1990-08-17 | 1992-03-31 | Mitsubishi Electric Corp | 半導体単結晶膜の製造方法 |
JP2000068340A (ja) * | 1998-08-24 | 2000-03-03 | Mitsubishi Electric Corp | テストパターン |
JP2005079209A (ja) * | 2003-08-28 | 2005-03-24 | Semiconductor Energy Lab Co Ltd | 結晶性半導体膜の作製方法、該結晶性半導体膜を有する薄膜トランジスタの作製方法、該結晶性半導体膜を有する半導体装置の作製方法 |
-
2005
- 2005-09-22 JP JP2005275539A patent/JP5013302B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0499311A (ja) * | 1990-08-17 | 1992-03-31 | Mitsubishi Electric Corp | 半導体単結晶膜の製造方法 |
JP2000068340A (ja) * | 1998-08-24 | 2000-03-03 | Mitsubishi Electric Corp | テストパターン |
JP2005079209A (ja) * | 2003-08-28 | 2005-03-24 | Semiconductor Energy Lab Co Ltd | 結晶性半導体膜の作製方法、該結晶性半導体膜を有する薄膜トランジスタの作製方法、該結晶性半導体膜を有する半導体装置の作製方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8450125B2 (en) | 2010-07-22 | 2013-05-28 | Samsung Electronics Co., Ltd. | Methods of evaluating epitaxial growth and methods of forming an epitaxial layer |
Also Published As
Publication number | Publication date |
---|---|
JP5013302B2 (ja) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
JP4193206B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
JP4839904B2 (ja) | 半導体装置、集積回路、及び電子機器 | |
US7078275B2 (en) | Semiconductor device and manufacturing method for same | |
KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
JP5013302B2 (ja) | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 | |
JP2006216658A (ja) | 薄膜半導体装置の製造方法 | |
US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
JP2008060532A (ja) | 半導体装置 | |
JP2007189106A (ja) | 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器 | |
JP4259081B2 (ja) | 半導体装置の製造方法 | |
JP4264968B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
JP2006279015A (ja) | 半導体装置の製造方法、集積回路、電気光学装置、及び電子機器 | |
JP4560708B2 (ja) | 半導体装置及びその製造方法 | |
JP4655448B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4333115B2 (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
JP2006086436A (ja) | 半導体装置の製造方法、電気光学装置及び電子デバイス | |
JP2007220948A (ja) | 薄膜半導体素子の製造方法、薄膜半導体装置 | |
JP2006261304A (ja) | 半導体装置の製造方法、電気光学装置及び電子デバイス | |
JP2004134533A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
JP4155039B2 (ja) | 薄膜トランジスタ、電気光学装置、電子機器 | |
JP2007189105A (ja) | 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器 | |
JP2005259883A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 | |
JP2004235570A (ja) | 半導体装置の製造方法、半導体装置、電子光学装置、及び電子機器 | |
US20070161167A1 (en) | Fabrication method of display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120514 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120527 |
|
LAPS | Cancellation because of no payment of annual fees |