JP2007081626A - 固体撮像素子及びその調整方法 - Google Patents

固体撮像素子及びその調整方法 Download PDF

Info

Publication number
JP2007081626A
JP2007081626A JP2005264988A JP2005264988A JP2007081626A JP 2007081626 A JP2007081626 A JP 2007081626A JP 2005264988 A JP2005264988 A JP 2005264988A JP 2005264988 A JP2005264988 A JP 2005264988A JP 2007081626 A JP2007081626 A JP 2007081626A
Authority
JP
Japan
Prior art keywords
output
unit
solid
floating diffusion
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005264988A
Other languages
English (en)
Inventor
Yukio Fujita
幸生 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005264988A priority Critical patent/JP2007081626A/ja
Priority to US11/531,044 priority patent/US20070058060A1/en
Publication of JP2007081626A publication Critical patent/JP2007081626A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 高フレームレート化を実現すると共に、感度のバラツキを抑制することができる固体撮像素子及びその調整方法を提供する。
【解決手段】 受光部で蓄積され、転送レジスタによって転送された信号電荷を電気信号に変換するフローティングディフュージョンと、フローティングディフュージョンによって変換された電気信号を出力する出力素子とを有して出力アンプ部が構成され、2以上の出力アンプ部が設けられた固体撮像素子において、フローティングディフュージョンと出力素子とを結ぶ配線に可変容量(PN接合容量)が接続されている。
【選択図】 図1

Description

本発明は固体撮像素子及びその調整方法に関する。詳しくは、2以上の電荷電圧変換部及び出力回路部を有する固体撮像素子及びその調整方法に係るものである。
従来、ビデオカメラや電子カメラにおいて、転送レジスタ(電荷転送部)にCCDレジスタを用いたCCD型の固体撮像素子が使用されている。
このCCD型の固体撮像素子は、光電変換手段(フォトダイオード;PD)を設けた複数の画素を半導体基板上の撮像領域(イメージエリア)内に2次元配列のアレイ状に配置したものであり、各画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を垂直転送レジスタ及び水平転送レジスタを介して出力アンプ部に設けたフローティングディフュージョン(FD)部に転送し、このFD部の電位変動をMOSトランジスタによって検出し、これを電気信号に変換、増幅することにより、撮像信号として出力するものである。
図5は固体撮像素子の各レジスタによる信号電荷の転送経路を示す概略説明図であり、ここで示す固体撮像素子では、撮像領域(イメージエリア)101に2次元配列の複数の画素と画素列毎の複数の垂直転送レジスタ(図示せず)が配置されており、撮像領域の外側部に1本の水平転送レジスタ102及び1つの出力アンプ部103が配置されている。
ここで、各画素の信号電荷は、各画素列に一括して垂直転送レジスタに読み出され、垂直転送パルスに基づいて各垂直転送レジスタにより垂直方向(図中符合Aで示す方向)に転送され、1水平ライン毎に順次水平転送レジスタに読み出される。そして、水平転送レジスタに読み出された1ライン分の信号電荷は、水平転送パルスに基づいて水平転送レジスタにより水平方向(図中符合Bで示す方向)に転送され、順次出力アンプ部に出力される。なお、信号電荷は図中の破線で表した矢印で示している(以下同じ。)。
ところで、上述したような固体撮像素子において、近年は多画素化が進んだために、フレームレートの低下が避けられない状況になってきており、少しでもフレームレートを向上させるためには、駆動周波数を上げたり、垂直転送レジスタの転送時間を短くしたりして対応してきたものの、こうした対応では、消費電力の増大や転送不良が発生しやすくなってしまうといった弊害が生じるために限界があった。
そこで、多画素の固体撮像素子において高フレームレート化を実現する手法として、1フレームの信号電荷を複数の出力アンプ部から同時に出力することで対応する技術が提案されており(例えば、特許文献1参照。)、複数の出力アンプ部から同時に出力を行なうことによって、駆動周波数を上げたり垂直転送時間を削ったりすることなく多画素においても高フレームレートを確保できることとなる。
図6は1フレームの信号電荷を2つの出力アンプ部から同時に出力する固体撮像素子の各レジスタによる信号電荷の転送経路を示す概略説明図であり、ここで示す固体撮像素子では、撮像領域(イメージエリア)101に2次元配列の複数の画素と画素列毎の複数の垂直転送レジスタ(図示せず)が配置されており、撮像領域の外側部に2本の水平転送レジスタ(第1の水平転送レジスタ102A,第2の水平転送レジスタ102B)及び2つの出力アンプ部(第1の出力アンプ部103A,第2の出力アンプ部103B)が配置されている。また、水平転送レジスタ102A,102Bの間には、レジスタ間転送ゲート104が設けられている。
ここで、各画素の信号電荷は、各画素列に一括して垂直転送レジスタに読み出され、垂直転送パルスに基づいて各垂直転送レジスタにより垂直方向(図中符合Aで示す方向)に転送され、更にレジスタ間転送ゲートにより垂直方向に転送され、2水平ライン毎に順次水平転送レジスタに読み出される。即ち、第1の水平転送レジスタ102Aに撮像領域の下から偶数行の信号電荷が読み出され、第2の水平転送レジスタ102Bに撮像領域の下から奇数行の信号電荷が読み出される。そして、水平転送レジスタに読み出された2ライン分の信号電荷は、水平転送パルスに基づいて水平転送レジスタにより水平方向(第1の水平転送レジスタについては図中符合B1で示す方向、第2の水平転送レジスタについては図中符合B2で示す方向)に転送され、順次出力アンプ部に出力される。
特開2003−309769号公報
しかしながら、1フレームの信号電荷を複数の出力アンプ部から同時に出力を行なう場合には、それぞれの出力アンプ部からの信号出力のバラツキが問題となる。以下、この点について詳細に説明する。
図7は従来の固体撮像素子、特にその出力アンプ部を説明するための模式図であり、ここで示す固体撮像素子は、水平転送レジスタ102の次段に、出力ゲートOGを隔てて水平転送レジスタによって転送された信号電荷を電気信号に変換する電荷電圧変換部であるフローティングディフュージョンFD、リセットゲートRG及びドレイン領域DDからなる放電素子105を有し、更にこの放電素子の後段にフローティングディフュージョンによって変換された電気信号を出力する出力回路部である出力素子106と負荷抵抗素子107からなる出力アンプ部103を具備してなる。
ところで、出力素子のゲートに供給されるフローティングディフュージョンからの電圧変化ΔVは、フローティングディフュージョンに関する全容量CFDに依存し、フローティングディフュージョンに蓄積された信号電荷量がQとすると、(1)式で表される。
ΔV=Q/CFD :(1)式
また、フローティングディフュージョンに関する全容量は、フローティングディフュージョンとN型基板109間の接合容量C、フローティングディフュージョンと出力ゲート間の容量C、フローティングディフュージョンとリセットゲート間の容量C、出力素子のドレイン領域とゲート電極間の容量C及び出力素子のソース領域とゲート電極間の容量Cからなり、(2)式で表される。なお、定数gは、出力アンプ部の初段のソースフォロワ回路のゲインを表している。
FD=C+C+C+C+(1−g)C :(2)式
(2)式に示す様に、フローティングディフュージョンに関する全容量には多くの容量が影響を与えるものであり、こうした全容量に影響を与える各々の容量は拡散層のバラツキや電極の形状等の様々な要因によってバラツキが生じることを考慮すると、複数の出力アンプ部を形成した場合に、各出力アンプ部のフローティングディフュージョンに関する全容量を全て等しくなる様にプロセスで改善することは現実的には不可能である。そして、各出力アンプ部のフローティングディフュージョンに関する全容量にバラツキが生じることにより、フローティングディフュージョンに蓄積された信号電荷量が同量であったとしても、(1)式の関係より出力素子のゲートに供給されるフローティングディフュージョンからの電圧変化が異なることとなり、上記した様に、それぞれの出力アンプ部からの信号出力にバラツキが生じるのである。
なお、出力アンプ部からの信号出力にバラツキが生じると、全画像を表示した際に、特定の出力アンプ部により出力された領域のみが暗くなった様に見えたり、一の出力アンプ部により出力された領域と他の出力アンプ部により出力された領域との境界線がはっきりと見えたりする等の違和感のある画像表示となってしまう。
本発明は以上の点に鑑みて創案されたものであって、高フレームレート化を実現すると共に、感度のバラツキを抑制することができる固体撮像素子及びその調整方法を提供することを目的とするものである。
上記の目的を達成するために、本発明の固体撮像素子は、信号電荷を電気信号に変換する電荷電圧変換部と、該電荷電圧変換部によって変換された電気信号を出力する出力回路部とを有して出力部が構成され、2以上の前記出力部が設けられた固体撮像素子において、前記電荷電圧変換部と前記出力回路部とを結ぶ配線と接続された可変容量を備える。
ここで、電荷電圧変換部と出力回路部とを結ぶ配線と接続された可変容量によって、電荷電圧変換部の寄生容量の調整を通じて電荷電圧変換部に関する全容量の調整を行うことができ、各電荷電圧変換部における変換効率のバラツキを低減することができる。
なお、2以上の出力部が設けられたことによって、複数の出力部から同時に出力を行なうことができ、固体撮像素子の駆動周波数を上げたり、転送時間を削ったりすることなく、高フレームレートを確保することができる。
また、可変容量を出力部毎に形成することによって、任意の電荷電圧変換部の寄生容量の調整が実現し、固体撮像素子の感度を向上させる様に電荷電圧変換部の調整を行うことができる。
即ち、固体撮像素子では感度の向上(電荷電圧変換部の変換効率の上昇)が求められており、できる限り固体撮像素子の感度が上昇する様に電荷電圧変換部の寄生容量の調整を行うことが望ましい。そして、出力部毎に可変容量を形成することにより、感度が低い出力部に接続された可変容量の容量値が小さくなる様に調整を行うことができ、感度が低い出力部の電荷電圧変換部に関する全容量値を小さくして感度が低い出力部における電荷電圧変換部の変換効率を向上させる様に調整を行うことができるのである。
なお、感度が低い出力部が予め分かっている場合には、感度が低い出力部のみに可変容量を形成するということも考えられるかもしれないが、固体撮像素子の製造段階においては、いずれの出力部の感度が低いかは分からない。従って、いずれの出力部の感度が低かったとしても固体撮像素子の感度を向上させる様に電荷電圧変換部の調整を行うためには、可変容量を出力部毎に形成する必要があると言える。
また、可変容量をPN接合容量とすることで、半導体プロセスを用いて可変容量を形成することができる。更に、PN接合容量(可変容量)のN領域と配線を接続し、P領域と電圧印加回路を接続することによって、電圧印加回路からの印加電圧値を制御することを通じてPN接合容量の空乏層幅を変化させることができ、可変容量の容量値を調整することができる。
また、上記の目的を達成するために、本発明の固体撮像素子の調整方法は、受光部と、該受光部で光電変換された信号電荷を電気信号に変換する電荷電圧変換部と、該電荷電圧変換部によって変換された電気信号を出力する出力回路部とを有して出力部が構成され、2以上の前記出力部が設けられると共に、前記電荷電圧変換部と前記出力回路部とを結ぶ配線と接続された可変容量を有する固体撮像素子の調整方法であって、基準光を前記受光部に入射し、各出力部から出力される電気信号を検出する工程と、該検出結果に基づいて、前記可変容量の容量値を調整する工程とを備える。
ここで、基準光を受光部に入射し、各出力部から出力される電気信号の検出結果に基づいて可変容量の容量値を調整することによって、電荷電圧変換部の寄生容量の調整を通じて電荷電圧変換部に関する全容量の調整を行うことができ、各電荷電圧変換部における変換効率のバラツキを低減することができる。
上記した本発明の固体撮像素子及びその調整方法では、高フレームレート化を実現することができると共に、各電荷電圧変換部における変換効率のバラツキの低減を通じて、各出力部における感度のバラツキを抑制することができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。なお、本実施例では、2つの水平転送レジスタが設けられ、2つの出力アンプ部から同時に出力を行なう固体撮像素子を例に挙げて説明を行う。
図1は本発明を適用した固体撮像素子の一例を説明するための模式図であり、ここで示す固体撮像素子は、水平転送レジスタ2(第1の水平転送レジスタ2A、第2の水平転送レジスタ2B)の次段に、出力ゲートOG(第1の出力ゲートOGA、第2の出力ゲートOGB)を隔ててフローティングディフュージョンFD(第1のフローティングディフュージョンFDA、第2のフローティングディフュージョンFDB)、リセットゲートRG(第1のリセットゲートRGA、第2のリセットゲートRGB)及びドレイン領域DD(第1のドレイン領域DDA、第2のドレイン領域DDB)からなる放電素子3(第1の放電素子3A、第2の放電素子3B)を有し、更にこの放電素子の後段に出力素子4(第1の出力素子4A、第2の出力素子4B)と負荷抵抗素子5(第1の負荷抵抗素子5A、第2の負荷抵抗素子5B)からなる出力アンプ部6(第1の出力アンプ部6A、第2の出力アンプ部6B)を具備してなる。
また、可変容量である第1のPN接合容量7A及び第2のPN接合容量7Bが設けられると共に、第1のPN接合容量に電圧を印加する第1の電圧印加回路8A及び第2のPN接合容量に電圧を印加する第2の電圧印加回路8Bが設けられている。ここで、第1のPN接合容量のN領域9Aは第1のフローティングディフュージョンと第1の出力アンプ部とを結ぶ第1の配線10Aと接続され、第1のPN接合容量のP領域9Bは第1の電圧印加回路と接続されている(図2参照。)。同様に、第2のPN接合容量のN領域11Aは第2のフローティングディフュージョンと第2の出力アンプ部とを結ぶ第2の配線10Bと接続され、第2のPN接合容量のP領域11Bは第2の電圧印加回路と接続されている。
ここで、例えば、特開平8−32065号公報に開示されている様に、酸化膜(SiO)21、窒化膜(SiN)22、酸化膜(SiO)23の順に積層されたゲート絶縁膜24を有するMIS素子の閾値電圧ないしチャネルポテンシャルを窒化膜に注入した電荷量によって制御する方法があり、本実施例では、こうしたMIS素子を使用して構成されたバイアス回路を電圧印加回路として用いている(図3参照。)。本実施例で用いる電圧印加回路は、インバータ回路形式を採用することで、少ないポテンシャルシフト量で大きな電圧変化を得ることができる。なお、調整の際には、端子Vinから駆動用MISトランジスタMのゲート端子に高電圧を印加することで、ゲート絶縁膜の窒化膜に電荷を注入し、ゲート下を所望のポテンシャルに調整することによって、0Vから電源電圧までの間で出力電圧の調整が可能となる。
以下、PN接合容量の容量値の調整について説明を行う。なお、ドナー不純物濃度をN(atoms/cm)、アクセプタ不純物濃度をN(atoms/cm)、Φ=kT/q×ln(N/n )、逆バイアス電圧(=PN接合容量のN領域に印加されている電圧−電圧印加回路からPN接合容量のP領域に印加される電圧)をVとすると、PN接合容量の空乏層の長さXは(3)式で表され、PN接合容量におけるPN接合の接合表面積をAとすると、PN接合容量の容量値Cは(4)式で表される。
X=(2εsiε(V+Φ))1/2×(1/N+1/N1/2 :(3)式
=(εsiε/X)×A :(4)式
PN接合容量の容量値の調整を行う場合には、先ず、電圧印加回路の駆動用MISトランジスタのゲート端子に高電圧を印加して窒化膜に電荷を注入し、電圧印加回路で発生する電圧(PN接合容量に印加する電圧)を初期状態(例えば12V程度)から0Vに向かって低下させる。ここで、電圧印加回路で発生した電圧はPN接合容量のP領域と接続されているために、電圧印加回路で発生する電圧を低下させることにより、PN接合容量のP領域に印加される電圧が低下していくこととなる。なお、PN接合容量のN領域はフローティングディフュージョンと出力アンプ部を結ぶ配線と接続されており、一定の電圧(例えば14V程度)が印加されている。
上記の様にしてPN接合容量のP領域に印加される電圧が低下していくと、(3)式で表される空乏層の長さ(幅)が拡がり、(4)式で表されるPN接合容量の容量値が小さくなり、PN接合容量の容量値が減少することとなる。
即ち、電圧印加回路の駆動用MISトランジスタのゲート端子に高電圧を印加することでPN接合容量の容量値を減少させることができるのである。
なお、q=1.6×10−19,k=1.38×10−23[J/deg],n≒1.5×1010[cm−3],N=1016,N=1015,T=300K,A=16μmである場合の、逆バイアス電圧VとPN接合容量の容量値の関係を表1に示す。
Figure 2007081626
表1から、逆バイアス電圧が増大すると、即ち、電圧印加回路の駆動用MISトランジスタのゲート端子に高電圧を印加して電圧印加回路によってPN接合容量のP領域に印加する電圧値を減少させると、PN接合容量の容量値が減少することが分かる。
さて、本実施例では、第1のフローティングディフュージョンに第1のPN接合容量が接続されると共に、第2のフローティングディフュージョンに第2のPN接合容量が接続されているものの、いずれかのフローティングディフュージョンにPN接合容量が接続されていれば、PN接合容量が接続されているフローティングディフュージョンに関する全容量を調整することができ、第1のフローティングディフュージョンと第2のフローティングディフュージョンとの変換効率のバラツキを抑制することができるために、必ずしも第1のフローティングディフュージョン及び第2のフローティングディフュージョンの双方にPN接合容量が接続されている必要は無い。
但し、一方のフローティングディフュージョンのみにPN接合容量が接続されている場合には、いかなる場合もPN接合容量が接続されている一方のフローティングディフュージョンに関する全容量を調整することとなり、固体撮像素子の感度の低下を招いてしまうことも考えられる。具体的には、第1のフローティングディフュージョンのみにPN接合容量が接続されている場合において、第1のフローティングディフュージョンよりも第2のフローティングディフュージョンの変換効率が低い場合であっても、第1のフローティングディフュージョンと第2のフローティングディフュージョンの変換効率のバラツキを低減するために、電圧印加回路によってPN接合容量に印加する電圧値を低下させ、第1のフローティングディフュージョンの変換効率を低下させる必要があり、即ち、変換効率が高い第1のフローティングディフュージョンを変換効率が低い第2のフローティングディフュージョンに合わせる必要があり、固体撮像素子としては感度の低下を招いてしまう。
これに対して、全てのフローティングディフュージョンにPN接合容量が接続されている場合には、いずれのフローティングディフュージョンに関する全容量も調整することができるために、固体撮像素子の感度の低下を招くことがない。具体的には、本実施例で示す様に、第1のフローティングディフュージョンに第1のPN接合容量が接続されると共に、第2のフローティングディフュージョンに第2のPN接合容量が接続されている場合において、第1のフローティングディフュージョンよりも第2のフローティングディフュージョンの変換効率が低い場合には、第2の電圧印加回路から第2のPN接合容量に印加する電圧値を上昇させ、第2のフローティングディフュージョンの変換効率を向上させ、第2のフローティングディフュージョンよりも第1のフローティングディフュージョンの変換効率が低い場合には、第1の電圧印加回路から第1のPN接合容量に印加する電圧値を上昇させ、第1のフローティングディフュージョンの変換効率を向上させることができ、即ち、変換効率が低いフローティングディフュージョンを変換効率が高いフローティングディフュージョンに合わせることができ、固体撮像素子としての感度の低下が生じることはない。
従って、上記した様に、第1のフローティングディフュージョンと第2のフローティングディフュージョンとの変換効率のバラツキを抑制するためには、必ずしも第1のフローティングディフュージョン及び第2のフローティングディフュージョンの双方にPN接合容量が接続されている必要は無いが、固体撮像素子の感度の低下を抑制するためには、第1のフローティングディフュージョン及び第2のフローティングディフュージョンの双方にPN接合容量が接続された方が好ましい。
上記した様な第1のフローティングディフュージョンに関する全容量CFDAは、第1のフローティングディフュージョンとN型基板25間の接合容量CJA、第1のフローティングディフュージョンと第1の出力ゲート間の容量CHA、第1のフローティングディフュージョンと第1のリセットゲート間の容量CRA、第1の出力素子のドレイン領域とゲート領域間の容量CDA、第1の出力素子のソース領域とゲート電極間の容量CSA及び第1のPN接合容量の容量値であるCPAからなり、(5)式で表される。
FDA=CRA+CHA+CJA+CDA+(1−g)CSA+CPA :(5)式
同様に、第2のフローティングディフュージョンに関する全容量CFDBは、第2のフローティングディフュージョンとN型基板間の接合容量CJB、第2のフローティングディフュージョンと第2の出力ゲート間の容量CHB、第2のフローティングディフュージョンと第2のリセットゲート間の容量CRB、第2の出力素子のドレイン領域とゲート領域間の容量CDB、第2の出力素子のソース領域とゲート電極間の容量CSB及び第2のPN接合容量の容量値であるCPBからなり、(6)式で表される。
FDB=CRB+CHB+CJB+CDB+(1−g)CSB+CPB :(6)式
上記の(5)式から、CPAが減少すると第1のフローティングディフュージョンに関する全容量CFDAが減少することとなる。そして、上記の(1)式から、CFDAが減少すると第1のフローティングディフュージョンの変換効率が向上することが分かる。
即ち、第1の電圧印加回路によって第1のPN接合容量のP領域に印加される電圧値が増大すると第1のフローティングディフュージョンの変換効率が向上することが分かる。
同様に、上記(6)式から、CPBが減少すると第2のフローティングディフュージョンに関する全容量CFDBが減少することとなる。そして、上記の(1)式から、CFDBが減少すると第2のフローティングディフュージョンの変換効率が向上することが分かる。
即ち、第2の電圧印加回路によって第2のPN接合容量のP領域に印加される電圧値が増大すると第2のフローティングディフュージョンの変換効率が向上することが分かる。
以下、上記した固体撮像素子の調整方法について図4を用いて説明を行う。即ち、本発明を適用した固体撮像素子の調整方法の一例について説明を行う。なお、ここでは、第1の出力アンプ部からの信号レベルが第2の出力アンプ部からの信号レベルよりも高レベルであるとし、第2のフローティングディフュージョンの変換効率を第1のフローティングディフュージョンの変換効率と略等しくなる様に調整する場合を例に挙げて説明を行う。
本発明を適用した固体撮像素子の調整方法の一例では、先ず、撮像領域(イメージエリア)内に均一な一定光量(信号レベルが飽和しない程度の光量)を入射し(図4(a)参照。)、第1の出力アンプ部及び第2の出力アンプ部からの信号出力を検出し(図4(b)参照。)、第1の出力アンプ部からの出力信号レベルと第2の出力アンプ部からの出力信号レベルのいずれが高レベルであるかを検出し、第1の出力アンプ部からの出力信号レベルが第2の出力アンプ部からの出力信号レベルよりも高レベルであることを確認する。
次に、撮像領域(イメージエリア)内に均一な一定光量を入射したままの状態で、出力信号レベルが低い出力信号を生成している第2の出力アンプ部の出力信号レベルを高レベルとすべく、即ち、第2のフローティングディフュージョンの変換効率を向上させるべく第2の電圧印加回路の端子Vsetに所定の電圧を印加して再び第1の出力アンプ部からの出力信号レベルと第2の出力アンプ部からの出力信号レベルのいずれが高レベルであるかを検出し、第1の出力アンプ部からの出力信号レベルが第2の出力アンプ部からの出力信号レベルよりも高レベルである場合には、更に端子Vsetに電圧を印加するといった作業を繰り返して、第1の出力アンプ部からの出力信号レベルと第2の出力アンプ部からの出力信号レベルが略等しくなる様に、即ち、第2の出力アンプ部からの出力信号レベルが目標とする出力信号レベルである第1の出力アンプ部からの出力信号レベルと略等しくなる様に、端子Vsetに印加する電圧値を定める(図4(c)参照。)。なお、第1の出力アンプ部からの出力信号レベルと第2の出力アンプ部からの出力信号レベルが略等しくなる様に端子Vsetに印加する電圧値が、以下の第2の電圧印加回路におけるポテンシャルシフトの狙い値(電圧)となる。
続いて、第2の電圧印加回路の端子Vinにパルス電圧を印加して、MISトランジスタゲート下のチャネルポテンシャルのシフトを行い、端子Vsetからの出力電圧が、上記で定めた狙い値と等しいか否かの確認を行ない、端子Vsetからの出力電圧が狙い値と等しい場合には調整を終了し、端子Vsetからの出力電圧が狙い値と等しくない場合には、さらに端子Vinにパルス電圧を印加して端子Vsetからの出力電圧が狙い値と等しくなるまで調整を続ける(図4(d)参照。)。なお、ポテンシャルシフト量は、Vin端子からMISトランジスタのゲートへ印加された印加電圧及び電圧の印加時間により制御される。
以上のフローによって、第1のアンプ部からの出力信号レベルと第2のアンプ部からの出力信号レベルが略等しくなる様に調整を行うことができる。
本発明を適用した固体撮像素子及びその調整方法では、電圧印加回路によりPN接合容量のP領域に印加する電圧を制御することによって、PN接合容量の容量値を調整することができ、PN接合容量の容量値を調整することによって、フローティングディフュージョンに関する全容量を調整でき、結果的にフローティングディフュージョンの変換効率のバラツキを抑制でき、感度のバラツキを低減することができる。
なお、本実施例では、2つの出力アンプ部から同時に出力を行なう固体撮像素子を例に挙げて説明を行ったが、同時に出力を行なう出力アンプ部は必ずしも2つである必要はなく、3つ以上の出力アンプ部から同時に出力を行なっても良い。
本発明を適用した固体撮像素子の一例を説明するための模式図である。 PN接合容量のN領域及びP領域の接続先を説明するための模式図である。 電圧印加回路を説明するための模式図である。 本発明を適用した固体撮像素子の調整方法を説明するためのフローチャートである。 固体撮像素子の各レジスタによる信号電荷の転送経路を示す概略説明図である。 1フレームの信号電荷を2つの出力アンプ部から同時に出力する固体撮像素子の各レジスタによる信号電荷の転送経路を示す概略説明図である。 従来の固体撮像素子、特にその出力アンプ部を説明するための模式的な断面図である。
符号の説明
2 水平転送レジスタ
3 放電素子
4 出力素子
5 負荷抵抗素子
6 出力アンプ部
7A 第1のPN接合容量
7B 第2のPN接合容量
8A 第1の電圧印加回路
8B 第2の電圧印加回路
9A 第1のPN接合容量のN領域
9B 第1のPN接合容量のP領域
10A 第1の配線
10B 第2の配線
11A 第2のPN接合容量のP領域
11B 第2のPN接合容量のN領域
21 酸化膜
22 窒化膜
23 酸化膜
24 ゲート絶縁膜
25 N型基板

Claims (5)

  1. 信号電荷を電気信号に変換する電荷電圧変換部と、該電荷電圧変換部によって変換された電気信号を出力する出力回路部とを有して出力部が構成され、2以上の前記出力部が設けられた固体撮像素子において、
    前記電荷電圧変換部と前記出力回路部とを結ぶ配線と接続された可変容量を備える
    ことを特徴とする固体撮像素子。
  2. 前記可変容量は、前記出力部毎に設けられた
    ことを特徴とする請求項1に記載の固体撮像素子。
  3. 前記可変容量は、PN接合容量であると共に、同PN接合容量のN領域と前記配線が接続され、P領域と電圧印加回路が接続された
    ことを特徴とする請求項1に記載の固体撮像素子。
  4. 受光部と、該受光部で光電変換された信号電荷を電気信号に変換する電荷電圧変換部と、該電荷電圧変換部によって変換された電気信号を出力する出力回路部とを有して出力部が構成され、2以上の前記出力部が設けられると共に、前記電荷電圧変換部と前記出力回路部とを結ぶ配線と接続された可変容量を有する固体撮像素子の調整方法であって、
    基準光を前記受光部に入射し、各出力部から出力される電気信号を検出する工程と、
    該検出結果に基づいて、前記可変容量の容量値を調整する工程とを備える
    固体撮像素子の調整方法。
  5. 前記出力部から出力される電気信号が大きくなる様に前記可変容量の容量値を調整する
    請求項4に記載の固体撮像素子の調整方法。
JP2005264988A 2005-09-13 2005-09-13 固体撮像素子及びその調整方法 Pending JP2007081626A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005264988A JP2007081626A (ja) 2005-09-13 2005-09-13 固体撮像素子及びその調整方法
US11/531,044 US20070058060A1 (en) 2005-09-13 2006-09-12 Solid state imaging device and adjustment method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005264988A JP2007081626A (ja) 2005-09-13 2005-09-13 固体撮像素子及びその調整方法

Publications (1)

Publication Number Publication Date
JP2007081626A true JP2007081626A (ja) 2007-03-29

Family

ID=37854656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005264988A Pending JP2007081626A (ja) 2005-09-13 2005-09-13 固体撮像素子及びその調整方法

Country Status (2)

Country Link
US (1) US20070058060A1 (ja)
JP (1) JP2007081626A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013085164A (ja) * 2011-10-12 2013-05-09 Panasonic Corp 固体撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090237540A1 (en) * 2008-03-20 2009-09-24 Micron Technology, Inc. Imager method and apparatus having combined gate signals

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111242A (en) * 1998-01-02 2000-08-29 Intel Corporation Imaging system with gain and error correction circuitry
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
JP4352562B2 (ja) * 2000-03-02 2009-10-28 株式会社デンソー 信号処理装置
US7382408B2 (en) * 2002-07-18 2008-06-03 Micron Technology, Inc. Varying capacitance that receives signals from sensing elements
US6737929B1 (en) * 2002-11-22 2004-05-18 Motorola, Inc. Hybrid n+ and p+ gate-doped voltage variable capacitors to improve linear tuning range in voltage controlled oscillators
JP4636785B2 (ja) * 2003-08-28 2011-02-23 パナソニック株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013085164A (ja) * 2011-10-12 2013-05-09 Panasonic Corp 固体撮像装置

Also Published As

Publication number Publication date
US20070058060A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
US10404933B2 (en) Solid-state imaging apparatus and imaging system
US11183524B2 (en) Imaging device and camera system
US8023025B2 (en) Photoelectric conversion apparatus and image pickup system using the same
JP4508891B2 (ja) 光電変換装置、マルチチップ型イメージセンサ、密着型イメージセンサおよび画像読取装置
US8031250B2 (en) Solid-state imaging device and method of driving the same
JP5258416B2 (ja) 固体撮像装置
US8159581B2 (en) Photoelectric conversion device and image pickup system using the photoelectric conversion device
US8368785B2 (en) Image sensing device and imaging system
JP7162251B2 (ja) 撮像装置
JP2008060550A (ja) 撮像装置
JP4144892B2 (ja) 光電変換装置及び撮像装置
JP4720434B2 (ja) 固体撮像装置
JP6351423B2 (ja) 撮像装置及び撮像システム
JP6238558B2 (ja) 撮像装置、および、撮像システム。
JP2011044887A (ja) 固体撮像装置
JP6711005B2 (ja) 画素ユニット、及び撮像素子
JPWO2012137445A1 (ja) 固体撮像装置の駆動方法
JP4746962B2 (ja) 固体撮像装置及び撮像システム
JP2007081626A (ja) 固体撮像素子及びその調整方法
JP2008218756A (ja) 光電変換装置及び撮像システム
US20130070134A1 (en) Low Noise CMOS Pixel Array
JP4438437B2 (ja) 固体撮像装置
JP4025586B2 (ja) 固体撮像装置
JP3579251B2 (ja) 固体撮像装置
JP2012120106A (ja) 固体撮像素子および撮像装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215