JP2007067688A

JP2007067688A - Ａｄ変換器及びａｄ変換方法

Info

Publication number: JP2007067688A
Application number: JP2005249813A
Authority: JP
Inventors: Katsuhiko Ariyoshi; 勝彦有吉
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-08-30
Filing date: 2005-08-30
Publication date: 2007-03-15
Anticipated expiration: 2025-08-30
Also published as: JP4156616B2; US7242341B2; US20070046521A1

Abstract

【課題】クロック信号生成手段の種類を問わず、サンプリング周波数に応じて最適な動作電流を供給し、低消費電力のＡＤ変換器を提供する。
【解決手段】本発明のＡＤ変換器は、供給されるクロック信号を直接取得し、そのサンプリング周波数に応じた電流制御信号を生成し、電流値を制御する。従って、クロック信号生成手段を問わず、サンプリング周波数に応じた最適な電流値に制御することができ、ＡＤ変換器の低消費電力化が達成される。
【選択図】図１

Description

本発明は、サンプリング周波数に応じて供給電流が可変に制御されるＡＤ変換器及びＡＤ変換方法に関する。

ＡＤ変換器を搭載するデジタル装置（例えば、液晶テレビやプラズマディスプレイテレビなどの薄型テレビ）に対する低消費電力化の要求に伴い、ＡＤ変換器の低消費電力化も求められている。

ＡＤ変換器はさまざまなサンプリング周波数が要求される。ＡＤ変換器の消費電力は、サンプリング周波数に依存し、サンプリング周波数が高いほど消費電流が大きくなり、消費電力も増大する。従って、要求されるサンプリング周波数に対応するＡＤ変換器を設計する場合、各サンプリング周波数に対応する動作電流値が異なるので、ＡＤ変換器をサンプリング周波数毎に個別に設計する必要があり、開発費増加につながる。

また、可変の複数のサンプリング周波数を扱うことができるＡＤ変換器も存在するが、電流値を固定にする場合は、供給電流値は、最も高いサンプリング周波数で動作可能な電流値（Max電流値）に設定する必要がある。この場合、最も高いサンプリング周波数より低いサンプリング周波数で動作させる場合、供給される電流より低い値の電流（動作可能電流値）で動作可能であるにもかかわらず、電流値はMax電流値で一定であるため、Max電流値と動作電流値の差分値分の電流が無駄に消費されることになる。
特開２００１−１９６９２９号公報

このため、サンプリング周波数に応じて最適な動作電流が供給されるＡＤ変換器の開発が望まれている。

上記特許文献１は、ＰＬＬ回路により生成されるクロック信号のサンプリング周波数に応じて、供給電流が可変に制御されるＡＤ変換器について開示している。

しかしながら、上記特許文献１は、クロック信号を生成するＰＬＬ回路からの出力信号を用いて電流を供給するバイアス回路を制御する。従って、クロック信号生成手段がＰＬＬ回路でない場合は、上記特許文献１は適用できない。特に、ジッタが極めて小さい高精度なクロック信号が要求される場合、ＰＬＬ回路に代わって、例えば水晶振動子を用いた発振回路によりクロック信号を供給することも考えられる。

そこで、本発明の目的は、クロック信号生成手段の種類を問わず、サンプリング周波数に応じて最適な動作電流を供給し、低消費電力のＡＤ変換器及びＡＤ変換方法を提供することにある。

上記目的を達成するための本発明のＡＤ変換器の第一の構成は、所定のサンプリング周波数のクロック信号が入力され、前記サンプリング周波数に応じてアナログ信号をデジタル信号に変換するアナログ・デジタル変換手段と、前記アナログ・デジタル変換手段に電流を供給する電流供給手段と、前記クロック信号を取得し、前記クロック信号のサンプリング周波数に応じた制御信号を生成し、当該制御信号により、前記電流供給手段から供給される電流を制御する電流制御手段とを備えることを特徴とする。

本発明のＡＤ変換器の第二の構成は、上記第一の構成において、前記電流制御手段は、前記クロック信号のサンプリング周波数に応じた数のパルス信号を発生するパルス発生手段と、当該パルス信号の数に応じて、前記制御信号を生成する制御信号生成手段とを備えることを特徴とする。

本発明のＡＤ変換器の第三の構成は、上記第一又は第二の構成において、前記電流制御手段の動作開始から所定期間経過後、前記電流制御手段に対する電力供給が遮断され、前記電流制御手段は動作を停止することを特徴とする。

本発明の第一のＡＤ変換方法は、所定のサンプリング周波数のクロック信号が入力され、前記サンプリング周波数に応じてアナログ信号をデジタル信号に変換し、前記アナログ・デジタル変換に対して電流を供給し、前記クロック信号を取得し、前記クロック信号のサンプリング周波数に応じた制御信号を生成し、当該制御信号により、前記電流供給手段から供給される電流を制御することを特徴とする。

本発明の第二のＡＤ変換方法は、上記第一のＡＤ変換方法において、前記電流の制御は、前記クロック信号のサンプリング周波数に応じた数のパルス信号を発生し、当該パルス信号の数に応じて、前記制御信号を生成することにより行われることを特徴とする。

本発明の第三のＡＤ変換方法は、上記第一又は第二のＡＤ変換方法において、前記電流の制御の動作開始から所定期間経過後、前記電流制御手段に対する電力供給が遮断され、前記電流の制御は動作を停止することを特徴とする。

本発明によれば、クロック信号生成手段の種類を問わず、サンプリング周波数に応じて最適な動作電流を供給し、低消費電力のＡＤ変換器及びＡＤ変換方法を提供することができる。

以下、図面を参照して本発明の実施の形態について説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。

図１は、本発明の実施の形態におけるＡＤ変換器のブロック構成例を示す図である。図１において、アナログ・デジタル変換回路（ＡＤＣ）１は、アナログ信号が入力されると、入力されるクロック信号のサンプリング周波数に従って、アナログ信号をデジタル信号に変換し、出力する。バイアス回路２は、アナログ・デジタル変換回路１に電流を供給する。電流制御回路３は、本発明の実施の形態に特徴的な要素であって、アナログ・デジタル変換回路１に入力されるクロック信号のサンプリング周波数に基づいて、バイアス回路２から供給される電流を制御する。

図２は、電流制御回路３の構成例を示す図である。電流制御回路３は、パルス発生器３１、ｎビット−カウンタ回路３２、ｎビット−ラッチ回路３３を備える。パルス発生器３１は、例えば、排他的論理和(Exclusive-OR)回路を有して構成され、クロック信号が入力されるとともに、回路出力がフィードバック入力される。

図３は、図２のノードＡ及びノードＢにおけるタイムチャートである。ノード(Node)Ａは、入力されるクロック信号のタイムチャートであり、ノードＢは、パルス発生器３１の出力信号のタイムチャートである。図３に示されるように、排他的論理和の論理演算により、パルス発生器３１は、クロック信号がＨレベルの期間、その期間の長さ（サンプリング周波数）に応じた数のパルス信号を出力する。パルス信号の周期は、排他的論理和回路の素子遅延量及びフィードバック遅延量により決定される。遅延量が小さいほど、パルス幅（周期）を短くでき、クロック信号のサンプリング周波数を高精度に分解できる。パルス幅を一定に調整した場合、Ｈレベルの期間で出力されるパルス数は、Ｈレベルの期間長さ、すなわちサンプリング周波数に応じた数となり、サンプリング周波数が小さい（クロック速度が遅い）ほど、多くのパルス信号が出力される。図３の例では、図３（ａ）のクロック信号のサンプリング周波数は、図３（ｂ）のクロック信号の方がサンプリング周波数より小さいので、図３（ａ）の場合のパルス数は、図３（ｂ）の場合のパルス数より多くなる。なお、クロック信号のサンプリング周波数に応じてパルス数を発生させる複数種類の論理演算回路が考えられ、パルス発生器３１の構成は、図２に示した排他的論理和回路を有する構成に限られない。

パルス発生器３１から出力されるパルス信号は、ｎビット−カウント回路３２に入力され、ｎビット−カウンタ回路３２は、クロック信号の立ち上がりをトリガにパルス数をカウントする。ｎビット−ラッチ回路３３は、例えばフリップフロップ回路で構成され、ｎビット−カウンタ回路３２の出力をラッチし、クロック信号の立ち下がりタイミングでカウントされたパルス数に応じたｎビット信号を出力する。すなわち、ラッチ回路３２からは、クロック信号の１クロック期間（サンプリング周波数）に対応するパルス数の信号が出力される。

ラッチ回路３２の出力信号が、バイアス回路２から供給される電流を制御する。既知のカレントミラー回路などにより、バイアス回路２から供給される電流を、ラッチ回路３２の出力信号のパルス数に応じて制御する。

図４は、パルス数と電流値との関係を示す図である。サンプリング周波数が小さい（周期が長い）ほど、パルス数が増加するので、図４に示されるように、パルス数が多いほど、電流値が小さくなるように制御され、サンプリング周波数に応じた最適な電流値が設定される。

ＡＤ変換器の動作中にクロック信号のサンプリング周波数が変化することはないと考えられるので、ＡＤ変換器の動作開始（すなわち、電流制御回路３の動作開始）から本実施の形態例による電流最適化制御が終了した所定時間経過後に、電流制御回路３への電力供給を停止するようにしてもよい。これにより、電流制御回路３の消費電力が削減される。内蔵又は外部のタイマー回路が、ＡＤ変換器の動作開始から所定時間経過後に、電流制御回路３の電源回路との接続スイッチを遮断するなどして、電流制御回路３の電力供給を停止するよう作動する。

本実施の形態例にかかるＡＤ変換器は、供給されるクロック信号を直接取得し、そのサンプリング周波数に応じた電流制御信号を生成し、電流値を制御する。従って、クロック信号生成手段を問わず、サンプリング周波数に応じた最適な電流値に制御することができ、ＡＤ変換器の低消費電力化が達成される。また、電流値を最適化した後、電流制御回路３への電源供給を停止することで、電流制御回路３自体の消費電力を削減することができ、ＡＤ変換器全体の更なる低消費電力化が達成される。

本発明の実施の形態におけるＡＤ変換器のブロック構成例を示す図である。電流制御回路３の構成例を示す図である。図２のノードＡ及びノードＢにおけるタイムチャートである。パルス数と電流値との関係を示す図である。

符号の説明

１：アナログ・デジタル変換回路、２：バイアス回路、３：電流制御回路、３１：パルス発生器、３２：ｎビットーカウンタ、３３：ｎビット−ラッチ回路

Claims

所定のサンプリング周波数のクロック信号が入力され、前記サンプリング周波数に応じてアナログ信号をデジタル信号に変換するアナログ・デジタル変換手段と、
前記アナログ・デジタル変換手段に電流を供給する電流供給手段と、
前記クロック信号を取得し、前記クロック信号のサンプリング周波数に応じた制御信号を生成し、当該制御信号により、前記電流供給手段から供給される電流を制御する電流制御手段とを備えることを特徴とするＡＤ変換器。
請求項１において、
前記電流制御手段は、前記クロック信号のサンプリング周波数に応じた数のパルス信号を発生するパルス発生手段と、
当該パルス信号の数に応じて、前記制御信号を生成する制御信号生成手段とを備えることを特徴とするＡＤ変換器。
請求項１又は２において、
前記電流制御手段の動作開始から所定期間経過後、前記電流制御手段に対する電力供給が遮断され、前記電流制御手段は動作を停止することを特徴とするＡＤ変換器。
所定のサンプリング周波数のクロック信号が入力され、前記サンプリング周波数に応じてアナログ信号をデジタル信号に変換し、
前記アナログ・デジタル変換に対して電流を供給し、
前記クロック信号を取得し、前記クロック信号のサンプリング周波数に応じた制御信号を生成し、当該制御信号により、前記電流供給手段から供給される電流を制御することを特徴とするＡＤ変換方法。
請求項４において、
前記電流の制御は、前記クロック信号のサンプリング周波数に応じた数のパルス信号を発生し、
当該パルス信号の数に応じて、前記制御信号を生成することにより行われることを特徴とするＡＤ変換方法。
請求項４又は５において、
前記電流の制御の動作開始から所定期間経過後、前記電流制御手段に対する電力供給が遮断され、前記電流の制御は動作を停止することを特徴とするＡＤ変換方法。