JP2007067442A - マルチチップ実装法 - Google Patents

マルチチップ実装法 Download PDF

Info

Publication number
JP2007067442A
JP2007067442A JP2006318371A JP2006318371A JP2007067442A JP 2007067442 A JP2007067442 A JP 2007067442A JP 2006318371 A JP2006318371 A JP 2006318371A JP 2006318371 A JP2006318371 A JP 2006318371A JP 2007067442 A JP2007067442 A JP 2007067442A
Authority
JP
Japan
Prior art keywords
chip
adhesive
substrate
substrates
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006318371A
Other languages
English (en)
Other versions
JP4254849B2 (ja
Inventor
Isao Tsukagoshi
功 塚越
Koji Kobayashi
宏治 小林
Kazuya Matsuda
和也 松田
Naoki Fukushima
直樹 福嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2006318371A priority Critical patent/JP4254849B2/ja
Publication of JP2007067442A publication Critical patent/JP2007067442A/ja
Application granted granted Critical
Publication of JP4254849B2 publication Critical patent/JP4254849B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 高さの異なるチップを基板の両面に実装する場合に有効で、かつリペアに対応可能なマルチチップ実装法を提供する。
【解決手段】 2枚の基板の表面にそれぞれチップを導電粒子及び絶縁粒子の少なくとも一方を添加した接着剤で実装した後、前記基板の裏面間に前記接着剤を介在させ、両基板を接着し、前記導電粒子及び絶縁粒子の少なくとも一方によりチップ実装部及び基板の裏面間のギャップを調整するマルチチップ実装法。接着剤の硬化が不十分な条件下で実装し、この状態で導通検査を行った後、前記基板の裏面間に接着剤層を介在させて両基板を接着するマルチチップ実装法。チップ高さの異なる場合に緩衝層または静水圧より実装することが好ましく、また、チップ実装部及び基板の裏面間に同一の接着剤を用いることが好ましい。
【選択図】 図2

Description

本発明は、基板面へのマルチチップ実装法に関する。
半導体チップや電子部品の小型薄型化に伴い、これらに用いる回路や電極は高密度化、高精細化している。このような微細電極の接続は、最近接着剤を用いる方法が多用されるようになってきた。この場合、接着剤中に導電粒子を配合し加圧により接着剤の厚み方向に電気的接続を得るもの(例えば特開昭55−104007号公報)と、導電粒子を用いないで接続時の加圧により電極面の微細凹凸の直接接触により電気的接続を得るもの(例えば特開昭60−262430号公報)がある。接着剤を用いた接続方式は、比較的低温での接続が可能であり、接続部はフレキシブルなことから信頼性に優れ、加えてフィルム状もしくはテープ状接着剤を用いた場合、一定厚みの長尺状で供給されることから実装ラインの自動化が図れる等から注目されている。近年、上記方式を発展させて複数以上のチップ類を、比較的小形の基板に高密度に実装するマルチチップモジュール(MCM)が注目されている。この場合、まず接着剤層を基板全面に形成した後、セパレータのある場合にはこれを剥離し、次いで基板電極とチップ電極を位置あわせし接着接合することが一般的である。MCMに用いるチップ類としては、半導体チップ、能動素子、受動素子、抵抗、コンデンサなどの多種類(以下チップ類)がある。
特開昭55−104007号公報 特開昭60−262430号公報
MCMに用いるチップ類は多種類であり、それに応じてチップサイズ(面積、高さ)は多くの種類となる。そのため基板への接着剤を用いた接続の際に、基板との熱圧着法などで従来にない問題点が生じている。例えばチップ高さの異なる場合や基板の両面に実装する場合、従来一般的に行われていた平行設置された金型を、油圧や空気圧により圧縮するプレス法や、平行設置されたゴムや金属の加圧ロールにより圧縮するいわゆるロール法などでは、図3に示すように、チップ高さが異なると、加熱加圧が均一に行われない欠点がある。すなわち、これらのプレス法やロール法では金型やロール間で加圧し、例えば平行された定盤6と加圧型7の間で加圧するために、チップ高さの異なる場合(2、2a、2bや2'、2a'、2b')やチップを基板の両面に実装(2と、2'など)すると、加圧状態が一定とならないため、電極間の接続が不十分となり接続信頼性が得られない。特に基板の両面(3と3'面)に実装する場合には、表裏でチップ位置が対称状態に設置される場合が少ないことから、圧力むらのない均一加圧が要求される微細電極の接合に適当な加圧する手段もない状態である。同様なことは、片面にチップ類を搭載した基板を、配線や電子部品などにより凹凸を有する他の基板に積層する場合にもいえる。さらに他の問題点として、チップのリペアがある。これは実装後のチップを交換する際に接着剤の硬化反応が終了したものであると、チップが剥がしにくく接着剤が除去しにくいために、極めて困難視されていた。特にマルチチップ実装の場合、隣接するチップとの間隔が狭く機械的な除去が困難であり、また、基板も例えばガラス・エポキシやフィルム等の有機基板の場合、有機溶剤に基板も侵されてしまうなどの制限から不可能視されていた。本発明は、上記欠点に鑑みなされたもので、高さの異なるチップを基板の両面に実装する場合に有効で、かつリペアに対応可能なマルチチップ実装法を提供する。
本発明は、[1] 2枚の基板の表面にそれぞれチップを導電粒子及び絶縁粒子の少なくとも一方を添加した接着剤で実装した後、前記基板の裏面間に前記接着剤を介在させ、両基板を接着し、前記導電粒子及び絶縁粒子の少なくとも一方によりチップ実装部及び基板の裏面間のギャップを調整することを特徴とするマルチチップ実装法である。
また、本発明は、[2] 2枚の基板表面にそれぞれチップを導電粒子及び絶縁粒子の少なくとも一方を添加した接着剤の硬化が不十分な条件下で実装し、この状態で必要に応じて導通検査を行った後、前記基板の裏面間に接着剤層を介在させて両基板を接着し、前記導電粒子及び絶縁粒子の少なくとも一方によりチップ実装部及び基板の裏面間のギャップ調整して、実装部の接着剤の硬化反応を促進することを特徴とするマルチチップ実装法である。
また、本発明は、[3] 上記[1]または上記[2]において、チップを接着剤で実装するに際して、チップ高さの異なる場合に緩衝層を介在させ及び静水圧の少なくとも一方により実装し、前記導電粒子及び絶縁粒子の少なくとも一方によりチップ実装部及び基板の裏面間のギャップを調整することを特徴とするマルチチップ実装法である。
また、本発明は、[4] 上記[1]または上記[2]において、チップ実装部及び基板の裏面間に同一の接着剤を用いることを特徴とするマルチチップ実装法である。
本発明によれば、チップ高さの異なる場合や基板の両面に実装する場合に有効で、かつリペアに対応可能な、基板の両面に実装する場合に有効なマルチチップ実装法を提供できる。
本発明について図面を参照しながら、以下説明する。図1は、基板1上の電極5の形成面と、複数個以上のチップ2、2a、2bの電極4間に、接着剤3を介在させ、相対峙するチップの電極を位置合わせした状態を示す断面模式図である。基板1上の電極B 5もしくはチップ2上の電極A 4は、いずれも配線回路をそのまま接続端子としても、あるいはさらに突起状の電極を形成してもよい。電極4および/または5が突起状であると、相対峙する電極間で加圧が集中的に得られるため、電気的な接続が容易なので好ましい。接着剤3は、フィルム状でも、液状やペースト状でもよい。また接着剤層を2分割し接着剤付き基板間に、例えば両面板等の多層基板を配してもよい。接続すべき接着剤付きチップの電極と基板の電極を位置合わせする方法は、接続すべき基板1の電極B 5とチップ2の電極A 4とを、顕微鏡や、画像記憶処理装置を用いて位置合わせする。このとき位置合わせマークの使用や併用も有効である。位置合わせ後の基板1とチップ2の保持は、接着剤3の有する粘着性や、凝集力を用いて仮接続することで可能である。また、クリップや粘着テープ等の補助手段も単独もしくは併用して適用できる。仮接続は加熱加圧がある程度であれば不均一でもよいので、従来から用いられている熱圧着装置を用いることが可能である。
電極の位置合わせを終了したチップの電極と基板の電極を加熱加圧することで、基板上にチップの電極的接続を得る。この時、チップ2、2a、2bのように基板1からの高さが異なる場合には、チップ面と加圧型7の間にゴム等の緩衝層を形成したり、オートクレーブ等により静水圧下で加圧したり、クッション性を有するゴムロール間で加圧したり、あるいはチップ毎にヘッドを独立させて加圧するなどにより、チップ付き基板が作製可能である。上記電極の位置合わせ工程や電気的接続工程において、接続すべき電極間で導通検査を行うことも可能である。接着剤は、未硬化あるいは硬化反応の不十分な状態で導通検査が可能なので、接着剤のリペア作業が容易である。同様にしてチップ周囲の、余剰接着剤を除去する工程を付加することも可能である。この方法によれば、導通検査を終了した良好な接続品は、次の工程で接着剤の硬化反応を進めるので、不良品再生が少なく工程のロス時間が短い。
図2は、図1のようにして作製したチップ付き基板8、9の間に接着剤層10を介在させ、両基板を接着することを説明する、本発明の実施例を示す断面模式図である。この時の接着温度は、チップ実装材料である接着剤3のガラス転移点よりも、低温であることが、チップの基板に対する接着性が低下しないことから好ましい。接着方法としては、前述の緩衝層やゴムロール間および静水圧下による方法を適用できる。さらに両基板の接着時においては、基板にチップが位置合わされ固定されていればよく、各基板に対する接着剤の硬化状態は問わない。すなわち、基板へのチップ接続は、接着剤が未硬化あるいは硬化反応の不十分な状態で両基板の接着過程で、接着剤3および接着剤層10の硬化反応を同時に行っても、あるいは基板へのチップ接続の接着剤が硬化反応を終了したものでもよい。前者の場合、製造工程の時間短縮やリペア作業に有効であり、後者の場合、保存時の基板へのチップ接続状態の変動が少ないので、安定した特性が得られる。
以上で図1や3のような、複数以上の各種形状やサイズのチップ類2(a〜c)の電極4を、接着剤3を用いて、基板の両面に高密度に実装するマルチチップモジュール(MCM)が得られる。本発明の基板1としては、ポリイミドやポリエステル等のプラスチックフィルム、ガラス繊維/エポキシ等の複合体、シリコン等の半導体、ガラスやセラミック等の無機質等を例示できる。
本発明に用いる接着剤3および接着剤層10は、熱可塑性材料や、熱や光により硬化性を示す材料が広く適用できる。これらは接続後の耐熱性や耐湿性に優れることから、硬化性材料の適用が好ましい。なかでも潜在性硬化剤を含有したエポキシ系接着剤は、短時間硬化が可能で接続作業性がよく、分子構造上接着性に優れるので特に好ましい。潜在性硬化剤は、熱およびまたは圧力による反応開始の活性点が比較的明瞭であり、熱や圧力工程を伴う本発明に好適である。潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、アミンイミド、ポリアミンの塩、オニウム塩、ジシアンジアミドなど、及びこれらの変性物があり、これらは単独または2種類以上の混合体として使用できる。これらは、アニオン又はカチオン重合型などのいわゆるイオン重合性の触媒型硬化剤であり、速硬化性を得やすく、また化学当量的な考慮が少なくてよいことから好ましい。これらの中では、イミダゾール系のものが非金属系であり電食しにくく、また反応性や接続信頼性の点から特に好ましい。硬化剤としてはその他に、ポリアミン類、ポリメルカプタン、ポリフェノール、酸無水物等の適用や前記触媒型硬化剤との併用も可能である。また硬化剤を核とし、その表面を高分子物質や、無機物で被覆したマイクロカプセル型硬化剤は、長期保存性と速硬化性という矛盾した特性の両立があることが好ましい。本発明の硬化剤の活性温度は、40〜200℃が好ましい。40℃未満であると室温との温度差が少なく保存に低温が必要であり、200℃を越すと接続の他の部材に熱影響を与えるためであり、このような理由から50〜150℃がより好ましい。本発明の活性温度は、DSC(示差走査熱量計)を用いて、エポキシ樹脂と硬化剤の配合物を試料として、室温から10℃/分で昇温させた時の発熱ピーク温度を示す。活性温度は、低温側であると反応性に勝るが保存性が低下する傾向にあるので、これらを考慮して決定する。本発明において、硬化剤の活性温度以下の熱処理により、仮接続することで接着剤付き基板の保存性が向上し、活性温度以上で信頼性に優れたマルチチップの接続が得られる。
これら接着剤3には、導電粒子及び絶縁粒子の少なくとも一方を添加することが、接着剤付きチップの製造時の加熱加圧時に厚み保持材として作用する。この場合、導電粒子や絶縁粒子の割合は、0.1〜30体積%程度であり、異方導電性とするには0.5〜15体積%である。接着剤層3は、絶縁層と導電層を分離形成した複数層の構成品も適用可能である。この場合、分解能が向上するため高ピッチな電極接続が可能となる。導電粒子としては、Au、Ag、Pt、Ni、Cu、W、Sb、Sn、はんだ等の金属粒子やカーボン、黒鉛等があり、またこれら導電粒子を核材とするか、あるいは非導電性のガラス、セラミックス、プラスチック等の高分子等からなる核材に、前記したような材質からなる導電層を被覆形成したものでよい。さらに導電材料を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガラス、セラミックス、プラスチック等の絶縁粒子の併用等も、分解能が向上するので適用可能である。これら導電粒子の中では、プラスチック等の高分子核材に導電層を形成したものや、はんだ等の熱溶融金属が、加熱加圧もしくは加圧により変形性を有し、接続に回路との接触面積が増加し、信頼性が向上するので好ましい。特に高分子類を核とした場合、はんだのように融点を示さないので硬化の状態を接続温度で広く制御でき、電極の厚みや平坦性のばらつきに対応し易いので特に好ましい。また、例えばNiやW等の硬質金属粒子や、表面に多数の突起を有する粒子の場合、導電粒子が電極や配線パターンに突き刺さるので、酸化膜や汚染層の存在する場合にも低い接続抵抗が得られ、信頼性が向上するので好ましい。以上の説明では、フィルム状接着剤を用いた場合について述べたが、液状もしくはペースト状についても、同様に適用可能である。またチップ高さの異なる場合について述べたが、チップ高さが同等の場合も適用可能である。さらに基板へのチップ搭載個数が単数でもよく、他の基板面にチップではなく、例えば凹凸の大きな回路などの場合にも同様に適用可能である。
本発明のマルチチップ実装法によれば、2枚の基板表面にそれぞれチップを実装した後、前記基板の裏面間に接着剤層を介在させ両基板を接着するので、接続時の加圧が基板の片側毎に行われ影響が半分に分散され、圧力むらのない均一加圧が得られる。これは基板の両面に実装する場合に、表裏でチップ位置が対称状態に設置される場合が少ないことから、圧力むらのない均一加圧が要求される微細電極の接合に極めて有効である。本発明のマルチチップ実装法によれば、基板の裏面間に接着剤層を介在させ両基板を接着するので、基板種類の組み合わせの多様性に対応可能となる。すなわち、片側に高精細なピッチに対応可能な高価な基板を配置し、他の面には安価な一般基板といった特性や価格対応の組み合わせや、ガラス基板と有機基板といった材質の組み合わせ等が可能となる。本発明のマルチチップ実装法によれば、接着剤層を介在させて両基板を接着するので、接着剤はシート状、液状、ペースト状、プリプレグといった各種の形態が使用でき、必要な特性に応じた接着剤の選択が可能であり、選択の自由度が向上する。さらに接着剤は、適当な厚みとすることで、接続時にクッション材的に作用し圧力むらのない均一加圧が得られる。また基板接着時の加熱により、チップ実装部の熱硬化反応を促進可能であり、チップ実装部のリペアにも有効である。すなわち、基板へのチップ実装部の硬化反応を不十分な状態で導通検査等の特性チェックを行い、特性不良なときにチップを再接続するが、この時接着剤の硬化反応が不十分な状態なので剥離が容易である。本発明の好ましい実施態様によれば、両基板の接着温度をチップ実装材料のガラス転移点より低温とすることで、チップ実装部への熱の影響が少なくなり、接続歩留まりが向上する。以上は、両面のマルチチップ実装法について述べたが、同様なことは片面にチップ類を搭載した基板を、配線や電子部品などにより凹凸を有する他の基板に積層する場合にもいえる。
以下実施例でさらに詳細に説明するが、本発明はこれに限定されない。
実施例1、参考例1
(1)接着剤付き基板の作製
フェノキシ樹脂(高分子量エポキシ樹脂)とマイクロカプセル型潜在性硬化剤を含有する液状エポキシ樹脂(エポキシ当量185)の比率を25/75とし、酢酸エチルの30重量%溶液を得た。この溶液に、粒径3±0.2μmのポリスチレン系粒子に、Ni/Auの厚さ0.2/0.02μmの金属被覆を形成した導電粒子を2体積%添加し混合分散した。この分散液をセパレータ(シリコーン処理ポリエチレンテレフタレートフィルム)にロールコータで塗布し、100℃で20分乾燥し、厚み40μmのフィルム状接着剤を得た。5mm×11mmで厚み0.4mmのガラスエポキシ基板(FR−4グレート)および同サイズのFPC(厚み50μmポリイミド基板)上に、高さ18μmの銅の回路を有し、回路端部が後記するICチップのバンプピッチに対応した接続電極を有する2種の基板の接続領域に、前記フィルム状接着剤を貼り付けて形成しセパレータを剥離した。この接着層のDSCによる活性温度は120℃であり、200℃、10分硬化後のガラス転移点(Tg)は145℃であった。
(2)電極の位置合わせと接続
前記の接着剤付き基板に、ICチップ3個(高さ0.3、0.55、1.0mm、バンプ高さ20μm)を配置し、CCDカメラによる電極の位置合わせを行った。接着剤は室温(25℃)でも若干の粘着性がある状態であり、室温で接着面に押しつけることで基板に簡単に保持でき、チップの仮付け基板を得た。チップの仮付け基板を、AC−SC450B(日立化成工業(株)製COB接続装置)の定盤上に基板面の来るように載せた。チップ面の上に緩衝層としてTC−80A(信越化学(株)製放熱用シリコンゴム、厚み0.8mm、JISゴム硬度75、熱伝導率3×10-3cal/cm/sec/℃)を基板と同一サイズでチップ接続部を覆ってかぶせた。20kgf/mm、10秒間の加熱加圧により接続した。なお温度は、20秒間に接着剤が170℃となるようにした。
(3)基板の張り合わせ
2種の基板間に、(1)の接着剤(実施例1)および導電粒子の添加なし(参考例1)を形成し両基板を張り合わせ、AC−SC450Bを用いて130℃、20kgf/mm、5分間の加熱加圧を行った。
(4)評価
各チップの電極と基板電極は良好に接続が可能であった。接着剤はチップ近傍にみに存在しているので、基板表面に不要接着剤は殆どなかった。本実施例では、高さの異なるICチップ3個を基板の両面に接続できた。実施例1の場合、基板が絶縁性のため、チップ接続と全く同一の接着剤の使用が可能であり工程が簡単であった。また、導電粒子が基板間のギャップ調整材となり同一厚みで基板間の接着が可能であった。参考例1の場合は、両基板のICチップ高さにある程度順応した形で接着していた。
実施例2
実施例1と同様であるが、チップの仮付け基板を得た後で、電極間の電気的接続を検査する中間検査工程を設けた。まず、70℃、10kgf/mmで、スプリング装置で加圧しながら各接続点の接続抵抗をマルチメータで測定検査したところ、各基板について1個のICチップが異常であった。そこで異常チップを剥離して新規チップで前記と同様の接続を行ったところ良好であった。本実施例では、接着剤の硬化反応が不十分な状態なので、チップの剥離や、その後のアセトンを用いた清浄化も極めて簡単であり、リペア作業が容易であった。また、チップの周囲の余剰接着剤も同様にアセトンで簡単に除去可能であった。以上の通電検査工程およびリペア工程の後で、実施例1のAS−SC450Bの代わりにオートクレーブに入れて処理したところ、良好な接続特性を示した。接着剤の硬化後であると、チップの剥離や、その後の溶剤による清浄化が極めて困難であるが、本実施例によれば、狭い基板上に多数のチップが存在する場合も、リペア作業が極めて容易であった。
実施例3、参考例2
参考例1の基板張り合わせ用接着剤である導電粒子の添加なし接着剤を用いて同様にチップを実装し、実施例1、参考例1と同様に基板を張り合わせた。接着層は導電粒子を添加した接着剤(実施例3)および導電粒子の添加なし(参考例2)とした。また、両基板の張り合わせはAC−SC450Bではなく、オートクレーブで120℃、10kgf/mm、20分間空気圧で処理後に室温に冷却して取出した。本実施例、参考例では、高さの異なるICチップ3個を、絶縁性接着剤を用いて基板の両面に接続できた。また両基板の張り合わせは、オートクレーブで行うことが可能であった。オートクレーブの場合、加圧釜の中に同時に沢山の基板の張り合わせが可能なので生産性が増大する。
以上詳述したように本発明によれば、チップ高さの異なる場合や基板の両面に実装する場合に有効で、かつ、リペアに対応可能であるとともに、基板の両面に実装する場合にも有効なマルチチップ実装法を提供できる。
本発明の一実施例を説明する、基板上の電極とチップ電極間に、接着剤を介在させ位置合わせした状態を説明する断面模式図である。 本発明の一実施例を説明する、チップ付き基板の間に接着剤層を介在させ、両基板を接着することを説明する断面模式図である。 本発明の一実施例を説明する、チップ付き基板の間に接着剤層を介在させ、両基板を接着する工程を説明する断面模式図である。
符号の説明
1 基板
2 チップ
3 接着剤
4 電極A
5 電極B
6 定盤
7 加圧型
8 チップ付き基板A
9 チップ付き基板B
10 接着剤層

Claims (4)

  1. 2枚の基板の表面にそれぞれチップを導電粒子及び絶縁粒子の少なくとも一方を添加した接着剤で実装した後、前記基板の裏面間に前記接着剤を介在させ、両基板を接着し、前記導電粒子及び絶縁粒子の少なくとも一方によりチップ実装部及び基板の裏面間のギャップを調整することを特徴とするマルチチップ実装法。
  2. 2枚の基板表面にそれぞれチップを導電粒子及び絶縁粒子の少なくとも一方を添加した接着剤の硬化が不十分な条件下で実装し、この状態で必要に応じて導通検査を行った後、前記基板の裏面間に接着剤層を介在させて両基板を接着し、前記導電粒子及び絶縁粒子の少なくとも一方によりチップ実装部及び基板の裏面間のギャップ調整して、実装部の接着剤の硬化反応を促進することを特徴とするマルチチップ実装法。
  3. 請求項1または請求項2において、チップを接着剤で実装するに際して、チップ高さの異なる場合に緩衝層を介在させ及び静水圧の少なくとも一方により実装し、前記導電粒子及び絶縁粒子の少なくとも一方によりチップ実装部及び基板の裏面間のギャップを調整することを特徴とするマルチチップ実装法。
  4. 請求項1または請求項2において、チップ実装部及び基板の裏面間に同一の接着剤を用いることを特徴とするマルチチップ実装法。
JP2006318371A 2006-11-27 2006-11-27 マルチチップ実装法 Expired - Fee Related JP4254849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006318371A JP4254849B2 (ja) 2006-11-27 2006-11-27 マルチチップ実装法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006318371A JP4254849B2 (ja) 2006-11-27 2006-11-27 マルチチップ実装法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10111197A Division JP4223581B2 (ja) 1997-04-18 1997-04-18 マルチチップ実装法

Publications (2)

Publication Number Publication Date
JP2007067442A true JP2007067442A (ja) 2007-03-15
JP4254849B2 JP4254849B2 (ja) 2009-04-15

Family

ID=37929204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006318371A Expired - Fee Related JP4254849B2 (ja) 2006-11-27 2006-11-27 マルチチップ実装法

Country Status (1)

Country Link
JP (1) JP4254849B2 (ja)

Also Published As

Publication number Publication date
JP4254849B2 (ja) 2009-04-15

Similar Documents

Publication Publication Date Title
JP3928753B2 (ja) マルチチップ実装法、および接着剤付チップの製造方法
JP3801666B2 (ja) 電極の接続方法およびこれに用いる接続部材
KR102115282B1 (ko) 접속 구조체의 제조 방법
US20070224397A1 (en) Connection Method of Conductive Articles, and Electric or Electronic Component with Parts Connected By the Connection Method
JP4032317B2 (ja) チップ実装法
JP3959654B2 (ja) マルチチップ実装法
JP2006352166A (ja) マルチチップ実装法
JP4223581B2 (ja) マルチチップ実装法
JP4780023B2 (ja) マルチチップモジュールの実装方法
JP2004140366A (ja) 電極の接続方法
JP4197026B2 (ja) マルチチップ実装方法
TWI539470B (zh) An anisotropic conductive connecting material, a film laminate, a connecting method, and a connecting structure
JP4045471B2 (ja) 電子部品実装法
JP2007158367A (ja) マルチチップ実装法、接着剤付チップ連及び接着剤付チップの製造方法
JP4019328B2 (ja) 電極の接続方法
JP4254849B2 (ja) マルチチップ実装法
JP2007243223A (ja) 電子部品実装構造体
JP4563362B2 (ja) チップ実装法
JP2001160671A (ja) 回路接続材料
JP4337941B2 (ja) マルチチップ実装方法
JP2004031975A (ja) 接続装置
JPH1050927A (ja) マルチチップ実装法
JP2783117B2 (ja) Tab用接着剤付きテープ
JP2006233200A (ja) 異方性導電性接着フィルム
JP2004111993A (ja) 電極の接続方法およびこれに用いる接続部材

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071213

A131 Notification of reasons for refusal

Effective date: 20080624

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080825

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20090119

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120206

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120206

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120206

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20130206

LAPS Cancellation because of no payment of annual fees