JP2007067279A - シールド構造 - Google Patents

シールド構造 Download PDF

Info

Publication number
JP2007067279A
JP2007067279A JP2005253647A JP2005253647A JP2007067279A JP 2007067279 A JP2007067279 A JP 2007067279A JP 2005253647 A JP2005253647 A JP 2005253647A JP 2005253647 A JP2005253647 A JP 2005253647A JP 2007067279 A JP2007067279 A JP 2007067279A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
shield
circuit chip
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005253647A
Other languages
English (en)
Other versions
JP4527035B2 (ja
Inventor
Shingo Komura
眞吾 小村
Tetsuro Tabata
哲朗 田端
Masato Koyama
正人 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005253647A priority Critical patent/JP4527035B2/ja
Priority to PCT/JP2006/300144 priority patent/WO2007029355A1/ja
Publication of JP2007067279A publication Critical patent/JP2007067279A/ja
Application granted granted Critical
Publication of JP4527035B2 publication Critical patent/JP4527035B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0022Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10371Shields or metal cases
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】筐体内でプリント配線板を積み重ねて使用する場合に、従来の電子機器のシールド構造で必要とされていた筐体内の空間を削減することにより、電子機器全体の厚みを低減させた電子機器のシールド構造を提供する。
【解決手段】電子機器のシールド構造は、回路チップ21と回路チップ21を囲むシールド枠体31とを同一平面上に有するプリント配線板12と、シールド用銅箔パターン33が形成されたプリント配線板11とを備えている。プリント配線板11、12の組み立て時に、プリント配線板12のシールド枠体31の開口部とプリント配線板11のシールド用銅箔パターン33とが接触するように構成している。
【選択図】図4

Description

この発明は、プリント配線板上の回路チップをシールドするシールド構造に関するものである。
従来は、1つのプリント配線板上の両面側または片面側に、各機能ブロック毎に回路チップを分けてはんだ付けし、各機能ブロックの回路チップ間の電気的影響による特性劣化が起きるものに対しては、特性劣化を防止するためにシールドを施していた。
一例として、プリント配線板の少なくとも片面に、複数個の回路チップと、これらの回路チップを包囲するシールド枠体と、同シールド枠体を塞ぐシールドカバーからなるシールドケースとが一括リフローはんだ付けされた、シールドケースを具えた回路基板及びその製造方法が提供されている(例えば、特許文献1参照)。
また、特許文献1に記載の回路基板では、シールドケースは、複数の回路チップを包囲するシールド枠体と、シールド枠体の中央開口部を塞ぐシールドカバーから構成されるが、シールド枠体とシールド枠体の中央開口部を塞ぐシールドカバーとが一体のシールドケースを、同様に一括リフロー処理を行なうものもある。
しかし、近年の電子機器、特に携帯機器においては小型化が重要項目となり、限られた空間にいかにプリント配線板と回路チップとを組み込むかが大きな問題となっている。そのため、プリント配線板を機能毎に複数のプリント配線板に分割し、プリント配線板(回路チップやシールドケースを含む)同士が重ならないように、筐体のシャーシフレーム内に何段にも積み重ねることが考えられる。
例えば、シールドケースが具備された第1のプリント配線板上に第2のプリント配線板を積み重ねた場合を考える。この場合、第1のプリント配線板から第2のプリント配線板までの厚みは、次の4つを合計したものとなり、電子機器の厚さが増大するという問題が生じる。
(1)第1のプリント配線板の底面から第1プリント配線板上面に実装されている回路チップ頂点までの高さ
(2)回路チップ頂点からシールドケース天板底面までの隙間
(3)シールドケース天板の厚さ
(4)シールドケース天板上面から第2のプリント配線板底面までの隙間
なお、上記(4)「シールドケース天板上面から第2のプリント配線板底面までの隙間」が必要な理由は、第2のプリント配線板とシールドケース天板とが接触したり離れたりすることによって電気的特性に影響を与えないようにするためである。
特開平10−335869号公報 第5頁、第1図
従来の電子機器のシールド構造は、以上のように構成されていたので、電子機器の小型化のために、プリント配線板を機能毎に複数のプリント配線板に分割し、筐体のシャーシフレーム内に積み重ねる場合には、電子機器の厚さが増大するという課題があった。
この発明は上記のような課題を解消するためになされたもので、筐体内でプリント配線板を積み重ねて使用する場合に、従来の電子機器のシールド構造で必要とされていた筐体内の空間を削減することにより、電子機器全体の厚みを低減させた電子機器のシールド構造を提供することを目的とする。
この発明に係るシールド構造は、第1のプリント配線板と、この第1のプリント配線板に、底面が取り付けられた回路チップと、前記第1プリント配線板に取り付けられ、前記回路チップの側面を覆って前記回路チップを囲み、前記回路チップの天面と対応する位置に開口が設けられたシールド用枠体と、前記回路チップの天面と対向する面にシールド用パターンが形成され、前記第1のプリント配線板に積層された第2のプリント配線板とを備えるシールド構造である。
この発明によれば、プリント配線板を筐体内に積み重ねて使用する場合であっても、回路チップを十分にシールドすると共に、電子機器全体の厚みを低減させることができる。
実施の形態1.
以下、この発明の実施の形態1について説明する。図1は、この発明の実施の形態1に係るシールド構造を適用した携帯電話機の内部構成を示す組み立て図である。図2は、図1中のプリント配線板11の11a−11b線断面図である。図3は、図1中のプリント配線板12の12a−12b線断面図である。図4は、図2のプリント配線板11と図3のプリント配線板12とを接続し、更に図1のシャーシフレーム51に組み込んだ状態を示す図である。図5は、図1の次の段階を示す組み立て図である。以下、図1〜5を用いて説明する。
図1、2において、プリント配線板11(第2のプリント配線板)は操作部基板であり、片面上のキースイッチパッド42を覆うように、キースイッチシート4上のドーム形状をしたキースイッチ41が配置されている。
操作部筐体上のキー押しスイッチ(図示せず)を押すと、キースイッチ41を押し下げる。キースイッチパッド42は、銅箔の2重のリングを備えており、キースイッチ41を押し下げることにより、このリング間をショートしてスイッチのオンオフを行なう。
また、図5において、図2のプリント配線板11の裏面、即ちキースイッチシート4の反対側面には、シールド用銅箔パターン33、プリント配線板12のコネクタ62と接続するコネクタ61、デジタル記憶媒体23、オーディオジャックコネクタ68、オーディオジャックコネクタ68の周辺にあるRFオーディオ回路及び制御回路(図示せず)、プリント配線板13のコネクタ65と接続するコネクタ66、外部機器を接続する外部接続コネクタ67が配置されている。
図3、5において、プリント配線板12(第1のプリント配線板)は制御部基板であり、片面側に、BGA型のCPU回路チップ22、BGA型のメモリ回路チップ21、その他の回路チップ2と、これらを包囲する天板部のないシールド構造のシールド枠体31(第1プリント配線板に取り付けられ、回路チップの側面を覆って前記回路チップを囲み、前記回路チップの天面と対応する位置に開口が設けられたシールド用枠体)が配置されている。また、シールド枠体31の外には、プリント配線板11のコネクタ61と接続するコネクタ62が配置されている。
また、プリント配線板12の裏面にも回路チップ2が配置されており、それらを一括リフローによりはんだ付けしている。
なお、ここでいうシールド枠体とは、金属板を折り曲げてマス状に形成した後、低面を切り欠いたものである。CPUチップやメモリチップ等の比較的周波数の低いデジタル回路が内側に搭載されるため、蓋をする側のプリント配線板の撓みや、蓋をされる側のシールド枠体の凹凸による隙間等は、そのシールド効果に影響を与えない。
図1において、フレキシブルプリント配線板14は、プリント配線板12と内層一体構造で製造されており、フレキシブルプリント配線板14上のコネクタ63をプリント配線板13のコネクタ64と接続する。その結果、プリント配線板12もプリント配線板13と接続されることになる。
図1において、プリント配線板13は無線部基板であり、アンテナ制御用RF回路により携帯電話の送受信を行なう。片面には回路チップ2、プリント配線板11のコネクタ66と接続するコネクタ65が配置されて、一括リフローでハンダ付けされている。
また、裏面には、フレキシブルプリント配線板14のコネクタ63と接続するコネクタ64が配置されている。
図1において、シャーシフレーム5に、表側からプリント配線板12、11の順、次に裏側からプリント配線板13の順に図1の矢印の方向に組み込むことにより、筐体として一体化できる構造となっている。
次に、図1〜5を用いて、プリント配線板12のCPUチップ22とメモリチップ21及び回路チップ2を包囲し、CPUチップ22及びメモリチップ21と対応する位置に天板がないシールド枠体31と、プリント配線板11により囲まれた部分のシールド構造について説明する。シールド枠体31は、はんだ層9によりクリームはんだ塗布用パターン8とはんだ付けされており、クリームはんだ塗布用パターン8とシールドクッションパッド53とはプリント配線板12に施されているスルーホール(図示せず)により接続されている。
ここで、シールドクッションパッド53とマグネシウムのシャーシフレーム51上に設けられたシールドクッション52とが接触し、全体で天板のないシールドケース形状となる(図4)。
更に、シールド枠体31の上面開口部を塞ぐように、対向するプリント配線板11上のシールド用銅箔パターン33を上記シールドケースのシールド枠体31に接触させて、シールド構造が形成される。上記接触は、シャーシフレーム51上のシールドクッション52を用いて、プリント配線板12上のシールド枠体31をプリント配線板11上のシールド用銅箔パターン33に押し付けることにより行なう。なお、シールド用枠体31は、シールド用銅箔パターン33と対向する天板が、水平方向よりもシールド用銅箔パターン33に向かう方向に形状に形成しておく。そのため、その天板は、シールド用銅箔パターンと接触しやすくなるとともに、さらなる復元力により確実にシールド用枠体31とシールド用銅箔パターン33とを導通させることができる。
このように、シールドケース天板の代わりに、CPUチップ22及びメモリチップ21の天板と対向するプリント配線板11上のシールド用銅箔パターン33を使用すると共に、シールドケース底板の代わりにプリント配線板12の下部に対向するシャーシフレーム51を使用し、更にシャーシフレーム51の反対側に対向するプリント配線板13をはめ込むことにより、プリント配線板11〜13それぞれとシールドとを交互に積み重ねている。その結果、各基板の組み合わせた全体の厚みを軽減すると共に、GND電位の接合をシールド用銅箔パターン33、シールド枠体31、シャーシフレーム51上のシールドクション52等で直接行い、各基板のGNDの電気的影響を除去している。
また、キースイッチ41のキー押しによるプリント配線板11の撓み量は、シールド枠体31の剛性により少なく保たれており、デジタル記憶媒体23等の大型部品の撓みを規制すると共に、はんだ部のキー押し疲労を軽減している。
次に、プリント配線板12の製造方法について、図3を用いて説明する。なお、プリント配線板11についても同様に行い、製造後にそれぞれを組合わせて携帯電話機の筐体(シャーシフレーム5)に組み込む。
プリント配線板12の組立て用切り代部のある基板(以下、ベース基板)を使用して下記の組立てを行なう。
先ず、第1工程にて、ベース基板片面のクリームはんだ塗布用パターン8の表面に、複数の回路チップ2を結合する第1のクリームはんだパターンと、シールド枠体31を結合する第2のクリームはんだパターンとを、スクリーン印刷等によって形成する。
第2工程にて、複数の回路チップ2を第1のクリームはんだパターン上にマウントすると共に、シールド枠体31を第2のクリームはんだパターン上にマウントする。
第3工程にて、複数回路チップ2及びシールド枠体31がマウントされたベース基板をリフロー炉内で加熱して一括リフロー処理を行なう。
第4工程にて、自動検査機により、はんだ接合された部分にはんだブリッジや不濡れ箇所が存在するかどうかを確認する。
第5工程にて、ベース基板を裏返して、再度第1工程〜第4工程まで同様に行なう。その際、シールド枠体31は片面にしか存在しないので、同枠体に係る処理は行われない。
第6工程にて、でき上がったプリント配線板12の切り代部を切り離し、テストパッド7を用いて電気試験を行なう。
最後に、第7工程にて、落下及びキー押し試験に耐える構造にする為、BGA等の部品下部にアンダーフィルを塗布する。
以上のように、この実施の形態1に係るシールド構造は、第1のプリント配線板(プリント配線板12)と、この第1のプリント配線板に、底面が取り付けられた回路チップ(CPUチップ22、メモリチップ21)と、前記第1プリント配線板に取り付けられ、前記回路チップの側面を覆って前記回路チップを囲み、前記回路チップの天面と対応する位置に開口が設けられたシールド用枠体(シールド枠体31)と、前記回路チップの天面と対向する面にシールド用パターン(シールド用導箔パターン33)が形成され、前記第1のプリント配線板に積層された第2のプリント配線板(プリント配線板11)とを備える。従って、複数のプリント配線板(プリント配線板11、12)を筐体内に積み重ねて使用する場合であっても、回路チップを十分にシールドすると共に、シールド構造全体の厚みを低減させることができる。
また、この実施の形態1に係るシールド構造は、第2のプリント配線板が、シールド用パターンが形成された面の裏面に、オンとオフとが押下によって切り換えられるスイッチ素子(キースイッチパッド42)が配設されているものである。なお、オンとオフとが押下によって切り換えられるスイッチ素子が配設されていると、その基板に繰り返し応力が加わるため、一般的に、そのようなスイッチ素子が取り付けられているプリント配線板(プリント配線板11)に表面実装部品を配置することは困難である。この実施の形態1に係るシールドパターンは、そのように困難な場所を、シールドパターンを設ける場所として有効に活用すると共に、表面実装部品を取り付けるために種々の対策を講じる必要をなくしている。
また、この実施の形態1に係るシールド構造は、第2のプリント配線板が、シールド枠体に支持されている。従って、スイッチ素子が押下された場合に、シールド枠体によって第2のプリント配線板に加わる応力を低減することができる。
また、この実施の形態1に係るシールド構造は、シールド枠体が、スイッチ素子と対応する位置に、前記シールド枠体の壁面が配置されている。従って、第2のプリント配線板に加わる応力をさらに効果的に低減することができる。
また、この実施の形態1に係るシールド構造は、第1のプリント配線板に設けられたシールド枠体が、第2のプリント配線板に設けられたシールド用パターンと当接し、このシールド用パターン及び前記シールド枠体を介して、前記第1のプリント配線板に設けられたパターン配線と、前記第2のプリント配線板に設けられたパターン配線とが導通している。
一方、第1のプリント配線板と、第2のプリント配線板とを導通させる場合、例えば、第1のプリント配線板と、第2のプリント配線板とを、コネクタのみで導通させることが考えられる。
しかしこの場合、第1のプリント配線板のそのコネクタから離れた位置にあるGND部分と、第2のプリント配線板のそのコネクタから離れた位置にあるGND部分とが、対向する位置にあったとしても、その部分同士の電位は電気的性能に影響を与える程度に差が生じてしまうことがある。
これに対し、この実施の形態1に係るシールド構造は、第1のプリント配線板に設けられたシールド枠体と、第2のプリント配線板に設けられたパターン配線板とが導通しているので、第1のプリント配線板と第2のプリント配線板とでGND電位に差が生じることが少なく、電気的特性を効果的に良好にすることができる。
また、この実施の形態1に係るシールド構造は、第1のプリント配線板は、第1のコネクタを有し、第2のプリント配線板は、第2のコネクタを有し、この第2のコネクタと第1のコネクタとが互いに嵌り合うシールド構造である。
一方、第1のプリント配線板と、第2のプリント配線板との相対的位置関係を決める場合、第1のプリント配線板をフレームに取り付けると共に、そのフレームに第2のプリント配線板を取り付けることも考えられる。
しかしこの場合、第1のプリント配線板とフレームとの間で必要とされる位置決め精度に、第2のプリント配線板とフレームとの間で必要とされる位置決め精度を加えた位置決め精度しかだせないため、第1のプリント配線板と第2のプリント配線板との位置決め制度が十分なものにならない。その結果、第1のプリント配線板に設けられたシールド枠体と、第2のプリント配線板に設けられたシールドパターンとの接触が十分にならず、電気的性能の向上が十分になされないことが考えられる。
これに対し、この実施の形態1に係るシールド構造は、第1のプリント配線板に設けられたコネクタと、第2のプリント配線板に設けられたコネクタとを嵌合させて、相対的位置関係を決定しているので、第1のプリント配線板と第2のプリント配線板とを高い精度で位置決めできる。その結果、高い精度で電気的性能も良好となる。
また、この実施の形態1に係るシールド構造は、回路チップが、CPUチップ又はメモリチップである。
一方、シールドする部品は、送受信に用いられる高周波部品とすることも考えられる。このようにした場合であっても、第1のプリント配線板に設けられたシールド枠体と、第2のプリント配線板に設けられたシールドパターンとを接合することによって十分シールドすることが可能である。
しかし、第1のプリント配線板に第2のプリント配線板を積層する場合、第1のプリント配線板に設けられたシールド枠体と、第2のプリント配線板に設けられたシールドパターンとを接合するとなると、その接合作業が煩雑になる。
これに対し、この実施の形態1に係るシールド構造は、シールドする部品をメモリチップやCPUチップといった、比較的低周波のチップである。
従って、シールド枠体とシールドパターンとの接合を行う必要はなく、組み立て作業が煩雑にならない。
また、シールドパターンが設けられた第2のプリント配線板の撓みや、第1のプリント配線板に設けられたシールド枠体の凹凸による隙間等が100μm以上あっても、シールドする回路チップが、メモリチップやCPUチップであれば、比較的低周波であるため、十分なシールド機能を作用させることができる。
また、この実施の形態1に係るシールド構造は、回路チップがBGA型であるため、シールド構造全体の厚みを低減させる効果は特に顕著に現れる。
その理由を次に具体的に説明する。
シールドケースが具備された第1のプリント配線板上に第2のプリント配線板を積み重ねた場合を考える。この場合、第1のプリント配線板から第2のプリント配線板までの厚みは、次の4つを合計したものとなり、シールド構造全体の厚さが増大するという問題が生じる。
(1)第1のプリント配線板の底面から第1プリント配線板上面に実装されている回路チップ頂点までの高さ
(2)回路チップ頂点からシールドケース天板底面までの隙間
(3)シールドケース天板の厚さ
(4)シールドケース天板上面から第2のプリント配線板底面までの隙間
上記(2)「回路チップ頂点からシールドケース天板底面までの隙間」は、回路チップがBGAチップの場合、部品はんだ付け後のBGAチップ部品頂点の高さがはんだボールが溶け潰れて40〜50μm程度低くなる為、はんだ付け前の(2)の最小間隔の限界値より、はんだ付け後の限界値は更に40〜50μm程度大きく設定する必要がある。
従って、回路チップがBGA型である場合に、回路チップの天面が露出したシールド枠体を用いていると、回路チップがBGA型である場合に回路チップの天面がシールドケースで覆われた構成と比べて、シールド構造全体の厚さを低減する効果は顕著になる。
また、この実施の形態1に係るシールド構造は、シールド枠体の天板が、第2のプリント配線板に設けられたシールドパターンに向かって付勢されているので、シールド枠体と第2のプリント配線板のシールドパターンとが接触したり離れたりすることがなくなる。そのため、シールド枠体と第2のプリント配線板とが接触しないように十分離間させておく場合と比べて、シールド構造全体の厚さを低減することができる。
なお、第1のプリント配線板と第2のプリント配線板とがコネクタの嵌合による場合、コネクタが有する復元力によって、第2のプリント配線板が第1のプリント配線板に対して揺動しやすくなる。このような場合、第1のプリント配線板に設けられたシールド枠体と第2のプリント配線板とは、接触したり離れたりしないようにすると、シールド構造の厚みはさらに大きくなる。
従って、第1のプリント配線板と第2のプリント配線板とがコネクタの嵌合によって固定されている場合、シールド用枠体と第2のプリント配線板のシールドパターンとを十分接触させる本願の構成によれば、シールド構造の厚み低減効果は顕著になる。
また、この実施の形態1に係るシールド構造は、シールド用枠体の開口が、第1のプリント配線板に回路チップを取り付けているはんだが露出する形状である。
従って、 第1のプリント配線板に対し回路チップとシールド枠体を自動マウントし、一括リフローはんだ付けを行った後、シールドケース内を確認することができる。具体的には、今回のシールド構造は、一括リフロー後にシールドカバー天板が存在しないため、下記のことが可能となる。
(1)第4工程において、自動はんだぬれ検査機により、基板上方から良品とのイメージ比較を行うことにより、はんだブリッジやはんだ不濡れが確認できる。
(2)第6工程において、ロボットテスタによりテストポイント7を自動接触させて、電気検査を行なうことができる。
(3)第7工程において、全ての試験をパスした良品に対して、BGA等の落下/衝撃に対して弱い部品の部品下部にアンダーフィル充填することにより、補強することが可能である。
また、この実施の形態1に係るシールド構造は、第1のプリント配線板が、回路チップが搭載された面の裏面を覆うシールド用フレームに保持されている。
従って、第1のプリント配線板を保持するフレームが、第1のプリント配線板を保持する機能と、第1のプリント配線板の底面側をシールドする機能とを兼ね備えているので、シールド構造の厚みを低減することができる。また、シールドフレームと、第1のプリント配線板とは、シールドクッションを介して直接導通されているので、シールドフレームと第1のプリント配線板との間でGND電位に差が生じることを低減でき、電気的特性を良好にすることができる。
実施の形態2.
以下、この発明の実施の形態2について説明する。図6は、この発明の実施の形態2に係る電子機器のシールド構造を適用した携帯電話機の内部構造を示す斜視図である。また、図7は、図6の11a―11b線断面図である。図6、7は、図4の携帯電話機の内部構成と略同一構成であり、回路チップ24の部品高さがプリント配線板11より高く、プリント基板11に干渉する場合に、実施の形態2を適用した例を示したものである。
図7(a)は、プリント配線板11、12の組み立て後を、図7(b)は組み立て方法を示している。
図7(b)において、プリント配線板12(第1のプリント配線板)の少なくとも片面にある回路チップ24が、図2のプリント配線板11のシールド用銅箔パターン33に接触、若しくは重なってしまう場合には、プリント配線板12上の回路チップ24との空間を確保するために、プリント配線板11(第2のプリント配線板)へ開口部を設け、上向きに凸形状の窪みを持つシールドケース32を取り付ける。その際、プリント配線板12の裏面(回路チップ24側)には、上記開口部を囲むようにシールド用銅箔パターンが111が形成されており、シールドケース32の端部を接触させる。
次に、プリント配線板11、12の組み立てについて説明する。図7(b)の矢印方向に、プリント配線板12に対してプリント配線板11を組み付ける。そして、図7(a)に示すように、コネクタ61、62が嵌合し、シールド枠体31はシールド用銅箔パターンに押し付けられて接触し、シールドケース32は回路チップ24を塞ぐ形になる。
図7のシールド構造は、シールド用銅箔パターン121、クリームはんだ塗布用パターン8、シールド枠体31(以上、プリント配線板11)、シールド用銅箔パターン111、シールドケース32(以上、プリント配線板12)、それぞれを接触することで形成される。
なお、プリント配線板11、12については、実施の形態1と同様に別々に一括リフローにて組み立てられ、その後、携帯電話機の組み立て段階で上記のように組み立てられる。
以上のように、この実施の形態2に係るシールド構造は、第1のプリント配線板と、この第1のプリント配線板に、底面が取り付けられた回路チップと、この回路チップが取り付けられた前記第1のプリント配線板の面と同一面上に取り付けられた第1のコネクタ(コネクタ62)と、前記第1プリント配線板に取り付けられ、前記回路チップの側面を覆って前記回路チップを囲み、前記回路チップの天面と対応する位置に開口が設けられたシールド用枠体と、前記第1のプリント配線板に積層され、前記回路チップを収容する開口、この開口の周辺に設けられたシールド用パターン部分(シールド用銅箔パターン111)及び前記第1のコネクタと嵌り合う第2のコネクタ(コネクタ61)を有する第2のプリント配線板と、前記シールド用パターン部分に取り付けられ、前記回路チップを覆うシールド部材(シールドカバー32)とを備える。
従って、実施の形態1の効果に加えて、第1のプリント配線板に搭載する回路チップの高さが、第1のプリント配線板と第2のプリント配線板との間の高さ以上であっても、十分なシールド効果を有するシールド構造を適用することができる。
実施の形態3.
以下、この発明の実施の形態3について説明する。図8は、この発明の実施の形態3に係る電子機器のシールド構造を適用した携帯電話機の内部構成を示す側面図である。図8(a)は、プリント配線板102、112、122、132(第1〜第4のプリント配線板)の順に4段まで積み重ねた例を示している。また、図8(b)は、図8(a)の組み立て方法(矢印方向)を示している。
図8において、シールド枠体311、312は図7のシールド枠体32の天板部分がない構造である。その代わりに、プリント配線板122(シールド用銅箔パターン83)、132(シールド用銅箔パターン344)がシールドケース天板の役割を果たす。
なお、回路チップ26の高さが更にある場合には、プリント配線板122の代わりに、図7のプリント配線板11のような、十分な高さを有するシールドケースを備えるプリント配線板を用いてもよい。
また、回路チップ26が存在しない場合には、プリント配線板122を省略して3段までの積み重ね構成とすることもできる。
図8のシールド構造は、シールド用銅箔パターン341、クリームはんだ塗布用パターン8、シールド枠体31(以上、プリント配線板102)、シールド用銅箔パターン81、シールド枠体311(以上、プリント配線板112)、シールド用銅箔パターン82、シールド枠体(以上、プリント配線板122)、シールド用銅箔パターン344(プリント配線板132)、それぞれを接触することで形成される。
また、回路チップ25と回路チップ26の高さが異なるため、プリント配線板102からプリント配線板112のシールド枠311、プリント配線板122のシールド枠312、シールドケース天板となるプリント配線板132までが逆階段形状となっている(図8(a))。
更に、シールド枠体とシールド用銅箔パターンとを交互に組み合わせる事で、プリント配線板を何段でも積み重ねることが可能となる。また、4枚のプリント配線板は互いに独立しており、簡単に分解できる構造となっている。
その他の構成は、実施の形態1、2と略同様である。
以上のように、この実施の形態3に係るシールド構造は、第1のプリント配線板(プリント配線板102)と、この第1のプリント配線板に、底面が取り付けられた第1の回路チップ(回路チップ25)と、この第1の回路チップが取り付けられた前記第1のプリント配線板の面と同一面上に、底面が取り付けられた、前記第1の回路チップよりも背の高い第2の回路チップ(回路チップ26)と、前記第1プリント配線板に取り付けられ、前記第1及び第2の回路チップの側面を覆って前記第1及び第2の回路チップを囲み、前記回路チップの天面と対応する位置に開口が設けられたシールド用枠体(シールド用枠体311)と、前記第1のプリント配線板に積層され、前記第1の回路チップの天面と対向する面に形成された第1のシールド用パターン部分(シールド用銅箔パターン82)、前記第2の回路チップを収容する開口及びこの開口の周辺に設けられた第2のシールド用パターン部分(シールド用銅箔パターン82)を有する第2のプリント配線板(プリント配線板122)と、前記第2のシールド用パターン部分に取り付けられ、前記第2の回路チップを覆うシールド部材(シールド用銅箔パターン344)とを備える。従って、第1のプリント配線板と第2のプリント配線板との間隔を、背の低い回路チップの高さに合わせることができる。
また、この実施の形態3に係るシールド構造は、シールド部材が、第2の回路チップの側面を覆って前記第2の回路チップを囲むシールド用枠体と、前記第2の回路チップの天面と対向する面にシールド用パターンが形成され、前記第1のプリント配線板に積層された第3のプリント配線板とを備える。従って、プリント配線板を重ねた総厚の範囲内で、任意の高さの回路チップを使うことができる。
また、図8(a)に示すように、シールド対象の回路チップを搭載したプリント配線板からシールドケース天板となるプリント配線板までが逆階段形状となるように各プリント配線板の高さを選択することにより、シールドケース天板に使用しているプリント配線板の片面側以外の各層パターンや、シールドケース天板に使用していないプリント配線板に回路チップ等を搭載できるので、空間の有効利用が可能となる。
また、キー押しによる各部の疲労を軽減する効果を除く、実施の形態1と同様の効果が得られる。
なお、図1〜8において、便宜上、上下左右等の表現を用いて説明したが、実際の電子機器はその設置方向または使用時の方向等は様々であり、以上の説明で用いた方向に限定されるものではない。
この発明の実施の形態1に係る電子機器のシールド構造を適用した携帯電話機の内部構成を示す組み立て図である。 図1中のプリント配線板11の11a−11b線断面図である。 図1中のプリント配線板12の12a−12b線断面図である。 図4は、図2のプリント配線板11と図3のプリント配線板12とを接続し、更に図1のシャーシフレーム51に組み込んだ状態を示す図である。 図1の次の段階を示す組み立て図である。 この発明の実施の形態2に係る電子機器のシールド構造を適用した携帯電話機の内部構成を示す斜視図である。 図6の11a―11b線断面図である。 この発明の実施の形態3に係る電子機器のシールド構造を適用した携帯電話機の内部構成を示す断面図である。
符号の説明
2 回路チップ、4 キースイッチシート、5 シャーシフレーム、7 テストパッド、8 クリームはんだ塗布用パターン、9 はんだ層、11 プリント配線板、12 プリント配線板、13 プリント配線板、14 フレキシブルプリント配線板、21 メモリチップ、22 CPUチップ、23 デジタル記憶媒体、24 回路チップ、25 回路チップ、26 回路チップ、31 シールド枠体、32 シールドカバー、33 シールド用銅箔パターン、41 キースイッチ、42 キースイッチパッド、51 シャーシフレーム、52 シールドクッション、53 シールドクッションパッド、61〜66 コネクタ、67 外部接続コネクタ、68 オーディオジャックコネクタ、81 シールド用銅箔パターン、82 シールド用銅箔パターン、102 プリント配線板、111 シールド用銅箔パターン、112 プリント配線板、121 シールド用銅箔パターン、122 プリント配線板、132 プリント配線板、311 シールド枠体、312 シールド枠体、341 シールド用銅箔パターン、344 シールド用銅箔パターン。

Claims (12)

  1. 第1のプリント配線板と、
    この第1のプリント配線板に、底面が取り付けられた回路チップと、
    前記第1プリント配線板に取り付けられ、前記回路チップの側面を覆って前記回路チップを囲み、前記回路チップの天面と対応する位置に開口が設けられたシールド用枠体と、
    前記回路チップの天面と対向する面にシールド用パターンが形成され、前記第1のプリント配線板に積層された第2のプリント配線板とを備えることを特徴とするシールド構造。
  2. 第2のプリント配線板は、
    シールド用パターンが形成された面の裏面に、オンとオフとが押下によって切り換えられるスイッチ素子が配設されていることを特徴とする請求項1記載のシールド構造。
  3. 第2のプリント配線板は、
    シールド枠体に支持されていることを特徴とする請求項2記載のシールド構造。
  4. シールド枠体は、
    スイッチ素子と対応する位置に、前記シールド枠体の壁面が配置されていることを特徴とする請求項3記載のシールド構造。
  5. 第1のプリント配線板に設けられたシールド枠体は、
    第2のプリント配線板に設けられたシールド用パターンと当接し、
    このシールド用パターン及び前記シールド枠体を介して、前記第1のプリント配線板に設けられたパターン配線と、前記第2のプリント配線板に設けられたパターン配線とが導通していることを特徴とする請求項1記載のシールド構造。
  6. 第1のプリント配線板は、第1のコネクタを有し、
    第2のプリント配線板は、第2のコネクタを有し、
    この第2のコネクタと第1のコネクタとが互いに嵌り合うことを特徴とする請求項5記載のシールド構造。
  7. 回路チップは、
    CPUチップ又はメモリチップであることを特徴とする請求項1記載のシールド構造。
  8. シールド用枠体の開口は、
    第1のプリント配線板に回路チップを取り付けているはんだが露出する形状であることを特徴とする請求項1記載のシールド構造。
  9. 第1のプリント配線板は、回路チップが搭載された面の裏面を覆うシールド用フレームに保持されていることを特徴とする請求項1記載のシールド構造。
  10. 第1のプリント配線板と、
    この第1のプリント配線板に、底面が取り付けられた回路チップと、
    この回路チップが取り付けられた前記第1のプリント配線板の面と同一面上に取り付けられた第1のコネクタと、
    前記第1プリント配線板に取り付けられ、前記回路チップの側面を覆って前記回路チップを囲み、前記回路チップの天面と対応する位置に開口が設けられたシールド用枠体と、
    前記第1のプリント配線板に積層され、前記回路チップを収容する開口、この開口の周辺に設けられた第2のシールド用パターン部分及び前記第1のコネクタと嵌り合う第2のコネクタを有する第2のプリント配線板と、
    前記シールド用パターン部分に取り付けられ、前記回路チップを覆うシールド部材と
    を備えることを特徴とするシールド構造。
  11. 第1のプリント配線板と、
    この第1のプリント配線板に、底面が取り付けられた第1の回路チップと、
    この第1の回路チップが取り付けられた前記第1のプリント配線板の面と同一面上に、底面が取り付けられた、前記第1の回路チップよりも背の高い第2の回路チップと、
    前記第1プリント配線板に取り付けられ、前記第1及び第2の回路チップの側面を覆って前記第1及び第2の回路チップを囲み、前記回路チップの天面と対応する位置に開口が設けられたシールド用枠体と、
    前記第1のプリント配線板に積層され、前記第1の回路チップの天面と対向する面に形成された第1のシールド用パターン部分、前記第2の回路チップを収容する開口及びこの開口の周辺に設けられた第2のシールド用パターン部分を有する第2のプリント配線板と、
    前記第2のシールド用パターン部分に取り付けられ、前記第2の回路チップを覆うシールド部材と
    を備えることを特徴とするシールド構造。
  12. シールド部材は、
    第2の回路チップの側面を覆って前記第2の回路チップを囲み、前記第2の回路チップの天面と対応する位置に開口が設けられたシールド用枠体と、
    前記第2の回路チップの天面と対向する面にシールド用パターンが形成され、前記第1のプリント配線板に積層された第3のプリント配線板と
    を備えることを特徴とする請求項11記載のシールド構造。
JP2005253647A 2005-09-01 2005-09-01 シールド構造 Expired - Fee Related JP4527035B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005253647A JP4527035B2 (ja) 2005-09-01 2005-09-01 シールド構造
PCT/JP2006/300144 WO2007029355A1 (ja) 2005-09-01 2006-01-10 シールド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005253647A JP4527035B2 (ja) 2005-09-01 2005-09-01 シールド構造

Publications (2)

Publication Number Publication Date
JP2007067279A true JP2007067279A (ja) 2007-03-15
JP4527035B2 JP4527035B2 (ja) 2010-08-18

Family

ID=37835490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005253647A Expired - Fee Related JP4527035B2 (ja) 2005-09-01 2005-09-01 シールド構造

Country Status (2)

Country Link
JP (1) JP4527035B2 (ja)
WO (1) WO2007029355A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100891A (ja) * 2009-11-06 2011-05-19 Nec Corp シールド部材及び該シールド部材を備える電子機器
JP2012004783A (ja) * 2010-06-16 2012-01-05 Denso Wave Inc 携帯端末
JP2012227213A (ja) * 2011-04-15 2012-11-15 Nec Access Technica Ltd 電磁波シールド構造
DE102016213049A1 (de) 2016-07-18 2018-01-18 Zf Friedrichshafen Ag Anordnung und Verringerung des Schwingungsverhaltens von elektronischen Bauteilen
EP3307036A4 (en) * 2015-06-04 2018-09-12 Huawei Technologies Co. Ltd. Mobile terminal and heat dissipation shielding structure
CN109874228A (zh) * 2019-03-28 2019-06-11 联想(北京)有限公司 电子设备
DE102019133958A1 (de) * 2019-12-11 2021-06-17 Valeo Siemens Eautomotive Germany Gmbh Wechselrichtereinrichtung, Antriebseinrichtung für ein elektrisch antreibbares Fahrzeug und Fahrzeug
CN113692117A (zh) * 2021-08-10 2021-11-23 维沃移动通信有限公司 线路板组件及其电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
JP2002289991A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 低emi回路基板
JP2003283176A (ja) * 2002-03-25 2003-10-03 Matsushita Electric Ind Co Ltd 携帯端末装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111796U (ja) * 1990-12-13 1992-09-29 ソニー株式会社 電子機器の電磁遮蔽装置
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
JPH11354977A (ja) * 1998-06-03 1999-12-24 Matsushita Electric Ind Co Ltd 板金回路インサート成形品及びその製造方法
JP2001267710A (ja) * 2000-03-15 2001-09-28 Sony Corp 電子回路装置および多層プリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
JP2002289991A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 低emi回路基板
JP2003283176A (ja) * 2002-03-25 2003-10-03 Matsushita Electric Ind Co Ltd 携帯端末装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100891A (ja) * 2009-11-06 2011-05-19 Nec Corp シールド部材及び該シールド部材を備える電子機器
JP2012004783A (ja) * 2010-06-16 2012-01-05 Denso Wave Inc 携帯端末
JP2012227213A (ja) * 2011-04-15 2012-11-15 Nec Access Technica Ltd 電磁波シールド構造
US11051393B2 (en) 2015-06-04 2021-06-29 Huawei Technologies Co., Ltd. Mobile terminal and heat dissipation and shielding structure
EP3307036A4 (en) * 2015-06-04 2018-09-12 Huawei Technologies Co. Ltd. Mobile terminal and heat dissipation shielding structure
CN111148403B (zh) * 2015-06-04 2021-10-15 华为技术有限公司 移动终端及散热屏蔽结构
RU2701165C2 (ru) * 2015-06-04 2019-09-25 Хуавэй Текнолоджиз Ко., Лтд. Мобильный терминал и теплоотводящая и экранирующая конструкция
US10602603B2 (en) 2015-06-04 2020-03-24 Huawei Technologies Co., Ltd. Mobile terminal and heat dissipation and shielding structure
CN111148403A (zh) * 2015-06-04 2020-05-12 华为技术有限公司 移动终端及散热屏蔽结构
DE102016213049A1 (de) 2016-07-18 2018-01-18 Zf Friedrichshafen Ag Anordnung und Verringerung des Schwingungsverhaltens von elektronischen Bauteilen
CN109874228A (zh) * 2019-03-28 2019-06-11 联想(北京)有限公司 电子设备
DE102019133958A1 (de) * 2019-12-11 2021-06-17 Valeo Siemens Eautomotive Germany Gmbh Wechselrichtereinrichtung, Antriebseinrichtung für ein elektrisch antreibbares Fahrzeug und Fahrzeug
CN113692117A (zh) * 2021-08-10 2021-11-23 维沃移动通信有限公司 线路板组件及其电子设备

Also Published As

Publication number Publication date
JP4527035B2 (ja) 2010-08-18
WO2007029355A1 (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4527035B2 (ja) シールド構造
JP3894091B2 (ja) Icチップ内蔵多層基板及びその製造方法
US7554189B1 (en) Wireless communication module
EP2533617B1 (en) Printed circuit board with chip package component
US10034373B2 (en) Circuit board secured to battery cell using a circuit board through hole and methods for welding the circuit board
US11510348B2 (en) Shield case
US6833512B2 (en) Substrate board structure
JP4930566B2 (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
JP5029628B2 (ja) 通信装置、高周波回路装置、無線通信端末、並びにシールドケース装着方法
JP5300994B2 (ja) 電子機器
JP5344033B2 (ja) 電子装置
JP2013157565A (ja) 電子機器
EP1694061A2 (en) Television receiving tuner with reduced size and thickness
JP2007324469A (ja) 基板実装方法及び電子機器の製造方法
JP4211874B2 (ja) 撮像装置、撮像装置の組立方法及び携帯端末
JP5300995B2 (ja) 電子機器
CN113035816B (zh) 封装结构和方法、半导体器件和电子设备
JP2001223604A (ja) 無線通信モジュール
JP2007028069A (ja) カメラモジュール、カメラモジュールの設計方法及びその製造方法
JP2010010212A (ja) プリント回路板、電子機器および半導体パッケージ
JP2004172604A (ja) 半導体集積回路装置
JP5098731B2 (ja) プリント回路基板及びその製造方法
JP2008124273A (ja) シールド構造基板とその製造方法
JP2010141021A (ja) 高周波ユニット
JP2006020243A (ja) 表面実装用電子部品及びメイン基板ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071015

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees