JP2007059890A - Semiconductor device and method of producing the same - Google Patents
Semiconductor device and method of producing the same Download PDFInfo
- Publication number
- JP2007059890A JP2007059890A JP2006200298A JP2006200298A JP2007059890A JP 2007059890 A JP2007059890 A JP 2007059890A JP 2006200298 A JP2006200298 A JP 2006200298A JP 2006200298 A JP2006200298 A JP 2006200298A JP 2007059890 A JP2007059890 A JP 2007059890A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- opening
- insulating film
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、半導体装置およびその作製方法に関し、特に基板の一方の面上に設けられた半導体素子が当該基板を介して基板の他方の面において電気的に接続可能な半導体装置およびその好適な作製方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device, and more particularly, a semiconductor device in which a semiconductor element provided on one surface of a substrate can be electrically connected to the other surface of the substrate through the substrate, and a preferable manufacturing method thereof. Regarding the method.
近年、ガラス等の剛性を有する基板に半導体素子を形成することによって、LCD、有機ELなどのディスプレイおよびフォトセンサー、太陽電池などの光電変換素子等の用途としての半導体装置の開発が盛んに行われている。また、Siウエハを用いて半導体素子を形成することによって、携帯電話等の用途としての半導体装置の開発が行われている。この他にも非接触でデータを送受信する半導体装置(RFID(Radio Frequency Identification)タグ、IDタグ、ICタグ、ICチップ、RF(Radio Frequency)タグ、無線タグ、電子タグ、無線チップともよばれる)の開発が盛んに進められている。このような半導体装置の作製にガラス等の剛性を有する基板またはSi等の半導体基板等のいずれを用いるにしろ、半導体装置の薄膜化や小型化等が求められている。 In recent years, by forming semiconductor elements on a rigid substrate such as glass, semiconductor devices have been actively developed for applications such as displays such as LCDs, organic ELs, photo sensors, and photoelectric conversion elements such as solar cells. ing. Also, semiconductor devices have been developed for applications such as cellular phones by forming semiconductor elements using Si wafers. In addition, a semiconductor device (also referred to as an RFID (Radio Frequency Identification) tag, an ID tag, an IC tag, an IC chip, an RF (Radio Frequency) tag, a wireless tag, an electronic tag, or a wireless chip) that transmits and receives data without contact. Development is actively underway. Regardless of whether a rigid substrate such as glass or a semiconductor substrate such as Si is used for manufacturing such a semiconductor device, it is required to reduce the thickness or size of the semiconductor device.
半導体装置を薄膜化する方法としては、例えば、基板を研削、研磨する方法または化学反応を利用して基板をエッチングする方法等(例えば、特許文献1参照)が行われている。
しかしながら、一般的に、上述した方法を用いて基板の薄膜化を行った場合には、基板の一方の面に半導体素子が設けられており、基板を通して、基板の一方の面に設けられた半導体素子と基板の他方の面との間を導通させる方法は確立されていなかった。そのため、薄膜化した半導体素子を積層させることは可能であっても、積層させた半導体素子を電気的に接続する場合には配線の引き回し等が必要となり、それ以上に付加価値を高めることが難しい状況にあった。 However, in general, when the substrate is thinned using the above-described method, a semiconductor element is provided on one surface of the substrate, and the semiconductor provided on one surface of the substrate through the substrate. A method for conducting between the element and the other surface of the substrate has not been established. For this reason, even if it is possible to stack thinned semiconductor elements, it is difficult to increase added value beyond that when wiring the stacked semiconductor elements electrically. Was in the situation.
本発明は上記問題を鑑み、基板上に設けられた半導体素子を複数積層させた場合であっても、積層した半導体素子が基板を通して電気的に接続可能となる半導体装置およびその作製方法を提供することを目的とする。 In view of the above problems, the present invention provides a semiconductor device and a manufacturing method thereof in which the stacked semiconductor elements can be electrically connected through the substrate even when a plurality of semiconductor elements provided on the substrate are stacked. For the purpose.
本発明の半導体装置の作製方法は、基板の一方の面に選択的に凹部または基板の一方の面から他方の面に貫通する開口部を形成し、基板の一方の面および凹部または開口部を覆うようにトランジスタを有する素子群を形成し、基板を他方の面から薄膜化することによって、凹部または開口部に形成された素子群を露出させることを特徴としている。基板を薄膜化する手段としては、基板の他方の面から研削処理、研磨処理、化学処理によるエッチング等を行うことによって基板を部分的に除去することによって行うことができる。なお、これらの薄膜化する手段は、組み合わせて行うこともできる。例えば、基板の他方の面から研削処理を行った後に、続けて基板の他方の面から研磨処理を行うことができる。 In the method for manufacturing a semiconductor device of the present invention, a recess or an opening penetrating from one surface of the substrate to the other surface is selectively formed on one surface of the substrate, and the one surface of the substrate and the recess or opening are formed. An element group having a transistor is formed so as to cover the substrate, and the element group formed in the recess or the opening is exposed by thinning the substrate from the other surface. As a means for thinning the substrate, it can be performed by partially removing the substrate by performing grinding treatment, polishing treatment, etching by chemical treatment, or the like from the other surface of the substrate. Note that these thinning means can be combined. For example, after the grinding process is performed from the other surface of the substrate, the polishing process can be performed from the other surface of the substrate.
また、本発明の半導体装置の他の作製方法として、一方の面に選択的に凹部が設けられた基板上に、一方の面および凹部を覆うように下地膜として機能する絶縁膜を形成し、絶縁膜上に半導体膜を形成し、半導体膜の上方にゲート絶縁膜を介してゲート電極を形成し、半導体膜にソースまたはドレイン領域として機能する不純物領域を形成し、半導体膜およびゲート電極を覆うように第1の層間絶縁膜を形成し、第1の層間絶縁膜を選択的にエッチングすることによって、半導体膜の不純物領域に達する第1の開口部を形成し、凹部の上方に設けられた第1の層間絶縁膜を除去することによって、第2の開口部を形成し、第1の開口部および第2の開口部に選択的に導電膜を形成し、第1の層間絶縁膜および導電膜を覆うように第2の層間絶縁膜を形成し、基板を他方の面から薄膜化することによって、第2の開口部に設けられた導電膜を露出させることを特徴としている。他にも、上記構成において、基板の一方の面に凹部が設けられた基板でなく一方の面から他方の面に貫通する開口部を有する基板を用いてもよい。 Further, as another method for manufacturing the semiconductor device of the present invention, an insulating film functioning as a base film is formed on a substrate provided with a recess selectively on one surface so as to cover the one surface and the recess, A semiconductor film is formed over the insulating film, a gate electrode is formed over the semiconductor film via the gate insulating film, an impurity region functioning as a source or drain region is formed in the semiconductor film, and the semiconductor film and the gate electrode are covered The first interlayer insulating film is formed as described above, and the first interlayer insulating film is selectively etched to form a first opening reaching the impurity region of the semiconductor film, and is provided above the recess. By removing the first interlayer insulating film, a second opening is formed, a conductive film is selectively formed in the first opening and the second opening, and the first interlayer insulating film and the conductive are formed. A second delamination to cover the membrane Film is formed by thinning the substrate from the other surface, it is characterized by exposing the conductive film provided on the second opening. In addition, in the above structure, a substrate having an opening penetrating from one surface to the other surface may be used instead of the substrate having a recess provided on one surface of the substrate.
また、本発明の半導体装置の他の作製方法として、上記構成において、第1の開口部より第2の開口部を大きく形成することを特徴としている。なお、開口部が大きいとは、開口部の深さや、深さ方向に対して垂直な方向における開口部の幅(面積)が大きいことをいう。また、上記構成において、第1の開口部に形成する導電膜と第2の開口部に形成する導電膜を異なる方法、材料で形成しても良い。例えば、第1の開口部にCVD法やスパッタ法等を用いて選択的に導電膜を形成した後に、第2の開口部にスクリーン印刷法、液滴吐出法またはディスペンサ法等を用いて選択的に導電膜を形成してもよい。 Another method for manufacturing a semiconductor device of the present invention is characterized in that, in the above structure, the second opening is formed larger than the first opening. Note that the large opening means that the depth of the opening or the width (area) of the opening in a direction perpendicular to the depth direction is large. In the above structure, the conductive film formed in the first opening and the conductive film formed in the second opening may be formed using different methods and materials. For example, after a conductive film is selectively formed in the first opening using a CVD method, a sputtering method, or the like, the second opening is selectively formed using a screen printing method, a droplet discharge method, a dispenser method, or the like. A conductive film may be formed on the substrate.
また、本発明の半導体装置の他の作製方法として、一方の面から他方の面に貫通する第1の開口部が設けられた基板上に、一方の面および第1の開口部を覆うように下地膜として機能する絶縁膜を形成し、絶縁膜上に半導体膜を形成し、半導体膜の上方にゲート絶縁膜を介してゲート電極を形成し、半導体膜にソースまたはドレイン領域として機能する不純物領域を形成し、半導体膜およびゲート電極を覆うように第1の層間絶縁膜を形成し、第1の層間絶縁膜を選択的にエッチングすることによって、半導体膜の不純物領域に達する第2の開口部を形成し、第1の開口部の上方に設けられた第1の層間絶縁膜を除去することによって、第3の開口部を形成し、第2の開口部および第3の開口部に選択的に導電膜を形成し、第1の層間絶縁膜および導電膜を覆うように第2の層間絶縁膜を形成し、基板を他方の面から薄膜化することによって、第3の開口部に設けられた導電膜を露出させることを特徴としている。 As another method for manufacturing the semiconductor device of the present invention, the first surface and the first opening are covered on the substrate provided with the first opening penetrating from one surface to the other surface. An insulating film that functions as a base film is formed, a semiconductor film is formed over the insulating film, a gate electrode is formed over the semiconductor film with a gate insulating film interposed therebetween, and an impurity region that functions as a source or drain region in the semiconductor film Forming a first interlayer insulating film so as to cover the semiconductor film and the gate electrode, and selectively etching the first interlayer insulating film, thereby forming a second opening reaching the impurity region of the semiconductor film And removing the first interlayer insulating film provided above the first opening, thereby forming a third opening, which is selective to the second opening and the third opening. A conductive film is formed on the first interlayer insulating film And a conductive film so as to cover a second interlayer insulating film by thinning the substrate from the other surface, is characterized by exposing the third conductive film provided on the opening portion.
また、本発明の半導体装置の他の作製方法として、一方の面から他方の面に貫通する第1の開口部が設けられた基板上に、一方の面および第1の開口部を覆うように下地膜として機能する絶縁膜を形成し、絶縁膜上に半導体膜を形成し、半導体膜の上方にゲート絶縁膜を介してゲート電極を形成し、半導体膜にソースまたはドレイン領域として機能する不純物領域を形成し、半導体膜およびゲート電極を覆うように第1の層間絶縁膜を形成し、第1の層間絶縁膜を選択的にエッチングすることによって、半導体膜の不純物領域に達する第2の開口部を形成し、第2の開口部に選択的に第1の導電膜を形成し、第1の開口部の上方に設けられた第1の層間絶縁膜を除去することによって、第3の開口部を形成し、第3の開口部に選択的に第2の導電膜を形成し、第1の層間絶縁膜、第1の導電膜および第2の導電膜を覆うように第2の層間絶縁膜を形成し、基板を他方の面から薄膜化することによって、第3の開口部に設けられた第2の導電膜を露出させることを特徴としている。 As another method for manufacturing the semiconductor device of the present invention, the first surface and the first opening are covered on the substrate provided with the first opening penetrating from one surface to the other surface. An insulating film that functions as a base film is formed, a semiconductor film is formed over the insulating film, a gate electrode is formed over the semiconductor film with a gate insulating film interposed therebetween, and an impurity region that functions as a source or drain region in the semiconductor film Forming a first interlayer insulating film so as to cover the semiconductor film and the gate electrode, and selectively etching the first interlayer insulating film, thereby forming a second opening reaching the impurity region of the semiconductor film Forming a first conductive film selectively in the second opening, and removing the first interlayer insulating film provided above the first opening, thereby forming the third opening Forming a second opening selectively in the third opening Forming an electric film, forming a second interlayer insulating film so as to cover the first interlayer insulating film, the first conductive film, and the second conductive film, and reducing the thickness of the substrate from the other surface; The second conductive film provided in the third opening is exposed.
本発明の半導体装置は、一方の面から他方の面に貫通して設けられた開口部を有する基板と、基板の一方の面上および開口部に設けられた素子群とを有し、基板の他方の面において、開口部に設けられた素子群の少なくとも一部が露出し、基板が1μm以上100μm以下であることを特徴としている。 A semiconductor device of the present invention includes a substrate having an opening provided so as to penetrate from one surface to the other surface, and an element group provided on one surface of the substrate and in the opening. On the other surface, at least a part of the element group provided in the opening is exposed, and the substrate is 1 μm or more and 100 μm or less.
また、本発明の半導体装置の他の構成は、一方の面から他方の面に貫通して設けられた開口部を有する基板と、基板の一方の面上に設けられたトランジスタと、開口部に設けられた導電膜とを有し、トランジスタと導電膜は電気的に接続され、基板の他方の面において、開口部に設けられた導電膜の少なくとも一部が露出し、基板の厚さが1μm以上100μm以下であることを特徴としている。 Another structure of the semiconductor device of the present invention includes a substrate having an opening provided so as to penetrate from one surface to the other surface, a transistor provided on one surface of the substrate, and an opening. The conductive film is electrically connected, and at least a part of the conductive film provided in the opening is exposed on the other surface of the substrate, and the thickness of the substrate is 1 μm. It is characterized by being 100 μm or less.
本発明により、半導体素子が設けられた基板の反対側の面において、当該基板を介して半導体素子と電気的に接続することができるため、半導体素子のレイアウトの自由度が向上する。また、半導体素子を多層に接続させて積層することにより、半導体装置の小型化、高性能化を達成することが可能となる。 According to the present invention, since the semiconductor element can be electrically connected to the surface on the opposite side of the substrate on which the semiconductor element is provided, the degree of freedom of layout of the semiconductor element is improved. Further, by stacking semiconductor elements connected in multiple layers, it is possible to achieve downsizing and high performance of the semiconductor device.
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用い説明を省略する場合がある。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are commonly used in different drawings, and description thereof may be omitted.
本発明の半導体装置の一例として、基板の一方(第1)の面(以下、「表面」とも記す)上に設けられた半導体素子を有し、当該半導体素子が基板を介して基板の他方(第2)の面(以下、「裏面」と記す)において電気的に接続可能な構造が挙げられる。具体的には、表面から裏面に貫通して設けられた開口部を有する基板の表面上にトランジスタ等の半導体素子を設け、当該開口部を介して半導体素子と基板の裏面側とで電気的に接続が可能となっている。 As an example of the semiconductor device of the present invention, the semiconductor device includes a semiconductor element provided on one (first) surface (hereinafter also referred to as “surface”) of the substrate, and the semiconductor element passes through the substrate to the other ( A structure that can be electrically connected to the second surface (hereinafter referred to as “back surface”) can be given. Specifically, a semiconductor element such as a transistor is provided on the front surface of a substrate having an opening penetrating from the front surface to the back surface, and the semiconductor element and the back surface side of the substrate are electrically connected through the opening. Connection is possible.
以下に、本発明の半導体装置の作製方法の一例に関して図面(図1、図2)を参照して説明する。なお、図2は、図1の斜視図に相当する。 Hereinafter, an example of a method for manufacturing a semiconductor device of the present invention will be described with reference to the drawings (FIGS. 1 and 2). FIG. 2 corresponds to the perspective view of FIG.
まず、基板101を用意し、表面をフッ酸(HF)、アルカリまたは純水を用いて洗浄する(図1(A))。
First, the
基板101としては、ガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いる事ができる。また、Si等の半導体基板を用いてもよい。他にもポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)に代表されるプラスチックやアクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。また、このような基板であれば、その面積や形状、大きな制限が無いため、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることが可能となる。このような利点は円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、基板の表面を、あらかじめ研磨処理を施して平坦化しておいても良い。
As the
次に、基板101の一方の面に凹部102を形成する。凹部102は、基板101にエッチングやレーザ光の照射等を行うことによって、選択的に形成することができる(図1(B)、図2(A))。なお、基板101の表面に凹部ではなく、基板101の一方の面(表面)から他方の面(裏面)に貫通する開口部を形成してもよい。
Next, a
凹部102の形状(開口部を形成する場合は開口部の形状)はどのように設けてもよく、例えば、線状、円状または矩形状等に形成することができる。例えば、凹部102の寸法(開口部を形成する場合は開口部の寸法)として、深さを1μm以上〜100μm以下、好ましくは2μm以上〜50μm以下とし、幅を10μm以上〜10mm以下、好ましくは100μm以上〜1mm以下に形成すると好ましい。なお、基板に形成する凹部または開口部において、深さ方向にテーパー状となるように形成してもよい。 The shape of the recess 102 (in the case of forming the opening, the shape of the opening) may be provided in any manner, and may be formed in, for example, a linear shape, a circular shape, or a rectangular shape. For example, the dimension of the recess 102 (when forming an opening, the dimension of the opening) is a depth of 1 μm to 100 μm, preferably 2 μm to 50 μm, and a width of 10 μm to 10 mm, preferably 100 μm. It is preferable to form it in the range of 1 to 1 mm. Note that a recess or an opening formed in the substrate may be tapered in the depth direction.
次に、基板101の表面上に素子群103を形成する(図1(C)、図2(B))。なお、素子群103は、基板101に形成された凹部102にも少なくとも一部が充填されるように設ける。
Next, the
素子群103としては、例えば、トランジスタやダイオード等の半導体素子から構成されている。トランジスタとしては、ガラス等の剛性を有する基板上に形成された半導体膜をチャネルとして利用する薄膜トランジスタ(TFT)、Si等の半導体基板上に当該基板をチャネルとして利用する電界効果型トランジスタ(FET)または有機材料をチャネルとして利用する有機TFT等で設けることができる。また、ダイオードとしては、可変容量ダイオード、ショットキーダイオードまたはトンネルダイオード等の各種ダイオードを適用することができる。本発明では、これらのトランジスタやダイオード等を用いることよって、CPU、メモリ、マイクロプロセッサまたは温度センサー、湿度センサーまたはバイオセンサー等の各種センサー等のありとあらゆる集積回路を設けることができる。また、素子群103は、トランジスタ等の半導体素子に加えてアンテナを有する形態もとりうる。素子群103にアンテナを設けた半導体装置は、アンテナで発生した交流の電圧を用いて動作を行い、またアンテナに印加する交流の電圧を変調することによって、非接触で外部機器(リーダ/ライタ)とデータの送受信を行うことが可能となる。なお、アンテナは、トランジスタを有する集積回路とともに形成してもよいし、集積回路とは別個に形成した後に電気的に接続するように設けてもよい。
The
素子群103として、トランジスタを設ける場合、好適には、基板101の表面上(凹部102を除いた部分)にトランジスタを形成し、凹部102に当該トランジスタと電気的に接続した導電膜を形成する。
In the case where a transistor is provided as the
次に、基板101を薄膜手段104により薄膜化する(図1(D)、図2(C))。ここでは、基板101の薄膜化は、基板101の裏面から薄膜手段104により当該基板101の薄膜化を行い、凹部102に設けられた素子群103が露出するまで行う。
Next, the
薄膜手段104としては、研削処理、研磨処理または化学処理によるエッチング等を用いることができる。研削処理は、砥石の粒子を用いて被処理物の表面(ここでは、基板101の他方の面)を削り取り平滑にする。研磨処理は、研磨布紙や研磨砥粒等の研磨材を用いて被処理物の表面を塑性的平滑作用または摩擦的みがき作用によって平滑にする。また、化学処理は、薬剤を用いて被処理物に化学エッチングを行う。なお、研磨処理としては、CMP(Chemical Mechanical Polishing)を用いてもよい。 As the thin film means 104, grinding, polishing, chemical etching, or the like can be used. In the grinding process, the surface of the object to be processed (here, the other surface of the substrate 101) is scraped and smoothed using particles of a grindstone. In the polishing process, the surface of the object to be processed is smoothed by a plastic smoothing action or a frictional polishing action using an abrasive such as abrasive cloth or abrasive grains. In chemical treatment, chemical etching is performed on an object to be processed using a chemical. Note that as the polishing treatment, CMP (Chemical Mechanical Polishing) may be used.
例えば、基板101の他方の面に研削処理を行い、その後さらに基板101の他方の面に研磨処理を行うことによって基板101の薄膜化を行うことができる。また、研削処理、研磨処理の一方または両方を行った後に、化学処理を用いてさらにエッチングを行うことによって基板の薄膜化または除去を行ってもよい。基板101としてガラス基板を用いる場合には、化学処理として弗化水素酸を含む薬液を用いた化学エッチングを行うことができる。なお、基板101の薄膜化を行う場合には、得られる半導体装置が可撓性を有するように、薄膜化により残存する基板の厚さを100μm以下、好ましくは50μm以下、より好ましくは30μm以下にするとよい。また、薄膜化により残存する基板は、半導体装置の耐性を保ち且つ外部からの不純物元素や水分等が半導体素子に侵入することを防ぐ保護膜として機能するため、基板の厚さを1μm以上、好ましくは2μm以上、より好ましくは4μm以上にするとよい。
For example, the
また、研削処理、研磨処理または化学処理を用いたエッチングを行って基板101の薄膜化を行う場合、基板101と開口部に設けられた素子群103とにエッチングの選択比がある場合には、素子群103をストッパーとして用いることができる。例えば、基板101に形成された凹部102に素子群103の一部である導電膜を設ける場合、当該導電膜の材料を基板101に比べて物理的強度、化学的強度が高い物質で設けることにより、基板101の薄膜化において当該導電膜をストッパーとして利用することができる。
In addition, when the
以上の工程を経て、本発明の半導体装置を作製することができる(図1(E)、図2(D))。なお、図1(E)で示す半導体装置は、基板101の薄膜化により得られた基板106と、当該基板106の一方の面上に形成された素子群103が設けられている。また、基板106には当該基板106を貫通して開口部105が設けられており、当該開口部105に素子群103の一部が充填されているため、素子群103の一部は、基板106の他方の面(裏面)において露出した状態となっている。そのため、本発明で示す半導体装置は、基板106の裏面側において基板を介して素子群103と電気的に接続することが可能となる。
Through the above steps, the semiconductor device of the present invention can be manufactured (FIGS. 1E and 2D). Note that the semiconductor device illustrated in FIG. 1E includes a
(実施の形態1)
本実施の形態では、本発明の半導体装置の作製方法の一例に関して図面を参照してより具体的に説明する。
(Embodiment 1)
In this embodiment mode, an example of a method for manufacturing a semiconductor device of the present invention will be described more specifically with reference to drawings.
まず、基板201の一方の表面からエッチングやレーザ光の照射等により、選択的に凹部202を形成する(図3(A))。なお、基板201の表面に凹部ではなく、基板201の一方の面(表面)から他方の面(裏面)に貫通する開口部を形成してもよい。また、凹部202の形状(開口部を形成する場合は開口部の形状)はどのように設けてもよく、例えば、線状、円状または矩形状等に形成することができる。凹部202の寸法(開口部を形成する場合は開口部の寸法)として、深さを1μm以上100μm以下、好ましくは2μ以上50μm以下とし、幅を10μm以上10mm以下、好ましくは100μm以上1mm以下に形成すると好ましい。なお、基板に形成する凹部または開口部において、深さ方向にテーパー状となるように形成してもよい。
First, the
次に、基板201上に下地膜として機能する絶縁膜203を形成し、当該絶縁膜203上に半導体膜204を形成する(図3(B))。なお、絶縁膜203および半導体膜204は、凹部202にも形成される。
Next, the insulating
絶縁膜203としては、CVD法やスパッタ法等を用いて、酸化珪素(SiOx)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy)(x>y)膜、窒化酸化珪素(SiNxOy)(x>y)膜等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、絶縁膜203を2層構造で設ける場合、1層目の絶縁膜として窒化酸化珪素膜で設け、2層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜203を3層構造で設ける場合、1層目の絶縁膜として酸化窒化珪素膜を設け、2層目の絶縁膜として窒化酸化珪素膜を設け、3層目の絶縁膜として酸化窒化珪素膜を設けるとよい。このように、下地膜として機能する絶縁膜203を形成することによって、基板201からNaなどのアルカリ金属やアルカリ土類金属が、半導体膜204中に拡散し、半導体素子の特性に悪影響を及ぼすのを抑制することができる。
As the insulating
半導体膜204としては、非晶質(アモルファス)半導体またはセミアモルファス半導体(SAS)で形成することができる。また多結晶半導体膜を用いていても良い。SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)を終端するために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪素を含む気体をグロー放電分解(プラズマCVD)して形成する。珪素を含む気体としては、SiH4、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可能である。またGeF4を混合させても良い。この珪素を含む気体をH2、または、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈してもよい。希釈率は2〜1000倍の範囲。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。基板加熱温度は300℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020atoms/cm3以下とすることが望ましく、特に、酸素濃度は5×1019atoms/cm3以下、好ましくは1×1019atoms/cm3以下とする。ここでは、スパッタ法、CVD法等を用いてシリコン(Si)を主成分とする材料(例えばSixGe1−x等)で非晶質半導体膜を形成し、当該非晶質半導体膜をレーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの結晶化法により結晶化させる。また、他にも、DCバイアスを印加して熱プラズマを発生することにより、当該熱プラズマを半導体膜に作用させることによって半導体膜の結晶化を行うことも可能である。
The
次に、半導体膜204を選択的にエッチングすることによって、島状の半導体膜206a〜206cを形成し、当該島状の半導体膜206a〜206cを覆うようにゲート絶縁膜207を形成する(図3(C))。
Next, the
ゲート絶縁膜207としては、CVD法やスパッタ法等により、酸化珪素(SiOx)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy)(x>y)膜、窒化酸化珪素(SiNxOy)(x>y)膜等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。また、他にも島状の半導体膜206a〜206dに酸素雰囲気下(例えば、酸素(O2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または酸素と水素(H2)と希ガス雰囲気下)または窒素雰囲気下(例えば、窒素(N2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または窒素と水素と希ガス雰囲気下またはNH3と希ガス雰囲気下)で高密度プラズマ処理で島状の半導体膜206a〜206cの表面を酸化処理または窒化処理することによって、ゲート絶縁膜を形成することもできる。高密度プラズマ処理により島状の半導体膜206a〜206cに酸化処理または窒化処理を行うことによって形成される酸化処理層または窒化処理層から形成されるゲート絶縁膜は、CVD法やスパッタ法等により形成された絶縁膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を有している。
As the
次に、ゲート絶縁膜207上にゲート電極208a〜208cを選択的に形成した後、当該ゲート電極208a〜208cを覆うように絶縁膜210、絶縁膜211を形成することによって、薄膜トランジスタ205a〜205cを設ける(図3(D))。なお、ここでは、薄膜トランジスタ205a〜205cは、それぞれ半導体膜206a〜206cの一部をチャネル領域として利用し、ゲート電極208a〜208cの側面に接するようにそれぞれサイドウォール209a〜209c(以下、「絶縁膜209a〜209c」とも記す)が設けられている。また、nチャネル型の薄膜トランジスタ205a、205cでは、絶縁膜209a、209cの下方に位置する半導体膜206a、206cにLDD領域が設けられている。具体的には、ソースまたはドレイン領域とチャネル領域との間にLDD領域が形成されている。
Next, after selectively forming the
ゲート電極208a〜208cとしては、CVD法やスパッタ法等により、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料の単層構造または積層構造で設けることができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、窒化タンタルとタングステンとの積層構造で設けることができる。
As the
絶縁膜209a〜209cとしては、CVD法やスパッタ法等により、酸化珪素(SiOx)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy)(x>y)膜、窒化酸化珪素(SiNxOy)(x>y)膜等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。
As the insulating
絶縁膜210としては、CVD法やスパッタ法等により、酸化珪素(SiOx)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy)(x>y)膜、窒化酸化珪素(SiNxOy)(x>y)膜等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。
As the insulating
絶縁膜211としては、CVD法やスパッタ法等により、酸化珪素(SiOx)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy)(x>y)膜、窒化酸化珪素(SiNxOy)(x>y)膜等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、図3における半導体装置において、絶縁膜210を設けずにゲート電極208a〜208cを覆うように絶縁膜211を直接設けることも可能である。
As the insulating
次に、絶縁膜211、絶縁膜210等を選択的に除去することにより、薄膜トランジスタ205a〜205cのソースまたはドレイン領域となる半導体膜206a〜206cの一部に達する開口部212a〜212fを形成する(図3(E))。
Next, by selectively removing the insulating
次に、凹部202の上方に形成された絶縁膜211等を選択的に除去することにより、基板201の表面に凹部が形成されるように開口部213を形成する(図4(A))。なお、開口部213は基板201の表面に少なくとも凹部が形成されるように形成すればよく、絶縁膜211の一部を選択的に除去してもよいし、絶縁膜211、絶縁膜210および絶縁膜203を選択的に除去してもよい。また、ここでは、開口部212a〜212fを形成した後に開口部213を形成する例を示したが、開口部212a〜212fと同時に開口部213を形成してもよいし、開口部213を形成した後に開口部212a〜212fを形成することもできる。また、開口部212a〜212fを形成し、当該開口部212a〜212fに選択的に導電膜を形成した後に開口部213を形成することもできる。開口部212a〜212fまたは開口部213の形成方法としては、フォトリソグラフ工程を用いたエッチングにより形成してもよいし、レーザ光を照射して形成してもよい。
Next, by selectively removing the insulating
次に、開口部212a〜212f、開口部213中に選択的に導電膜214を形成し、当該導電膜214を覆うように保護膜として機能する絶縁膜215を形成する(図4(B))。
Next, the
導電膜214としては、CVD法、スパッタ法、スクリーン印刷法、液滴吐出法またはディスペンサ法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)から選ばれた一種の元素または当該元素を複数含む合金からなる単層構造または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、例えばCとTiを含有したAl合金、Niを含有したAl合金、CとNiを含有したAl合金、CとMnを含有したAl合金等を用いることができる。また、積層構造で設ける場合、例えば、AlをTiで挟んで積層(Ti、Al、Tiの積層)させることによって設けることができる。
As the
また、開口部213が大きい場合や開口部213に設けられた導電膜214の段切れ等の接続不良が懸念される場合には、開口部213に導電膜214を設けた後に、再度開口部213に選択的に導電材料を設けることが好ましい。例えば、CVD法やスパッタ法等を用いて開口部212a〜212fおよび開口部213に選択的に導電膜214を形成した後に、スクリーン印刷法、液滴吐出法またはディスペンサ法等を用いて開口部213に設けられた導電膜214上に導電材料186を設ける。ここでは、図5(A)に示すように、スクリーン印刷法を用いて、メッシュ181上のペースト184をスキージ183により押して移動させながら、乳剤182に設けられた開口部185からペースト184を押し出すことによって、開口部213に導電材料186を形成する。他にも、開口部212a〜212fにCVD法やスパッタ法を用いて導電膜214を設けた後に、開口部213にスクリーン印刷法、液滴吐出法またはディスペンサ法等を用いて選択的に導電材料186を設けてもよい(図5(B))。このように、開口部213にスクリーン印刷法、液滴吐出法またはディスペンサ法等を用いて選択的に導電材料を形成することにより、開口部213の導電膜の段切れ等の防止や開口部213の底部まで導電材料を充填することが可能となる。
In the case where the
絶縁膜215としては、CVD法やスパッタ法等により、酸化珪素(SiOx)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy)(x>y)膜、窒化酸化珪素(SiNxOy)(x>y)膜等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
As the insulating
次に、基板201の他方の面(絶縁膜203が設けられた面と反対側の面)に研削処理、研磨処理または化学処理によるエッチング等を行うことにより基板201の薄膜化を行う(図4(C))。ここでは、研削手段216を用いて基板201の他方の面を研削する例を示している。また、研削処理後にさらに基板201の表面に研磨処理を行うことによって、基板201の他方の面の形状を均一化することができる。また、研削処理、研磨処理を行った後に、化学処理を用いてさらにエッチングを行うことによって基板の薄膜化を行ってもよい。
Next, the other surface of the substrate 201 (the surface opposite to the surface on which the insulating
基板201の薄膜化は、開口部213に設けられた導電膜214、導電材料186の一方または両方が露出するまで行う(図4(D))。そのため、開口部213において、導電膜214の下方に絶縁膜210、絶縁膜203等がある場合には、基板201の薄膜化と同時に、絶縁膜210、絶縁膜203を研削処理、研磨処理または化学処理によるエッチング等により除去する。また、基板201としてガラス基板を用いる場合には、化学処理として弗化水素酸を含む薬液を用いた化学エッチングを行うことができる。なお、基板201の薄膜化を行う場合には、得られる半導体装置が可撓性を有するように、基板の厚さを100μm以下、好ましくは50μm以下、より好ましくは30μm以下にするとよい。また、基板201は、半導体装置の耐性を保ち且つ外部からの不純物元素や水分等が半導体素子に侵入することを防ぐ保護膜として機能するため、基板の厚さを1μm以上、好ましくは2μm以上、より好ましくは4μm以上にするとよい。
The
以上の工程を経て、薄膜トランジスタが形成された基板の面とは反対側の面で、基板を介して当該薄膜トランジスタと電気的に接続可能な半導体装置を得ることができる。 Through the above steps, a semiconductor device that can be electrically connected to the thin film transistor through the substrate on the surface opposite to the surface of the substrate on which the thin film transistor is formed can be obtained.
なお、上記図3、図4では、基板上に薄膜トランジスタを形成した例を示したが、薄膜トランジスタの他にも、Si等の半導体基板上に当該基板をチャネルとして利用する電界効果型トランジスタ(FET)または有機材料をチャネルとして利用する有機TFT等で設けることができる。 3 and 4 show an example in which a thin film transistor is formed on a substrate. In addition to the thin film transistor, a field effect transistor (FET) that uses the substrate as a channel on a semiconductor substrate such as Si. Alternatively, an organic TFT using an organic material as a channel can be provided.
また、本発明の半導体装置に含まれる薄膜トランジスタの構造は上述した構造に限られない。例えば、上記図3(D)では、nチャネル型の薄膜トランジスタ205a、205cの側面にそれぞれ形成された絶縁膜209a、209cの下方に位置する半導体膜206a、206cにLDD領域を設け、pチャネル型の薄膜トランジスタ205bにはLDD領域を設けていないが、両方にLDD領域を設けた構成としてもよいし、両方にLDD領域およびサイドウォールを設けない構造(図6(A))とすることもできる。また、薄膜トランジスタの構造として上述した構造に限られず、チャネル形成領域が1つ形成されるシングルゲート構造でもよいし、2つ形成されるダブルゲート構造または3つ形成されるトリプルゲート構造等のマルチゲート構造を用いることができる。また、ボトムゲート構造としてもよいし、チャネル形成領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有するデュアルゲート型としてもよい。また、ゲート電極を第1の導電膜217a〜217cと当該第1の導電膜217a〜217c上に設けられる第2の導電膜218a〜218cとの積層構造で形成する場合、当該第1の導電膜217a〜217cをテーパー状で形成し、第1の導電膜217a〜217cに重なり第2の導電膜218a〜218cには重ならないようにLDD領域を形成する構造(図6(B))とすることもできる。また、ゲート電極を第1の導電膜217a〜217cと当該第1の導電膜217a〜217c上に設けられる第2の導電膜218a〜218cとの積層構造で形成する場合、第2の導電膜218a〜218cの側面に接し且つ第1の導電膜217a〜217cの上方にサイドウォールを形成する構造(図6(C))とすることも可能である。また、上記構成において、半導体膜のソースまたはドレイン領域として機能する不純物領域をNi、Co、W、Mo等のシリサイドで設けることも可能である。
Further, the structure of the thin film transistor included in the semiconductor device of the present invention is not limited to the structure described above. For example, in FIG. 3D, an LDD region is provided in the
なお、本実施の形態において示した構成は、組み合わせて利用することができる。つまり、図3〜図6で示した材料や作製方法等は自由に組み合わせて行うことができる。 Note that the structures described in this embodiment can be used in combination. That is, the materials, manufacturing methods, and the like illustrated in FIGS. 3 to 6 can be freely combined.
(実施の形態2)
本実施の形態では、上記実施の形態で示した半導体装置の作製方法と異なる作製方法に関して図面を参照して説明する。
(Embodiment 2)
In this embodiment, a manufacturing method which is different from the method for manufacturing the semiconductor device described in the above embodiment is described with reference to drawings.
まず、基板201の一方の表面上に下地膜として機能する絶縁膜203を介して半導体膜204を形成する(図7(A))。
First, the
次に、半導体膜204をチャネル領域として利用する薄膜トランジスタ205a〜205cを形成し、当該薄膜トランジスタ205a〜205cを覆うように絶縁膜210、絶縁膜211を形成する(図7(B))。
Next,
次に、絶縁膜211、絶縁膜210等を選択的に除去することにより、薄膜トランジスタ205a〜205cのソースまたはドレイン領域となる半導体膜206a〜206cの一部に達する開口部212a〜212fを形成する(図7(C))。
Next, by selectively removing the insulating
次に、絶縁膜203、絶縁膜210、絶縁膜211および基板201等を選択的に除去することにより、基板201の表面に凹部が形成されるように開口部213を形成する(図7(D))。なお、開口部213は、開口部212a〜開口部212fの形成前に設けてもよい。
Next, by selectively removing the insulating
その後、上記実施の形態で示した方法を用いて、導電膜214および絶縁膜215を形成した後に基板201を薄膜化することによって、薄膜トランジスタが形成された基板の面とは反対側の面で当該薄膜トランジスタと電気的に接続可能な半導体装置を得ることができる(図7(E))。なお、導電膜214は、図7(D)で形成された基板の凹部の表面に接するように形成する。
After that, the
つまり、図7に示した半導体装置の作製方法では、開口部212a〜212fの形成前または形成後に基板201の表面に凹部が形成されるように開口部を形成する。そのため、上記実施の形態1に示した方法と比較して工程を簡略化できるといった利点を有している。
That is, in the method for manufacturing the semiconductor device illustrated in FIGS. 7A and 7B, the opening is formed so that a recess is formed on the surface of the
また、本実施の形態の他の構成として、基板201を貫通させるように開口部を形成してもよい。この場合の作製方法の一例に関して図8を用いて以下に説明する。
As another structure of this embodiment mode, an opening may be formed so as to penetrate the
まず、図7(C)と同様に基板201上に薄膜トランジスタ205a〜205cおよび開口部212a〜212fを形成し、CVD法またはスパッタ法等を用いて導電膜214を形成する(図8(A))。
First, as in FIG. 7C,
次に、絶縁膜203、絶縁膜210、絶縁膜211および基板201等を選択的に除去することにより、基板201が貫通するように開口部213を形成する(図8(B))。開口部213は、開口部212a〜212fを形成する前に設けてもよいし、開口部212a〜212fに導電膜214を形成する前に設けてもよい。
Next, by selectively removing the insulating
次に、開口部213に導電材料186を形成する(図8(C))。ここでは、スクリーン印刷法を用いて開口部213に導電材料186を選択的に設けた例を示しているが、上述したように導電膜214と同時に設けてもよいし、導電膜214を設けた後に導電材料186を積層させて設けることも可能である。また、開口部213に設ける導電膜は、絶縁膜203より下方に設ければよく、開口部213を全て充填させてもよいし、一部を充填させるように設けてもよい。つまり、開口部213における基板201の表面と接するように導電膜を設ければよい。
Next, a
その後、上記実施の形態で示したように、基板201の他方の面(裏面)から研削処理、研磨処理、化学処理によるエッチング等を行うことによって、基板201を薄膜化し、開口部に設けられた導電膜(ここでは導電材料186)を露出させる。以上の工程を経て、基板の裏面側において基板を介して基板の表面に形成された薄膜トランジスタ等の半導体素子と電気的に接続可能な半導体装置を得ることができる(図8(D))。
After that, as shown in the above embodiment mode, the
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や作製方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した材料や形成方法も上記実施の形態でも組み合わせて利用することができる。 Note that this embodiment mode can be freely combined with the above embodiment modes. In other words, the materials and manufacturing methods described in the above embodiments can be used in combination with this embodiment, and the materials and formation methods described in this embodiment are also used in combination with the above embodiments. be able to.
(実施の形態3)
本発明の半導体装置は、上記実施の形態で示した作製方法を用いることにより、基板の一方の面に半導体素子が設けられ、当該半導体素子と基板の裏面側とで電気的に接続が可能となっている。以下に、本発明の半導体装置の使用形態に関して説明する。
(Embodiment 3)
In the semiconductor device of the present invention, by using the manufacturing method described in the above embodiment mode, a semiconductor element is provided on one surface of a substrate, and the semiconductor element can be electrically connected to the back surface side of the substrate. It has become. Hereinafter, usage forms of the semiconductor device of the present invention will be described.
まず、複数の機能が集積された半導体装置の使用形態に関して図10を参照して説明する。 First, a usage pattern of a semiconductor device in which a plurality of functions are integrated will be described with reference to FIGS.
図10(A)に示す半導体装置は、導電膜302が設けられた基板301上に上記実施の形態で示したいずれかの構造を有する半導体装置303が接着されることにより設けられている。ここでは、複数の半導体装置303a〜303dが導電膜302と電気的に接続するように基板301上に設けられている。基板301と半導体装置303a〜303dとの接着は、接着性を有する樹脂312により行い、半導体装置303a〜303dと導電膜302との電気的な接続は、接着性を有する樹脂312に含まれた導電性粒子311を介して行うことができる。また、他にも、半導体装置303a〜303dと導電膜302との電気的な接続を、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ACP(Anisotropic Conductive Paste)等の異方性導電性接着剤、ACF(Anisotropic Conductive Film)等の導電性フィルムや半田接合等を用いて行うこともできる。
The semiconductor device illustrated in FIG. 10A is provided by bonding the
半導体装置303a〜303dと導電膜302との電気的な接続は、図10(B)に示すように、基板301に設けられた開口部を介して、基板301の裏面(薄膜トランジスタ等の半導体素子が設けられた面の反対側の面)に露出した導電膜214と導電膜302とが導電性粒子311を介して行われている。半導体装置303a〜303dの各々は、中央処理ユニット(CPU、Central Processing Unit)、メモリ、ネットワーク処理回路、ディスク処理回路、画像処理回路、音声処理回路、電源回路、温度センサー、湿度センサー、赤外線センサー等から選択された1つまたは複数として機能する。
As shown in FIG. 10B, the electrical connection between the
また、本実施の形態では、複数の半導体装置303を多層に設けることも可能である。この場合も、半導体装置の基板301の裏面に設けられた導電膜214と薄膜トランジスタ等の半導体素子とを電気的に接続することにより多層に設けることができる(図10(C))。このように、複数の半導体装置を多層に設けることによって、複数の半導体装置を電気的に接続して設ける場合であっても、高集積化、小型化が可能となる。
In this embodiment, a plurality of
また、本発明の半導体装置は、非接触でデータの送受信が可能な半導体装置(RFID(Radio Frequency Identification)タグ、IDタグ、ICタグ、ICチップ、RF(Radio Frequency)タグ、無線タグ、電子タグ、無線チップともよばれる)への適用が可能である。 In addition, the semiconductor device of the present invention is a semiconductor device capable of transmitting and receiving data without contact (RFID (Radio Frequency Identification) tag, ID tag, IC tag, IC chip, RF (Radio Frequency) tag, wireless tag, electronic tag) , Also called a wireless chip).
上記図4で示した作製方法において、基板201を薄膜化する前(図4(B))に、絶縁膜215上にトランジスタ205a〜205cの少なくとも一つと電気的に接続するようにアンテナとして機能する導電膜219を形成する。そして、当該導電膜219を覆うように保護膜として機能する絶縁膜223を形成し、続けて基板201を薄膜化または除去することによって、可撓性を有し非接触でデータの送受信が可能な半導体装置を作製することができる(図11(A))。
In the manufacturing method shown in FIGS. 4A and 4B, before the
導電膜219としては、CVD法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、ニッケル(Ni)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
The
絶縁膜223としては、CVD法やスパッタ法等により、酸化珪素(SiOx)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy)(x>y)膜、窒化酸化珪素(SiNxOy)(x>y)膜等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜の単層または積層構造で形成することができる。また、スピンコート法、スクリーン印刷法、液滴吐出法等により、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
As the insulating
なお、アンテナとして機能する導電膜219は、他にも、半導体素子とは別個に形成した後に電気的に接続するように設けることもできる。例えば、上記図4で示した作製方法において、基板201を薄膜化する前(図4(B))に、基板221に設けられたアンテナとして機能する導電膜219と基板201上に設けられたトランジスタ等の半導体素子とを電気的に接続するように貼り合わせ、続けて基板201を薄膜化または除去することによって、可撓性を有し、非接触でデータの送受信が可能な半導体装置を作製することができる(図11(B))。
Note that the
基板221としては、あらかじめプラスチック等の可撓性を有する材料を用いてもよいし、基板201と基板221を貼り合わせた後に両方の基板の薄膜化または除去を行うことも可能であり、この場合基板201と同様の材料を用いることができる。また、アンテナとして機能する導電膜219が設けられた基板221からなる層235aと基板201上に設けられたトランジスタ等の半導体素子からなる層235bとの接着は、接着性を有する樹脂312により行い、導電膜214とアンテナとして機能する導電膜219との電気的な接続は、接着性を有する樹脂312に含まれた導電性粒子311を介して行うことができる。また、他にも、導電膜214とアンテナとして機能する導電膜219との電気的な接続を、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ACP等の導電性を有する接着剤、ACF等の導電性を有するフィルムや半田接合等を用いて行うこともできる。
As the
また、アンテナとして機能する導電膜219を半導体素子とは別個に形成した後に電気的に接続する場合、基板201の裏面に設けられた導電膜214と電気的に接続することも可能である(図11(C))。このように基板201の裏面側を用いてアンテナとして機能する導電膜219とトランジスタ等の半導体素子を電気的に接続することにより、半導体素子の上方に記憶素子やセンサー素子を設けることができる。ここでは、第1の導電膜231、素子232および第2の導電膜233の積層構造で形成される記憶素子部230を設けた例を示している。素子232としては、電気的作用、光学的作用または熱的作用等により、その性質や状態が変化する材料を用いることができる。例えば、ジュール熱による溶融、絶縁破壊等によりその性質や状態が変化し、下部電極と上部電極とが短絡(ショート)することができる材料を用いればよい。そのため素子232に用いる層の厚さは、5nm〜100nm、好ましくは10nm〜60nmとするとよい。
Further, in the case where the
素子232として、例えば、有機化合物層を用いることができる。有機化合物層は、液滴吐出法、スピンコート法または蒸着法等により形成する。有機化合物層に用いる有機材料としては、例えば、4、4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物、ポリビニルカルバゾール(略称:PVK)やフタロシアニン(略称:H2Pc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等のフタロシアニン化合物等を用いることができる。これら材料は、正孔輸送性の高い物質である。
As the
また、他にも有機材料として、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス[2−(2’−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2’−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。これら材料は、電子輸送性が高い物質である。 As other organic materials, for example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h ] -Quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), etc., a material comprising a metal complex having a quinoline skeleton or a benzoquinoline skeleton And bis [2- (2′-hydroxyphenyl) benzoxazolate] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2′-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ)) 2) oxazole-based, such as, also be used materials such as a metal complex having a thiazole-based ligand It can be. These materials are substances having a high electron transporting property.
さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等の化合物等を用いることができる。 In addition to metal complexes, 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (4-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 3- (4-tert-butylphenyl) -4-phenyl-5- ( 4-biphenylyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl) -1,2, Compounds such as 4-triazole (abbreviation: p-EtTAZ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), and the like can be used.
また、有機化合物層は、単層構造であっても、積層構造であってもよい。積層構造の場合、上記材料から選んで積層構造とすることができる。また上記有機材料と、発光材料とを積層してもよい。発光材料として、4−(ジシアノメチレン)−2−メチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJT)、4−(ジシアノメチレン)−2−t−ブチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン、ペリフランテン、1,4−ビス[2−(10−メトキシ)−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]―2,5−ジシアノベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等がある。 The organic compound layer may have a single layer structure or a laminated structure. In the case of a laminated structure, a laminated structure can be selected from the above materials. Alternatively, the organic material and the light-emitting material may be stacked. As a light-emitting material, 4- (dicyanomethylene) -2-methyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCJT), 4- (Dicyanomethylene) -2-t-butyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran, perifrantene, 1,4-bis [2- (10-methoxy)-(1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -2,5-dicyanobenzene, N, N′-dimethylquinacridone (abbreviation: DMQd), Coumarin 6, Coumarin 545T, Tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,9′-bianthryl, 9,10-diphenylanthracene (abbreviation: DPA) and 9,10-di (2 -Naphthyl) anthracene (abbreviation: DNA), 2,5,8,11-tetra-t-butylperylene (abbreviation: TBP) and the like.
また、上記発光材料を分散してなる層を用いてもよい。発光材料を分散してなる層において、母体となる材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、ビス[2−(2’−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp2)、ビス[2−(2’−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等を用いることができる。 Alternatively, a layer in which the light emitting material is dispersed may be used. In the layer in which the light emitting material is dispersed, the base material is an anthracene derivative such as 9,10-di (2-naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4,4 ′. -Carbazole derivatives such as bis (N-carbazolyl) biphenyl (abbreviation: CBP), bis [2- (2′-hydroxyphenyl) pyridinato] zinc (abbreviation: Znpp 2 ), bis [2- (2′-hydroxyphenyl) Metal complexes such as benzoxazolate] zinc (abbreviation: ZnBOX) can be used. In addition, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,10-di (2-naphthyl) anthracene (abbreviation: DNA), bis (2-methyl-8-quinolinolato) -4-phenylphenolato- Aluminum (abbreviation: BAlq) or the like can be used.
このような有機材料は、熱的作用等によりその性質を変化させるため、ガラス転移温度(Tg)が50℃から300℃、好ましくは80℃から120℃であるとよい。 Such an organic material has a glass transition temperature (Tg) of 50 ° C. to 300 ° C., preferably 80 ° C. to 120 ° C., in order to change its properties by a thermal action or the like.
また、有機材料や発光材料に金属酸化物を混在させた材料を用いてもよい。なお金属酸化物を混在させた材料とは、上記有機材料または発光材料と、金属酸化物とが混合した状態、または積層された状態を含む。具体的には複数の蒸着源を用いた共蒸着法により形成された状態を指す。このような材料を有機無機複合材料と呼ぶことができる。 Alternatively, a material in which a metal oxide is mixed in an organic material or a light emitting material may be used. Note that the material in which the metal oxide is mixed includes a state in which the organic material or the light-emitting material and the metal oxide are mixed or stacked. Specifically, it refers to a state formed by a co-evaporation method using a plurality of evaporation sources. Such a material can be called an organic-inorganic composite material.
例えば、正孔輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはバナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物を用いると好ましい。 For example, when a substance having a high hole transporting property and a metal oxide are mixed, the metal oxide includes vanadium oxide, molybdenum oxide, niobium oxide, rhenium oxide, tungsten oxide, ruthenium oxide, titanium. It is preferable to use oxide, chromium oxide, zirconium oxide, hafnium oxide, or tantalum oxide.
また、電子輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはリチウム酸化物、カルシウム酸化物、ナトリウム酸化物、カリウム酸化物、マグネシウム酸化物を用いると好ましい。 In the case where a substance having a high electron transporting property and a metal oxide are mixed, it is preferable to use lithium oxide, calcium oxide, sodium oxide, potassium oxide, or magnesium oxide as the metal oxide.
有機化合物層には、電気的作用、光学的作用又は熱的作用により、その性質が変化する材料を用いればよいため、例えば光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いることもできる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o−ニトロベンジルトシレート、アリールスルホン酸p−ニトロベンジルエステル、スルホニルアセトフェノン類、Fe−アレン錯体PF6塩等を用いることができる。 For the organic compound layer, a material whose properties are changed by an electric action, an optical action, or a thermal action may be used. For example, a compound that generates an acid by absorbing light (photo acid generator) is used. Doped conjugated polymers can also be used. As the conjugated polymer, polyacetylenes, polyphenylene vinylenes, polythiophenes, polyanilines, polyphenylene ethynylenes, and the like can be used. As the photoacid generator, arylsulfonium salts, aryliodonium salts, o-nitrobenzyl tosylate, arylsulfonic acid p-nitrobenzyl esters, sulfonylacetophenones, Fe-allene complex PF6 salts and the like can be used.
なお、ここでは、素子232として、有機化合物材料を用いた例を示したが、これに限られない。例えば、結晶状態と非晶質状態の間で可逆的に変化する材料や第1の結晶状態と第2の結晶状態の間で可逆的に変化する材料等の相変化材料を用いることができる。また、非晶質状態から結晶状態にのみ変化する材料を用いることも可能である。
Note that although an example in which an organic compound material is used as the
結晶状態と非晶質状態の間で可逆的に変化する材料とは、ゲルマニウム(Ge)、テルル(Te)、アンチモン(Sb)、硫黄(S)、酸化テルル(TeOx)、Sn(スズ)、金(Au)、ガリウム(Ga)、セレン(Se)、インジウム(In)、タリウム(Tl)、Co(コバルト)及び銀(Ag)から選択された複数を有する材料であり、例えば、Ge−Te−Sb−S、Te−TeO2−Ge−Sn、Te−Ge−Sn−Au、Ge−Te−Sn、Sn−Se−Te、Sb−Se−Te、Sb−Se、Ga−Se−Te、Ga−Se−Te−Ge、In−Se、In−Se−Tl−Co、Ge−Sb−Te、In−Se−Te、Ag−In−Sb−Te系材料が挙げられる。また、第1の結晶状態と第2の結晶状態の間で可逆的に変化する材料とは、銀(Ag)、亜鉛(Zn)、銅(Cu)、アルミニウム(Al)、ニッケル(Ni)、インジウム(In)、アンチモン(Sb)、セレン(Se)及びテルル(Te)から選択された複数を有する材料であり、例えば、Ag−Zn、Cu−Al−Ni、In−Sb、In−Sb−Se、In−Sb−Teが挙げられる。この材料の場合、相変化は2つの異なる結晶状態の間で行われる。また、非晶質状態から結晶状態にのみ変化する材料とは、テルル(Te)、酸化テルル(TeOx)、アンチモン(Sb)、セレン(Se)及びビスマス(Bi)から選択された複数を有する材料であり、例えば、Te−TeO2、Te−TeO2−Pd、Sb2Se3/Bi2Te3が挙げられる。 Materials that reversibly change between a crystalline state and an amorphous state include germanium (Ge), tellurium (Te), antimony (Sb), sulfur (S), tellurium oxide (TeOx), Sn (tin), A material having a plurality of materials selected from gold (Au), gallium (Ga), selenium (Se), indium (In), thallium (Tl), Co (cobalt), and silver (Ag), for example, Ge-Te -Sb-S, Te-TeO 2 -Ge-Sn, Te-Ge-Sn-Au, Ge-Te-Sn, Sn-Se-Te, Sb-Se-Te, Sb-Se, Ga-Se-Te, Ga-Se-Te-Ge, In-Se, In-Se-Tl-Co, Ge-Sb-Te, In-Se-Te, and Ag-In-Sb-Te-based materials can be given. The materials that reversibly change between the first crystal state and the second crystal state are silver (Ag), zinc (Zn), copper (Cu), aluminum (Al), nickel (Ni), A material having a plurality of materials selected from indium (In), antimony (Sb), selenium (Se), and tellurium (Te). For example, Ag—Zn, Cu—Al—Ni, In—Sb, In—Sb— Se and In-Sb-Te are mentioned. In this material, the phase change takes place between two different crystalline states. The material changing only from the amorphous state to the crystalline state is a material having a plurality selected from tellurium (Te), tellurium oxide (TeOx), antimony (Sb), selenium (Se), and bismuth (Bi). Examples thereof include Te—TeO 2 , Te—TeO 2 —Pd, and Sb 2 Se 3 / Bi 2 Te 3 .
第1の導電膜231、第2の導電膜233としては、CVD法、スパッタ法、スクリーン印刷法、液滴吐出法またはディスペンサ法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)から選ばれた一種の元素または当該元素を複数含む合金からなる単層構造または積層構造を用いることができる。他にも、インジウム錫酸化物膜(ITO膜)、珪素を含有したインジウム錫酸化物膜、酸化亜鉛(ZnO)膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低くすることができる。
As the first
次に、ICカードとして機能する半導体装置の使用形態に関して説明する(図12)。 Next, a usage pattern of a semiconductor device functioning as an IC card will be described (FIG. 12).
基板321上には、半導体装置323が接着されて設けられている。具体的には、半導体装置323に含まれる半導体素子と基板321上に設けられたアンテナとして機能する導電膜322が、電気的に接続されることによって設けられている(図12(A))。
A
半導体素子とアンテナとして機能する導電膜322との電気的な接続は、半導体素子が設けられた基板の裏面(半導体素子が設けられた面と反対側の面)に位置する導電材料186と電気的に接続することにより行われる(図12(C)、(D))。ここでは、基板201上に設けられた薄膜トランジスタ335に電気的に接続された導電材料186とアンテナとして機能する導電膜322とを基板201の裏面側において、導電性粒子311を介して電気的に接続することができる(図12(C))。半導体素子に設けるトランジスタは、薄膜トランジスタに限られず、他にも、Si等の半導体基板331上に当該半導体基板331をチャネル領域として利用するトランジスタ336に電気的に接続された導電材料186とアンテナとして機能する導電膜322とを半導体基板331の裏面側において、導電性粒子311を介して電気的に接続することができる(図12(D))。
The electrical connection between the semiconductor element and the
また、基板321としてプラスチック等の可撓性を有する基板を用いることにより、ICカードとして機能する半導体装置も湾曲させることができるため、付加価値を付けたICカードを提供することができる(図12(B))。
Further, by using a flexible substrate such as plastic as the
次に、非接触でデータのやりとりが可能である半導体装置の動作に関して図面を参照して以下に説明する。 Next, operation of a semiconductor device capable of exchanging data without contact will be described below with reference to the drawings.
半導体装置80は、非接触でデータを交信する機能を有し、高周波回路81、電源回路82、リセット回路83、クロック発生回路84、データ復調回路85、データ変調回路86、他の回路の制御を行う制御回路87、記憶回路88およびアンテナ89を有している(図13(A))。高周波回路81はアンテナ89より信号を受信して、データ変調回路86より受信した信号をアンテナ89から出力する回路であり、電源回路82は受信信号から電源電位を生成する回路であり、リセット回路83はリセット信号を生成する回路であり、クロック発生回路84はアンテナ89から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路85は受信信号を復調して制御回路87に出力する回路であり、データ変調回路86は制御回路87から受信した信号を変調する回路である。また、制御回路87としては、例えばコード抽出回路91、コード判定回路92、CRC判定回路93および出力ユニット回路94が設けられている。なお、コード抽出回路91は制御回路87に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路92は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、CRC回路は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
The semiconductor device 80 has a function of communicating data without contact, and controls the
また、記憶回路としては1つに限定されず、複数設けてもよく、SRAM、フラッシュメモリ、ROMまたはFeRAM等や有機化合物層を記憶素子部に用いたものを用いることができる。 Further, the number of memory circuits is not limited to one, and a plurality of memory circuits may be provided. An SRAM, flash memory, ROM, FeRAM, or the like, or an organic compound layer using a memory element portion can be used.
次に、本発明の非接触でデータの交信が可能な半導体装置の動作の一例について説明する。まず、アンテナ89により無線信号が受信される。無線信号は高周波回路81を介して電源回路82に送られ、高電源電位(以下、VDDと記す)が生成される。VDDは半導体装置80が有する各回路に供給される。また、高周波回路81を介してデータ復調回路85に送られた信号は復調される(以下、復調信号)。さらに、高周波回路81を介してリセット回路83およびクロック発生回路84を通った信号及び復調信号は制御回路87に送られる。制御回路87に送られた信号は、コード抽出回路91、コード判定回路92およびCRC判定回路93等によって解析される。そして、解析された信号にしたがって、記憶回路88内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路94を通って符号化される。さらに、符号化された半導体装置80の情報はデータ変調回路86を通って、アンテナ89により無線信号に載せて送信される。なお、半導体装置80を構成する複数の回路においては、低電源電位(以下、VSS)は共通であり、VSSはGNDとすることができる。
Next, an example of the operation of the semiconductor device capable of data communication without contact according to the present invention will be described. First, a radio signal is received by the antenna 89. The radio signal is sent to the power supply circuit 82 via the
このように、リーダ/ライタから半導体装置80に信号を送り、当該半導体装置80から送られてきた信号をリーダ/ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。 As described above, by transmitting a signal from the reader / writer to the semiconductor device 80 and receiving the signal transmitted from the semiconductor device 80 by the reader / writer, the data of the semiconductor device can be read.
また、半導体装置80は、各回路への電源電圧の供給を電源(バッテリー)を搭載せず電磁波により行うタイプとしてもよいし、電源(バッテリー)を搭載して電磁波と電源(バッテリー)により各回路に電源電圧を供給するタイプとしてもよい。 Further, the semiconductor device 80 may be of a type in which power supply voltage is supplied to each circuit by electromagnetic waves without mounting a power source (battery), or each circuit is mounted by using electromagnetic waves and a power source (battery). The power supply voltage may be supplied to the type.
上記実施の形態で示した構成を用いることによって、折り曲げることが可能な半導体装置を作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。 By using the structure described in any of the above embodiments, a semiconductor device that can be bent can be manufactured; thus, the semiconductor device can be attached to an object having a curved surface.
次に、可撓性を有する非接触でデータのやりとりが可能な半導体装置の使用形態の一例について説明する。表示部3210を含む携帯端末の側面には、リーダ/ライタ3200が設けられ、品物3220の側面には半導体装置3230が設けられる(図13(B))。品物3220が含む半導体装置3230にリーダ/ライタ3200をかざすと、表示部3210に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品3260をベルトコンベアにより搬送する際に、リーダ/ライタ3240と、商品3260に設けられた半導体装置3250を用いて、該商品3260の検品を行うことができる(図13(C))。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、半導体装置に含まれるトランジスタ等の損傷を防止し、信頼性の高い半導体装置を提供することが可能となる。
Next, an example of a usage mode of a semiconductor device having flexibility and capable of exchanging data without contact will be described. A reader /
また、上述した非接触データのやりとりが可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。 As a signal transmission method in the semiconductor device capable of exchanging contactless data as described above, an electromagnetic coupling method, an electromagnetic induction method, a microwave method, or the like can be used. The transmission method may be appropriately selected by the practitioner in consideration of the intended use, and an optimal antenna may be provided according to the transmission method.
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式(例えば13.56MHz帯)を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状(例えば、ループアンテナ)、らせん状(例えば、スパイラルアンテナ)に形成する。 For example, when an electromagnetic coupling method or an electromagnetic induction method (for example, 13.56 MHz band) is applied as a signal transmission method in a semiconductor device, the conductive film functioning as an antenna is used because electromagnetic induction due to a change in magnetic field density is used. Are formed in a ring shape (for example, a loop antenna) or a spiral shape (for example, a spiral antenna).
また、半導体装置における信号の伝送方式として、マイクロ波方式(例えば、UHF帯(860〜960MHz帯)、2.45GHz帯等)を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状(例えば、ダイポールアンテナ(図20(A)))、平坦な形状(例えば、パッチアンテナ(図20(B)))またはリボン型の形状(図20(C)、(D))等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。 In addition, when a microwave method (for example, UHF band (860 to 960 MHz band), 2.45 GHz band, or the like) is applied as a signal transmission method in a semiconductor device, the wavelength of an electromagnetic wave used for signal transmission is considered. The length of the conductive layer functioning as an antenna may be set as appropriate. For example, the conductive film functioning as an antenna may be linear (for example, a dipole antenna (FIG. 20A)) or flat (for example, , Patch antenna (FIG. 20B)) or ribbon shape (FIGS. 20C and 20D) or the like. Further, the shape of the conductive film functioning as an antenna is not limited to a linear shape, and may be provided in a curved shape, a meandering shape, or a combination thereof in consideration of the wavelength of electromagnetic waves.
アンテナとして機能する導電膜は、CVD法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。 The conductive film functioning as an antenna is formed using a conductive material by a CVD method, a sputtering method, a printing method such as screen printing or gravure printing, a droplet discharge method, a dispenser method, a plating method, or the like. Conductive materials are aluminum (Al), titanium (Ti), silver (Ag), copper (Cu), gold (Au), platinum (Pt) nickel (Ni), palladium (Pd), tantalum (Ta), molybdenum An element selected from (Mo) or an alloy material or a compound material containing these elements as a main component is formed in a single layer structure or a laminated structure.
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜を形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子(例えば粒径1nm以上100nm以下)を用いる場合、150〜300℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径20μm以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。 For example, when a conductive film that functions as an antenna is formed using a screen printing method, a conductive paste in which conductive particles having a particle size of several nanometers to several tens of micrometers are dissolved or dispersed in an organic resin is selectively used. Can be provided by printing. The conductive particles include silver (Ag), gold (Au), copper (Cu), nickel (Ni), platinum (Pt), palladium (Pd), tantalum (Ta), molybdenum (Mo) and titanium (Ti). Any one or more metal particles, silver halide fine particles, or dispersible nanoparticles can be used. In addition, as the organic resin contained in the conductive paste, one or more selected from organic resins that function as a binder of metal particles, a solvent, a dispersant, and a coating material can be used. Typically, an organic resin such as an epoxy resin or a silicon resin can be given. In forming the conductive film, it is preferable to fire after extruding the conductive paste. For example, when fine particles containing silver as a main component (for example, a particle size of 1 nm or more and 100 nm or less) are used as a material for the conductive paste, the conductive film is obtained by being cured by baking in a temperature range of 150 to 300 ° C. Can do. Further, fine particles mainly composed of solder or lead-free solder may be used. In this case, it is preferable to use fine particles having a particle diameter of 20 μm or less. Solder and lead-free solder have the advantage of low cost.
また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよいし、他にもマイクロ波帯において誘電率および透磁率が負となる材料(メタマテリアル)をアンテナに適用することも可能である。 In addition to the materials described above, ceramics, ferrites, etc. may be applied to the antenna, and other materials (metamaterials) that have a negative dielectric constant and magnetic permeability in the microwave band may be applied to the antenna. Is also possible.
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。 Further, in the case where an electromagnetic coupling method or an electromagnetic induction method is applied and a semiconductor device provided with an antenna is provided in contact with a metal, a magnetic material having a permeability between the semiconductor device and the metal is used. It is preferable to provide it. When a semiconductor device provided with an antenna is provided in contact with a metal, an eddy current flows in the metal as the magnetic field changes, and the change in the magnetic field is weakened by the demagnetizing field generated by the eddy current, thereby reducing the communication distance. . Therefore, by providing a material having magnetic permeability between the semiconductor device and the metal, it is possible to suppress the eddy current of the metal and suppress the decrease in the communication distance. As the magnetic material, ferrite or metal thin film having high magnetic permeability and low high-frequency loss can be used.
また、アンテナを設ける場合には、1枚の基板上にトランジスタ等の半導体素子とアンテナとして機能する導電膜を直接作り込んで設けてもよいし、半導体素子とアンテナとして機能する導電膜を別々の基板上に設けた後に、電気的に接続するように貼り合わせることによって設けてもよい。 In the case of providing an antenna, a semiconductor element such as a transistor and a conductive film functioning as an antenna may be directly formed over one substrate, or the semiconductor element and the conductive film functioning as an antenna may be provided separately. After being provided on the substrate, it may be provided by bonding so as to be electrically connected.
なお、上述した以外にも可撓性を有する半導体装置の使用形態は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図14を用いて説明する。 In addition to the above, flexible semiconductor devices can be used in a wide range of forms. Any product that can be used for production, management, etc. without any contact, clarifying information such as the history of objects, etc. Can also be applied. For example, banknotes, coins, securities, certificate documents, bearer bonds, packaging containers, books, recording media, personal belongings, vehicles, foods, clothing, health supplies, daily necessities, chemicals, etc. It can be provided and used in an electronic device or the like. These examples will be described with reference to FIG.
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図14(A))。証書類とは、運転免許証、住民票等を指す(図14(B))。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図14(C))。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図14(D))。書籍類とは、書物、本等を指す(図14(E))。記録媒体とは、DVDソフト、ビデオテープ等を指す(図14(F))。乗物類とは、自転車等の車両、船舶等を指す(図14(G))。身の回り品とは、鞄、眼鏡等を指す(図14(H))。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話機等を指す。 Banknotes and coins are money that circulates in the market, and include those that are used in the same way as money in a specific area (cash vouchers), commemorative coins, and the like. Securities refer to checks, securities, promissory notes, etc. (FIG. 14A). Certificates refer to driver's licenses, resident's cards, etc. (FIG. 14B). Bearer bonds refer to stamps, gift tickets, various gift certificates, etc. (FIG. 14C). Packaging containers refer to wrapping paper for lunch boxes, plastic bottles, and the like (FIG. 14D). Books refer to books, books, and the like (FIG. 14E). The recording media refer to DVD software, video tapes, and the like (FIG. 14F). The vehicles refer to vehicles such as bicycles, ships, and the like (FIG. 14G). Personal belongings refer to bags, glasses, and the like (FIG. 14H). Foods refer to food products, beverages, and the like. Clothing refers to clothing, footwear, and the like. Health supplies refer to medical equipment, health equipment, and the like. Livingware refers to furniture, lighting equipment, and the like. Chemicals refer to pharmaceuticals, agricultural chemicals, and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (television receivers, thin television receivers), cellular phones, and the like.
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有する半導体装置を用いることによって、紙等に設けた場合であっても、当該半導体装置に含まれる素子の破損等を防止することができる。 Forgery can be prevented by providing semiconductor devices in banknotes, coins, securities, certificate documents, bearer bonds, and the like. In addition, by providing semiconductor devices in personal items such as packaging containers, books, and recording media, foods, daily necessities, and electronic devices, it is possible to improve the efficiency of inspection systems and rental store systems. it can. By providing semiconductor devices in vehicles, health supplies, medicines, etc., counterfeiting and theft can be prevented, and medicines can prevent mistakes in taking medicines. As a method for providing the semiconductor device, the semiconductor device is provided on the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin. By using a flexible semiconductor device, damage to elements included in the semiconductor device can be prevented even when the semiconductor device is provided on paper or the like.
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。 In this way, by providing semiconductor devices in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of inspection systems and rental store systems. it can. Further, forgery or theft can be prevented by providing a semiconductor device in the vehicles. Moreover, by embedding it in creatures such as animals, it is possible to easily identify individual creatures. For example, by embedding a semiconductor device equipped with a sensor in a living creature such as livestock, it is possible to easily manage the health state such as the current body temperature as well as the year of birth, gender or type.
また、上記以外にも、圧力を検出する素子を含む半導体装置を生き物の心臓付近に貼り付けて、心拍数を測定してもよい。また、ヒトに適用することによって、人体の健康管理、疾病の予防予測に活用することができる。また、インターネット等のネットワークを用いて、リーダ/ライタで読み取った生体情報を得ることにより、本発明の半導体装置を在宅医療監視システムなどに活用することができる。その具体例を図21に示す。 In addition to the above, a heart rate may be measured by attaching a semiconductor device including an element for detecting pressure near the heart of a living thing. Moreover, by applying to humans, it can be utilized for human health management and disease prevention prediction. Further, by obtaining biological information read by a reader / writer using a network such as the Internet, the semiconductor device of the present invention can be used in a home medical monitoring system and the like. A specific example is shown in FIG.
個体551に、物理量や化学量を検出可能な半導体装置552を携帯させる。半導体装置552は、人体に貼り付けて設けてもよいし、埋め込んで設けてもよく、個体551が適宜選択して設ければよい。また、血液や脈拍等は個体差があるため個体551にあわせた半導体装置552を設ける。このように、個体551に半導体装置552を携帯させることにより、半導体装置552によって検出された個体551の生体情報をリーダ/ライタ553で読み取りコンピュータ等の装置554の表示部555に表示することができる。さらに、読み取られた生体情報は、インターネット等のネットワークを用いることによって、リアルタイムで自宅550から医療機関560に送信することができる。
The individual 551 carries a
医療機関560は、送信されてきたデータをコンピュータ等の装置561で受信することにより、個体551の情報を監視、管理する。また、個体551の担当医・専門医は、送信されてきた情報をもとに個体551の診断を行うことができる。
The
このように、個体551の健康状態に係る物理量または化学量の変化が定期的に検出され、医療機関560に送信されるため、自宅550に居ながら医療機関560が個体551の健康状態を監視することが可能となる。そのため、個体551に異常が認められた場合には、迅速に医師を派遣して精密な検査を行うことができる。
As described above, since a change in physical quantity or chemical quantity related to the health state of the individual 551 is periodically detected and transmitted to the
また、個体551が常に半導体装置552を携帯している場合には、携帯電話等の情報機器にリーダ/ライタを搭載することによって、外出先においても常時個体551の健康状態を把握することができる。また、個体551に異常が認められた場合には、個体551の生体情報を管理している医療機関560と個体551の付近にある医療機関570が情報のやりとりを行うことによって、迅速に個体551のもとに医師を派遣し処置することができる。これは、特に個体551が、外出している場合に、自宅以外の場所で異常が認められた場合に有効となる。
In addition, when the individual 551 always carries the
また、このように定期的に個体551の生体情報を管理することによって、個体551に不足しているものを改善することも可能である。例えば、個体551の生体情報をコンピュータ等の装置554によって管理、分析することにより、現在の個体551に不足しているビタミンがある場合には、そのことを表示部555に表示して注意を促すと共に摂取すべき食材等を表示させることも可能である。
In addition, by periodically managing the biological information of the individual 551 as described above, it is possible to improve what is lacking in the individual 551. For example, by managing and analyzing the biological information of the individual 551 by a
以上のように、本発明の半導体装置552を個体に常に携帯させておくことにより、個人の健康状態を自分自身のみならず医療機関等も把握することが可能となり、病気等を未然に防止し、不慮の病気や事故が発生した場合であっても迅速に最善の対処を行うことができる。
As described above, by always having the
なお、上述した半導体装置に封止処理を行うことも可能である。例えば、図11(C)に示す構造に第1のシート材337(フィルム、基板ともよぶ)と第2のシート材338を用いて封止処理を行うことによって、外部から半導体素子へ混入する不純物元素や水分等を抑制することができる(図9)。
Note that sealing treatment can be performed on the above-described semiconductor device. For example, by performing sealing treatment using the first sheet material 337 (also referred to as a film or a substrate) and the
封止に用いる第1のシート材337、第2のシート材338としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルム等を利用することができる。また、フィルムは、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。また、第1のシート材337と第2のシート材338の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。また、封止後に内部への水分等の侵入を防ぐために封止するシート材にシリカコートを行うことが好ましく、例えば、接着層とポリエステル等のフィルムとシリカコートを積層させたシート材を利用することができる。
As the
また、第1のシート材337、第2のシート材338として、静電気等を防止する帯電防止対策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物(ITO)、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤を用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および4級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布したりすることによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
In addition, as the
また、封止処理は、第1のシート材337または第2のシート材338のいずれか一方を用いてどちらか一方の面の封止を選択的に行ってもよい。他にも、第1のシート材337の代わりにガラス基板を用いて封止を行ってもよく、この場合、ガラス基板が保護膜として機能し、外部から半導体素子に侵入する水分や不純物元素を抑制することができる。
In the sealing process, either one of the
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した材料や形成方法も上記実施の形態でも組み合わせて利用することができる。 Note that this embodiment can be freely combined with the above embodiment. In other words, the materials and formation methods described in the above embodiments can be used in combination with this embodiment, and the materials and formation methods described in this embodiment are also used in combination with the above embodiments. be able to.
(実施の形態4)
本実施の形態では、本発明の半導体装置の使用形態について上記実施の形態とは異なる構造に関して図面を参照して説明する。具体的には、表示手段を有する半導体装置に関して説明する。
(Embodiment 4)
In this embodiment mode, a structure of the semiconductor device of the present invention which is different from that in the above embodiment mode is described with reference to drawings. Specifically, a semiconductor device having display means will be described.
まず、表示手段として、画素部に発光素子を設けた場合に関して図16を参照して説明する。なお、図16(A)は本発明の半導体装置の一例を示す上面図を示しており、図16(B)は図16(A)をa−b間とc−d間で切断した断面図を示している。 First, the case where a light emitting element is provided in the pixel portion as a display means will be described with reference to FIG. 16A is a top view illustrating an example of the semiconductor device of the present invention, and FIG. 16B is a cross-sectional view of FIG. 16A cut along ab and cd. Is shown.
図16(A)に示すように、本実施の形態で示す半導体装置は、基板501上に設けられた走査線駆動回路502、信号線駆動回路503および画素部504等を有している。また、画素部504を基板501と共に挟むように対向基板506が設けられている。走査線駆動回路502、信号線駆動回路503および画素部504には、基板501上に上記実施の形態で示したいずれかの構造を有する薄膜トランジスタが設けられている。また、基板501と対向基板506は、シール材505により貼り合わされている。
As shown in FIG. 16A, the semiconductor device described in this embodiment includes a scan
走査線駆動回路502および信号線駆動回路503は、外部入力端子となるFPC507からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。また、ここではFPC(flexible printed circuit)しか図示されていないが、このFPCにはプリント配線基板が取り付けられていても良い。また、ここでは信号線駆動回路503または走査線駆動回路502を構成する薄膜トランジスタとして、上記実施の形態で示したように、薄膜トランジスタを積層させた構造とすることができる。薄膜トランジスタを積層させて設けることによって、信号線駆動回路503または走査線駆動回路502が占有する面積を小さくすることができるため、画素部504の面積を広く形成することが可能となる。
The scan
図16(B)は、図16(A)のa−b間とc−d間の断面の模式図を示しており、ここでは、基板501上に信号線駆動回路503と画素部504に含まれる薄膜トランジスタが設けられている場合を示している。信号線駆動回路503は、上記実施の形態で示したいずれかの構造を有するn型の薄膜トランジスタ510aとp型の薄膜トランジスタ510bとを組み合わせたCMOS回路が形成されている。さらに、薄膜トランジスタ510a、510bの上方には、薄膜トランジスタ510cが薄膜トランジスタ510bと導電膜214を介して電気的に接続するように積層して設けられている。
FIG. 16B is a schematic diagram of a cross section between ab and cd in FIG. 16A. Here, the signal
なお、薄膜トランジスタ510cと薄膜トランジスタ510bとの接続は、上記実施の形態で示したいずれかの方法で行うことができる。ここでは、基板201の一方の面上に設けられた薄膜トランジスタ510cが、当該基板201に形成された開口部を介して基板201の他方の面において薄膜トランジスタ510bと電気的に接続されている。
Note that the
また、走査線駆動回路502や信号線駆動回路503等の駆動回路を形成する薄膜トランジスタは、公知のCMOS回路、PMOS回路もしくはNMOS回路で形成しても良い。また、本実施の形態では、基板501上に走査線駆動回路502や信号線駆動回路503等の駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板501上ではなく外部に形成することもできる。
The thin film transistors forming the driving circuits such as the scanning
また、画素部504は、発光素子516と当該発光素子516を駆動するための薄膜トランジスタ511とを含む複数の画素により形成されている。薄膜トランジスタ511は、上記実施の形態で示したいずれかの構造を有する薄膜トランジスタを適用することができる。また、ここでは、薄膜トランジスタ511のソースまたはドレイン領域に接続されている導電膜512に接続するように第1の電極513が設けられ、当該第1の電極513の端部を覆うように絶縁膜509が形成されている。絶縁膜509は、複数の画素において隔壁として機能している。
In addition, the
絶縁膜509として、ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。また、カバレッジを良好なものとするため、絶縁膜509は、当該絶縁膜509の上端部または下端部に曲率を有する曲面が形成されるように設ける。例えば、絶縁膜509の材料としてポジ型の感光性アクリルを用いた場合、絶縁膜509の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。絶縁膜509としては、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。他にも、絶縁膜509としてエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン等の有機材料やシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。また、上記実施の形態で示したように、絶縁膜509にプラズマ処理を行い、当該絶縁膜509を酸化または窒化することによって、絶縁膜509の表面を改質して緻密な膜を得ることも可能である。絶縁膜509の表面を改質することによって、当該絶縁膜509の強度が向上し開口部等の形成時におけるクラックの発生やエッチング時の膜減り等の物理的ダメージを低減することが可能となる。また、絶縁膜509の表面が改質されることによって、当該絶縁膜509上に設けられる発光層514との密着性等の界面特性が向上する。
Here, the insulating
また、図16に示す半導体装置は、第1の電極513上に発光層514が形成され、当該発光層514上に第2の電極515が形成されている。これら第1の電極513、発光層514および第2の電極515の積層構造により発光素子516が設けられている。
In the semiconductor device illustrated in FIG. 16, the light-emitting
第1の電極513および第2の電極515は、一方を陽極として用い、他方を陰極として用いる。
One of the
陽極として用いる場合には、仕事関数の大きい材料を用いることが望ましい。例えば、ITO膜、珪素を含有したインジウム錫酸化物膜、酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いてスパッタ法により形成した透明導電膜、酸化亜鉛(ZnO)膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。 When used as the anode, it is desirable to use a material having a large work function. For example, an ITO film, an indium tin oxide film containing silicon, a transparent conductive film formed by sputtering using a target in which indium oxide is mixed with 2 to 20 wt% zinc oxide (ZnO), and a zinc oxide (ZnO) film In addition to a single layer film such as a titanium nitride film, a chromium film, a tungsten film, a Zn film, or a Pt film, a stack of titanium nitride and a film containing aluminum as a main component, a titanium nitride film and a film containing aluminum as a main component, A three-layer structure with a titanium nitride film or the like can be used. Note that with a stacked structure, resistance as a wiring is low, good ohmic contact can be obtained, and a function as an anode can be obtained.
陰極として用いる場合には、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、または窒化カルシウム)を用いることが好ましい。なお、陰極として用いる電極を透光性とする場合には、電極として、膜厚を薄くした金属薄膜と、透明導電膜(ITO、珪素を含有したインジウム錫酸化物、酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いてスパッタ法により形成した透明導電膜、酸化亜鉛(ZnO)等)との積層を用いるのが良い。 When used as a cathode, it is preferable to use a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or calcium nitride). Note that in the case where the electrode used as the cathode is light-transmitting, a thin metal film and a transparent conductive film (ITO, indium tin oxide containing silicon, 2 to 20 wt% in indium oxide) are used as the electrode. It is preferable to use a laminate of a transparent conductive film, zinc oxide (ZnO), or the like formed by a sputtering method using a target mixed with zinc oxide (ZnO).
ここでは第1の電極513を陽極として透光性を有するITOを用い、基板501側から光を取り出す構造とする。なお、第2の電極515に透光性を有する材料を用いることにより対向基板506側から光を取り出す構造としてもよいし、第1の電極513および第2の電極515を透光性を有する材料で設けることによって、基板501および対向基板506の両側に光を取り出す構造(両面射出)とすることも可能である。
Here, a light-transmitting ITO is used with the
また、発光層514は、低分子系材料、中分子材料(オリゴマー、デンドリマーを含む)、または高分子(ポリマーともいう)材料等による単層または積層構造を、蒸着マスクを用いた蒸着法、インクジェット法、スピンコート法等の公知の方法によって形成することができる。
The light-emitting
また、ここではシール材505で対向基板506を基板501と貼り合わせることにより、基板501、対向基板506、およびシール材505で囲まれた空間508に本発明の発光素子516が備えられた構造になっている。なお、空間508には、不活性気体(窒素やアルゴン等)が充填される場合の他、シール材505で充填される構成も含むものとする。
Further, here, the
なお、シール材505にはエポキシ系樹脂を用いるのが好ましい。また、この材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、対向基板506に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
Note that an epoxy-based resin is preferably used for the
なお、画素部を有する半導体装置としては、上述したように画素部に発光素子用いた構成に限られず、画素部に液晶を用いた半導体装置も含まれる。画素部に液晶を用いた場合の半導体装置を図17に示す。 Note that the semiconductor device having the pixel portion is not limited to the structure in which the light-emitting element is used in the pixel portion as described above, and includes a semiconductor device in which liquid crystal is used in the pixel portion. FIG. 17 shows a semiconductor device in which liquid crystal is used for the pixel portion.
図17は、液晶を画素部に有する半導体装置の一例を示しており、導電膜512および第1の電極513を覆うように設けられた配向膜521と対向基板506側に設けられた配向膜523との間に液晶522が設けられている。また、第2の電極524が対向基板506に設けられており、第1の電極513と第2の電極524間に設けられた液晶に加える電圧を制御して光の透過率を制御することにより像の表示を行う。また、液晶522中に第1の電極513と第2の電極524との間の距離(セルギャップ)を制御するためにスペーサ525が設けられている。なお、薄膜トランジスタ510a、510b、510cまたは511としては、上記実施の形態で示したいずれかの構造を適用することができる。
FIG. 17 illustrates an example of a semiconductor device having a liquid crystal in a pixel portion. An
このように、本実施の形態で示す半導体装置の使用形態としては、画素部を発光素子で設けることもできるし、液晶で設けることもできる。 As described above, as a usage mode of the semiconductor device described in this embodiment, the pixel portion can be provided using a light-emitting element or liquid crystal.
また、上記図16、図17では、基板上に走査線駆動回路や信号線駆動回路等の駆動回路を作り込んで形成するドライバー一体型を示したが、基板上に直接作り込むのではなく基板に貼り合わせて形成することもできる。この場合の表示装置の一例に関して図15を参照して説明する。なお、図15(B)は図15(A)におけるA−B間の断面の模式図を示している。 In FIGS. 16 and 17, the driver integrated type in which the driving circuit such as the scanning line driving circuit and the signal line driving circuit is formed on the substrate is shown, but the substrate is not formed directly on the substrate. It can also be formed by sticking together. An example of the display device in this case will be described with reference to FIG. Note that FIG. 15B is a schematic view of a cross section taken along line A-B in FIG.
基板501上に半導体素子531aが接着して設けられ、接続フィルムとして機能するFPC507上に半導体素子531bが接着して設けられている。画素部504と半導体素子531aとは、基板501上の導電膜532を介して接続されている。半導体素子531aと半導体素子531bとは、基板501上の導電膜533とFPC507上の導電膜534を介して接続されている。これらの導電膜の接続には、導電性粒子311を含む樹脂312を用いることができる。他にも上述したように、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ACP等の導電性を有する接着剤、ACF等の導電性を有するフィルムや半田接合等を用いて行うこともできる。また、基板501と対向基板506とは、シール材505により接着されている。
A
次に、上記画素部を有する半導体装置の利用形態について図面を参照して説明する。 Next, usage forms of the semiconductor device having the pixel portion will be described with reference to the drawings.
上記画素部を有する半導体装置の利用形態として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD(digital versatile disc)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などの電子機器が挙げられる。それらの具体例を以下に示す。 As usage forms of the semiconductor device having the pixel portion, a camera such as a video camera or a digital camera, a goggle type display (head mounted display), a navigation system, an audio reproduction device (car audio, audio component, etc.), a computer, a game device, Play back a recording medium such as a portable information terminal (mobile computer, mobile phone, portable game machine or electronic book), an image playback device (specifically a DVD (digital versatile disc)) equipped with a recording medium, And an electronic device such as a device having a display capable of displaying. Specific examples thereof are shown below.
図18(A)はテレビ受像機であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本実施の形態または上記実施の形態に示した半導体装置の構造や作製方法を表示部2003や駆動回路等に適用することによって、本発明の半導体装置の使用形態の一つであるテレビ受像機を作製することができる。
FIG. 18A illustrates a television receiver which includes a
図18(B)はデジタルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本実施の形態または上記実施の形態に示した半導体装置の構造や作製方法を表示部2102や駆動回路等に適用することによって、本発明の半導体装置の使用形態の一つであるデジタルカメラを作製することができる。
FIG. 18B shows a digital camera, which includes a
図18(C)はコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本実施の形態または上記実施の形態に示した半導体装置の構造や作製方法を表示部2203や駆動回路等に適用することによって、本発明の半導体装置の使用形態の一つであるコンピュータを作製することができる。
FIG. 18C illustrates a computer, which includes a
図18(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本実施の形態または上記実施の形態に示した半導体装置の構造や作製方法を表示部2302や駆動回路等に適用することによって、本発明の半導体装置の使用形態の一つであるモバイルコンピュータを作製することができる。
FIG. 18D illustrates a mobile computer, which includes a
図18(E)は記録媒体を備えた携帯型の画像再生装置(DVD再生装置など)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。本実施の形態または上記実施の形態に示した半導体装置の構造や作製方法を表示部A2403や表示部B2404や駆動回路等に適用することによって、本発明の半導体装置の使用形態の一つである画像再生装置を作製することができる。なお、記録媒体を備えた画像再生装置にはゲーム機器なども含まれる。
FIG. 18E shows a portable image reproducing device (such as a DVD reproducing device) provided with a recording medium, which includes a
図18(F)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本実施の形態または上記実施の形態に示した半導体装置の構造や作製方法を表示部2602や駆動回路等に適用することによって、本発明の半導体装置の使用形態の一つであるビデオカメラを作製することができる。
FIG. 18F illustrates a video camera, which includes a main body 2601, a
図18(G)は携帯電話機であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本実施の形態または上記実施の形態1〜4に示した半導体装置の構造や作製方法を表示部2703や駆動回路等に適用することによって、本発明の半導体装置の使用形態の一つである携帯電話機を作製することができる。
FIG. 18G illustrates a cellular phone, which includes a
また、本発明の半導体装置は、基板を薄膜化することによって、可撓性を有する状態とすることができる。以下に、画素部を有し且つ可撓性を有する半導体装置の具体例に関して図面を参照して説明する。 In addition, the semiconductor device of the present invention can be made flexible by thinning the substrate. Hereinafter, specific examples of a semiconductor device having a pixel portion and having flexibility will be described with reference to the drawings.
図19(A)はディスプレイであり、本体4101、支持台4102、表示部4103を含む。表示部4103は可撓性を有する基板を用いて形成されており、軽量で薄型のディスプレイを実現できる。また、表示部4103を湾曲させることも可能であり、支持台4102から取り外して湾曲した壁に沿ってディスプレイを取り付けることも可能である。このように、可撓性を有するディスプレイは、フラットな面はもちろん湾曲した部分にも設けることが可能となるため、様々な用途に用いることができる。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4103や回路等に用いることによって、本発明の半導体装置の使用形態の一つである可撓性を有するディスプレイを作製することができる。
FIG. 19A illustrates a display including a
図19(B)は巻き取り可能なディスプレイであり、本体4201、表示部4202を含む。本体4201および表示部4202は可撓性を有する基板を用いて形成されているため、ディスプレイを折り畳んだり、巻き取ったりして持ち運ぶことが可能である。そのため、ディスプレイが大型である場合でも折り畳んだり、巻き取ったりして鞄に入れて持ち運ぶことができる。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4202や回路等に用いることによって、本発明の半導体装置の使用形態の一つである、軽量、薄型の大型のディスプレイを作製することができる。
FIG. 19B illustrates a display that can be wound, which includes a
図19(C)は、シート型のコンピュータであり、本体4401、表示部4402、キーボード4403、タッチパッド4404、外部接続ポート4405、電源プラグ4406等を含んでいる。表示部4402は可撓性を有する基板を用いて形成されており、軽量で薄型のコンピュータを実現できる。また、本体4401の部分に収納スペースを設けることによって表示部4402を本体に巻き取って収納することが可能である。また、キーボード4403も可撓性を有するように設けることによって、表示部4402と同様に本体4401の収納スペースに巻き取って収納することができ、持ち運びが便利になる。また、使用しない場合にも折り畳むことによって場所をとらずに収納することが可能となる。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4402や回路等に用いることによって、本発明の半導体装置の使用形態の一つである、軽量、薄型のコンピュータを作製することができる。
FIG. 19C illustrates a sheet-type computer which includes a
図19(D)は、20〜80インチの大型の表示部を有する表示装置であり、本体4300、操作部であるキーボード4301、表示部4302、スピーカー4303等を含む。また、表示部4302は可撓性を有する基板を用いて形成されており、キーボード4301を取り外して本体4300を折り畳んだり巻き取ったりして持ち運ぶことが可能である。また、キーボード4301と表示部4302との接続は無線で行うことができ、例えば、湾曲した壁に沿って本体4300を取り付けながらキーボード4301で無線によって操作することができる。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4302や回路等に用いることによって、本発明の半導体装置の使用形態の一つである、軽量、薄型の大型表示装置を作製することができる。
FIG. 19D illustrates a display device having a large display portion of 20 to 80 inches, which includes a
図19(E)は電子ブックであり、本体4501、表示部4502、操作キー4503等を含む。またモデムが本体4501に内蔵されていても良い。表示部4502は可撓性基板を用いて形成されており、折り曲げたり巻き取ったりすることができる。そのため、電子ブックの持ち運びも場所をとらずに行うことができる。さらに、表示部4502は文字等の静止画像はもちろん動画も表示することが可能となっている。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4502や回路等に用いることによって、本発明の半導体装置の使用形態の一つである、軽量、薄型の電子ブックを作製することができる。
FIG. 19E illustrates an electronic book which includes a
図19(F)はICカードであり、本体4601、表示部4602、接続端子4603等を含む。表示部4602は可撓性基板を用いて軽量、薄型のシート状になっているため、カードの表面に張り付けて形成することができる。また、ICカードを非接触でデータの受信が行える場合に外部から取得した情報を表示部4602に表示することが可能となっている。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4602や回路等に用いることによって、本発明の半導体装置の使用形態の一つである、軽量、薄型のICカードを作製することができる。
FIG. 19F illustrates an IC card, which includes a
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器や情報表示手段に用いることが可能である。なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。 As described above, the application range of the present invention is extremely wide and can be used for electronic devices and information display means in various fields. Note that this embodiment mode can be freely combined with the above embodiment modes.
101 基板
102 凹部
103 素子群
104 薄膜手段
105 開口部
106 基板
181 メッシュ
182 乳剤
183 スキージ
184 ペースト
185 開口部
186 導電材料
201 基板
202 凹部
203 絶縁膜
204 半導体膜
205a 薄膜トランジスタ
205b 薄膜トランジスタ
205c 薄膜トランジスタ
206a 半導体膜
206b 半導体膜
206c 半導体膜
207 ゲート絶縁膜
208a ゲート電極
208b ゲート電極
208c ゲート電極
209a 絶縁膜
209b 絶縁膜
209c 絶縁膜
210 絶縁膜
211 絶縁膜
212a 開口部
212b 開口部
212c 開口部
212d 開口部
212e 開口部
212f 開口部
213 開口部
214 導電膜
215 絶縁膜
216 研削手段
217a 第1の導電膜
217b 第1の導電膜
217c 第1の導電膜
218a 第2の導電膜
218b 第2の導電膜
218c 第2の導電膜
219 導電膜
220 絶縁膜
221 基板
223 絶縁膜
231 第1の導電膜
232 素子
233 第2の導電膜
301 基板
302 導電膜
303 半導体装置
303a 半導体装置
303b 半導体装置
303c 半導体装置
303d 半導体装置
311 導電性粒子
312 樹脂
321 基板
322 導電膜
323 半導体装置
331 半導体基板
335 薄膜トランジスタ
336 トランジスタ
337 第1のシート材
338 第2のシート材
80 半導体装置
81 高周波回路
82 電源回路
83 リセット回路
84 クロック発生回路
85 データ復調回路
86 データ変調回路
87 制御回路
88 記憶回路
89 アンテナ
91 コード抽出回路
92 コード判定回路
93 CRC判定回路
94 出力ユニット回路
3210 表示部
3200 リーダ/ライタ
3220 品物
3230 半導体装置
3250 半導体装置
3260 商品
501 基板
502 走査線駆動回路
503 信号線駆動回路
504 画素部
505 シール材
506 対向基板
507 FPC
509 絶縁膜
510a 薄膜トランジスタ
510b 薄膜トランジスタ
510c 薄膜トランジスタ
511 薄膜トランジスタ
512 導電膜
513 第1の電極
514 発光層
515 第2の電極
516 発光素子
521 配向膜
522 液晶
523 配向膜
524 第2の電極
525 スペーサ
531a 半導体素子
531b 半導体素子
532 導電膜
533 導電膜
534 導電膜
552 半導体装置
553 リーダ/ライタ
555 表示部
2001 筐体
2002 支持台
2003 表示部
2004 スピーカー部
2005 ビデオ入力端子
2101 本体
2102 表示部
2103 受像部
2104 操作キー
2105 外部接続ポート
2106 シャッター
2201 本体
2202 筐体
2203 表示部
2204 キーボード
2205 外部接続ポート
2206 ポインティングマウス
2301 本体
2302 表示部
2303 スイッチ
2304 操作キー
2305 赤外線ポート
2401 本体
2402 筐体
A2403 表示部
B2404 表示部
2405 読み込み部
2406 操作キー
2407 スピーカー部
2601 本体
2602 表示部
2603 筐体
2604 外部接続ポート
2605 リモコン受信部
2606 受像部
2607 バッテリー
2608 音声入力部
2609 操作キー
2610 接眼部
2701 本体
2702 筐体
2703 表示部
2704 音声入力部
2705 音声出力部
2706 操作キー
2707 外部接続ポート
2708 アンテナ
4101 本体
4102 支持台
4103 表示部
4201 本体
4202 表示部
4401 本体
4402 表示部
4403 キーボード
4404 タッチパッド
4405 外部接続ポート
4406 電源プラグ
4300 本体
4301 キーボード
4302 表示部
4303 スピーカー
4501 本体
4502 表示部
4503 操作キー
4501 本体
4502 表示部
4503 操作キー
4601 本体
4602 表示部
4603 接続端子
101 Substrate 102 Recess 103 Element Group 104 Thin Film Means 105 Opening 106 Substrate 181 Mesh 182 Emulsion 183 Squeegee 184 Paste 185 Opening 186 Conductive Material 201 Substrate 202 Recess 203 Insulating Film 204 Semiconductor Film 205a Thin Film Transistor 205b Thin Film Transistor 205c Thin Film Transistor 206a Semiconductor Film 206b Semiconductor Film 206c semiconductor film 207 gate insulating film 208a gate electrode 208b gate electrode 208c gate electrode 209a insulating film 209b insulating film 209c insulating film 210 insulating film 211 insulating film 212a opening 212b opening 212c opening 212d opening 212e opening 212f opening 213 opening 214 conductive film 215 insulating film 216 grinding means 217a first conductive film 217b first conductive film 217c first Conductive film 218a second conductive film 218b second conductive film 218c second conductive film 219 conductive film 220 insulating film 221 substrate 223 insulating film 231 first conductive film 232 element 233 second conductive film 301 substrate 302 conductive film 303 Semiconductor device 303a Semiconductor device 303b Semiconductor device 303c Semiconductor device 303d Semiconductor device 311 Conductive particles 312 Resin 321 Substrate 322 Conductive film 323 Semiconductor device 331 Semiconductor substrate 335 Thin film transistor 336 Transistor 337 First sheet material 338 Second sheet material 80 Semiconductor Device 81 High-frequency circuit 82 Power supply circuit 83 Reset circuit 84 Clock generation circuit 85 Data demodulation circuit 86 Data modulation circuit 87 Control circuit 88 Storage circuit 89 Antenna 91 Code extraction circuit 92 Code determination circuit 93 CRC determination circuit 94 Output Knit circuit 3210 display unit 3200 reader / writer 3220 article 3230 semiconductor device 3250 semiconductor device 3260 Product 501 substrate 502 scan line driver circuit 503 the signal line driver circuit 504 a pixel portion 505 sealing material 506 opposite substrate 507 FPC
509 Insulating film 510a Thin film transistor 510b Thin film transistor 510c Thin film transistor 511 Thin film transistor 512 Conductive film 513 First electrode 514 Light emitting layer 515 Second electrode 516 Light emitting element 521 Alignment film 522 Liquid crystal 523 Alignment film 524 Second electrode 525 Spacer 531a Semiconductor element 531b Semiconductor Element 532 Conductive film 533 Conductive film 534 Conductive film 552 Semiconductor device 553 Reader / writer 555 Display unit 2001 Housing 2002 Support base 2003 Display unit 2004 Speaker unit 2005 Video input terminal 2101 Main body 2102 Display unit 2103 Image receiving unit 2104 Operation key 2105 External connection Port 2106 Shutter 2201 Main body 2202 Case 2203 Display unit 2204 Keyboard 2205 External connection port 2206 Pointing marker Mouse 2301 Main body 2302 Display unit 2303 Switch 2304 Operation key 2305 Infrared port 2401 Main body 2402 Housing A2403 Display unit B2404 Display unit 2405 Reading unit 2406 Operation key 2407 Speaker unit 2601 Main body 2602 Display unit 2603 Housing 2604 External connection port 2605 Remote control receiving unit 2606 Image receiving unit 2607 Battery 2608 Audio input unit 2609 Operation key 2610 Eyepiece unit 2701 Body 2702 Housing 2703 Display unit 2704 Audio input unit 2705 Audio output unit 2706 Operation key 2707 External connection port 2708 Antenna 4101 Main unit 4102 Support base 4103 Display unit 4201 Main body 4202 Display unit 4401 Main unit 4402 Display unit 4403 Keyboard 4404 Touch pad 4405 External connection port 440 6 Power plug 4300 Main body 4301 Keyboard 4302 Display unit 4303 Speaker 4501 Main unit 4502 Display unit 4503 Operation key 4501 Main unit 4502 Display unit 4503 Operation key 4601 Main unit 4602 Display unit 4603 Connection terminal
Claims (22)
前記絶縁膜上にソースおよびドレイン領域を有する薄膜トランジスタを形成し、
前記基板の凹部と前記薄膜トランジスタを覆うように層間絶縁膜を形成し、
前記薄膜トランジスタのソースおよびドレイン領域の一方に達するように、前記層間絶縁膜に第1の開口部を形成し、
前記凹部上に設けられるように、前記層間絶縁膜に第2の開口部を形成し、
前記ソースおよびドレイン領域の一方と接続し、前記凹部に形成されるように、前記層間絶縁膜上、前記第1の開口部および前記第2の開口部に導電膜を形成し、
前記基板を他方の面から薄膜化することによって、前記第2の開口部に設けられた前記導電膜の少なくとも一部を露出させることを特徴とする半導体装置の作製方法。 On the substrate provided with at least one recess on one surface, an insulating film is formed so as to cover the one surface and the recess,
Forming a thin film transistor having source and drain regions on the insulating film;
Forming an interlayer insulating film so as to cover the concave portion of the substrate and the thin film transistor;
Forming a first opening in the interlayer insulating film so as to reach one of a source region and a drain region of the thin film transistor;
Forming a second opening in the interlayer insulating film so as to be provided on the recess;
A conductive film is formed on the interlayer insulating film on the interlayer insulating film so as to be connected to one of the source and drain regions and to be formed in the recess, and in the first opening and the second opening,
A method for manufacturing a semiconductor device, wherein the substrate is thinned from the other surface to expose at least a part of the conductive film provided in the second opening.
前記絶縁膜上にソースおよびドレイン領域を有する薄膜トランジスタを形成し、
前記基板の凹部と前記薄膜トランジスタを覆うように層間絶縁膜を形成し、
前記薄膜トランジスタのソースおよびドレイン領域の一方に達するように、前記層間絶縁膜に第1の開口部を形成し、
前記層間絶縁膜上および前記第1の開口部に第1の導電膜を形成し、
前記凹部上に設けられるように、前記層間絶縁膜に第2の開口部を形成し、
前記第1の導電膜と接続し、前記第2の開口部に形成されるように、前記層間絶縁膜上に第2の導電膜を形成し、
前記基板を他方の面から薄膜化することによって、前記第2の開口部に設けられた前記導電膜の少なくとも一部を露出させることを特徴とする半導体装置の作製方法。 On the substrate provided with at least one recess on one surface, an insulating film is formed so as to cover the one surface and the recess,
Forming a thin film transistor having source and drain regions on the insulating film;
Forming an interlayer insulating film so as to cover the concave portion of the substrate and the thin film transistor;
Forming a first opening in the interlayer insulating film so as to reach one of a source region and a drain region of the thin film transistor;
Forming a first conductive film on the interlayer insulating film and in the first opening;
Forming a second opening in the interlayer insulating film so as to be provided on the recess;
A second conductive film is formed on the interlayer insulating film so as to be connected to the first conductive film and formed in the second opening;
A method for manufacturing a semiconductor device, wherein the substrate is thinned from the other surface to expose at least a part of the conductive film provided in the second opening.
前記第1の開口部より前記第2の開口部を大きく形成することを特徴とする半導体装置の作製方法。 In claim 1 or claim 2,
A method for manufacturing a semiconductor device, wherein the second opening is formed larger than the first opening.
前記凹部は、前記基板にレーザ光を照射して形成することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 3,
The method for manufacturing a semiconductor device, wherein the recess is formed by irradiating the substrate with laser light.
前記第2の開口部は、レーザ光を照射して形成することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 4,
The method for manufacturing a semiconductor device, wherein the second opening is formed by laser light irradiation.
前記絶縁膜上にソースおよびドレイン領域を有する薄膜トランジスタを形成し、
前記基板の凹部と前記薄膜トランジスタを覆うように層間絶縁膜を形成し、
前記薄膜トランジスタのソースおよびドレイン領域の一方に達するように、前記層間絶縁膜に第2の開口部を形成し、
前記第1の開口部上に設けられるように、前記層間絶縁膜に第3の開口部を形成し、
前記第2の開口部を介して前記ソースおよびドレイン領域の一方と接続し、前記第3の開口部に形成されるように、前記層間絶縁膜上、前記第2の開口部および前記第3の開口部に導電膜を形成し、
前記基板を他方の面から薄膜化することによって、前記第3の開口部に設けられた前記導電膜の少なくとも一部を露出させることを特徴とする半導体装置の作製方法。 On the substrate provided with the first opening penetrating from one surface to the other surface, an insulating film is formed so as to cover one surface of the substrate and the first opening,
Forming a thin film transistor having source and drain regions on the insulating film;
Forming an interlayer insulating film so as to cover the concave portion of the substrate and the thin film transistor;
Forming a second opening in the interlayer insulating film so as to reach one of a source region and a drain region of the thin film transistor;
Forming a third opening in the interlayer insulating film so as to be provided on the first opening;
Connected to one of the source and drain regions through the second opening, and formed on the interlayer insulating film, the second opening and the third so as to be formed in the third opening Forming a conductive film in the opening;
A method for manufacturing a semiconductor device, wherein the substrate is thinned from the other surface to expose at least a part of the conductive film provided in the third opening.
前記絶縁膜上にソースおよびドレイン領域を有する薄膜トランジスタを形成し、
前記基板の凹部と前記薄膜トランジスタを覆うように層間絶縁膜を形成し、
前記薄膜トランジスタのソースおよびドレイン領域の一方に達するように、前記層間絶縁膜に第2の開口部を形成し、
前記層間絶縁膜上および前記第2の開口部に第1の導電膜を形成し、
前記第1の開口部上に設けられるように、前記層間絶縁膜に第3の開口部を形成し、
前記第1の導電膜と接続し、前記第3の開口部に形成されるように、前記層間絶縁膜上に第2の導電膜を形成し、
前記基板を他方の面から薄膜化することによって、前記第3の開口部に設けられた前記導電膜の少なくとも一部を露出させることを特徴とする半導体装置の作製方法。 On the substrate provided with the first opening penetrating from one surface to the other surface, an insulating film is formed so as to cover one surface of the substrate and the first opening,
Forming a thin film transistor having source and drain regions on the insulating film;
Forming an interlayer insulating film so as to cover the concave portion of the substrate and the thin film transistor;
Forming a second opening in the interlayer insulating film so as to reach one of a source region and a drain region of the thin film transistor;
Forming a first conductive film on the interlayer insulating film and in the second opening;
Forming a third opening in the interlayer insulating film so as to be provided on the first opening;
A second conductive film is formed on the interlayer insulating film so as to be connected to the first conductive film and formed in the third opening;
A method for manufacturing a semiconductor device, wherein the substrate is thinned from the other surface to expose at least a part of the conductive film provided in the third opening.
前記第2の開口部より前記第3の開口部を大きく形成することを特徴とする半導体装置の作製方法。 In claim 6 or claim 7,
A method for manufacturing a semiconductor device, wherein the third opening is formed larger than the second opening.
前記第1の開口部は、前記基板にレーザ光を照射して形成することを特徴とする半導体装置の作製方法。 In any one of Claims 6 to 8,
The method for manufacturing a semiconductor device, wherein the first opening is formed by irradiating the substrate with laser light.
前記第3の開口部は、レーザ光を照射して形成することを特徴とする半導体装置の作製方法。 In any one of Claims 6 thru | or 9,
The method for manufacturing a semiconductor device, wherein the third opening is formed by laser light irradiation.
前記第2の導電膜は、スクリーン印刷法、液滴吐出法またはディスペンサ法で形成されることを特徴とする半導体装置の作製方法。 In claim 2 or claim 7,
The method for manufacturing a semiconductor device, wherein the second conductive film is formed by a screen printing method, a droplet discharge method, or a dispenser method.
前記絶縁膜上にソースおよびドレイン領域を有する薄膜トランジスタを形成し、
前記基板の凹部と前記薄膜トランジスタを覆うように層間絶縁膜を形成し、
前記薄膜トランジスタのソースおよびドレイン領域の一方に達するように、前記層間絶縁膜に第1の開口部を形成し、
前記第1の開口部と異なる位置に、前記基板の一方の面に凹部が形成されるように第2の開口部を形成し、
前記ソースおよびドレイン領域の一方と接続し、前記凹部に形成されるように、前記層間絶縁膜上、前記第1の開口部および前記第2の開口部に導電膜を形成し、
前記基板を他方の面から薄膜化することによって、前記第2の開口部に設けられた導電膜の少なくとも一部を露出させることを特徴とする半導体装置の作製方法。 An insulating film is formed on one side of the substrate,
Forming a thin film transistor having source and drain regions on the insulating film;
Forming an interlayer insulating film so as to cover the concave portion of the substrate and the thin film transistor;
Forming a first opening in the interlayer insulating film so as to reach one of a source region and a drain region of the thin film transistor;
Forming a second opening so that a recess is formed on one surface of the substrate at a position different from the first opening;
A conductive film is formed on the interlayer insulating film on the interlayer insulating film so as to be connected to one of the source and drain regions and to be formed in the recess, and in the first opening and the second opening,
A method for manufacturing a semiconductor device, wherein the substrate is thinned from the other surface to expose at least part of the conductive film provided in the second opening.
前記絶縁膜上にソースおよびドレイン領域を有する薄膜トランジスタを形成し、
前記基板の凹部と前記薄膜トランジスタを覆うように層間絶縁膜を形成し、
前記薄膜トランジスタのソースおよびドレイン領域の一方に達するように、前記層間絶縁膜に第1の開口部を形成し、
前記第1の開口部と異なる位置に、前記基板の一方の面から他方の面に貫通するように第2の開口部を形成し、
前記ソースおよびドレイン領域の一方と接続し、前記第2の開口部における基板に接するように、前記層間絶縁膜上、前記第1の開口部および前記第2の開口部に導電膜を形成し、
前記基板を他方の面から薄膜化することによって、前記第2の開口部に設けられた導電膜の少なくとも一部を露出させることを特徴とする半導体装置の作製方法。 An insulating film is formed on one side of the substrate,
Forming a thin film transistor having source and drain regions on the insulating film;
Forming an interlayer insulating film so as to cover the concave portion of the substrate and the thin film transistor;
Forming a first opening in the interlayer insulating film so as to reach one of a source region and a drain region of the thin film transistor;
Forming a second opening at a position different from the first opening so as to penetrate from one surface of the substrate to the other surface;
Forming a conductive film on the interlayer insulating film, on the first opening and the second opening so as to be connected to one of the source and drain regions and to be in contact with the substrate in the second opening;
A method for manufacturing a semiconductor device, wherein the substrate is thinned from the other surface to expose at least part of the conductive film provided in the second opening.
前記絶縁膜上にソースおよびドレイン領域を有する薄膜トランジスタを形成し、
前記基板の凹部と前記薄膜トランジスタを覆うように層間絶縁膜を形成し、
前記薄膜トランジスタのソースおよびドレイン領域の一方に達するように、前記層間絶縁膜に第1の開口部を形成し、
前記層間絶縁膜上および前記第1の開口部に第1の導電膜を形成し、
前記第1の開口部と異なる位置に、前記基板の一方の面に凹部が形成されるように第2の開口部を形成し、
前記第1の導電膜と接続し、前記凹部に形成されるように、前記層間絶縁膜上および前記第2の開口部に第2の導電膜を形成し、
前記基板を他方の面から薄膜化することによって、前記第2の開口部に設けられた前記導電膜の少なくとも一部を露出させることを特徴とする半導体装置の作製方法。 An insulating film is formed on one side of the substrate,
Forming a thin film transistor having source and drain regions on the insulating film;
Forming an interlayer insulating film so as to cover the concave portion of the substrate and the thin film transistor;
Forming a first opening in the interlayer insulating film so as to reach one of a source region and a drain region of the thin film transistor;
Forming a first conductive film on the interlayer insulating film and in the first opening;
Forming a second opening so that a recess is formed on one surface of the substrate at a position different from the first opening;
A second conductive film is formed on the interlayer insulating film and on the second opening so as to be connected to the first conductive film and formed in the recess;
A method for manufacturing a semiconductor device, wherein the substrate is thinned from the other surface to expose at least a part of the conductive film provided in the second opening.
前記絶縁膜上にソースおよびドレイン領域を有する薄膜トランジスタを形成し、
前記基板の凹部と前記薄膜トランジスタを覆うように層間絶縁膜を形成し、
前記薄膜トランジスタのソースおよびドレイン領域の一方に達するように、前記層間絶縁膜に第1の開口部を形成し、
前記層間絶縁膜上および前記第1の開口部に第1の導電膜を形成し、
前記第1の開口部と異なる位置に、前記基板の一方の面から他方の面に貫通するように第2の開口部を形成し、
前記第1の導電膜と接続し、前記第2の開口部における基板と接するように、前記層間絶縁膜上および前記第2の開口部に第2の導電膜を形成し、
前記基板を他方の面から薄膜化することによって、前記第2の開口部に設けられた前記導電膜の少なくとも一部を露出させることを特徴とする半導体装置の作製方法。 An insulating film is formed on one side of the substrate,
Forming a thin film transistor having source and drain regions on the insulating film;
Forming an interlayer insulating film so as to cover the concave portion of the substrate and the thin film transistor;
Forming a first opening in the interlayer insulating film so as to reach one of a source region and a drain region of the thin film transistor;
Forming a first conductive film on the interlayer insulating film and in the first opening;
Forming a second opening at a position different from the first opening so as to penetrate from one surface of the substrate to the other surface;
Forming a second conductive film on the interlayer insulating film and in the second opening so as to be connected to the first conductive film and to be in contact with the substrate in the second opening;
A method for manufacturing a semiconductor device, wherein the substrate is thinned from the other surface to expose at least a part of the conductive film provided in the second opening.
前記第2の導電膜は、スクリーン印刷法、液滴吐出法またはディスペンサ法で形成されることを特徴とする半導体装置の作製方法。 In claim 14 or claim 15,
The method for manufacturing a semiconductor device, wherein the second conductive film is formed by a screen printing method, a droplet discharge method, or a dispenser method.
前記第1の開口部より前記第2の開口部を大きく形成することを特徴とする半導体装置の作製方法。 In any one of Claims 12 thru / or Claim 16,
A method for manufacturing a semiconductor device, wherein the second opening is formed larger than the first opening.
前記第2の開口部は、前記基板にレーザ光を照射して形成することを特徴とする半導体装置の作製方法。 In any one of Claims 12 to 17,
The method for manufacturing a semiconductor device, wherein the second opening is formed by irradiating the substrate with laser light.
前記基板の薄膜化は、研削処理、研磨処理または化学処理によるエッチングにより行うことを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru / or Claim 18,
The method for manufacturing a semiconductor device is characterized in that the substrate is thinned by etching by grinding, polishing, or chemical treatment.
前記基板の一方の面上および開口部に設けられた素子群とを有し、
前記基板の他方の面において、前記開口部に設けられた前記素子群の少なくとも一部が露出し、
前記基板の厚さが1μm以上100μm以下であることを特徴とする半導体装置。 A substrate having an opening provided penetrating from one surface to the other surface;
A device group provided on one surface of the substrate and in the opening,
On the other surface of the substrate, at least a part of the element group provided in the opening is exposed,
A semiconductor device, wherein the substrate has a thickness of 1 μm to 100 μm.
前記基板の一方の面上に設けられたトランジスタと、
前記開口部に設けられた導電膜とを有し、
前記トランジスタと前記導電膜は電気的に接続され、
前記基板の他方の面において、前記開口部に設けられた前記導電膜の少なくとも一部が露出し、
前記基板の厚さが1μm以上100μm以下であることを特徴とする半導体装置。 A substrate having an opening provided penetrating from one surface to the other surface;
A transistor provided on one side of the substrate;
A conductive film provided in the opening,
The transistor and the conductive film are electrically connected,
On the other surface of the substrate, at least a part of the conductive film provided in the opening is exposed,
A semiconductor device, wherein the substrate has a thickness of 1 μm to 100 μm.
前記第1の基板の一方の面上に設けられたトランジスタと、
前記開口部に設けられた第1の導電膜と、
アンテナとして機能する第2の導電膜が設けられた第2の基板とを有し、
前記トランジスタと前記第1の導電膜は電気的に接続され、
前記第1の基板の他方の面において、前記開口部に設けられた前記第1の導電膜の少なくとも一部が露出し、
前記第1の導電膜と前記第2の導電膜とが電気的に接続されるように、前記第1の基板の他方の面と前記第2の基板とが接着して設けられ、
前記基板の厚さが1μm以上100μm以下であることを特徴とする半導体装置。 A first substrate having an opening provided penetrating from one surface to the other surface;
A transistor provided on one surface of the first substrate;
A first conductive film provided in the opening;
A second substrate provided with a second conductive film functioning as an antenna,
The transistor and the first conductive film are electrically connected,
On the other surface of the first substrate, at least a part of the first conductive film provided in the opening is exposed;
The other surface of the first substrate and the second substrate are adhered and provided so that the first conductive film and the second conductive film are electrically connected,
A semiconductor device, wherein the substrate has a thickness of 1 μm to 100 μm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200298A JP5127178B2 (en) | 2005-07-29 | 2006-07-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222199 | 2005-07-29 | ||
JP2005222199 | 2005-07-29 | ||
JP2006200298A JP5127178B2 (en) | 2005-07-29 | 2006-07-24 | Method for manufacturing semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007059890A true JP2007059890A (en) | 2007-03-08 |
JP2007059890A5 JP2007059890A5 (en) | 2009-08-13 |
JP5127178B2 JP5127178B2 (en) | 2013-01-23 |
Family
ID=37923052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006200298A Expired - Fee Related JP5127178B2 (en) | 2005-07-29 | 2006-07-24 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5127178B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270762A (en) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
JP2009076883A (en) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for same |
JP2014222766A (en) * | 2009-04-27 | 2014-11-27 | 株式会社半導体エネルギー研究所 | Method of manufacturing semiconductor device, and semiconductor device |
WO2017130530A1 (en) * | 2016-01-29 | 2017-08-03 | 株式会社ブイ・テクノロジー | Wiring correction device for wiring board, method for manufacturing wiring board, wiring board, and display device |
JP2020031230A (en) * | 2016-05-18 | 2020-02-27 | 株式会社半導体エネルギー研究所 | Method of manufacturing semiconductor device |
US10608034B2 (en) | 2009-12-26 | 2020-03-31 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and image pickup system |
KR20210110045A (en) * | 2020-02-28 | 2021-09-07 | 한양대학교 산학협력단 | Tellurium oxide and thin film transistor including the same as channel layer |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152529A (en) * | 1991-11-29 | 1993-06-18 | Oki Electric Ind Co Ltd | Semiconductor device |
JPH08220560A (en) * | 1995-02-15 | 1996-08-30 | Semiconductor Energy Lab Co Ltd | Active matrix display device |
JP2001339057A (en) * | 2000-05-30 | 2001-12-07 | Mitsumasa Koyanagi | Method of manufacturing three-dimensional image processor |
JP2002261192A (en) * | 2001-03-01 | 2002-09-13 | Seiko Instruments Inc | Wafer level csp |
JP2003017558A (en) * | 2001-06-28 | 2003-01-17 | Fujitsu Ltd | Semiconductor device and method of manufacturing same |
JP2004349513A (en) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | Thin film circuit device, its manufacturing method, electrooptic device, and electronic equipment |
JP2005093954A (en) * | 2003-09-19 | 2005-04-07 | Fujikura Ltd | Substrate having through electrode, its manufacturing method, and electronic device |
-
2006
- 2006-07-24 JP JP2006200298A patent/JP5127178B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152529A (en) * | 1991-11-29 | 1993-06-18 | Oki Electric Ind Co Ltd | Semiconductor device |
JPH08220560A (en) * | 1995-02-15 | 1996-08-30 | Semiconductor Energy Lab Co Ltd | Active matrix display device |
JP2001339057A (en) * | 2000-05-30 | 2001-12-07 | Mitsumasa Koyanagi | Method of manufacturing three-dimensional image processor |
JP2002261192A (en) * | 2001-03-01 | 2002-09-13 | Seiko Instruments Inc | Wafer level csp |
JP2003017558A (en) * | 2001-06-28 | 2003-01-17 | Fujitsu Ltd | Semiconductor device and method of manufacturing same |
JP2004349513A (en) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | Thin film circuit device, its manufacturing method, electrooptic device, and electronic equipment |
JP2005093954A (en) * | 2003-09-19 | 2005-04-07 | Fujikura Ltd | Substrate having through electrode, its manufacturing method, and electronic device |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270762A (en) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
JP2009076883A (en) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for same |
JP2014222766A (en) * | 2009-04-27 | 2014-11-27 | 株式会社半導体エネルギー研究所 | Method of manufacturing semiconductor device, and semiconductor device |
US10608034B2 (en) | 2009-12-26 | 2020-03-31 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and image pickup system |
US11942501B2 (en) | 2009-12-26 | 2024-03-26 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and image pickup system |
WO2017130530A1 (en) * | 2016-01-29 | 2017-08-03 | 株式会社ブイ・テクノロジー | Wiring correction device for wiring board, method for manufacturing wiring board, wiring board, and display device |
JP2020031230A (en) * | 2016-05-18 | 2020-02-27 | 株式会社半導体エネルギー研究所 | Method of manufacturing semiconductor device |
KR20210110045A (en) * | 2020-02-28 | 2021-09-07 | 한양대학교 산학협력단 | Tellurium oxide and thin film transistor including the same as channel layer |
KR102308784B1 (en) | 2020-02-28 | 2021-10-01 | 한양대학교 산학협력단 | Tellurium oxide and thin film transistor including the same as channel layer |
Also Published As
Publication number | Publication date |
---|---|
JP5127178B2 (en) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9437620B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5063066B2 (en) | Method for manufacturing semiconductor device | |
US7928510B2 (en) | Manufacturing method of semiconductor device | |
KR101524076B1 (en) | Method for manufacturing semiconductor device | |
CN102163546B (en) | Semiconductor device and manufacturing method thereof | |
JP5204959B2 (en) | Method for manufacturing semiconductor device | |
JP5227536B2 (en) | Method for manufacturing semiconductor integrated circuit | |
US7712676B2 (en) | Device, and method for manufacturing the same | |
JP5475947B2 (en) | Paper and semiconductor devices | |
JP5127178B2 (en) | Method for manufacturing semiconductor device | |
KR20080011082A (en) | Memory element and semiconductor device | |
JP5297584B2 (en) | Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device | |
JP2007043121A (en) | Manufacturing method of semiconductor device | |
JP5297591B2 (en) | Semiconductor device | |
JP4974621B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121030 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5127178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |