JP5297584B2 - Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device - Google Patents

Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device Download PDF

Info

Publication number
JP5297584B2
JP5297584B2 JP2006271889A JP2006271889A JP5297584B2 JP 5297584 B2 JP5297584 B2 JP 5297584B2 JP 2006271889 A JP2006271889 A JP 2006271889A JP 2006271889 A JP2006271889 A JP 2006271889A JP 5297584 B2 JP5297584 B2 JP 5297584B2
Authority
JP
Japan
Prior art keywords
region
film
semiconductor
semiconductor film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006271889A
Other languages
Japanese (ja)
Other versions
JP2007134684A5 (en
JP2007134684A (en
Inventor
剛久 波多野
肇 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006271889A priority Critical patent/JP5297584B2/en
Publication of JP2007134684A publication Critical patent/JP2007134684A/en
Publication of JP2007134684A5 publication Critical patent/JP2007134684A5/ja
Application granted granted Critical
Publication of JP5297584B2 publication Critical patent/JP5297584B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which is obtained by manufacturing through the same step, and to provide a method of manufacturing the same, when sensors and semiconductor devices, such as transistors, are assembled to be mounted on a substrate. <P>SOLUTION: This semiconductor device is provided with, on the same substrate; a first semiconductor film having a first region and a second region which adjoin each other; a second semiconductor film having a third region which functions as a channel region and a source or drain region; an insulating layer provided by covering the fist semiconductor film and the second semiconductor film; a first electric conductive film which is provided on the insulating layer and is electrically connected with the first region; and a second electric conductive film which is electrically connected with the second region. Impurity elements are introduced into the fist region, the second region, and the third region, so that concentrations of the impurity elements contained in the first region and the second region differ from each other. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、半導体装置及び半導体装置の作製方法に関し、特に好適には温度センサーを有する半導体装置及びその作製方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device, and more particularly to a semiconductor device having a temperature sensor and a method for manufacturing the semiconductor device.

近年、個々の対象物にID(個体識別番号)を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、例えば、RFIDタグ(Radio Frequency Identification)(IDタグ、ICタグ、ICチップ、RFタグ(Radio Frequency)、無線タグ、電子タグ、無線チップともよばれる)等が企業内、市場等で導入され始めている。   2. Description of the Related Art In recent years, attention has been focused on an individual recognition technique in which an ID (individual identification number) is given to an individual object to clarify information such as a history of the object and to be useful for production and management. Among them, development of semiconductor devices capable of transmitting and receiving data without contact is underway. Examples of such semiconductor devices include RFID tags (Radio Frequency Identification) (also referred to as ID tags, IC tags, IC chips, RF tags (Radio Frequency), wireless tags, electronic tags, and wireless chips) in the enterprise, market Etc. have begun to be introduced.

また、これらの半導体装置に温度センサー等の各種センサーを商品等に設けることにより、当該商品の様々な情報を管理する試みが行われている(例えば、特許文献1、特許文献2参照)。また、半導体装置に設ける温度センサーとしては、抵抗の温度変化を利用したサーミスタがよく利用されている。
特開2003−14572号公報 特開2005−87135号公報
In addition, various types of sensors such as temperature sensors are provided in products or the like in these semiconductor devices, and attempts have been made to manage various types of information on the products (see, for example, Patent Document 1 and Patent Document 2). As a temperature sensor provided in a semiconductor device, a thermistor using a temperature change of resistance is often used.
JP 2003-14572 A JP 2005-87135 A

しかしながら、サーミスタはセラミックス半導体の抵抗変化を利用したものであるが、作製するためには高い温度で熱処理を行って焼き固める必要がある。そのため、温度センサーとしてサーミスタを設ける場合には、低温プロセスでの作製は困難であり、例えば、ガラス等の耐熱温度の低い基板上にトランジスタ等と同時に作り込んで設けることは困難であった。   However, the thermistor utilizes the resistance change of the ceramic semiconductor, but in order to produce it, it is necessary to perform heat treatment at a high temperature and to harden it. For this reason, when a thermistor is provided as a temperature sensor, it is difficult to produce it by a low-temperature process. For example, it is difficult to provide a thermistor at the same time as a transistor on a substrate having a low heat-resistant temperature such as glass.

本発明は上記問題を鑑み、基板上にトランジスタ等の半導体素子とセンサーとを作り込んで設ける場合に、同一工程で作製することにより得られる半導体装置およびその作製方法を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a semiconductor device obtained by manufacturing in the same process when a semiconductor element such as a transistor and a sensor are provided over a substrate and a manufacturing method thereof. .

本発明の半導体装置は、同一基板上に形成された、第1の領域および当該第1の領域と接した第2の領域を有する第1の半導体膜と、チャネル領域とソース領域またはドレイン領域として機能する第3の領域とを有する第2の半導体膜と、第1の半導体膜および第2の半導体膜を覆って設けられた絶縁膜と、絶縁膜上に設けられ、且つ第1の領域と電気的に接続する第1の導電膜と、第2の領域と電気的に接続する第2の導電膜と、第3の領域に電気的に接続する第3の導電膜と、第1の半導体膜と第1の導電膜および第2の導電膜との接続する部分の第1の半導体膜の表面に形成されたシリサイドとを有し、第1の領域、第2の領域および第3の領域に不純物元素が導入されており、第1の領域と第2の領域に含まれる不純物元素の濃度が異なることを特徴としている。   The semiconductor device of the present invention includes a first semiconductor film having a first region and a second region in contact with the first region, a channel region, a source region, and a drain region formed over the same substrate. A second semiconductor film having a functioning third region; an insulating film provided to cover the first semiconductor film and the second semiconductor film; and a first region provided on the insulating film; The first conductive film electrically connected, the second conductive film electrically connected to the second region, the third conductive film electrically connected to the third region, and the first semiconductor A first region, a second region, and a third region having silicide formed on a surface of the first semiconductor film at a portion where the film is connected to the first conductive film and the second conductive film An impurity element is introduced into the first region and the concentration of the impurity element contained in the first region and the second region is It is characterized in that it comprises.

また、本発明の半導体装置の他の構成は、同一基板上に形成された、第1の領域および当該第1の領域と接した第2の領域を有する第1の半導体膜と、チャネル領域とソース領域またはドレイン領域として機能する第3の領域とLDD領域とを有する第2の半導体膜と、第1の半導体膜および前記第2の半導体膜を覆って設けられた絶縁膜と、絶縁膜上に設けられ、且つ第1の領域と電気的に接続する第1の導電膜と、第2の領域と電気的に接続する第2の導電膜と、第3の領域に電気的に接続する第3の導電膜と、第1の半導体膜と第1の導電膜および第2の導電膜との接続する部分の第1の半導体膜の表面に形成されたシリサイドとを有し、第1の領域、第2の領域、第3の領域およびLDD領域に不純物元素が導入されており、第1の領域と第2の領域に含まれる不純物元素の濃度が異なることを特徴としている。   According to another configuration of the semiconductor device of the present invention, a first semiconductor film having a first region and a second region in contact with the first region formed over the same substrate, a channel region, A second semiconductor film having a third region functioning as a source region or a drain region and an LDD region; an insulating film provided to cover the first semiconductor film and the second semiconductor film; A first conductive film electrically connected to the first region, a second conductive film electrically connected to the second region, and a second conductive film electrically connected to the third region. 3 and a silicide formed on the surface of the first semiconductor film at a portion where the first semiconductor film and the first conductive film and the second conductive film are connected to each other. , An impurity element is introduced into the second region, the third region, and the LDD region, The concentration of the impurity element contained in the band and the second region is characterized different.

また、本発明の半導体装置は、上記構成において、第1の領域または第2の領域に含まれる不純物元素の濃度のうちいずれか一方は、第3の領域に含まれる不純物元素の濃度と同じであることを特徴としている。また、第1の領域または第2の領域に含まれる不純物元素の濃度のうちいずれか一方は、第3の領域に含まれる不純物元素の濃度と同じであり、且つ、他方は、LDD領域に含まれる不純物元素の濃度と同じであることを特徴としている。   In the semiconductor device of the present invention having the above structure, either the concentration of the impurity element contained in the first region or the second region is the same as the concentration of the impurity element contained in the third region. It is characterized by being. In addition, either the concentration of the impurity element contained in the first region or the second region is the same as the concentration of the impurity element contained in the third region, and the other is contained in the LDD region. It is characterized by the same concentration as the impurity element.

また、本発明の半導体装置の他の構成は、同一基板上に形成された、第1の領域および当該第1の領域と接した第2の領域を有する第1の半導体膜と、チャネル領域とソース領域またはドレイン領域として機能する第3の領域とを有する第2の半導体膜と、第1の半導体膜および前記第2の半導体膜を覆って設けられた絶縁膜と、絶縁膜上に設けられ、且つ第1の領域と電気的に接続する第1の導電膜と、第2の領域と電気的に接続する第2の導電膜と、第3の領域に電気的に接続する第3の導電膜と、第1の半導体膜と第1の導電膜および第2の導電膜との接続する部分の第1の半導体膜の表面に形成されたシリサイドとを有し、第1の領域と前記第2の領域の一方に含まれる不純物元素の濃度はチャネル領域に含まれる不純物元素の濃度と同じであり、第1の領域と第2の領域の他方に含まれる不純物元素の濃度は第3の領域に含まれる不純物元素の濃度と同じであることを特徴としている。なお、上記構成において、チャネル領域は不純物元素を含まない真性半導体で設けてもよいし、あらかじめチャネル領域に不純物のドープを行うことにより微量の不純物元素を導入しておくことも可能である。   According to another configuration of the semiconductor device of the present invention, a first semiconductor film having a first region and a second region in contact with the first region formed over the same substrate, a channel region, A second semiconductor film having a third region functioning as a source region or a drain region; an insulating film provided to cover the first semiconductor film and the second semiconductor film; and an insulating film provided over the insulating film A first conductive film electrically connected to the first region, a second conductive film electrically connected to the second region, and a third conductive material electrically connected to the third region. And a silicide formed on a surface of the first semiconductor film at a portion where the first semiconductor film and the first conductive film and the second conductive film are connected to each other. The concentration of the impurity element contained in one of the two regions is the concentration of the impurity element contained in the channel region Are the same, the concentration of the impurity element contained in the other of the first and second regions are characterized by the same as the concentration of the impurity element contained in the third region. Note that in the above structure, the channel region may be formed using an intrinsic semiconductor which does not contain an impurity element, or a small amount of impurity element may be introduced in advance by doping the channel region with an impurity.

また、本発明の半導体装置は、上記構成において、第1の半導体膜はシリコン膜であり、シリコン膜と第1の導電膜および第2の導電膜との接続する部分におけるシリコン膜の表面にシリサイドが形成されていることを特徴としている。   In the semiconductor device of the present invention having the above structure, the first semiconductor film is a silicon film, and silicide is formed on the surface of the silicon film at a portion where the silicon film is connected to the first conductive film and the second conductive film. It is characterized by being formed.

また、本発明の半導体装置の他の構成は、同一基板上に形成された、第1の領域を有する第1の半導体膜と、チャネル領域とソース領域またはドレイン領域として機能する第2の領域とを有する第2の半導体膜と、第1の半導体膜および第2の半導体膜を覆って設けられた絶縁膜と、絶縁膜上に設けられ、且つ第1の領域と電気的に接続する第1の導電膜および第2の導電膜と、第2の領域に電気的に接続する第3の導電膜と、第1の半導体膜と第1の導電膜および第2の導電膜との接続する部分の第1の半導体膜の表面に形成されたシリサイドとを有し、第1の領域と第2の領域に不純物元素が導入されており、第1の領域と前記第2の領域に含まれる不純物元素の濃度が異なることを特徴としている。   In addition, another structure of the semiconductor device of the present invention includes a first semiconductor film having a first region, a channel region, and a second region functioning as a source region or a drain region, which are formed over the same substrate. A second semiconductor film having a first insulating film, an insulating film provided to cover the first semiconductor film and the second semiconductor film, and a first semiconductor film provided on the insulating film and electrically connected to the first region. Conductive film and second conductive film, a third conductive film electrically connected to the second region, and a portion connecting the first semiconductor film to the first conductive film and the second conductive film Impurity formed in the surface of the first semiconductor film, an impurity element is introduced into the first region and the second region, and the impurity contained in the first region and the second region It is characterized by different element concentrations.

また、本発明の半導体装置の他の構成は、同一基板上に形成された、第1の領域を有する第1の半導体膜と、チャネル領域とソース領域またはドレイン領域として機能する第2の領域とLDD領域とを有する第2の半導体膜と、第1の半導体膜および第2の半導体膜を覆って設けられた絶縁膜と、絶縁膜上に設けられ、且つ第1の領域と電気的に接続する第1の導電膜および第2の導電膜と、第2の領域に電気的に接続する第3の導電膜と、第1の半導体膜と第1の導電膜および第2の導電膜との接続する部分の第1の半導体膜の表面に形成されたシリサイドとを有し、第1の領域と第2の領域に含まれる不純物元素の濃度が異なり、且つ第1の領域とLDD領域に含まれる不純物元素の濃度が同じであることを特徴としている。   In addition, another structure of the semiconductor device of the present invention includes a first semiconductor film having a first region, a channel region, and a second region functioning as a source region or a drain region, which are formed over the same substrate. A second semiconductor film having an LDD region; an insulating film provided to cover the first semiconductor film and the second semiconductor film; and provided on the insulating film and electrically connected to the first region The first conductive film and the second conductive film, the third conductive film electrically connected to the second region, the first semiconductor film, the first conductive film, and the second conductive film. A silicide formed on the surface of the first semiconductor film in the connecting portion, the concentrations of the impurity elements contained in the first region and the second region are different, and are contained in the first region and the LDD region. It is characterized by the same concentration of impurity elements.

また、本発明の半導体装置の他の構成は、同一基板上に形成された、第1の領域を有する第1の半導体膜と、チャネル領域とソース領域またはドレイン領域として機能する第2の領域とを有する第2の半導体膜と、第1の半導体膜および第2の半導体膜を覆って設けられた絶縁膜と、絶縁膜上に設けられ、且つ第1の領域と電気的に接続する第1の導電膜および第2の導電膜と、第2の領域に電気的に接続する第3の導電膜と、第1の半導体膜と第1の導電膜および第2の導電膜との接続する部分の第1の半導体膜の表面に形成されたシリサイドとを有し、第1の領域はチャネル領域に含まれる不純物元素の濃度と同じであり、第1の領域と第2の領域の他方は第3の領域に含まれる不純物元素の濃度と同じであることを特徴としている。なお、上記構成において、チャネル領域は不純物元素を含まない真性半導体で設けてもよいし、あらかじめチャネル領域に不純物のドープを行うことにより微量の不純物元素を導入しておくことも可能である。   In addition, another structure of the semiconductor device of the present invention includes a first semiconductor film having a first region, a channel region, and a second region functioning as a source region or a drain region, which are formed over the same substrate. A second semiconductor film having a first insulating film, an insulating film provided to cover the first semiconductor film and the second semiconductor film, and a first semiconductor film provided on the insulating film and electrically connected to the first region. Conductive film and second conductive film, a third conductive film electrically connected to the second region, and a portion connecting the first semiconductor film to the first conductive film and the second conductive film And the first region has the same concentration as the impurity element contained in the channel region, and the other of the first region and the second region is the second region. 3 is the same as the concentration of the impurity element contained in the region 3. Note that in the above structure, the channel region may be formed using an intrinsic semiconductor which does not contain an impurity element, or a small amount of impurity element may be introduced in advance by doping the channel region with an impurity.

また、本発明の半導体装置の作製方法は、基板上に第1の半導体膜と第2の半導体膜とを含む複数の半導体膜を形成し、複数の半導体膜を覆うようにゲート絶縁膜を形成し、第2の半導体膜の上方にゲート絶縁膜を介してゲート電極を選択的に形成し、第1の半導体膜に第1の不純物元素を導入して第1の不純物領域を形成し、第1の半導体膜の一部とゲート電極に覆われていない第2の半導体膜に第2の不純物元素を選択的に導入することにより、第1の半導体膜に第2の不純物領域を形成し且つ第2の半導体膜にチャネル領域とソース領域またはドレイン領域とを形成し、第1の半導体膜、第2の半導体膜、ゲート電極を覆うように層間絶縁膜を形成し、層間絶縁膜に選択的に開口部を形成して第1の半導体膜の第1の不純物領域および第2の不純物領域と、第2の半導体膜のソース領域またはドレイン領域とを露出させ、開口部に選択的に導電膜を形成することを特徴としている。   In the method for manufacturing a semiconductor device of the present invention, a plurality of semiconductor films including a first semiconductor film and a second semiconductor film are formed over a substrate, and a gate insulating film is formed so as to cover the plurality of semiconductor films. Then, a gate electrode is selectively formed above the second semiconductor film via a gate insulating film, a first impurity element is introduced into the first semiconductor film, and a first impurity region is formed. A second impurity region is formed in the first semiconductor film by selectively introducing the second impurity element into a part of the first semiconductor film and the second semiconductor film not covered with the gate electrode; A channel region and a source region or a drain region are formed in the second semiconductor film, an interlayer insulating film is formed so as to cover the first semiconductor film, the second semiconductor film, and the gate electrode, and the interlayer insulating film is selectively formed Forming an opening in the first impurity region of the first semiconductor film and And second impurity regions, to expose the source region or the drain region of the second semiconductor film, and wherein selectively forming a conductive film in the opening.

また、本発明の半導体装置の他の作製方法は、基板上に第1の半導体膜と第2の半導体膜とを含む複数の半導体膜を形成し、複数の半導体膜を覆うようにゲート絶縁膜を形成し、第2の半導体膜の上方にゲート絶縁膜を介してゲート電極を選択的に形成し、ゲート電極をマスクとして第1の半導体膜と第2の半導体膜に第1の不純物元素を導入して第1の不純物領域を形成し、ゲート電極の側壁に絶縁膜を形成し、第1の半導体膜の一部とゲート電極または絶縁膜に覆われていない第2の半導体膜に第2の不純物元素を選択的に導入することにより、第1の半導体膜に第2の不純物領域を形成し且つ第2の半導体膜にチャネル領域、LDD領域およびソース領域またはドレイン領域を形成し、第1の半導体膜、第2の半導体膜、ゲート電極および絶縁膜を覆うように層間絶縁膜を形成し、層間絶縁膜に選択的に開口部を形成して第1の半導体膜の第1の不純物領域および第2の不純物領域と、第2の半導体膜のソース領域またはドレイン領域とを露出させ、開口部に選択的に導電膜を形成することを特徴としている。   In another method for manufacturing a semiconductor device of the present invention, a plurality of semiconductor films including a first semiconductor film and a second semiconductor film are formed over a substrate, and a gate insulating film is formed so as to cover the plurality of semiconductor films. A gate electrode is selectively formed over the second semiconductor film with a gate insulating film interposed therebetween, and the first impurity element is applied to the first semiconductor film and the second semiconductor film using the gate electrode as a mask. A first impurity region is formed by introduction, an insulating film is formed on a side wall of the gate electrode, and a second semiconductor film which is not covered with a part of the first semiconductor film and the gate electrode or the insulating film is formed. By selectively introducing the impurity element, a second impurity region is formed in the first semiconductor film, and a channel region, an LDD region, and a source region or a drain region are formed in the second semiconductor film. Semiconductor film, second semiconductor film, gate electrode and An interlayer insulating film is formed so as to cover the insulating film, and an opening is selectively formed in the interlayer insulating film to form the first impurity region and the second impurity region of the first semiconductor film, and the second semiconductor A feature is that the source region or the drain region of the film is exposed and a conductive film is selectively formed in the opening.

また、本発明の半導体装置の他の作製方法は、上記構成において、第1の半導体膜および第2の半導体膜としてシリコン膜を用い、開口部に選択的に導電膜を形成する前に、開口部に金属膜を形成して熱処理を行うことにより、開口部から露出した第1の半導体膜および第2の半導体膜の表面にシリサイドを形成することを特徴としている。   Another method for manufacturing a semiconductor device of the present invention is to use a silicon film as the first semiconductor film and the second semiconductor film in the above structure, and to open the conductive film before selectively forming the conductive film in the opening. A silicide is formed on the surfaces of the first semiconductor film and the second semiconductor film exposed from the opening by forming a metal film on the portion and performing heat treatment.

トランジスタ等の半導体素子と温度センサーとして機能する半導体膜とを同一基板上に設け同一工程で形成することによって、半導体装置の作製工程を簡略化し低コスト化を達成することができる。   A semiconductor element such as a transistor and a semiconductor film functioning as a temperature sensor are provided over the same substrate and formed in the same process, whereby the manufacturing process of the semiconductor device can be simplified and cost reduction can be achieved.

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals may be used in common in different drawings.

はじめに、図1を用いて本発明の半導体装置の一例について図面を参照して説明する。具体的には、半導体装置に設けられた温度を検出するセンサー部に関して説明する。なお、図1において、図1(B)は図1(A)のA−B間の断面の模式図を示している。   First, an example of a semiconductor device of the present invention will be described with reference to the drawings with reference to FIG. Specifically, a sensor unit that detects a temperature provided in the semiconductor device will be described. Note that in FIG. 1, FIG. 1B is a schematic diagram of a cross section taken along a line AB in FIG.

本発明の半導体装置は、基板101上に形成された半導体膜102と、当該半導体膜102を覆うように設けられた絶縁膜104と、当該絶縁膜104上に形成され且つ半導体膜102と電気的に接続する第1の導電膜105aおよび第2の導電膜105bとを少なくとも有している。半導体膜102は、第1の領域102aと第2の領域102bとを有しており、第1の領域102aと第1の導電膜105aとが電気的に接続し、第2の領域102bと第2の導電膜105bとが電気的に接続している。なお、図1に示す半導体装置において、第1の領域102aと第1の導電膜105aとの接続部103aと第2の領域102bと第2の導電膜105bとの接続部103bの一方または両方にシリサイドが設けられた構成とすることが好ましい。この場合、半導体膜102と第1の導電膜105aまたは第2の導電膜105bは、シリサイドを介して接続される。   The semiconductor device of the present invention includes a semiconductor film 102 formed over a substrate 101, an insulating film 104 provided so as to cover the semiconductor film 102, and an electrical connection with the semiconductor film 102 formed over the insulating film 104. At least a first conductive film 105a and a second conductive film 105b connected to each other. The semiconductor film 102 includes a first region 102a and a second region 102b. The first region 102a and the first conductive film 105a are electrically connected, and the second region 102b and the second region 102b are electrically connected. The second conductive film 105b is electrically connected. Note that in the semiconductor device illustrated in FIGS. 1A and 1B, one or both of a connection portion 103a between the first region 102a and the first conductive film 105a and a connection portion 103b between the second region 102b and the second conductive film 105b. A structure in which silicide is provided is preferable. In this case, the semiconductor film 102 and the first conductive film 105a or the second conductive film 105b are connected through silicide.

基板101としては、ガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いる事ができる。また、Si等の半導体基板を用いてもよい。他にも、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PET)、ポリエーテルサルフォン(PES)に代表されるプラスチックやアクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能であり、このような基板であれば、その面積や形状に大きな制限が無いため、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることが可能となる。このような利点は円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、基板の表面を、あらかじめ研磨処理等により平坦化しておいてもよい。   As the substrate 101, a glass substrate, a quartz substrate, a ceramic substrate, a metal substrate including stainless steel, or the like can be used. Further, a semiconductor substrate such as Si may be used. In addition, it is also possible to use a substrate made of a flexible synthetic resin such as plastic or acrylic represented by polyethylene terephthalate (PET), polyethylene naphthalate (PET), or polyethersulfone (PES). In such a substrate, there is no great limitation on the area and shape. For example, if a substrate having a side of 1 meter or more and a rectangular shape is used, productivity can be significantly improved. It becomes. Such an advantage is a great advantage compared to the case of using a circular silicon substrate. Note that the surface of the substrate may be planarized in advance by polishing or the like.

半導体膜102としては、非晶質(アモルファス)半導体またはセミアモルファス半導体で形成することができる。また多結晶半導体や単結晶半導体を用いていても良い。セミアモルファス半導体は、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)を終端させるために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。 The semiconductor film 102 can be formed using an amorphous semiconductor or a semi-amorphous semiconductor. In addition, a polycrystalline semiconductor or a single crystal semiconductor may be used. A semi-amorphous semiconductor is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystals and polycrystals) and having a third state that is stable in terms of free energy, and has a short-range order. It includes a crystalline region having a lattice strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is a main component, the Raman spectrum is shifted to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. In order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more.

絶縁膜104としては、CVD法やスパッタ法等により形成された、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜、スピンコート法や液滴吐出法やスクリーン印刷法等により形成された、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。   As the insulating film 104, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x>) formed by CVD or sputtering is used. y) Insulating films having oxygen or nitrogen such as, films containing carbon such as DLC (diamond-like carbon), epoxies, polyimides, polyamides, polyvinyls formed by spin coating methods, droplet discharge methods, screen printing methods, etc. It can be provided in a single layer or a laminated structure made of an organic material such as phenol, benzocyclobutene, and acrylic, or a siloxane material such as a siloxane resin. Note that the siloxane material corresponds to a material including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group can also be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

第1の導電膜105a、第2の導電膜105bとしては、CVD法、スパッタ法、スクリーン印刷法、液滴吐出法またはディスペンサ法等により形成された、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)から選ばれた一種の元素または当該元素を複数含む合金からなる単層構造または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、例えばCとTiを含有したAl合金、Niを含有したAl合金、CとNiを含有したAl合金、CとMnを含有したAl合金等を用いることができる。また、積層構造で設ける場合、例えば、AlをTiで挟んで積層(Ti膜とAl膜とTi膜を順に積層)させることによって設けることができる。   As the first conductive film 105a and the second conductive film 105b, aluminum (Al), tungsten (W), titanium formed by a CVD method, a sputtering method, a screen printing method, a droplet discharge method, a dispenser method, or the like is used. (Ti), tantalum (Ta), molybdenum (Mo), nickel (Ni), platinum (Pt), copper (Cu), gold (Au), silver (Ag), manganese (Mn), neodymium (Nd), carbon A single layer structure or a laminated structure made of an element selected from (C) or an alloy containing a plurality of such elements can be used. For example, as a conductive film made of an alloy containing a plurality of the elements, for example, an Al alloy containing C and Ti, an Al alloy containing Ni, an Al alloy containing C and Ni, an Al alloy containing C and Mn, etc. Can be used. In the case of providing a laminated structure, for example, it can be provided by laminating Al between Ti (Ti film, Al film and Ti film are sequentially laminated).

半導体膜102にシリサイドを設ける場合には、半導体膜102としてシリコン(Si)を含んだ半導体膜を用い、当該半導体膜とニッケル(Ni)、コバルト(Co)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)、白金(Pt)等の金属との化合物で設けることができる。   In the case where silicide is provided in the semiconductor film 102, a semiconductor film containing silicon (Si) is used as the semiconductor film 102, and the semiconductor film and nickel (Ni), cobalt (Co), tungsten (W), and tantalum (Ta). , Molybdenum (Mo), titanium (Ti), platinum (Pt), and other metals.

また、図1に示す半導体装置では、第1の領域102aと第1の導電膜105aとの接続部103aまたは第2の領域102bと第2の導電膜105bとの接続部103bのいずれか一方(ここでは第1の領域102aと第1の導電膜105a)の接続において、ショットキー障壁が発生(ショットキーバリアダイオードが形成)する接続とし、他方(ここでは第2の領域102bと第2の導電膜105b)の接続部ではオーミック接触となるように設ける。なお、ここでいうオーミック接触とは、半導体膜に不純物領域を導入することによって、ショットキー障壁の厚さを薄くし、キャリアがトンネル効果により自由に通過できる状態を含む。   In the semiconductor device illustrated in FIG. 1, either the connection portion 103 a between the first region 102 a and the first conductive film 105 a or the connection portion 103 b between the second region 102 b and the second conductive film 105 b ( Here, the connection between the first region 102a and the first conductive film 105a is a connection in which a Schottky barrier is generated (a Schottky barrier diode is formed), and the other (here, the second region 102b and the second conductive film 105a). The connection portion of the film 105b) is provided so as to be in ohmic contact. Note that the ohmic contact here includes a state in which an impurity region is introduced into a semiconductor film to reduce the thickness of the Schottky barrier so that carriers can freely pass through the tunnel effect.

また、ショットキー障壁が発生する接続とするために、金属材料やシリサイド材料の仕事関数φmと半導体の電子親和力χを考慮して、上記第1の導電膜105a、105b、シリサイドの材料を選択する。半導体膜としてn型の半導体を用いる場合には、金属材料やシリサイド材料の仕事関数φmが半導体の電子親和力χより大きくなるように(φm>χ)材料を選択することが好ましく、例えば、白金(Pt)、ニッケル(Ni)またはこれらのシリサイドを用いることが好ましい。また、半導体膜としてp型の半導体を用いる場合には、金属材料やシリサイド材料の仕事関数φmが半導体の電子親和力χとエネルギーギャップEg/qより小さくなるように(φm<χ+Eg/q)材料を選択することが好ましい。また、オーミック接触とする場合には、上述した関係と逆になるように材料を選択するか、不純物元素の導入量を増やすことによりショットキー障壁の厚さを薄くすることによりキャリアがトンネル効果により自由に通過できるようにする。   In addition, in order to obtain a connection that generates a Schottky barrier, the first conductive films 105a and 105b and the silicide material are selected in consideration of the work function φm of the metal material or silicide material and the electron affinity χ of the semiconductor. . When an n-type semiconductor is used as the semiconductor film, it is preferable to select a material (φm> χ) so that the work function φm of the metal material or silicide material is larger than the electron affinity χ of the semiconductor. Pt), nickel (Ni) or a silicide thereof is preferably used. Further, when a p-type semiconductor is used as the semiconductor film, the material is selected so that the work function φm of the metal material or silicide material is smaller than the electron affinity χ and energy gap Eg / q of the semiconductor (φm <χ + Eg / q). It is preferable to select. In addition, in the case of ohmic contact, the material is selected so as to be opposite to the above-described relationship, or the Schottky barrier is thinned by increasing the amount of impurity elements introduced, so that carriers are caused by the tunnel effect. Let them pass freely.

本発明では、半導体膜と導電膜との接続部に形成されたショットキーバリアダイオードを温度センサーとして用いる。具体的には、半導体膜の表面に金属膜または金属シリサイドを形成して、その部分にショットキーバリアダイオードを意図的に形成し(ショットキー障壁を発生させ)、周囲の温度変化に応じて変化するショットキーバリアダイオードの抵抗値の変化を電気的に検出することによって温度センサーとして機能させる。ショットキーバリアダイオードを温度センサー部として用いた場合には、ショットキーバリアダイオードに逆方向バイアスを加えたときに流れる逆方向電流が温度に依存して変化することを利用することができる。特に、ショットキーバリアダイオードでは、逆方向にバイアスを加えたときに、当該バイアス電圧に対する逆方向電流の依存性が弱いため、仮に、測定時にバイアス電圧がふらついても逆方向電流のふらつきが小さく、温度に応じて変化する電流値を安定して測定することが可能である。   In the present invention, a Schottky barrier diode formed at a connection portion between a semiconductor film and a conductive film is used as a temperature sensor. Specifically, a metal film or metal silicide is formed on the surface of the semiconductor film, and a Schottky barrier diode is intentionally formed in that portion (a Schottky barrier is generated), which changes according to changes in ambient temperature. It functions as a temperature sensor by electrically detecting a change in the resistance value of the Schottky barrier diode. When a Schottky barrier diode is used as the temperature sensor unit, it can be used that the reverse current that flows when a reverse bias is applied to the Schottky barrier diode changes depending on the temperature. In particular, in a Schottky barrier diode, when a bias is applied in the reverse direction, since the dependence of the reverse current on the bias voltage is weak, even if the bias voltage fluctuates during measurement, the fluctuation in the reverse current is small. It is possible to stably measure a current value that changes according to temperature.

図1に示すように、半導体膜102と第1の導電膜105aおよび第2の導電膜105bとの接続において、一方をショットキー障壁が発生する接続とし、他方をオーミック接触とするために、一方の領域にのみ不純物領域を形成する。具体的には、半導体膜102における第1の領域102aと第2の領域102bのどちらか一方にだけ不純物元素を導入することにより、第1の領域102aと第2の領域102bの一方を不純物領域とし、他方を真性領域とする。例えば、第1の領域102aと第1の導電膜105aとの接続をショットキー障壁が発生する接続とし、第2の領域102bと第2の導電膜105bとの接続をオーミック接触とする場合には、第2の領域102bにのみn型(またはp型)を示す不純物元素を導入し、第1の領域102aには不純物元素の導入を行わない。   As shown in FIG. 1, one of the connections between the semiconductor film 102 and the first conductive film 105a and the second conductive film 105b is a connection in which a Schottky barrier is generated and the other is in ohmic contact. Impurity regions are formed only in these regions. Specifically, by introducing an impurity element into only one of the first region 102a and the second region 102b in the semiconductor film 102, one of the first region 102a and the second region 102b is changed into an impurity region. And the other as the intrinsic region. For example, when the connection between the first region 102a and the first conductive film 105a is a connection that generates a Schottky barrier, and the connection between the second region 102b and the second conductive film 105b is an ohmic contact. An impurity element exhibiting n-type (or p-type) is introduced only into the second region 102b, and no impurity element is introduced into the first region 102a.

また、他にも、半導体膜102と第1の導電膜105aおよび第2の導電膜105bとの接続において、一方をショットキー障壁が発生する接続とし、他方をオーミック接触とするために、第1の領域102aと第2の領域102bとに含まれる不純物元素の濃度が異なるように設けてもよい。具体的には、第1の領域102aと第2の領域102bにそれぞれn型(またはp型)の不純物元素を異なる濃度で導入することにより、第1の領域102aと第2の領域102bの各々に異なる濃度の不純物領域を形成する。例えば、第1の領域102aと第1の導電膜105aとの接続をショットキー障壁が発生する接続とし、第2の領域102bと第2の導電膜105bとの接続をオーミック接触とする場合には、第2の領域102bに第1の領域102aより高濃度のn型(またはp型)を示す不純物元素を導入し、第1の領域102aを第2の領域102bより低濃度のn型(またはp型)不純物領域(n領域(またはp領域))とする。なお、低濃度の不純物領域とは、高濃度の不純物領域と比較して半導体膜に含まれる不純物元素の濃度が小さいことをいう。 In addition, in the connection between the semiconductor film 102 and the first conductive film 105a and the second conductive film 105b, in order to set one to be a connection that generates a Schottky barrier and the other to be in ohmic contact, the first The regions 102a and the second region 102b may be provided so that the concentration of the impurity element is different. Specifically, each of the first region 102a and the second region 102b is introduced by introducing n-type (or p-type) impurity elements into the first region 102a and the second region 102b at different concentrations. Impurity regions having different concentrations are formed. For example, when the connection between the first region 102a and the first conductive film 105a is a connection that generates a Schottky barrier, and the connection between the second region 102b and the second conductive film 105b is an ohmic contact. An impurity element having an n-type (or p-type) concentration higher than that of the first region 102a is introduced into the second region 102b, so that the first region 102a has an n-type (or lower concentration) than the second region 102b. A p-type impurity region (n - region (or p - region)) is used. Note that the low concentration impurity region means that the concentration of the impurity element contained in the semiconductor film is lower than that of the high concentration impurity region.

なお、第1の領域102aと第2の領域102bとに不純物領域を形成する場合、半導体膜の不純物領域と導電膜との接続において、ショットキー障壁が発生する接続とするかオーミック接触とするかは、半導体膜に導入する不純物元素の濃度を調整することにより制御することができる。具体的には、前述したように、ショットキー障壁が発生する接続とする領域には低濃度の不純物元素を導入し、オーミック接触とする領域にはショットキー障壁を発生させる領域に導入する不純物より高濃度の不純物元素を導入する。例えば、ショットキー障壁が発生する接続とする領域には、P(リン)を1×1017cm−3未満またはB(ボロン)を1×1018cm−3未満の濃度で導入し、オーミック接触とする領域にはそれ以上の濃度で導入することが好ましい。 Note that in the case where impurity regions are formed in the first region 102a and the second region 102b, a connection in which a Schottky barrier is generated or an ohmic contact is used in the connection between the impurity region of the semiconductor film and the conductive film. Can be controlled by adjusting the concentration of the impurity element introduced into the semiconductor film. Specifically, as described above, a low-concentration impurity element is introduced into a region where a Schottky barrier is generated, and an impurity introduced into a region where a Schottky barrier is generated is introduced into a region where ohmic contact is caused. A high concentration of impurity elements is introduced. For example, in a region where a Schottky barrier is generated, P (phosphorus) is introduced at a concentration of less than 1 × 10 17 cm −3 or B (boron) is introduced at a concentration of less than 1 × 10 18 cm −3 , and ohmic contact is made. It is preferable to introduce a higher concentration in the region.

また、図1に示す半導体装置では、半導体膜102と第1の導電膜105aおよび第2の導電膜105bとの接続において、一方の接続にショットキー障壁が発生する接続とし、他方の接続がオーミック接触となるように設けた構成としたが、これに限られず両方の接続をショットキー障壁が発生する接続とすることも可能である。この場合、半導体膜102の第2の領域102bに第1の領域102aと同一の濃度のn型またはp型の不純物を導入して不純物領域を形成することによって、第1の領域102aと第1の導電膜105aとの接続部および第2の領域102bと第2の導電膜105bとの接続部でショットキーバリアダイオードを設ける構成とすることができる。また、他にも、半導体膜102の第1の領域102aおよび第2の領域102bに不純物元素を導入せずに真性半導体とすることによって、第1の領域102aと第1の導電膜105aとの接続部および第2の領域102bと第2の導電膜105bとの接続部でショットキーバリアダイオードを設ける構成とすることができる。   In the semiconductor device illustrated in FIG. 1, the connection between the semiconductor film 102 and the first conductive film 105 a and the second conductive film 105 b is a connection in which a Schottky barrier is generated in one connection, and the other connection is an ohmic connection. However, the present invention is not limited to this, and both connections may be connections that generate a Schottky barrier. In this case, an impurity region is formed by introducing an n-type or p-type impurity having the same concentration as the first region 102a into the second region 102b of the semiconductor film 102, thereby forming the first region 102a and the first region 102b. A Schottky barrier diode can be provided in the connection portion between the conductive film 105a and the connection portion between the second region 102b and the second conductive film 105b. In addition, by using an intrinsic semiconductor without introducing an impurity element into the first region 102a and the second region 102b of the semiconductor film 102, the first region 102a and the first conductive film 105a A Schottky barrier diode can be provided in the connection portion and the connection portion between the second region 102b and the second conductive film 105b.

このように、基板上に設けられた半導体膜と導電膜との接続部にショットキーバリアダイオードを形成し、観測対象物から放射される赤外線を、例えば基板101の下側から半導体膜102(より詳しくは、第1の領域102a)で受光し、受光した赤外線の強さに応じて変化するショットキーバリアダイオードの抵抗値の変化を電気的に検出することによって、周囲の温度変化を測定することができる。   In this manner, a Schottky barrier diode is formed at the connection portion between the semiconductor film provided on the substrate and the conductive film, and infrared rays emitted from the observation object are emitted from the lower side of the substrate 101, for example, from the semiconductor film 102 (more Specifically, the ambient temperature change is measured by electrically detecting a change in the resistance value of the Schottky barrier diode that is received in the first region 102a) and changes in accordance with the intensity of the received infrared ray. Can do.

なお、図1では基板101上に形成された半導体膜102を用いた例を示したが、半導体膜102に代えて、基板101としてシリコン等の半導体基板を用い、当該半導体基板に第1の領域102aと第2の領域102bを作り込んで設けてもよい。この場合には、半導体基板に形成された第1の領域102aと第1の導電膜105a、第2の領域102bと第2の導電膜105bとの接続の少なくとも一方をショットキー障壁が発生する接続とする。半導体基板としては、不純物元素が導入されていない真性半導体を用いてもよいし、不純物元素を導入した不純物半導体を用いてもよい。不純物元素を導入した不純物半導体を用いる場合には、上述したように導入する不純物元素の濃度を調整することによりショットキー障壁が発生する接続とするかオーミック接触とするかを制御する。具体的には、ショットキー障壁が発生する接続とする領域には低濃度の不純物元素を導入し、オーミック接触とする領域にはショットキー障壁を発生させる領域に導入する不純物より高濃度の不純物元素を導入し、例えば、ショットキー障壁が発生する接続とする領域には、P(リン)を1×1017cm−3未満またはB(ボロン)を1×1018cm−3未満の濃度で導入し、オーミック接触とする領域にはそれ以上の濃度で導入することが好ましい。 Note that FIG. 1 illustrates an example in which the semiconductor film 102 formed over the substrate 101 is used, but instead of the semiconductor film 102, a semiconductor substrate such as silicon is used as the substrate 101, and the first region is formed in the semiconductor substrate. 102a and the second region 102b may be formed and provided. In this case, a connection in which a Schottky barrier generates at least one of the connection between the first region 102a and the first conductive film 105a and the second region 102b and the second conductive film 105b formed in the semiconductor substrate. And As the semiconductor substrate, an intrinsic semiconductor into which no impurity element is introduced may be used, or an impurity semiconductor into which an impurity element is introduced may be used. In the case where an impurity semiconductor into which an impurity element is introduced is used, as described above, the connection to generate a Schottky barrier or the ohmic contact is controlled by adjusting the concentration of the impurity element to be introduced. Specifically, a low-concentration impurity element is introduced into a connection region where a Schottky barrier is generated, and a higher-concentration impurity element than an impurity introduced into a region where a Schottky barrier is generated is formed in an ohmic contact region. For example, P (phosphorus) is introduced at a concentration of less than 1 × 10 17 cm −3 or B (boron) at a concentration of less than 1 × 10 18 cm −3 in a region where a Schottky barrier is generated. And it is preferable to introduce into the region to be in ohmic contact at a higher concentration.

(実施の形態1)
本実施の形態では、トランジスタおよび上述したセンサー部を有する半導体装置の作製方法に関して図面を参照して説明する。具体的には、トランジスタとセンサー部を同一基板上に形成する方法に関して説明する。
(Embodiment 1)
In this embodiment, a method for manufacturing a semiconductor device including a transistor and the above sensor portion will be described with reference to drawings. Specifically, a method for forming a transistor and a sensor portion over the same substrate will be described.

まず、基板201上に絶縁膜202を形成し、当該絶縁膜202上に半導体膜203を形成する(図2(A))。   First, the insulating film 202 is formed over the substrate 201, and the semiconductor film 203 is formed over the insulating film 202 (FIG. 2A).

基板201としては、ガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いる事ができる。また、Si等の半導体基板を用いてもよい。他にも、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PET)、ポリエーテルサルフォン(PES)に代表されるプラスチックやアクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能であり、このような基板であれば、その面積や形状、大きな制限が無いため、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることが可能となる。このような利点は円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、基板の表面を、あらかじめ研磨処理等により平坦化しておいてもよい。   As the substrate 201, a glass substrate, a quartz substrate, a ceramic substrate, a metal substrate including stainless steel, or the like can be used. Further, a semiconductor substrate such as Si may be used. In addition, it is also possible to use a substrate made of a flexible synthetic resin such as plastic or acrylic represented by polyethylene terephthalate (PET), polyethylene naphthalate (PET), or polyethersulfone (PES). In such a substrate, there is no major limitation on the area, shape, and the like. For example, if one side is 1 meter or more and a rectangular shape is used, productivity can be significantly improved. It becomes. Such an advantage is a great advantage compared to the case of using a circular silicon substrate. Note that the surface of the substrate may be planarized in advance by polishing or the like.

絶縁膜202としては、CVD法やスパッタ法等を用いて、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、絶縁膜202を2層構造で設ける場合、1層目の絶縁膜として窒化酸化珪素膜で設け、2層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜202を3層構造で設ける場合、1層目の絶縁膜として酸化窒化珪素膜を設け、2層目の絶縁膜として窒化酸化珪素膜を設け、3層目の絶縁膜として酸化窒化珪素膜を設けるとよい。このように、下地膜として機能する絶縁膜202を形成することによって、基板201からNaなどのアルカリ金属やアルカリ土類金属が、半導体膜203中に拡散し、半導体素子の特性に悪影響を及ぼすのを抑制することができる。   As the insulating film 202, a silicon oxide (SiOx), a silicon nitride (SiNx), a silicon oxynitride (SiOxNy) (x> y), a silicon nitride oxide (SiNxOy) (x> y) is used by a CVD method, a sputtering method, or the like. ) Or the like, or a stacked structure of these layers. For example, in the case where the insulating film 202 is provided with a two-layer structure, a silicon nitride oxide film may be provided as a first insulating film and a silicon oxynitride film may be provided as a second insulating film. In the case where the insulating film 202 is provided with a three-layer structure, a silicon oxynitride film is provided as a first insulating film, a silicon nitride oxide film is provided as a second insulating film, and an oxynitriding film is used as a third insulating film. A silicon film may be provided. In this manner, by forming the insulating film 202 that functions as a base film, alkali metal such as Na or alkaline earth metal diffuses from the substrate 201 into the semiconductor film 203, which adversely affects the characteristics of the semiconductor element. Can be suppressed.

半導体膜203としては、非晶質(アモルファス)半導体またはセミアモルファス半導体で形成することができる。また多結晶半導体膜を用いていても良い。セミアモルファス半導体は、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)を終端させるために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。 The semiconductor film 203 can be formed using an amorphous semiconductor or a semi-amorphous semiconductor. A polycrystalline semiconductor film may also be used. A semi-amorphous semiconductor is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystals and polycrystals) and having a third state that is stable in terms of free energy, and has a short-range order. It includes a crystalline region having a lattice strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is a main component, the Raman spectrum is shifted to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. In order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more.

セミアモルファス半導体は、珪素を含む気体をグロー放電分解(プラズマCVD)して形成する。珪素を含む気体としては、SiH、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることが可能である。またGeFを混合させても良い。この珪素を含む気体をH、または、HとHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈してもよい。希釈率は2〜1000倍の範囲、圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHz、基板加熱温度は300℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020cm−3以下とすることが望ましく、特に、酸素濃度は5×1019cm−3以下、好ましくは1×1019cm−3以下とする。ここでは、スパッタ法、CVD法等を用いてシリコン(Si)を主成分とする材料(例えばSiGe1−x等)で非晶質半導体膜を形成し、当該非晶質半導体膜をレーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの結晶化法により結晶化させる。また、他にも、DCバイアスを印加して熱プラズマを発生することにより、当該熱プラズマを半導体膜に作用させることによって半導体膜の結晶化を行うことも可能である。なお、あらかじめ半導体膜203にチャネルドープとして微量のリン(P)やボロン(B)等の不純物元素を導入しておいてもよい。チャネルドープとは、チャネル領域へ不純物を導入することをいう。 A semi-amorphous semiconductor is formed by glow discharge decomposition (plasma CVD) of a gas containing silicon. As a gas containing silicon, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, or the like can be used. Further, GeF 4 may be mixed. The gas containing silicon may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times, the pressure is in the range of approximately 0.1 Pa to 133 Pa, the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz, and the substrate heating temperature may be 300 ° C. or less. As an impurity element in the film, an impurity of atmospheric components such as oxygen, nitrogen, and carbon is desirably 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 19 cm −3 or less, preferably 1 × 10 19 cm -3 or less. Here, an amorphous semiconductor film is formed using a material containing silicon (Si) as a main component (for example, Si x Ge 1-x or the like) by a sputtering method, a CVD method, or the like, and the amorphous semiconductor film is laser-emitted. Crystallization is performed by a crystallization method such as a crystallization method, a thermal crystallization method using an RTA or a furnace annealing furnace, or a thermal crystallization method using a metal element that promotes crystallization. In addition, the semiconductor film can be crystallized by applying a DC bias to generate thermal plasma so that the thermal plasma acts on the semiconductor film. Note that a small amount of an impurity element such as phosphorus (P) or boron (B) may be introduced into the semiconductor film 203 in advance as a channel dope. Channel doping refers to introducing impurities into the channel region.

次に、半導体膜203を選択的にエッチングすることにより島状の半導体膜203a〜203cを形成し、当該半導体膜203a〜203cを覆うようにゲート絶縁膜204を形成する(図2(B))。   Next, the semiconductor film 203 is selectively etched to form island-shaped semiconductor films 203a to 203c, and a gate insulating film 204 is formed so as to cover the semiconductor films 203a to 203c (FIG. 2B). .

ゲート絶縁膜204としては、CVD法やスパッタ法等により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。また、他にも半導体膜203a〜203cに酸素雰囲気下(例えば、酸素(O)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または酸素と水素(H)と希ガス雰囲気下)または窒素雰囲気下(例えば、窒素(N)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または窒素と水素と希ガス雰囲気下またはNHと希ガス雰囲気下)でプラズマ処理を行い、当該半導体膜203a〜203cの表面を酸化処理または窒化処理することによって、ゲート絶縁膜を形成することもできる。また、プラズマ処理として高周波(マイクロ波等)を用いて高密度(好ましくは、1×1011cm−3以上1×1013cm−3以下)、且つ低電子温度(好ましくは0.5eV以上1.5eV以下)の条件下(以下、「高密度プラズマ処理」)で行うことが好ましい。高密度プラズマ処理により半導体膜203a〜203cに酸化処理または窒化処理を行うことによって形成されるゲート絶縁膜は、CVD法やスパッタ法等により形成された絶縁膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を有している。 As the gate insulating film 204, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) is formed by CVD or sputtering. A single-layer structure of an insulating film containing oxygen or nitrogen such as a stacked structure thereof can be provided. In addition, the semiconductor films 203a to 203c may be formed in an oxygen atmosphere (for example, oxygen (O 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) atmosphere or oxygen and hydrogen (H 2 ) and a rare gas atmosphere) or a nitrogen atmosphere (for example, nitrogen (N 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) atmosphere, or a nitrogen, hydrogen, and rare gas atmosphere The gate insulating film can also be formed by performing plasma treatment under a rare gas atmosphere with NH 3 and oxidizing or nitriding the surfaces of the semiconductor films 203a to 203c. Further, high-frequency (preferably 1 × 10 11 cm −3 or more and 1 × 10 13 cm −3 or less) and high electron temperature (preferably 0.5 eV or more and 1) using high frequency (microwave or the like) as plasma treatment 0.5 eV or less) (hereinafter referred to as “high density plasma treatment”). A gate insulating film formed by performing oxidation treatment or nitriding treatment on the semiconductor films 203a to 203c by high-density plasma treatment has a uniform film thickness and the like as compared with an insulating film formed by a CVD method, a sputtering method, or the like. It has an excellent and dense film.

次に、半導体膜203aおよび半導体膜203bの上方にゲート絶縁膜204を介してゲート電極205を選択的に形成し、当該ゲート電極205をマスクとして半導体膜203a、半導体膜203bおよび半導体膜203cにn型またはp型の第1の不純物元素231を導入して第1の不純物領域206を選択的に形成する(図2(C))。ここでは、第1の不純物元素231として、n型を示す不純物元素を導入することによって、n型を示す第1の不純物領域206を形成する。n型を示す不純物元素として、リン(P)やヒ素(As)等を用いることができる。   Next, the gate electrode 205 is selectively formed over the semiconductor film 203a and the semiconductor film 203b with the gate insulating film 204 interposed therebetween, and the semiconductor film 203a, the semiconductor film 203b, and the semiconductor film 203c are formed on the gate electrode 205 as a mask. A first impurity region 206 is selectively formed by introducing a p-type or p-type first impurity element 231 (FIG. 2C). Here, an n-type first impurity region 206 is formed by introducing an n-type impurity element as the first impurity element 231. As the impurity element exhibiting n-type conductivity, phosphorus (P), arsenic (As), or the like can be used.

ゲート電極205としては、CVD法やスパッタ法等により、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料の単層構造または積層構造で設けることができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、窒化タンタルとタングステンとの積層構造で設けることができる。   As the gate electrode 205, tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), niobium are formed by CVD or sputtering. An element selected from (Nb) and the like, or an alloy material or a compound material containing these elements as a main component can be provided in a single layer structure or a stacked structure. Alternatively, a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus can be used. For example, a stacked structure of tantalum nitride and tungsten can be used.

次に、半導体膜203aおよび半導体膜203cをレジスト207で選択的に覆い、レジスト207および半導体膜203b上に形成されたゲート電極205をマスクとして、n型またはp型の第2の不純物元素232を導入することによって、半導体膜203bに第2の不純物領域208を選択的に形成する(図2(D))。ここでは、第2の不純物元素232として、p型を示す不純物元素を導入することによって、p型を示す第2の不純物領域208を形成する。p型を示す不純物元素として、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。   Next, the semiconductor film 203a and the semiconductor film 203c are selectively covered with a resist 207, and an n-type or p-type second impurity element 232 is formed using the gate electrode 205 formed over the resist 207 and the semiconductor film 203b as a mask. By introduction, the second impurity region 208 is selectively formed in the semiconductor film 203b (FIG. 2D). Here, a p-type second impurity region 208 is formed by introducing a p-type impurity element as the second impurity element 232. As the p-type impurity element, boron (B), aluminum (Al), gallium (Ga), or the like can be used.

次に、レジスト207を除去した後、半導体膜203aおよび半導体膜203bのゲート電極205の側壁に絶縁膜234(サイドウォールともいう)を選択的に形成する。続けて、半導体膜203cの一部および半導体膜203bをレジスト209で選択的に覆い、レジスト209および半導体膜203a上に形成されたゲート電極205および絶縁膜234をマスクとして、n型またはp型の第3の不純物元素233を導入することによって、半導体膜203aに第3の不純物領域210を選択的に形成する(図2(E))。ここでは、第3の不純物元素233として、n型を示し且つ第1の不純物元素231より高濃度の不純物元素を導入することによって、n型を示す第3の不純物領域210を形成する。   Next, after the resist 207 is removed, an insulating film 234 (also referred to as a sidewall) is selectively formed over the sidewalls of the gate electrode 205 of the semiconductor film 203a and the semiconductor film 203b. Subsequently, part of the semiconductor film 203c and the semiconductor film 203b are selectively covered with a resist 209, and the gate electrode 205 and the insulating film 234 formed over the resist 209 and the semiconductor film 203a are used as masks. By introducing the third impurity element 233, the third impurity region 210 is selectively formed in the semiconductor film 203a (FIG. 2E). Here, an n-type third impurity region 210 is formed by introducing an n-type impurity element having a higher concentration than the first impurity element 231 as the third impurity element 233.

次に、半導体膜203a〜203c、ゲート電極205および絶縁膜234を覆うように絶縁膜211、絶縁膜212を形成する(図3(A))。   Next, an insulating film 211 and an insulating film 212 are formed so as to cover the semiconductor films 203a to 203c, the gate electrode 205, and the insulating film 234 (FIG. 3A).

絶縁膜211としては、CVD法やスパッタ法等により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。   As the insulating film 211, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y), or the like is formed by CVD or sputtering. It can be provided with a single layer structure of an insulating film containing oxygen or nitrogen, a film containing carbon such as DLC (diamond-like carbon), or a laminated structure thereof.

絶縁膜212としては、CVD法やスパッタ法等により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜からなる単層または積層構造で設けることができる。また、他にも、スピンコート法、蒸着法、液滴吐出法、スクリーン印刷法等により、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、図3(A)において、絶縁膜211を設けずに半導体膜203a〜半導体膜203c、ゲート電極および絶縁膜234を覆うように絶縁膜212を直接設けることも可能である。   As the insulating film 212, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y), or the like is formed by CVD or sputtering. It is possible to provide a single layer or a laminated structure including an insulating film containing oxygen or nitrogen or a film containing carbon such as DLC (Diamond Like Carbon). In addition, organic materials such as epoxy, polyimide, polyamide, polyvinylphenol, benzocyclobutene, and acrylic, or siloxane materials such as siloxane resin by spin coating, vapor deposition, droplet discharge, screen printing, etc. It can be provided in a single layer or laminated structure. Note that in FIG. 3A, the insulating film 212 can be provided directly so as to cover the semiconductor films 203a to 203c, the gate electrode, and the insulating film 234 without providing the insulating film 211.

次に、絶縁膜211および絶縁膜212に開口部213を選択的に形成し、半導体膜203a〜203cの一部を露出させる(図3(B))。ここでは、半導体膜203aにおける第3の不純物領域210、半導体膜203bにおける第2の不純物領域208、半導体膜203cにおける第1の不純物領域206および第3の不純物領域210が露出する。   Next, an opening 213 is selectively formed in the insulating film 211 and the insulating film 212, and part of the semiconductor films 203a to 203c is exposed (FIG. 3B). Here, the third impurity region 210 in the semiconductor film 203a, the second impurity region 208 in the semiconductor film 203b, the first impurity region 206 and the third impurity region 210 in the semiconductor film 203c are exposed.

次に、半導体膜203a〜203cの露出した表面に接するように金属膜214を形成する(図3(C))。   Next, a metal film 214 is formed so as to be in contact with the exposed surfaces of the semiconductor films 203a to 203c (FIG. 3C).

金属膜214としては、CVD法やスパッタ法等により、ニッケル(Ni)、コバルト(Co)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)、白金(Pt)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料の単層構造または積層構造で設けることができる。   The metal film 214 is made of nickel (Ni), cobalt (Co), tungsten (W), tantalum (Ta), molybdenum (Mo), titanium (Ti), platinum (Pt), etc. by CVD or sputtering. A single element structure or a laminated structure of selected elements or an alloy material or a compound material containing these elements as main components can be provided.

次に、熱処理を行い金属膜214が接する半導体膜203a〜203cの表面に金属シリサイド215a〜215dを形成する(図3(D))。ここでは、シリサイド215a〜215dとしてニッケルシリサイドを形成する。   Next, heat treatment is performed to form metal silicides 215a to 215d on the surfaces of the semiconductor films 203a to 203c in contact with the metal film 214 (FIG. 3D). Here, nickel silicide is formed as the silicides 215a to 215d.

なお、ここでは、半導体膜203a〜203cの表面に金属シリサイドを形成した例を示しているが、これより前の段階で半導体膜203aおよび半導体膜203bの表面にあらかじめ金属シリサイドを形成しておいてもよい。例えば、図2(E)の工程の後、レジスト209を除去し、再度半導体膜203cをレジストで覆い、半導体膜203aおよび半導体膜203bの露出した部分(ゲート電極205および絶縁膜234に覆われていない部分)全面にシリサイドを形成してもよい。このように、あらかじめ半導体膜203aおよび半導体膜203bの表面にシリサイドを形成しておき、図3(D)において半導体膜203cの表面にシリサイドを形成してもよい。   Although an example in which metal silicide is formed on the surfaces of the semiconductor films 203a to 203c is shown here, metal silicide is formed in advance on the surfaces of the semiconductor film 203a and the semiconductor film 203b in an earlier stage. Also good. For example, after the step of FIG. 2E, the resist 209 is removed, the semiconductor film 203c is covered again with the resist, and exposed portions of the semiconductor film 203a and the semiconductor film 203b (covered with the gate electrode 205 and the insulating film 234). Silicide may be formed on the entire surface. In this manner, silicide may be formed in advance on the surfaces of the semiconductor film 203a and the semiconductor film 203b, and silicide may be formed on the surface of the semiconductor film 203c in FIG. 3D.

シリサイド215a〜215dとしては、半導体膜203a〜203cに含まれるシリコンと金属膜214との化合物によって形成されたニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、チタンシリサイドまたは白金シリサイド等で設けることができる。   The silicides 215a to 215d can be provided by nickel silicide, cobalt silicide, tungsten silicide, molybdenum silicide, titanium silicide, platinum silicide, or the like formed by a compound of silicon and the metal film 214 included in the semiconductor films 203a to 203c. .

次に、絶縁膜212上および開口部213に半導体膜203a〜203cと電気的に接続する導電膜216を選択的に形成する(図3(E))。ここでは、半導体膜の表面にニッケルシリサイドを形成し、当該ニッケルシリサイドと電気的に接続するように導電膜216として、Al(アルミニウム)、Ti(チタン)等を形成する。   Next, a conductive film 216 that is electrically connected to the semiconductor films 203a to 203c is selectively formed over the insulating film 212 and the opening 213 (FIG. 3E). Here, nickel silicide is formed on the surface of the semiconductor film, and Al (aluminum), Ti (titanium), or the like is formed as the conductive film 216 so as to be electrically connected to the nickel silicide.

以上の工程によって、半導体膜203a〜203cと導電膜216とが接続された、nチャネル型薄膜トランジスタ218a、pチャネル型薄膜トランジスタ218bおよびセンサー部218cを有する半導体装置を作製することができる。   Through the above steps, a semiconductor device including the n-channel thin film transistor 218a, the p-channel thin film transistor 218b, and the sensor portion 218c in which the semiconductor films 203a to 203c and the conductive film 216 are connected can be manufactured.

nチャネル型薄膜トランジスタ218aにおいては半導体膜203aと導電膜216がシリサイド215aを介して接続されており、pチャネル型薄膜トランジスタ218bにおいては半導体膜203bと導電膜216がシリサイド215bを介して接続されている。また、センサー部218cにおいては、半導体膜203cに第1の不純物領域206で形成される第1の領域220aと第3の不純物領域210で形成される第2の領域220bとが設けられており、第1の領域220aと導電膜216はシリサイド215cを介して接続されており、第2の領域220bと導電膜216とはシリサイド215dを介して接続されている。なお、上記工程において半導体膜203a〜203cにシリサイドを形成せずに半導体膜203a〜203cと導電膜216とを接続させる構造としてもよい。この場合、導電膜216をシリサイドで形成してもよい。   In the n-channel thin film transistor 218a, the semiconductor film 203a and the conductive film 216 are connected via a silicide 215a, and in the p-channel thin film transistor 218b, the semiconductor film 203b and the conductive film 216 are connected via a silicide 215b. In the sensor portion 218c, a first region 220a formed by the first impurity region 206 and a second region 220b formed by the third impurity region 210 are provided in the semiconductor film 203c. The first region 220a and the conductive film 216 are connected via a silicide 215c, and the second region 220b and the conductive film 216 are connected via a silicide 215d. Note that the semiconductor films 203a to 203c and the conductive film 216 may be connected to each other without forming silicide in the semiconductor films 203a to 203c in the above step. In this case, the conductive film 216 may be formed of silicide.

また、上記作製工程において、nチャネル型薄膜トランジスタ218aにおける半導体膜203aと導電膜216との接続部217a(半導体膜203aとシリサイド215aとの接続)がオーミック接触となるように、半導体膜203aに導入する第3の不純物元素233の濃度を調整する。同様に、pチャネル型薄膜トランジスタ218bにおける半導体膜203bと導電膜216との接続部217b(第2の領域220bとシリサイド215dとの接続)がオーミック接触となるように、半導体膜203bに導入する第2の不純物元素232の濃度を調整する。また、センサー部218cにおける半導体膜203cの第1の領域220aと導電膜216との接続部217c(第1の領域220aとシリサイド215cとの接続)はショットキー障壁が発生するように、半導体膜203cに導入する第1の不純物元素231の濃度を調整し、且つ半導体膜203cの第2の領域220bと導電膜216との接続(第2の領域220bとシリサイド215dとの接続)はオーミック接触となるように、半導体膜203cに導入する第3の不純物元素233の濃度を調整する。   In the above manufacturing process, the connection portion 217a (connection between the semiconductor film 203a and the silicide 215a) between the semiconductor film 203a and the conductive film 216 in the n-channel thin film transistor 218a is introduced into the semiconductor film 203a so as to be in ohmic contact. The concentration of the third impurity element 233 is adjusted. Similarly, the second portion introduced into the semiconductor film 203b so that the connection portion 217b (connection between the second region 220b and the silicide 215d) between the semiconductor film 203b and the conductive film 216 in the p-channel thin film transistor 218b is in ohmic contact. The concentration of the impurity element 232 is adjusted. Further, in the sensor portion 218c, the connection portion 217c (connection between the first region 220a and the silicide 215c) between the first region 220a of the semiconductor film 203c and the conductive film 216 in the sensor portion 218c is formed so that a Schottky barrier is generated. The concentration of the first impurity element 231 introduced into the semiconductor film 203 is adjusted, and the connection between the second region 220b of the semiconductor film 203c and the conductive film 216 (connection between the second region 220b and the silicide 215d) is in ohmic contact. In this manner, the concentration of the third impurity element 233 introduced into the semiconductor film 203c is adjusted.

このように、本実施の形態では、半導体膜と導電膜との接続(半導体膜とシリサイドの接続)をオーミック接触とするかショットキー障壁が発生する接続とするかの制御を、半導体膜203a〜203cに対して導入する不純物元素の濃度を制御することにより行う。具体的には、ショットキー障壁が発生する接続とする領域には低濃度の不純物元素を導入し、オーミック接触とする領域にはショットキー障壁を発生させる領域に導入する不純物より高濃度の不純物元素を導入し、例えば、ショットキー障壁が発生する接続とする領域には、P(リン)を1×1017cm−3未満またはB(ボロン)を1×1018cm−3未満の濃度で導入し、オーミック接触とする領域にはそれ以上の濃度で導入することが好ましい。 As described above, in this embodiment, the control of whether the connection between the semiconductor film and the conductive film (connection between the semiconductor film and the silicide) is an ohmic contact or a connection in which a Schottky barrier is generated is controlled. This is done by controlling the concentration of the impurity element introduced into 203c. Specifically, a low-concentration impurity element is introduced into a connection region where a Schottky barrier is generated, and a higher-concentration impurity element than an impurity introduced into a region where a Schottky barrier is generated is formed in an ohmic contact region. For example, P (phosphorus) is introduced at a concentration of less than 1 × 10 17 cm −3 or B (boron) at a concentration of less than 1 × 10 18 cm −3 in a region where a Schottky barrier is generated. And it is preferable to introduce into the region to be in ohmic contact at a higher concentration.

なお、本発明の半導体装置に含まれる薄膜トランジスタの構造は上述した構造に限られない。例えば、図3(E)では、nチャネル型薄膜トランジスタ218aにおいてサイドウォールとして機能する絶縁膜234の下方に位置する半導体膜203aにLDD(Lightly Doped drain)領域を設け、pチャネル型薄膜トランジスタ218bにはLDD領域を設けていないが、両方にLDD領域を設けた構成としてもよいし、両方にLDD領域およびサイドウォールを設けない構造(図4(A))とすることもできる。また、薄膜トランジスタの構造として上述した構造に限られず、チャネル形成領域が1つ形成されるシングルゲート構造でもよいし、2つ形成されるダブルゲート構造または3つ形成されるトリプルゲート構造等のマルチゲート構造を用いることができる。また、ボトムゲート構造としてもよいし、チャネル形成領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有するデュアルゲート型としてもよい。また、ゲート電極205を下方に形成される第1の導電膜205aと上方に形成される第2の導電膜205bとの積層構造で設ける場合に、当該第1の導電膜205aをテーパー状で形成し、第1の導電膜205aにのみ重なるようにLDD領域を設ける構造(図4(B))で設けることもできる。また、ゲート電極205を下方に形成される第1の導電膜205aと上方に形成される第2の導電膜205bとの積層構造で設ける場合に、当該第2の導電膜205bの側壁に接し且つ第1の導電膜205aの上方に形成されるようにサイドウォールとして機能する絶縁膜234を設ける構造(図4(C))とすることも可能である。   Note that the structure of the thin film transistor included in the semiconductor device of the present invention is not limited to the above structure. For example, in FIG. 3E, an LDD (Lightly Doped Drain) region is provided in the semiconductor film 203a located below the insulating film 234 functioning as a sidewall in the n-channel thin film transistor 218a, and the LDD is provided in the p-channel thin film transistor 218b. Although a region is not provided, a structure in which an LDD region is provided in both may be used, or a structure in which an LDD region and a sidewall are not provided in both of them (FIG. 4A) may be employed. Further, the structure of the thin film transistor is not limited to the above-described structure, and may be a single gate structure in which one channel formation region is formed, or a multi-gate such as a double gate structure in which two channel formation regions are formed or a triple gate structure in which three channel formation regions are formed. A structure can be used. Alternatively, a bottom gate structure may be used, or a dual gate type including two gate electrodes arranged above and below a channel formation region with a gate insulating film interposed therebetween may be used. In the case where the gate electrode 205 is provided with a stacked structure of a first conductive film 205a formed below and a second conductive film 205b formed above, the first conductive film 205a is formed in a tapered shape. Alternatively, an LDD region can be provided so as to overlap only with the first conductive film 205a (FIG. 4B). In the case where the gate electrode 205 is provided in a stacked structure of a first conductive film 205a formed below and a second conductive film 205b formed above, the gate electrode 205 is in contact with the sidewall of the second conductive film 205b and A structure in which the insulating film 234 functioning as a sidewall is provided so as to be formed above the first conductive film 205a (FIG. 4C) can also be employed.

また、センサー部218cは上述した構成に限られず、半導体膜203cと導電膜216との接続(半導体膜203cとシリサイド215cまたは215dとの接続)でショットキーバリアダイオードが形成される構造ならどのような構造で設けてもよい。   Further, the sensor portion 218c is not limited to the above-described structure, and any structure can be used as long as a Schottky barrier diode is formed by connection between the semiconductor film 203c and the conductive film 216 (connection between the semiconductor film 203c and the silicide 215c or 215d). A structure may be provided.

例えば、半導体膜203cの全面に第1の不純物元素231を導入し、当該半導体膜203cを第1の不純物領域206で設けた構造とすることもできる(図5(A))。この場合、第1の不純物領域206に導入する不純物元素の濃度を調整することにより、図3に示す半導体膜203cにおける第1の領域220aと導電膜216との接続および第2の領域220bと導電膜216との接続の双方にショットキーバリアダイオードが形成される。なお、図5(A)に示す構造は、図2(E)において、半導体膜203a、203cに第3の不純物元素233を導入する際に、半導体膜203c全体をレジスト209で覆い当該半導体膜203cに第3の不純物元素233 が導入されないようにすることによ
り設けることができる。
For example, a structure in which the first impurity element 231 is introduced over the entire surface of the semiconductor film 203c and the semiconductor film 203c is provided with the first impurity region 206 can be employed (FIG. 5A). In this case, by adjusting the concentration of the impurity element introduced into the first impurity region 206, the connection between the first region 220a and the conductive film 216 in the semiconductor film 203c illustrated in FIG. A Schottky barrier diode is formed on both sides of the connection with the film 216. The structure shown in FIG. 5 (A), in FIG. 2 (E), the semiconductor film 203a, when introducing the third impurity element 233 to 203c, the semiconductor film 203c to cover the entire semiconductor film 203c with a resist 209 The third impurity element 233 can be provided so as not to be introduced.

他にも、半導体膜203の第2の領域に第2の不純物元素232を導入し、n型の第1の不純物元素が導入された第1の領域220aと、p型の第2の不純物元素が導入された第2の領域220bとからなる構造とすることもできる(図5(B))。この場合、図3(E)に示す半導体膜203cにおける第1の領域220aと導電膜216との接続にショットキーバリアダイオードが形成され、第2の領域220bと導電膜216との接続がオーミック接触となる。なお、図5(B)に示す構造は、図2(D)において、半導体膜203bに第2の不純物元素232を導入する際に、半導体膜203cの一部にも同時に第2の不純物元素232を導入し、図2(E)において半導体膜203cに第3の不純物元素233を導入しないようにすることにより設けることができる。 In addition, the second impurity element 232 is introduced into the second region of the semiconductor film 203, the first region 220a into which the n-type first impurity element is introduced, and the p-type second impurity element. It is also possible to adopt a structure including the second region 220b in which is introduced (FIG. 5B). In this case, connected to the Schottky barrier diode of the first region 220a and the conductive film 216 are formed in the semiconductor film 203c shown in FIG. 3 (E), connected between the second region 220b and the conductive film 216 is ohmic contact It becomes. The structure shown in FIG. 5 (B), in FIG. 2 (D), the at the time of introducing a second impurity element 232 in the semiconductor film 203b, the semiconductor film an impurity element part also second simultaneously 203c 232 And the third impurity element 233 is not introduced into the semiconductor film 203c in FIG. 2E.

また、他にも図2(C)において、半導体膜203cをレジスト227で覆い、半導体膜203aおよび半導体膜203bに第1の不純物元素231を導入し、その後半導体膜203cの一部(第2の領域220b)に第3の不純物元素233を導入して第3の不純物領域210を形成する構成としてもよい(図15(A)〜(D))。つまり、半導体膜203cの第1の領域220aは半導体膜203a、203bのチャネル形成領域と同様に第1の不純物元素231〜第3の不純物元素233が導入されていない構造となっている。この場合、半導体膜203cの第1の領域220aと導電膜216との接続にショットキーバリアダイオードが形成され、第2の領域220bと導電膜216との接続がオーミック接触となる。   In addition, in FIG. 2C, the semiconductor film 203c is covered with a resist 227, the first impurity element 231 is introduced into the semiconductor film 203a and the semiconductor film 203b, and then part of the semiconductor film 203c (second The third impurity region 210 may be formed by introducing the third impurity element 233 into the region 220b) (FIGS. 15A to 15D). That is, the first region 220a of the semiconductor film 203c has a structure in which the first impurity element 231 to the third impurity element 233 are not introduced as in the channel formation regions of the semiconductor films 203a and 203b. In this case, a Schottky barrier diode is formed in the connection between the first region 220a of the semiconductor film 203c and the conductive film 216, and the connection between the second region 220b and the conductive film 216 is in ohmic contact.

また、半導体膜203cの第2の領域220bを第2の不純物領域208となるように形成してもよい(図16(A))。具体的には、図15(B)において、半導体膜203cが一部露出するようにレジスト207を形成し、半導体膜203cの一部(第2の領域220b)に第2の不純物元素232を導入し、図15(C)において、半導体膜203cをレジスト209で覆い第3の不純物元素233を導入しないようにすることによって設けることができる。この場合も、半導体膜203cの第1の領域220aと導電膜216との接続にショットキーバリアダイオードが形成され、第2の領域220bと導電膜216との接続がオーミック接触となる。   Alternatively, the second region 220b of the semiconductor film 203c may be formed to be the second impurity region 208 (FIG. 16A). Specifically, in FIG. 15B, a resist 207 is formed so that the semiconductor film 203c is partly exposed, and the second impurity element 232 is introduced into part of the semiconductor film 203c (second region 220b). In FIG. 15C, the semiconductor film 203c is covered with a resist 209 so that the third impurity element 233 is not introduced. Also in this case, a Schottky barrier diode is formed in the connection between the first region 220a of the semiconductor film 203c and the conductive film 216, and the connection between the second region 220b and the conductive film 216 is in ohmic contact.

また、半導体膜203cの第2の領域220bを第1の不純物領域206となるように形成してもよい(図16(B))。具体的には、図15(A)において、半導体膜203cが一部露出するようにレジスト227を形成し、半導体膜203cの一部(第2の領域220b)に第1の不純物元素231を導入し、図15(C)において、半導体膜203cをレジスト209で覆い第3の不純物元素233を導入しないようにすることによって設けることができる。この場合、半導体膜203cの第1の領域220aと導電膜216との接続にショットキーバリアダイオードが形成され、第2の領域220bと導電膜216との接続がオーミック接触となる。なお、第1の不純物元素の濃度によっては、第2の領域220bと導電膜216との接続にショットキーバリアダイオードが形成される場合もある。   Alternatively, the second region 220b of the semiconductor film 203c may be formed to be the first impurity region 206 (FIG. 16B). Specifically, in FIG. 15A, a resist 227 is formed so that part of the semiconductor film 203c is exposed, and the first impurity element 231 is introduced into part of the semiconductor film 203c (second region 220b). In FIG. 15C, the semiconductor film 203c is covered with a resist 209 so that the third impurity element 233 is not introduced. In this case, a Schottky barrier diode is formed in the connection between the first region 220a of the semiconductor film 203c and the conductive film 216, and the connection between the second region 220b and the conductive film 216 is in ohmic contact. Note that depending on the concentration of the first impurity element, a Schottky barrier diode may be formed in the connection between the second region 220 b and the conductive film 216.

また、半導体膜203cに不純物元素を導入しなくてもよい(図16(C))。具体的には、図15(A)〜(C)の各工程において、半導体膜203cをレジストで覆い、第1の不純物元素231〜第3の不純物元素233を導入しないようにする。この場合、半導体膜203cの第1の領域220aと導電膜216との接続および第2の領域220bと導電膜216との接続にショットキーバリアダイオードが形成される。   Further, an impurity element is not necessarily introduced into the semiconductor film 203c (FIG. 16C). Specifically, in each step of FIGS. 15A to 15C, the semiconductor film 203c is covered with a resist so that the first impurity element 231 to the third impurity element 233 are not introduced. In this case, a Schottky barrier diode is formed in the connection between the first region 220a of the semiconductor film 203c and the conductive film 216 and the connection between the second region 220b and the conductive film 216.

また、センサー部218cの構造として、他にも図6に示す構造で設けることができる。なお、図6において、図6(B)は図6(A)のA−B間の断面の模式図を示している。   Further, as the structure of the sensor portion 218c, other structures shown in FIG. 6 can be provided. Note that in FIG. 6, FIG. 6B is a schematic diagram of a cross section taken along a line AB in FIG.

図6に示す構造は、基板101上に形成された半導体膜102と、当該半導体膜102を覆うように設けられた絶縁膜104と、当該絶縁膜104上に形成され且つ半導体膜102と電気的に接続する第1の導電膜125a、第2の導電膜125bおよび第3の導電膜125cとを有している。半導体膜102は、第1の領域122a、第2の領域122bおよび第3の領域122cが順に接して形成されており、第1の領域122aと第1の導電膜125aとが接続し、第2の領域122bと第2の導電膜125bとが接続し、第3の領域122cと第3の導電膜125cとが接続している。なお、第1の領域122aと第1の導電膜125aとの接続部123aにおける半導体膜102の表面にシリサイドを形成してもよい。また、同様に、第2の領域122bと第2の導電膜125bとの接続部123bおよび第3の領域122cと第3の導電膜125cとの接続部123cにおける半導体膜102の表面にシリサイドを形成してもよい。この場合、半導体膜102と第1の導電膜125a、第2の導電膜125bおよび第3の導電膜125cはシリサイドを介して接続される。   6 includes a semiconductor film 102 formed over the substrate 101, an insulating film 104 provided so as to cover the semiconductor film 102, and an electrical connection with the semiconductor film 102 formed over the insulating film 104. A first conductive film 125a, a second conductive film 125b, and a third conductive film 125c which are connected to each other. The semiconductor film 102 is formed by sequentially contacting the first region 122a, the second region 122b, and the third region 122c, and the first region 122a and the first conductive film 125a are connected to each other. The region 122b and the second conductive film 125b are connected, and the third region 122c and the third conductive film 125c are connected. Note that silicide may be formed on the surface of the semiconductor film 102 in the connection portion 123a between the first region 122a and the first conductive film 125a. Similarly, silicide is formed on the surface of the semiconductor film 102 in the connection portion 123b between the second region 122b and the second conductive film 125b and the connection portion 123c between the third region 122c and the third conductive film 125c. May be. In this case, the semiconductor film 102 is connected to the first conductive film 125a, the second conductive film 125b, and the third conductive film 125c through silicide.

また、図6に示す構造では、半導体膜102の第1の領域122aと第1の導電膜125aとの接続および第3の領域122cと第3の導電膜125cとの接続をショットキー障壁が発生(ショットキーバリアダイオードが形成)する接続とし、第2の領域122bと第2の導電膜125bとの接続をオーミック接触となるように設ける。そのため、半導体膜102にn型またはp型の不純物元素を導入する際に、第1の領域122aおよび第3の領域122cに第2の領域122bより高濃度のn型またはp型の不純物元素を導入し、第2の領域122bを第1の領域122aおよび第3の領域122cより低濃度の不純物領域とする。例えば、半導体膜102の全面にn型の第1の不純物元素を導入し、その後、第1の領域122aおよび第3の領域122cとなる領域に選択的にn型の第2の不純物元素を導入して不純物領域を形成する。この際、第2の不純物元素として第1の不純物元素より濃度を高くすることにより、第1の領域122aおよび第3の領域122cには高濃度のn型不純物領域(n領域)が形成され、第1の領域122aと第3の領域122cの間に設けられる第2の領域には低濃度のn型不純物領域(n)が形成される。なお、n型不純物元素の代わりにp型不純物元素を用いてもよい。 In the structure shown in FIG. 6, a Schottky barrier is generated between the first region 122a of the semiconductor film 102 and the first conductive film 125a and between the third region 122c and the third conductive film 125c. The connection (formed by a Schottky barrier diode) is provided, and the connection between the second region 122b and the second conductive film 125b is provided to be in ohmic contact. Therefore, when an n-type or p-type impurity element is introduced into the semiconductor film 102, an n-type or p-type impurity element having a concentration higher than that of the second region 122b is added to the first region 122a and the third region 122c. Then, the second region 122b is made an impurity region having a lower concentration than the first region 122a and the third region 122c. For example, the n-type first impurity element is introduced into the entire surface of the semiconductor film 102, and then the n-type second impurity element is selectively introduced into the regions to be the first region 122a and the third region 122c. Thus, an impurity region is formed. At this time, by increasing the concentration of the second impurity element as compared with the first impurity element, high-concentration n-type impurity regions (n + regions) are formed in the first region 122a and the third region 122c. In the second region provided between the first region 122a and the third region 122c, a low-concentration n-type impurity region (n ) is formed. Note that a p-type impurity element may be used instead of the n-type impurity element.

このように、センサー部218cとして図6に示す構造(4端子法)を採用することによって、第1の導電膜125a〜第3の導電膜125cの抵抗等による測定誤差の影響を抑制することができるため、接続部123bの抵抗(ショットキーバリアダイオード特性)を正確に測定することが可能となる。   As described above, by adopting the structure (four-terminal method) shown in FIG. 6 as the sensor portion 218c, it is possible to suppress the influence of the measurement error due to the resistance of the first conductive film 125a to the third conductive film 125c. Therefore, it is possible to accurately measure the resistance (Schottky barrier diode characteristics) of the connection portion 123b.

本実施の形態で示したように、トランジスタ等の半導体素子と温度センサーとして機能する半導体膜とを同一基板上に設け同一工程で形成することによって、半導体装置の作製工程を簡略化し低コスト化を達成することができる。   As shown in this embodiment mode, a semiconductor device such as a transistor and a semiconductor film functioning as a temperature sensor are provided over the same substrate and formed in the same process, thereby simplifying the manufacturing process of the semiconductor device and reducing the cost. Can be achieved.

(実施の形態2)
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を参照して説明する。具体的には、アンテナとして機能する導電膜を有する半導体装置に関して説明する。
(Embodiment 2)
In this embodiment, a semiconductor device different from that in the above embodiment will be described with reference to drawings. Specifically, a semiconductor device having a conductive film functioning as an antenna will be described.

本発明の半導体装置は、アンテナを設けた構成もとりうる(図7(A))。半導体装置にアンテナとして機能する導電膜を設けることによって、非接触でデータの入出力を行うことが可能となる。非接触でデータの入出力が可能である半導体装置は、その利用の形態によっては、RFIDタグ(Radio Frequency Identification)、IDタグ、ICタグ、ICチップ、RFタグ(Radio Frequency)、無線タグ、電子タグまたは無線チップともよばれている。   The semiconductor device of the present invention can have a structure provided with an antenna (FIG. 7A). By providing a conductive film functioning as an antenna in a semiconductor device, data can be input / output without contact. A semiconductor device capable of inputting / outputting data without contact depends on an application form of the RFID tag (Radio Frequency Identification), an ID tag, an IC tag, an IC chip, an RF tag (Radio Frequency), a wireless tag, an electronic tag, and the like. Also called a tag or wireless chip.

アンテナとして機能する導電膜は、トランジスタやセンサー部等が含まれる素子群と同じように同一の基板101上に直接作り込んで設けることができる。例えば、基板101上に設けられた薄膜トランジスタ218a、218bやセンサー部218c等が含まれる素子群240の上方にアンテナとして機能する導電膜242を形成することによって設けることができる(図7(B))。具体的には、上記図3(E)まで作製した後に、導電膜216を覆うように絶縁膜241を形成し、当該絶縁膜241上に導電膜242を選択的に形成することによって設けることができる。なお、アンテナとして機能する導電膜242と素子群240に含まれるトランジスタが電気的に接続するように設ける。   A conductive film functioning as an antenna can be directly formed over the same substrate 101 as in an element group including a transistor, a sensor portion, and the like. For example, the conductive film 242 functioning as an antenna can be formed over the element group 240 including the thin film transistors 218a and 218b, the sensor portion 218c, and the like provided over the substrate 101 (FIG. 7B). . Specifically, after manufacturing to the above FIG. 3E, an insulating film 241 is formed so as to cover the conductive film 216, and the conductive film 242 is selectively formed over the insulating film 241. it can. Note that the conductive film 242 functioning as an antenna and the transistor included in the element group 240 are electrically connected to each other.

導電膜242としては、CVD法、スパッタ法、液滴吐出法、スクリーン印刷法等の印刷法等を用いて、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。例えば、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、50〜350度の加熱処理を行って形成する。なお、加熱する際に加圧して圧力を高めてもよい。圧力を高めて熱処理を行うことによって、より導電性の高い導電膜の形成が可能となる。または、スパッタ法によりアルミニウム膜を形成し、当該アルミニウム膜をパターン加工することにより形成する。アルミニウム膜のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は200〜300度の加熱処理を行うとよい。   As the conductive film 242, aluminum (Al), titanium (Ti), silver (Ag), copper (Cu), gold, or the like is used by a printing method such as a CVD method, a sputtering method, a droplet discharge method, or a screen printing method. An element selected from (Au) or an alloy material or compound material containing these elements as a main component is formed in a single layer or a stacked layer. For example, it is formed by a screen printing method using a paste containing silver, and then heat-treated at 50 to 350 degrees. In addition, you may pressurize and raise a pressure when heating. By performing the heat treatment while increasing the pressure, a conductive film having higher conductivity can be formed. Alternatively, an aluminum film is formed by a sputtering method, and the aluminum film is formed by patterning. For the patterning of the aluminum film, a wet etching process may be used, and after the wet etching process, a heat treatment of 200 to 300 degrees may be performed.

絶縁膜241としては、CVD法やスパッタ法等により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜からなる単層または積層構造で設けることができる。また、他にも、スピンコート法、蒸着法、液滴吐出法、スクリーン印刷法等により、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。   As the insulating film 241, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y), or the like is formed by CVD or sputtering. It is possible to provide a single layer or a laminated structure including an insulating film containing oxygen or nitrogen or a film containing carbon such as DLC (Diamond Like Carbon). In addition, organic materials such as epoxy, polyimide, polyamide, polyvinylphenol, benzocyclobutene, and acrylic, or siloxane materials such as siloxane resin by spin coating, vapor deposition, droplet discharge, screen printing, etc. It can be provided in a single layer or laminated structure.

また、アンテナとして機能する導電膜242は、導電膜216と同一の層に設けることも可能である。この場合、絶縁膜241を設ける必要がなくなるため、プロセスの簡略化および材料の使用量を減らせるため低コスト化が達成できる。具体的には、図3(E)において、導電膜216を形成すると同時にアンテナとして機能する導電膜242を形成して設けるか、導電膜216を形成した後に続けてアンテナとして機能する導電膜242を形成することによって設けることができる。   The conductive film 242 functioning as an antenna can be provided in the same layer as the conductive film 216. In this case, since it is not necessary to provide the insulating film 241, the process can be simplified and the amount of material used can be reduced, so that cost reduction can be achieved. Specifically, in FIG. 3E, the conductive film 242 that functions as an antenna is formed at the same time as the conductive film 216 is formed, or the conductive film 242 that functions as an antenna is formed after the conductive film 216 is formed. It can be provided by forming.

半導体装置にアンテナを設ける方法として、他にも、トランジスタやセンサー部が含まれる素子群が形成された基板とは別の基板上にアンテナとして機能する導電膜を別途形成した後に、当該素子群と導電膜とを電気的に接続するように貼り合わせて設けることもできる。例えば、基板101上に薄膜トランジスタ218a、218bおよびセンサー部218c等が含まれる素子群240を形成し、基板243上にアンテナとして機能する導電膜242を形成し、当該素子群240に含まれるトランジスタと導電膜242が電気的に接続するように貼り合わせて設ける(図7(C))。ここでは、接着性を有する樹脂244を用いて貼り合わせを行い、素子群に含まれるトランジスタと導電膜242との電気的な接続は、接着性を有する樹脂244中に含まれた導電性粒子245を介して行うことができる。他にも、トランジスタと導電膜242との電気的な接続は、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ACP(Anisotropic Conductive Paste)等の異方性導電性接着剤、ACF(Anisotropic Conductive Film)等の導電性フィルムや半田接合等を用いて行うことも可能である。   As another method for providing an antenna in a semiconductor device, a conductive film that functions as an antenna is separately formed over a substrate different from a substrate on which an element group including a transistor and a sensor portion is formed. Alternatively, the conductive film and the conductive film can be attached to be electrically connected. For example, the element group 240 including the thin film transistors 218a and 218b, the sensor portion 218c, and the like is formed over the substrate 101, the conductive film 242 functioning as an antenna is formed over the substrate 243, and the transistor included in the element group 240 is electrically conductive. The film 242 is attached so as to be electrically connected (FIG. 7C). Here, bonding is performed using an adhesive resin 244, and electrical connection between the transistor included in the element group and the conductive film 242 is performed by conductive particles 245 included in the adhesive resin 244. Can be done through. In addition, electrical connection between the transistor and the conductive film 242 includes conductive adhesive such as silver paste, copper paste, or carbon paste, anisotropic conductive adhesive such as ACP (Anisotropic Conductive Paste), ACF ( It is also possible to use a conductive film such as Anisotropic Conductive Film) or solder bonding.

このように、半導体装置にアンテナを設けることによって、例えば、半導体装置に設けられたセンサー部218cで得られた情報等を非接触で外部機器(リーダ/ライタ)に送信することができる。   In this manner, by providing the antenna in the semiconductor device, for example, information obtained by the sensor unit 218c provided in the semiconductor device can be transmitted to an external device (reader / writer) without contact.

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した半導体装置の構造や形成方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した構造や形成方法も上記実施の形態でも組み合わせて利用することができる。   Note that this embodiment can be freely combined with the above embodiment. That is, the structure and the formation method of the semiconductor device described in the above embodiment can be used in combination with this embodiment, and the structure and the formation method described in this embodiment are combined with each other in the above embodiment. Can be used.

(実施の形態3)
本実施の形態では、上記実施の形態とは異なる半導体装置の作製方法に関して図面を参照して説明する。具体的には、トランジスタ、センサー部、記憶素子およびアンテナ等の素子形成層を支持基板上に形成し、その後支持基板から素子形成層を分離することにより半導体装置を作製するについて説明する。
(Embodiment 3)
In this embodiment, a method for manufacturing a semiconductor device, which is different from that described in the above embodiments, will be described with reference to drawings. Specifically, description will be made on manufacturing a semiconductor device by forming an element formation layer such as a transistor, a sensor portion, a memory element, and an antenna over a support substrate, and then separating the element formation layer from the support substrate.

まず、基板701の一表面に剥離層702を形成し、続けて下地となる絶縁膜703および非晶質半導体膜704(例えば非晶質珪素を含む膜)を形成する(図8(A))。なお、剥離層702、絶縁膜703および非晶質半導体膜704は、連続して形成することができる。   First, a separation layer 702 is formed over one surface of a substrate 701, and then an insulating film 703 and an amorphous semiconductor film 704 (for example, a film containing amorphous silicon) serving as a base are formed (FIG. 8A). . Note that the separation layer 702, the insulating film 703, and the amorphous semiconductor film 704 can be formed successively.

基板701は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板701であれば、その面積や形状に大きな制限はないため、基板701として、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層702は、基板701の全面に設けているが、必要に応じて、基板701の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。また、基板701に接するように剥離層702を形成しているが、必要に応じて、基板701に接するように下地となる絶縁膜を形成し、当該絶縁膜に接するように剥離層702を形成してもよい。   As the substrate 701, a glass substrate, a quartz substrate, a metal substrate, a stainless steel substrate with an insulating film formed on one surface, a heat-resistant plastic substrate that can withstand the processing temperature in this step, or the like may be used. With such a substrate 701, there is no significant limitation on the area and shape thereof. For example, if the substrate 701 is a rectangular substrate having a side of 1 meter or more and a rectangular shape, productivity is remarkably improved. Can be made. Such an advantage is a great advantage compared to the case of using a circular silicon substrate. Note that although the separation layer 702 is provided over the entire surface of the substrate 701 in this step, the separation layer 702 may be selectively provided by a photolithography method after being provided over the entire surface of the substrate 701 as needed. In addition, although the separation layer 702 is formed so as to be in contact with the substrate 701, an insulating film serving as a base is formed so as to be in contact with the substrate 701 as necessary, and the separation layer 702 is formed so as to be in contact with the insulation film. May be.

剥離層702は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマCVD法等の各種CVD法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化におけるプラズマ処理、酸素雰囲気化における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物を設けることができる。例えば、金属膜としてスパッタ法により形成したタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、WOxで表され、Xは2〜3であり、Xが2の場合(WO)、Xが2.5の場合(W)、Xが2.75の場合(W11)、Xが3の場合(WO)などがある。タングステンの酸化物を形成するにあたり、上記に挙げたXの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。また、プラズマ処理として、例えば上述した高密度プラズマ処理を行ってもよい。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。 For the separation layer 702, a metal film, a stacked structure of a metal film and a metal oxide film, or the like can be used. As the metal film, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium (Zr), zinc (Zn), A single layer or a stack of films made of an element selected from ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), or an alloy material or compound material containing the element as a main component To form. These materials can be formed by using various CVD methods such as a sputtering method and a plasma CVD method. As a laminated structure of a metal film and a metal oxide film, after forming the above-described metal film, by performing plasma treatment in an oxygen atmosphere and heat treatment in an oxygen atmosphere, the oxide of the metal film is formed on the surface of the metal film. Can be provided. For example, in the case where a tungsten film formed by a sputtering method is provided as the metal film, a metal oxide film made of tungsten oxide can be formed on the tungsten film surface by performing plasma treatment on the tungsten film. In this case, the oxide of tungsten is represented by WOx, X is 2 to 3, X is 2 (WO 2 ), X is 2.5 (W 2 O 5 ), and X is In the case of 2.75 (W 4 O 11 ), X is 3 (WO 3 ), and the like. In forming the tungsten oxide, there is no particular limitation on the value of X mentioned above, and it is preferable to determine which oxide is formed based on the etching rate or the like. Further, as the plasma treatment, for example, the above-described high-density plasma treatment may be performed. In addition to the metal oxide film, metal nitride or metal oxynitride may be used. In this case, plasma treatment or heat treatment may be performed on the metal film in a nitrogen atmosphere or a nitrogen and oxygen atmosphere.

絶縁膜703は、スパッタ法やプラズマCVD法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が2層構造の場合、例えば、1層目として窒化酸化珪素膜を形成し、2層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が3層構造の場合、1層目の絶縁膜として酸化珪素膜を形成し、2層目の絶縁膜として窒化酸化珪素膜を形成し、3層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、1層目の絶縁膜として酸化窒化珪素膜を形成し、2層目の絶縁膜として窒化酸化珪素膜を形成し、3層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板701からの不純物の侵入を防止するブロッキング膜として機能する。   The insulating film 703 is formed as a single layer or a stack of a film containing silicon oxide or silicon nitride by a sputtering method, a plasma CVD method, or the like. In the case where the base insulating film has a two-layer structure, for example, a silicon nitride oxide film may be formed as the first layer and a silicon oxynitride film may be formed as the second layer. When the base insulating film has a three-layer structure, a silicon oxide film is formed as the first insulating film, a silicon nitride oxide film is formed as the second insulating film, and oxynitriding is performed as the third insulating film. A silicon film is preferably formed. Alternatively, a silicon oxynitride film may be formed as the first insulating film, a silicon nitride oxide film may be formed as the second insulating film, and a silicon oxynitride film may be formed as the third insulating film. The insulating film serving as a base functions as a blocking film that prevents impurities from entering from the substrate 701.

半導体膜704は、スパッタ法、LPCVD法、プラズマCVD法等により、25〜200nm(好ましくは30〜150nm)の厚さで形成する。   The semiconductor film 704 is formed with a thickness of 25 to 200 nm (preferably 30 to 150 nm) by sputtering, LPCVD, plasma CVD, or the like.

次に、非晶質半導体膜704を公知の結晶化法(レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等)により結晶化して、結晶質半導体膜を形成する。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜705a〜705eを形成し、当該半導体膜705a〜705eを覆うようにゲート絶縁膜706を形成する(図8(B))。   Next, the amorphous semiconductor film 704 is subjected to a known crystallization method (laser crystallization method, thermal crystallization method using an RTA or furnace annealing furnace, thermal crystallization method using a metal element that promotes crystallization, crystallization A crystalline semiconductor film is formed by crystallization by a combination of a thermal crystallization method using a promoting metal element and a laser crystallization method). After that, the obtained crystalline semiconductor film is etched into a desired shape to form crystalline semiconductor films 705a to 705e, and a gate insulating film 706 is formed so as to cover the semiconductor films 705a to 705e (FIG. 8 ( B)).

結晶質半導体膜705a〜705eの作製工程の一例を以下に簡単に説明すると、まず、プラズマCVD法を用いて、膜厚50〜60nmの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を行って結晶質半導体膜を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜705a〜705eを形成する。   An example of a manufacturing process of the crystalline semiconductor films 705a to 705e will be briefly described below. First, an amorphous semiconductor film with a thickness of 50 to 60 nm is formed using a plasma CVD method. Next, after a solution containing nickel, which is a metal element that promotes crystallization, is held on the amorphous semiconductor film, the amorphous semiconductor film is subjected to dehydrogenation treatment (500 ° C., 1 hour), heat Crystallization treatment (550 ° C., 4 hours) is performed to form a crystalline semiconductor film. Thereafter, laser light is irradiated as necessary, and crystalline semiconductor films 705a to 705e are formed by using a photolithography method.

レーザ結晶化法で結晶質半導体膜を形成する場合、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVOレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザのエネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。なお、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。 In the case of forming a crystalline semiconductor film by a laser crystallization method, a continuous wave laser beam (CW laser beam) or a pulsed laser beam (pulse laser beam) can be used. The laser beam that can be used here is a gas laser such as an Ar laser, a Kr laser, or an excimer laser, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline ( (Ceramics) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 with one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta added as dopants A laser oscillated from one or more of laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser, or gold vapor laser as a medium can be used. By irradiating the fundamental wave of such a laser beam and the second to fourth harmonic laser beams of these fundamental waves, a crystal having a large grain size can be obtained. For example, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. Energy density of the laser is about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec. Note that single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , dopants Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta, a laser using a medium added with one or more, an Ar ion laser, or a Ti: sapphire laser should oscillate continuously It is also possible to perform pulse oscillation at an oscillation frequency of 10 MHz or more by performing Q switch operation, mode synchronization, or the like. When the laser beam is oscillated at an oscillation frequency of 10 MHz or more, the semiconductor film is irradiated with the next pulse during the period from when the semiconductor film is melted by the laser to solidification. Therefore, unlike the case of using a pulse laser having a low oscillation frequency, the solid-liquid interface can be continuously moved in the semiconductor film, so that crystal grains continuously grown in the scanning direction can be obtained.

また、結晶化を助長する金属元素を用いて非晶質半導体膜の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理(RTA法やファーネスアニール炉を用いた熱アニール等)を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。そうすると、結晶質半導体膜中の金属元素の含有量を低減又は除去することができる。   In addition, when an amorphous semiconductor film is crystallized using a metal element that promotes crystallization, it is possible to perform crystallization at a low temperature for a short time, and the crystal orientation is aligned. Remains in the crystalline semiconductor film, so that the off-current increases and the characteristics are not stable. Therefore, an amorphous semiconductor film functioning as a gettering site is preferably formed over the crystalline semiconductor film. Since the amorphous semiconductor film serving as a gettering site needs to contain an impurity element such as phosphorus or argon, it is preferably formed by a sputtering method which can contain argon at a high concentration. Then, heat treatment (RTA method or thermal annealing using a furnace annealing furnace) is performed to diffuse the metal element in the amorphous semiconductor film, and then the amorphous semiconductor film containing the metal element is removed. To do. Then, the content of the metal element in the crystalline semiconductor film can be reduced or removed.

次に、結晶質半導体膜705a〜705eを覆うゲート絶縁膜706を形成する。ゲート絶縁膜706は、CVD法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層又は積層して形成する。   Next, a gate insulating film 706 is formed to cover the crystalline semiconductor films 705a to 705e. The gate insulating film 706 is formed by a single layer or a stack of films containing silicon oxide or silicon nitride by a CVD method, a sputtering method, or the like. Specifically, a film containing silicon oxide, a film containing silicon oxynitride, or a film containing silicon nitride oxide is formed as a single layer or a stacked layer.

また、ゲート絶縁膜706は、半導体膜705a〜705eに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、He、Ar、Kr、Xeなどの希ガスと、酸素、酸化窒素(NO)、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体膜の表面を酸化又は窒化することができる。 Alternatively, the gate insulating film 706 may be formed by performing the above-described high-density plasma treatment on the semiconductor films 705a to 705e and oxidizing or nitriding the surface. For example, it is formed by plasma treatment in which a rare gas such as He, Ar, Kr, or Xe and a mixed gas such as oxygen, nitrogen oxide (NO 2 ), ammonia, nitrogen, or hydrogen are introduced. When excitation of plasma in this case is performed by introducing microwaves, high-density plasma can be generated at a low electron temperature. The surface of the semiconductor film can be oxidized or nitrided by oxygen radicals (which may include OH radicals) or nitrogen radicals (which may include NH radicals) generated by this high-density plasma.

このような高密度プラズマを用いた処理により、1〜20nm、代表的には5〜10nmの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜(結晶性シリコン、或いは多結晶シリコン)を直接酸化(若しくは窒化)するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。   By such treatment using high-density plasma, an insulating film with a thickness of 1 to 20 nm, typically 5 to 10 nm, is formed over the semiconductor film. Since the reaction in this case is a solid-phase reaction, the interface state density between the insulating film and the semiconductor film can be extremely low. Such high-density plasma treatment directly oxidizes (or nitrides) a semiconductor film (crystalline silicon or polycrystalline silicon), so that the thickness of the formed insulating film ideally has extremely small variation. can do. In addition, since oxidation is not strengthened even at the crystal grain boundaries of crystalline silicon, a very favorable state is obtained. That is, the surface of the semiconductor film is solid-phase oxidized by the high-density plasma treatment shown here, thereby forming an insulating film with good uniformity and low interface state density without causing an abnormal oxidation reaction at the grain boundaries. can do.

ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。   As the gate insulating film, only an insulating film formed by high-density plasma treatment may be used, or an insulating film such as silicon oxide, silicon oxynitride, or silicon nitride is deposited by a CVD method using plasma or thermal reaction. , May be laminated. In any case, a transistor formed by including an insulating film formed by high-density plasma in part or all of the gate insulating film can reduce variation in characteristics.

また、半導体膜に対し、連続発振レーザ若しくは10MHz以上の周波数で発振するレーザビームを照射しながら一方向に走査して結晶化させて得られた半導体膜705a〜705eは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向(チャネル形成領域が形成されたときにキャリアが流れる方向)に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高いトランジスタ(TFT)を得ることができる。   Further, the semiconductor films 705a to 705e obtained by crystallization by scanning in one direction while irradiating the semiconductor film with a continuous wave laser or a laser beam oscillating at a frequency of 10 MHz or more are provided in the scanning direction of the beam. There is a characteristic that crystals grow. By arranging the transistors in accordance with the scanning direction in the channel length direction (the direction in which carriers flow when a channel formation region is formed) and combining the gate insulating layer, characteristic variation is small and field effect mobility is reduced. A high transistor (TFT) can be obtained.

次に、ゲート絶縁膜706上に、第1の導電膜と第2の導電膜とを積層して形成する。ここでは、第1の導電膜は、プラズマCVD法やスパッタ法等により、20〜100nmの厚さで形成する。第2の導電膜は、100〜400nmの厚さで形成する。第1の導電膜と第2の導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第1の導電膜と第2の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の導電膜と第2の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、2層構造ではなく、3層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。   Next, a first conductive film and a second conductive film are stacked over the gate insulating film 706. Here, the first conductive film is formed with a thickness of 20 to 100 nm by a plasma CVD method, a sputtering method, or the like. The second conductive film is formed with a thickness of 100 to 400 nm. The first conductive film and the second conductive film include tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), niobium ( Nb) or the like or an alloy material or a compound material containing these elements as a main component. Alternatively, a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus is used. Examples of the combination of the first conductive film and the second conductive film include a tantalum nitride film and a tungsten film, a tungsten nitride film and a tungsten film, a molybdenum nitride film and a molybdenum film, and the like. Since tungsten and tantalum nitride have high heat resistance, heat treatment for thermal activation can be performed after the first conductive film and the second conductive film are formed. In the case of a three-layer structure instead of a two-layer structure, a stacked structure of a molybdenum film, an aluminum film, and a molybdenum film is preferably employed.

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜705a〜705dの上方にゲート電極として機能する導電膜(ゲート電極707とよぶことがある)を形成する。   Next, a resist mask is formed by photolithography, and an etching process for forming gate electrodes and gate lines is performed. A conductive film functioning as a gate electrode above the semiconductor films 705a to 705d (gate Electrode 707).

次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体膜705a〜705eに、イオンドープ法またはイオン注入法により、n型を付与する不純物元素を低濃度に添加して、n型不純物領域708とチャネル形成領域709を形成する。n型を付与する不純物元素は、15族に属する元素を用いれば良く、例えばリン(P)、砒素(As)を用いる。   Next, a resist mask is formed by photolithography, and an impurity element imparting n-type conductivity is added to the crystalline semiconductor films 705a to 705e at a low concentration by ion doping or ion implantation. An n-type impurity region 708 and a channel formation region 709 are formed. As the impurity element imparting n-type conductivity, an element belonging to Group 15 may be used. For example, phosphorus (P) or arsenic (As) is used.

次に、半導体膜705a〜705cおよび705eの上方にフォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体膜705dに、p型を付与する不純物元素を添加して、p型不純物領域710を形成する。p型を付与する不純物元素は、例えばボロン(B)を用いる(図8(C))。   Next, a resist mask is formed over the semiconductor films 705a to 705c and 705e by photolithography, an impurity element imparting p-type conductivity is added to the crystalline semiconductor film 705d, and a p-type impurity region 710 is added. Form. For example, boron (B) is used as the impurity element imparting p-type conductivity (FIG. 8C).

次に、ゲート絶縁膜706とゲート電極707を覆うように、絶縁膜を形成する。絶縁膜は、プラズマCVD法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極707の側面に接する絶縁膜711(サイドウォールともよばれる)を形成する。また、絶縁膜711の作製と同時に、ゲート絶縁膜706がエッチングされた絶縁膜712a〜712dが形成される。絶縁膜711は、後にLDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。   Next, an insulating film is formed so as to cover the gate insulating film 706 and the gate electrode 707. The insulating film is formed by a single layer or a stacked layer of a film containing an inorganic material such as silicon, silicon oxide or silicon nitride, or a film containing an organic material such as an organic resin by plasma CVD or sputtering. To do. Next, the insulating film is selectively etched by anisotropic etching mainly in the vertical direction, so that an insulating film 711 (also referred to as a sidewall) in contact with the side surface of the gate electrode 707 is formed. Simultaneously with the formation of the insulating film 711, insulating films 712a to 712d in which the gate insulating film 706 is etched are formed. The insulating film 711 is used as a mask for doping when an LDD (Lightly Doped Drain) region is formed later.

次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極707および絶縁膜711をマスクとして用いて、結晶質半導体膜705a〜705c、705eにn型を付与する不純物元素を添加して、第1のn型不純物領域713(LDD領域ともよぶ)と、第2のn型不純物領域714とを形成する(図8(D))。第1のn型不純物領域713が含む不純物元素の濃度は、第2のn型不純物領域714の不純物元素の濃度よりも低い。なお、半導体膜705eでは、第1のn型不純物領域713と第2のn型不純物領域714が隣接して形成されている。   Next, an impurity element imparting n-type conductivity is added to the crystalline semiconductor films 705a to 705c and 705e by using a resist mask formed by photolithography, the gate electrode 707, and the insulating film 711 as masks. A first n-type impurity region 713 (also referred to as an LDD region) and a second n-type impurity region 714 are formed (FIG. 8D). The concentration of the impurity element contained in the first n-type impurity region 713 is lower than the concentration of the impurity element in the second n-type impurity region 714. Note that in the semiconductor film 705e, a first n-type impurity region 713 and a second n-type impurity region 714 are formed adjacent to each other.

なお、LDD領域を形成するためには、サイドウォールの絶縁膜をマスクとして用いる手法がある。サイドウォールの絶縁膜をマスクとして用いる手法は、LDD領域の幅の制御が容易であり、また、LDD領域を確実に形成することができる。   In order to form the LDD region, there is a method using an insulating film on the sidewall as a mask. The method using the sidewall insulating film as a mask makes it easy to control the width of the LDD region, and the LDD region can be formed reliably.

続いて、ゲート電極707、絶縁膜711および半導体膜705e等を覆うように、絶縁膜を単層または積層して形成する(図8(E))。絶縁膜は、CVD方、スパッタ法、SOG法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。例えば、絶縁膜が3層構造の場合、1層目の絶縁膜715として酸化珪素を含む膜を形成し、2層目の絶縁膜716として樹脂を含む膜を形成し、3層目の絶縁膜717として窒化珪素を含む膜を形成するとよい。   Subsequently, an insulating film is formed as a single layer or a stacked layer so as to cover the gate electrode 707, the insulating film 711, the semiconductor film 705e, and the like (FIG. 8E). Insulating film is formed by CVD, sputtering, SOG, droplet discharge, screen printing, etc., inorganic materials such as silicon oxide and silicon nitride, polyimide, polyamide, benzocyclobutene, acrylic, epoxy, etc. A single layer or a stacked layer is formed using an organic material, a siloxane material, or the like. For example, when the insulating film has a three-layer structure, a film containing silicon oxide is formed as the first insulating film 715, a film containing resin is formed as the second insulating film 716, and the third insulating film As 717, a film containing silicon nitride is preferably formed.

なお、絶縁膜715〜717を形成する前、または絶縁膜715〜717のうちの1つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法またはRTA法などを適用するとよい。   Note that before the insulating films 715 to 717 are formed, or after one or more thin films of the insulating films 715 to 717 are formed, the crystallinity of the semiconductor film is restored and the activity of the impurity element added to the semiconductor film is increased. Heat treatment for the purpose of hydrogenation of the semiconductor film is preferably performed. For the heat treatment, thermal annealing, laser annealing, RTA, or the like is preferably applied.

次に、フォトリソグラフィ法により絶縁膜715〜717をエッチングして、第2のn型不純物領域714、p型不純物領域710を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成し、当該導電膜を選択的にエッチングして導電膜718を形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜705a〜705eの表面にシリサイドを形成してもよい。シリサイドは、上記実施の形態で示したようにコンタクトホールを形成した後に、半導体膜705a〜705eの表面に金属膜を形成し、熱処理を行うことによって形成することができる。上記工程を経て、n型の薄膜トランジスタ751a〜751c、p型の薄膜トランジスタ751d、センサー部751eが完成する。   Next, the insulating films 715 to 717 are etched by photolithography to form contact holes that expose the second n-type impurity region 714 and the p-type impurity region 710. Subsequently, a conductive film is formed so as to fill the contact hole, and the conductive film is selectively etched to form a conductive film 718. Note that silicide may be formed on the surfaces of the semiconductor films 705a to 705e exposed in the contact holes before the conductive film is formed. Silicide can be formed by forming a metal film on the surfaces of the semiconductor films 705a to 705e and performing heat treatment after forming a contact hole as shown in the above embodiment mode. Through the above steps, n-type thin film transistors 751a to 751c, a p-type thin film transistor 751d, and a sensor portion 751e are completed.

導電膜718は、CVD法やスパッタリング法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜718は、例えば、バリア膜とアルミニウムシリコン(Al−Si)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と窒化チタン(TiN)膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜718を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。   The conductive film 718 is formed by a CVD method, a sputtering method, or the like by aluminum (Al), tungsten (W), titanium (Ti), tantalum (Ta), molybdenum (Mo), nickel (Ni), platinum (Pt), copper ( Cu), gold (Au), silver (Ag), manganese (Mn), neodymium (Nd), carbon (C), silicon (Si), or an alloy material containing these elements as a main component or The compound material is formed as a single layer or a stacked layer. The alloy material containing aluminum as a main component corresponds to, for example, a material containing aluminum as a main component and containing nickel, or an alloy material containing aluminum as a main component and containing nickel and one or both of carbon and silicon. The conductive film 718 has, for example, a stacked structure of a barrier film, an aluminum silicon (Al—Si) film, and a barrier film, or a stacked structure of a barrier film, an aluminum silicon (Al—Si) film, a titanium nitride (TiN) film, and a barrier film. Adopt it. Note that the barrier film corresponds to a thin film formed of titanium, titanium nitride, molybdenum, or molybdenum nitride. Aluminum and aluminum silicon are suitable materials for forming the conductive film 718 because they have low resistance and are inexpensive. In addition, when an upper layer and a lower barrier layer are provided, generation of hillocks of aluminum or aluminum silicon can be prevented. In addition, when a barrier film made of titanium, which is a highly reducing element, is formed, even if a thin natural oxide film is formed on the crystalline semiconductor film, the natural oxide film is reduced, and the crystalline semiconductor film is excellent. Contact can be made.

次に、導電膜718を覆うように、絶縁膜719を形成する(図9(A))。絶縁膜719は、SOG法、液滴吐出法またはスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜719は、好適には、0.75μm〜3μmの厚さで形成する。   Next, an insulating film 719 is formed so as to cover the conductive film 718 (FIG. 9A). The insulating film 719 is formed as a single layer or a stacked layer using an inorganic material or an organic material by an SOG method, a droplet discharge method, a screen printing method, or the like. The insulating film 719 is preferably formed with a thickness of 0.75 to 3 μm.

続いて、フォトリソグラフィ法により絶縁膜719をエッチングして、導電膜718を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成する。導電膜は、プラズマCVD法やスパッタ法等を用いて、導電性材料により形成する。次に、導電膜をパターン加工して、導電膜720a〜720cを形成する。なお、導電膜720a、720bは、記憶素子が含む一対の導電膜のうちの一方の導電膜となる。従って、好適には、導電膜720a、720bは、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電膜720a〜720cを形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ751a〜751d、センサー部751eにダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素(HF)又はアンモニア過水を用いるとよい。   Subsequently, the insulating film 719 is etched by photolithography to form a contact hole that exposes the conductive film 718. Subsequently, a conductive film is formed so as to fill the contact hole. The conductive film is formed using a conductive material by a plasma CVD method, a sputtering method, or the like. Next, the conductive film is patterned to form conductive films 720a to 720c. Note that the conductive films 720a and 720b serve as one of a pair of conductive films included in the memory element. Therefore, the conductive films 720a and 720b are preferably formed in a single layer or a stacked layer using titanium or an alloy material or a compound material containing titanium as a main component. Since titanium has a low resistance value, it leads to a reduction in the size of the memory element, and high integration can be realized. In the photolithography step for forming the conductive films 720a to 720c, wet etching is preferably performed so that the lower thin film transistors 751a to 751d and the sensor portion 751e are not damaged. Hydrogen (HF) or ammonia perwater may be used.

次に、導電膜720a〜720cの端部を覆うように、選択的に絶縁膜721を形成する。絶縁膜721は、SOG法、液滴吐出法、スクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜721は、好適には、0.75μm〜3μmの厚さで形成する。   Next, an insulating film 721 is selectively formed so as to cover end portions of the conductive films 720a to 720c. The insulating film 721 is formed as a single layer or a stacked layer using an inorganic material or an organic material by an SOG method, a droplet discharge method, a screen printing method, or the like. The insulating film 721 is preferably formed with a thickness of 0.75 μm to 3 μm.

次に、導電膜720cに接し、アンテナとして機能する導電膜722を形成する(図9(B))。導電膜722は、CVD法、スパッタ法、液滴吐出法、スクリーン印刷法等を用いて、導電性材料により形成する。好ましくは、導電膜722は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電膜722は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、50〜350度の加熱処理を行って形成する。なお、加熱処理を行う際にあわせて加圧しながら行うと特性のよい導電膜を形成することができるため好ましい。または、スパッタリング法によりアルミニウム膜を形成し、当該アルミニウム膜をパターン加工することにより形成する。アルミニウム膜のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は200〜300度の加熱処理を行うとよい。   Next, a conductive film 722 functioning as an antenna is formed in contact with the conductive film 720c (FIG. 9B). The conductive film 722 is formed using a conductive material by a CVD method, a sputtering method, a droplet discharge method, a screen printing method, or the like. Preferably, the conductive film 722 includes an element selected from aluminum (Al), titanium (Ti), silver (Ag), copper (Cu), and gold (Au), or an alloy material containing these elements as a main component, or The compound material is formed as a single layer or a stacked layer. Specifically, the conductive film 722 is formed using a paste containing silver by a screen printing method, and then heat-treated at 50 to 350 degrees. Note that it is preferable to perform heating while performing heat treatment because a conductive film with favorable characteristics can be formed. Alternatively, an aluminum film is formed by a sputtering method, and the aluminum film is formed by patterning. For the patterning of the aluminum film, a wet etching process may be used, and after the wet etching process, a heat treatment of 200 to 300 degrees may be performed.

次に、導電膜720a、720bに接するように記憶素子として機能する有機化合物層723を形成する(図9(C))。記憶素子としては、電気的作用、光学的作用又は熱的作用等により、その性質や状態が変化する材料を用いることができる。例えば、ジュール熱による溶融、絶縁破壊等により、その性質や状態が変化し、下部電極と、上部電極とが短絡(ショート)することができる材料を用いればよい。そのため記憶素子に用いる層(ここでは有機化合物層)の厚さは、5nmから100nm、好ましくは10nmから60nmとするとよい。   Next, an organic compound layer 723 functioning as a memory element is formed so as to be in contact with the conductive films 720a and 720b (FIG. 9C). As the memory element, a material whose property or state is changed by an electric action, an optical action, a thermal action, or the like can be used. For example, a material whose property or state changes due to melting due to Joule heat, dielectric breakdown, or the like, and which can short-circuit the lower electrode and the upper electrode may be used. Therefore, the thickness of the layer used in the memory element (here, the organic compound layer) is 5 nm to 100 nm, preferably 10 nm to 60 nm.

ここでは、有機化合物層723は、液滴吐出法、スピンコート法、蒸着法、スクリーン印刷法等により形成する。続いて、有機化合物層723に接するように、導電膜724を形成する。導電膜724は、スパッタ法やスピンコート法、液滴吐出法、蒸着法、スクリーン印刷方等により形成する。   Here, the organic compound layer 723 is formed by a droplet discharge method, a spin coating method, an evaporation method, a screen printing method, or the like. Subsequently, a conductive film 724 is formed so as to be in contact with the organic compound layer 723. The conductive film 724 is formed by a sputtering method, a spin coating method, a droplet discharge method, a vapor deposition method, a screen printing method, or the like.

以上の工程を経て、導電膜720aと有機化合物層723と導電膜724との積層体からなる記憶素子部725および導電膜720bと有機化合物層723と導電膜724との積層体からなる記憶素子部726が完成する。   Through the above steps, a memory element portion 725 including a stacked body of the conductive film 720a, the organic compound layer 723, and the conductive film 724, and a memory element portion including a stacked body of the conductive film 720b, the organic compound layer 723, and the conductive film 724. 726 is completed.

なお、上記の作製工程では、有機化合物層723の耐熱性が強くないため、アンテナとして機能する導電膜722を形成する工程の後に、有機化合物層723を形成する工程を行うことを特徴とする。   Note that in the above manufacturing process, the heat resistance of the organic compound layer 723 is not strong, and thus the step of forming the organic compound layer 723 is performed after the step of forming the conductive film 722 functioning as an antenna.

有機化合物層に用いる有機材料としては、例えば、4、4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物、ポリビニルカルバゾール(略称:PVK)やフタロシアニン(略称:H2Pc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等のフタロシアニン化合物等を用いることができる。これら材料は、正孔輸送性の高い物質である。   As an organic material used for the organic compound layer, for example, 4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (abbreviation: α-NPD), 4,4′-bis [ N- (3-methylphenyl) -N-phenyl-amino] -biphenyl (abbreviation: TPD) or 4,4 ′, 4 ″ -tris (N, N-diphenyl-amino) -triphenylamine (abbreviation: TDATA) ), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenyl-amino] -triphenylamine (abbreviation: MTDATA) and 4,4′-bis (N- (4- (N, N-di-m-tolylamino) phenyl) -N-phenylamino) biphenyl (abbreviation: DNTPD) and other aromatic amine-based compounds (that is, having a benzene ring-nitrogen bond), polyvinylcarbazole ( Referred: PVK) and phthalocyanine (abbreviation: H2Pc), copper phthalocyanine (abbreviation: CuPc), or vanadyl phthalocyanine (abbreviation: VOPc), and can be used phthalocyanine compounds such as. These materials are substances having a high hole transporting property.

また、他にも有機材料として、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。これら材料は、電子輸送性が高い物質である。 As other organic materials, for example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h ] -Quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), etc. And bis [2- (2-hydroxyphenyl) benzoxazolate] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ) It is also possible to use materials such as metal complexes having oxazole and thiazole ligands such as it can. These materials are substances having a high electron transporting property.

さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等の化合物等を用いることができる。   In addition to metal complexes, 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (P-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 3- (4-tert-butylphenyl) -4-phenyl-5- ( 4-biphenylyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl) -1,2, Compounds such as 4-triazole (abbreviation: p-EtTAZ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), and the like can be used.

またメモリ材料層は単層構造であっても、積層構造であってもよい。積層構造の場合、上記材料から選び、積層構造することができる。また上記有機材料と、発光材料とを積層してもよい。発光材料として、4−ジシアノメチレン−2−メチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル)−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル)−4H−ピラン、ペリフランテン、2,5−ジシアノ−1,4−ビス(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−エニル)ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等がある。 The memory material layer may have a single layer structure or a stacked structure. In the case of a laminated structure, a laminated structure can be selected from the above materials. Alternatively, the organic material and the light-emitting material may be stacked. As a light-emitting material, 4-dicyanomethylene-2-methyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (abbreviation: DCJT), 4-dicyanomethylene-2 -T-butyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran, periflanthene, 2,5-dicyano-1,4-bis (10-methoxy-1) , 1,7,7-tetramethyljulolidyl-9-enyl) benzene, N, N′-dimethylquinacridone (abbreviation: DMQd), coumarin 6, coumarin 545T, tris (8-quinolinolato) aluminum (abbreviation: Alq 3) ), 9,9′-bianthryl, 9,10-diphenylanthracene (abbreviation: DPA), 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), 2, 5, 8 , 11-tetra-t-butylperylene (abbreviation: TBP).

また、上記発光材料を分散してなる層を用いてもよい。発光材料分散してなる層において、母体となる材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、ビス[2−(2−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp)、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また、トリス(8−キノリノラト)アルミニウム(略称:Alq)、9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等を用いることができる。 Alternatively, a layer in which the light emitting material is dispersed may be used. In the layer in which the light emitting material is dispersed, the base material includes an anthracene derivative such as 9,10-di (2-naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4,4′- Carbazole derivatives such as bis (N-carbazolyl) biphenyl (abbreviation: CBP), bis [2- (2-hydroxyphenyl) pyridinato] zinc (abbreviation: Znpp 2 ), bis [2- (2-hydroxyphenyl) benzoxazola G] A metal complex such as zinc (abbreviation: ZnBOX) can be used. In addition, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), bis (2-methyl-8-quinolinolato) -4-phenylphenolato- Aluminum (abbreviation: BAlq) or the like can be used.

このような有機材料は、熱的作用等によりその性質を変化させるため、ガラス転移温度(Tg)が50℃から300℃、好ましくは80℃から120℃であるとよい。   Such an organic material has a glass transition temperature (Tg) of 50 ° C. to 300 ° C., preferably 80 ° C. to 120 ° C., in order to change its properties by a thermal action or the like.

また、有機材料や発光材料に金属酸化物を混在させた材料を用いてもよい。なお金属酸化物を混在させた材料とは、上記有機材料又は発酵材料と、金属酸化物とが混合した状態、又は積層された状態を含む。具体的には複数の蒸着源を用いた共蒸着法により形成された状態を指す。このような材料を有機無機複合材料と呼ぶことができる。   Alternatively, a material in which a metal oxide is mixed in an organic material or a light emitting material may be used. The material mixed with the metal oxide includes a state where the organic material or fermentation material and the metal oxide are mixed or stacked. Specifically, it refers to a state formed by a co-evaporation method using a plurality of evaporation sources. Such a material can be called an organic-inorganic composite material.

例えば正孔輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはバナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物を用いると好ましい。   For example, when a metal oxide is mixed with a substance having a high hole transporting property, the metal oxide includes vanadium oxide, molybdenum oxide, niobium oxide, rhenium oxide, tungsten oxide, ruthenium oxide, titanium oxide. It is preferable to use an oxide, chromium oxide, zirconium oxide, hafnium oxide, or tantalum oxide.

また電子輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはリチウム酸化物、カルシウム酸化物、ナトリウム酸化物、カリウム酸化物、マグネシウム酸化物を用いると好ましい。   In the case where a substance having a high electron transporting property and a metal oxide are mixed, it is preferable to use lithium oxide, calcium oxide, sodium oxide, potassium oxide, or magnesium oxide as the metal oxide.

メモリ材料層には、電気的作用、光学的作用又は熱的作用により、その性質が変化する材料を用いればよいため、例えば光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いることもできる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o−ニトロベンジルトシレート、アリールスルホン酸p−ニトロベンジルエステル、スルホニルアセトフェノン類、Fe−アレン錯体PF6塩等を用いることができる。   For the memory material layer, a material whose properties are changed by an electric action, an optical action, or a thermal action may be used. For example, a compound that generates an acid by absorbing light (photo acid generator) is used. Doped conjugated polymers can also be used. As the conjugated polymer, polyacetylenes, polyphenylene vinylenes, polythiophenes, polyanilines, polyphenylene ethynylenes, and the like can be used. As the photoacid generator, arylsulfonium salts, aryliodonium salts, o-nitrobenzyl tosylate, arylsulfonic acid p-nitrobenzyl esters, sulfonylacetophenones, Fe-allene complex PF6 salts and the like can be used.

なお、ここでは、記憶素子部725、726として、有機化合物材料を用いた例を示したが、これに限られない。例えば、結晶状態と非晶質状態の間で可逆的に変化する材料や第1の結晶状態と第2の結晶状態の間で可逆的に変化する材料等の相変化材料を用いることができる。また、非晶質状態から結晶状態にのみ変化する材料を用いることも可能である。   Note that here, an example in which an organic compound material is used as the memory element portions 725 and 726 is described, but the present invention is not limited thereto. For example, a phase change material such as a material that reversibly changes between a crystalline state and an amorphous state or a material that reversibly changes between a first crystalline state and a second crystalline state can be used. It is also possible to use a material that changes only from an amorphous state to a crystalline state.

結晶状態と非晶質状態の間で可逆的に変化する材料とは、ゲルマニウム(Ge)、テルル(Te)、アンチモン(Sb)、硫黄(S)、酸化テルル(TeOx)、Sn(スズ)、金(Au)、ガリウム(Ga)、セレン(Se)、インジウム(In)、タリウム(Tl)、Co(コバルト)及び銀(Ag)から選択された複数を有する材料であり、例えば、Ge−Te−Sb−S、Te−TeO−Ge−Sn、Te−Ge−Sn−Au、Ge−Te−Sn、Sn−Se−Te、Sb−Se−Te、Sb−Se、Ga−Se−Te、Ga−Se−Te−Ge、In−Se、In−Se−Tl−Co、Ge−Sb−Te、In−Se−Te、Ag−In−Sb−Te系材料が挙げられる。また、第1の結晶状態と第2の結晶状態の間で可逆的に変化する材料とは、銀(Ag)、亜鉛(Zn)、銅(Cu)、アルミニウム(Al)、ニッケル(Ni)、インジウム(In)、アンチモン(Sb)、セレン(Se)及びテルル(Te)から選択された複数を有する材料であり、例えば、Ag−Zn、Cu−Al−Ni、In−Sb、In−Sb−Se、In−Sb−Teが挙げられる。この材料の場合、相変化は2つの異なる結晶状態の間で行われる。また、非晶質状態から結晶状態にのみ変化する材料とは、テルル(Te)、酸化テルル(TeOx)、パラジウム(Pd)、アンチモン(Sb)、セレン(Se)及びビスマス(Bi)から選択された複数を有する材料であり、例えば、Te−TeO、Te−TeO−Pd、SbSe/BiTeが挙げられる。 Materials that reversibly change between a crystalline state and an amorphous state include germanium (Ge), tellurium (Te), antimony (Sb), sulfur (S), tellurium oxide (TeOx), Sn (tin), A material having a plurality of materials selected from gold (Au), gallium (Ga), selenium (Se), indium (In), thallium (Tl), Co (cobalt), and silver (Ag), for example, Ge-Te -Sb-S, Te-TeO 2 -Ge-Sn, Te-Ge-Sn-Au, Ge-Te-Sn, Sn-Se-Te, Sb-Se-Te, Sb-Se, Ga-Se-Te, Ga-Se-Te-Ge, In-Se, In-Se-Tl-Co, Ge-Sb-Te, In-Se-Te, and Ag-In-Sb-Te-based materials can be given. The materials that reversibly change between the first crystal state and the second crystal state are silver (Ag), zinc (Zn), copper (Cu), aluminum (Al), nickel (Ni), A material having a plurality of materials selected from indium (In), antimony (Sb), selenium (Se), and tellurium (Te). For example, Ag—Zn, Cu—Al—Ni, In—Sb, In—Sb— Se and In-Sb-Te are mentioned. In this material, the phase change takes place between two different crystalline states. The material that changes only from the amorphous state to the crystalline state is selected from tellurium (Te), tellurium oxide (TeOx), palladium (Pd), antimony (Sb), selenium (Se), and bismuth (Bi). For example, Te—TeO 2 , Te—TeO 2 —Pd, and Sb 2 Se 3 / Bi 2 Te 3 can be given.

次に、記憶素子部725、726、アンテナとして機能する導電膜722を覆うように、SOG法、液滴吐出法、スクリーン印刷法等により、保護膜として機能する絶縁膜727を形成する(図9(D))。絶縁膜727は、DLC(ダイヤモンドライクカーボン)などの炭素を含む膜、窒化珪素を含む膜、窒化酸化珪素を含む膜、有機材料により形成し、好ましくはエポキシ樹脂により形成する。   Next, an insulating film 727 functioning as a protective film is formed by an SOG method, a droplet discharge method, a screen printing method, or the like so as to cover the memory element portions 725 and 726 and the conductive film 722 functioning as an antenna (FIG. 9). (D)). The insulating film 727 is formed using a film containing carbon such as DLC (diamond-like carbon), a film containing silicon nitride, a film containing silicon nitride oxide, or an organic material, and preferably formed of an epoxy resin.

次に、薄膜トランジスタ751a〜751d、センサー部751e、記憶素子部725および726、アンテナとして機能する導電膜722等を含む素子形成層752を基板701から剥離する。ここでは、レーザ光の照射により絶縁膜をエッチングして、開口部728、729を形成し(図10(A))、物理的な力を用いて基板701から素子形成層752を剥離することができる。また、基板701から素子形成層752を剥離する前に、開口部728、729にエッチング剤を導入して、剥離層702を除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素(ClF)を使用する。そうすると、素子形成層752は、基板701から剥離された状態となる。なお、剥離層702は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層702の除去を行った後にも、基板701上に素子形成層752を保持しておくことが可能となる。 Next, the element formation layer 752 including the thin film transistors 751a to 751d, the sensor portion 751e, the memory element portions 725 and 726, the conductive film 722 functioning as an antenna, and the like are peeled from the substrate 701. Here, the insulating film is etched by laser light irradiation to form openings 728 and 729 (FIG. 10A), and the element formation layer 752 is peeled from the substrate 701 with physical force. it can. Alternatively, before the element formation layer 752 is peeled from the substrate 701, an etching agent may be introduced into the openings 728 and 729 to remove the peeling layer 702. As the etchant, a gas or liquid containing halogen fluoride or an interhalogen compound is used. For example, chlorine trifluoride (ClF 3 ) is used as a gas containing halogen fluoride. Then, the element formation layer 752 is peeled from the substrate 701. Note that the peeling layer 702 may be partially left without being completely removed. By doing so, it is possible to suppress the consumption of the etching agent and shorten the processing time required for removing the release layer. Further, the element formation layer 752 can be held over the substrate 701 even after the peeling layer 702 is removed.

素子形成層752が剥離された基板701は、コストの削減のために、再利用することが好ましい。また、絶縁膜727は、剥離層702を除去した後に、素子形成層752が飛散しないように形成したものである。素子形成層752は小さく薄く軽いために、剥離層702を除去した後は、基板701に密着していないために飛散しやすい。しかしながら、絶縁膜727を形成することで、素子形成層752に重みが付き、基板701からの飛散を防止することができる。また、絶縁膜727を形成することで、基板701から剥離した素子形成層752が応力等により巻かれた形状になることがなく、ある程度の強度を確保することができる。   The substrate 701 from which the element formation layer 752 has been peeled is preferably reused for cost reduction. The insulating film 727 is formed so that the element formation layer 752 is not scattered after the separation layer 702 is removed. Since the element formation layer 752 is small and thin and light, the element formation layer 752 is not in close contact with the substrate 701 after the peeling layer 702 is removed, and thus is likely to be scattered. However, by forming the insulating film 727, the element formation layer 752 is weighted and scattering from the substrate 701 can be prevented. In addition, by forming the insulating film 727, the element formation layer 752 peeled off from the substrate 701 does not have a shape wound by stress or the like, and a certain degree of strength can be ensured.

ここでは、レーザ光の照射により絶縁膜をエッチングして開口部728、729を形成した後に、素子形成層752の一方の面を、第1のシート材730に接着させて基板701から完全に剥離する(図10(B))。続いて、素子形成層752の他方の面に、第2のシート材731を設け、その後加熱処理と加圧処理の一方または両方を行って、第2のシート材731を貼り合わせる。また、第2のシート材731を設けると同時または設けた後に第1のシート材730を剥離し、代わりに第3のシート材732を設ける。そして、加熱処理と加圧処理の一方または両方を行って、第3のシート材732を貼り合わせる。そうすると、第2のシート材731と第3のシート材732により封止された半導体装置が完成する(図10(C))。   Here, after the insulating film is etched by laser light irradiation to form openings 728 and 729, one surface of the element formation layer 752 is adhered to the first sheet material 730 and completely separated from the substrate 701. (FIG. 10B). Subsequently, a second sheet material 731 is provided on the other surface of the element formation layer 752, and then one or both of heat treatment and pressure treatment are performed, and the second sheet material 731 is bonded. In addition, the first sheet material 730 is peeled off at the same time or after the second sheet material 731 is provided, and a third sheet material 732 is provided instead. Then, one or both of heat treatment and pressure treatment is performed, and the third sheet material 732 is bonded. Then, a semiconductor device sealed with the second sheet material 731 and the third sheet material 732 is completed (FIG. 10C).

なお、第1のシート材730と第2のシート材731によって封止を行っても良いが、基板701から素子形成層752を剥離するためのシート材と素子形成層752を封止するためのシート材に異なるシート材を用いる場合には、上述したように、第2のシート材731と第3のシート材732で素子形成層752を封止する。これは、例えば、基板701から素子形成層752を剥離する際に、第1のシート材730が素子形成層752のみならず基板701への接着が懸念される場合等、粘着力が弱いシート材を利用したいときに有効となる。   Note that the first sheet material 730 and the second sheet material 731 may be sealed, but the sheet material for peeling the element formation layer 752 from the substrate 701 and the element formation layer 752 are sealed. When a different sheet material is used for the sheet material, the element formation layer 752 is sealed with the second sheet material 731 and the third sheet material 732 as described above. This is because, for example, when the element forming layer 752 is peeled from the substrate 701, the first sheet material 730 is concerned about adhesion not only to the element forming layer 752 but also to the substrate 701. Effective when you want to use.

封止に用いる第2のシート材731、第3のシート材732として、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルム等を利用することができる。また、フィルムは、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。また、第1のシート材730と第2のシート材731の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。また、封止後に内部への水分等の侵入を防ぐために封止するシート材にシリカコートを行うことが好ましく、例えば、接着層とポリエステル等のフィルムとシリカコートを積層指せたシート材を利用することができる。   As the second sheet material 731 and the third sheet material 732 used for sealing, a film made of polypropylene, polyester, vinyl, polyvinyl fluoride, vinyl chloride, paper made of a fibrous material, a base film (polyester, A laminated film of an adhesive synthetic resin film (such as an acrylic synthetic resin or an epoxy synthetic resin) and the like can be used. In addition, the film is subjected to heat treatment and pressure treatment, and when the heat treatment and pressure treatment are performed, an adhesive layer provided on the outermost surface of the film or an outermost layer is used. The provided layer (not the adhesive layer) is melted by heat treatment and bonded by pressure. Further, an adhesive layer may be provided on the surfaces of the first sheet material 730 and the second sheet material 731, or the adhesive layer may not be provided. The adhesive layer corresponds to a layer containing an adhesive such as a thermosetting resin, an ultraviolet curable resin, an epoxy resin adhesive, or a resin additive. In addition, it is preferable to perform silica coating on the sheet material to be sealed in order to prevent moisture and the like from entering the inside after sealing. For example, a sheet material in which an adhesive layer, a film of polyester, etc. and a silica coat are laminated is used. be able to.

また、第2のシート材731、第3のシート材732として、静電気等を防止する帯電防止対策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物(ITO)、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および4級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。   In addition, as the second sheet material 731 and the third sheet material 732, films provided with an antistatic measure for preventing static electricity (hereinafter referred to as an antistatic film) can be used. Examples of the antistatic film include a film in which an antistatic material is dispersed in a resin, a film on which an antistatic material is attached, and the like. The film provided with an antistatic material may be a film provided with an antistatic material on one side, or a film provided with an antistatic material on both sides. Furthermore, a film provided with an antistatic material on one side may be attached to the layer so that the surface provided with the antistatic material is on the inside of the film, or on the outside of the film. It may be pasted. Note that the antistatic material may be provided on the entire surface or a part of the film. As the antistatic material here, surfactants such as metals, oxides of indium and tin (ITO), amphoteric surfactants, cationic surfactants and nonionic surfactants can be used. . In addition, as the antistatic material, a resin material containing a crosslinkable copolymer polymer having a carboxyl group and a quaternary ammonium base in the side chain can be used. An antistatic film can be obtained by sticking, kneading, or applying these materials to a film. By sealing with an antistatic film, it is possible to prevent the semiconductor element from being adversely affected by external static electricity or the like when handled as a product.

なお、特に封止処理が必要ない場合には、図10(B)に示した構造で完成させることも可能である。また、封止処理は、基板701または絶縁膜727のどちらか一方の面の封止を選択的に行ってもよい。   Note that in the case where sealing treatment is not particularly necessary, the structure shown in FIG. 10B can be completed. In the sealing process, either one of the substrate 701 and the insulating film 727 may be selectively sealed.

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した材料や形成方法も上記実施の形態でも組み合わせて利用することができる。   Note that this embodiment can be freely combined with the above embodiment. In other words, the materials and formation methods described in the above embodiments can be used in combination with this embodiment, and the materials and formation methods described in this embodiment are also used in combination with the above embodiments. be able to.

(実施の形態4)
本実施の形態では、非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は、その利用の形態によっては、RFIDタグ(Radio Frequency Identification)、IDタグ、ICタグ、ICチップ、RFタグ(Radio Frequency)、無線タグ、電子タグまたは無線チップともよばれている。
(Embodiment 4)
In this embodiment, application examples of a semiconductor device capable of inputting and outputting data without contact will be described below with reference to the drawings. A semiconductor device capable of inputting / outputting data without contact depends on an application form of the RFID tag (Radio Frequency Identification), an ID tag, an IC tag, an IC chip, an RF tag (Radio Frequency), a wireless tag, an electronic tag, and the like. Also called a tag or wireless chip.

本実施の形態で示す半導体装置90は、演算処理回路81、検出部82、記憶部83およびアンテナ84等が設けられており、アンテナ84を介して非接触で外部の機器(例えば、リーダ/ライタ80)とデータを交信する機能を有している(図11)。   A semiconductor device 90 described in this embodiment includes an arithmetic processing circuit 81, a detection unit 82, a storage unit 83, an antenna 84, and the like, and is connected to an external device (for example, a reader / writer) through the antenna 84 in a non-contact manner. 80) and a function of communicating data (FIG. 11).

演算処理回路81は、リーダ/ライタ80から入力された信号に従って、検出部82または記憶部83とデータの入出力を行う。例えば、検出部82で検出されたデータの抽出、当該データの記憶部83への書き込みまたは記憶部83に書き込まれたデータの読み込み等を行う。そして、検出部82で検出されたデータ等に基づいて演算処理を行い、その結果をリーダ/ライタ80に出力する。   The arithmetic processing circuit 81 inputs / outputs data to / from the detection unit 82 or the storage unit 83 according to the signal input from the reader / writer 80. For example, extraction of data detected by the detection unit 82, writing of the data into the storage unit 83, reading of data written in the storage unit 83, and the like are performed. Then, arithmetic processing is performed based on the data detected by the detection unit 82, and the result is output to the reader / writer 80.

検出部82は、少なくとも上記実施の形態で示したいずれかの構造で設けられたセンサー部を有しており、温度特性を物理的手段により検出することができる。なお、温度センサー以外にも他のセンサー部を設けることにより、圧力、流量、光、磁気、音波、加速度、湿度、気体成分、液体成分等の特性を物理的又は化学的手段により検出することができる。また、検出部82は、物理量または化学量を検出する検出素子85と当該検出素子85で検出された物理量または化学量を電気信号等の適切な信号に変換する検出制御回路86とを有している。検出素子85としては、抵抗素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード等で形成することができる。なお、検出部82は複数設けてもよく、この場合、複数の物理量または化学量を同時に検出することが可能である。   The detection unit 82 includes a sensor unit provided with at least one of the structures described in the above embodiments, and can detect temperature characteristics by physical means. In addition to the temperature sensor, it is possible to detect characteristics such as pressure, flow rate, light, magnetism, sound wave, acceleration, humidity, gas component, liquid component by physical or chemical means by providing other sensor units. it can. The detection unit 82 includes a detection element 85 that detects a physical quantity or a chemical quantity, and a detection control circuit 86 that converts the physical quantity or the chemical quantity detected by the detection element 85 into an appropriate signal such as an electrical signal. Yes. The detection element 85 can be formed of a resistance element, a photoelectric conversion element, a thermoelectromotive element, a transistor, a thermistor, a diode, or the like. A plurality of detection units 82 may be provided. In this case, a plurality of physical quantities or chemical quantities can be detected simultaneously.

また、ここでいう物理量とは、温度、圧力、流量、光、磁気、音波、加速度、湿度等を指し、化学量とは、ガス等の気体成分やイオン等の液体成分等の化学物質等を指す。化学量としては、他にも、血液、汗、尿等に含まれる特定の生体物質(例えば、血液中に含まれる血糖値等)等の有機化合物も含まれる。特に、化学量を検出しようとする場合には、必然的にある特定の物質を選択的に検出することになるため、あらかじめ検出素子85に検出したい物質と選択的に反応する物質を設けておく。例えば、生体物質の検出を行う場合には、検出素子85に検出させたい生体物質と選択的に反応する酵素、抗体分子または微生物細胞等を高分子等に固定化して設けておくことが好ましい。   The physical quantity here refers to temperature, pressure, flow rate, light, magnetism, sound wave, acceleration, humidity, etc., and the chemical quantity refers to chemical substances such as gas components such as gas and liquid components such as ions. Point to. In addition, the chemical amount includes organic compounds such as specific biological substances (for example, blood glucose level contained in blood) contained in blood, sweat, urine and the like. In particular, when a chemical amount is to be detected, a specific substance is inevitably selectively detected. Therefore, a substance that selectively reacts with a substance to be detected is provided in the detection element 85 in advance. . For example, when detecting a biological material, it is preferable that an enzyme, an antibody molecule, a microbial cell, or the like that selectively reacts with the biological material to be detected by the detection element 85 is fixed to a polymer or the like.

記憶部83は、検出部82によって検出されたデータ等を記憶させることが可能であり、データが記憶される記憶素子87と当該記憶素子87へのデータの書き込みや読み込み等の制御を行う制御回路88とを有している。なお、記憶部83は1つに限定されず、複数であっても良く、SRAM、フラッシュメモリ、ROM、FeRAMまたは有機メモリ等を用いることができる。また、これらを組み合わせて設けることもできる。なお、有機メモリとは、一対の電極間に有機化合物を有する層を挟んで設けたものをいう。有機メモリは、小型化、薄膜化および大容量化を同時に実現することができるため、記憶部83を有機メモリで設けることにより、半導体装置の小型化、軽量化を達成することができる。   The storage unit 83 can store data detected by the detection unit 82, and controls the storage element 87 in which data is stored and the control of writing and reading of data to and from the storage element 87. 88. Note that the number of storage units 83 is not limited to one, and a plurality of storage units 83 may be used, and SRAM, flash memory, ROM, FeRAM, organic memory, or the like can be used. Moreover, these can also be provided in combination. Note that an organic memory is a memory in which a layer having an organic compound is interposed between a pair of electrodes. Since the organic memory can simultaneously realize downsizing, thinning, and large capacity, the semiconductor unit can be reduced in size and weight by providing the storage unit 83 as an organic memory.

次に、リーダ/ライタ80と半導体装置90とのデータの入出力に関して簡単に説明する。まず、リーダ/ライタ80から電磁波として送られてきた信号は、アンテナ84において交流の電気信号に変換される。そして、電源回路91において、交流の電気信号を用いて電源電圧を生成し、各回路へ電源電圧を供給する。復調回路92では、交流の電気信号を復調し、演算処理回路81に供給する。演算処理回路81では、入力された信号に従って各種演算処理を行い検出部82や記憶部83等に命令を下し、データの入出力を行う。そして、演算処理回路81から変調回路93に検出部82で検出されたデータが送られ、変調回路93から当該データに従ってアンテナ84に負荷変調を加える。リーダ/ライタ80は、アンテナ84に加えられた負荷変調を電磁波で受け取ることにより、結果的にデータを読み取ることが可能となる。   Next, data input / output between the reader / writer 80 and the semiconductor device 90 will be briefly described. First, a signal transmitted as an electromagnetic wave from the reader / writer 80 is converted into an AC electrical signal by the antenna 84. In the power supply circuit 91, a power supply voltage is generated using an alternating electrical signal, and the power supply voltage is supplied to each circuit. The demodulation circuit 92 demodulates the alternating electrical signal and supplies it to the arithmetic processing circuit 81. In the arithmetic processing circuit 81, various arithmetic processes are performed according to the input signal, commands are given to the detection unit 82, the storage unit 83, and the like, and data is input / output. Then, the data detected by the detector 82 is sent from the arithmetic processing circuit 81 to the modulation circuit 93, and load modulation is applied to the antenna 84 from the modulation circuit 93 according to the data. The reader / writer 80 receives the load modulation applied to the antenna 84 as an electromagnetic wave, and as a result, can read the data.

なお、本実施の形態で示す半導体装置90は、各回路への電源電圧の供給を、電源(バッテリ94)を設けずに電磁波により行うタイプとしてもよいし、バッテリ94を設けることによりバッテリ94により各回路に電源電圧を供給するタイプとしてもよいし、バッテリ94を設けて電磁波とバッテリ94により各回路に電源電圧を供給するタイプとしてもよい。半導体装置にバッテリを設けない場合は、バッテリの交換も不要となるため半導体装置の低コスト化を実現することができる。   Note that the semiconductor device 90 described in this embodiment mode may be a type in which supply of power supply voltage to each circuit is performed using electromagnetic waves without providing a power supply (battery 94), or the battery 94 is provided with the battery 94. A power supply voltage may be supplied to each circuit, or a battery 94 may be provided and a power supply voltage may be supplied to each circuit by electromagnetic waves and the battery 94. When the semiconductor device is not provided with a battery, it is not necessary to replace the battery, so that the cost of the semiconductor device can be reduced.

また、上記実施の形態で示したように、可撓性を有する基板を用いて半導体装置を形成することによって、折り曲げることが可能な半導体装置を得ることが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。   In addition, as described in the above embodiment mode, a semiconductor device that can be bent can be obtained by forming a semiconductor device using a flexible substrate, so that an object having a curved surface can be obtained. It can be provided by pasting.

次に、可撓性を有し、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部3210を含む携帯端末の側面には、リーダ/ライタ3200が設けられ、品物3220の側面には半導体装置3230が設けられる(図13(B))。品物3220が含む半導体装置3230にリーダ/ライタ3200をかざすと、表示部3210に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品3260をベルトコンベアにより搬送する際に、リーダ/ライタ3200と、商品3260に設けられた半導体装置3250を用いて、該商品3260の検品を行うことができる(図13(C))。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、半導体装置に含まれるトランジスタ等の損傷を防止し、信頼性の高い半導体装置を提供することが可能となる。   Next, an example of usage of a semiconductor device that is flexible and can input and output data without contact will be described. A reader / writer 3200 is provided on a side surface of the portable terminal including the display portion 3210, and a semiconductor device 3230 is provided on a side surface of the article 3220 (FIG. 13B). When the reader / writer 3200 is held over the semiconductor device 3230 included in the product 3220, information about the product such as the description of the product, such as the raw material and origin of the product, the inspection result for each production process and the history of the distribution process, is displayed on the display unit 3210 Is done. Further, when the product 3260 is conveyed by the belt conveyor, the product 3260 can be inspected using the reader / writer 3200 and the semiconductor device 3250 provided in the product 3260 (FIG. 13C). In this manner, by using a semiconductor device in the system, information can be easily acquired, and high functionality and high added value are realized. In addition, as described in the above embodiment, even when attached to an object having a curved surface, a transistor or the like included in the semiconductor device can be prevented from being damaged and a highly reliable semiconductor device can be provided. It becomes possible.

また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。   As a signal transmission method in the semiconductor device capable of inputting / outputting non-contact data described above, an electromagnetic coupling method, an electromagnetic induction method, a microwave method, or the like can be used. The transmission method may be appropriately selected by the practitioner in consideration of the intended use, and an optimal antenna may be provided according to the transmission method.

例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式(例えば13.56MHz帯)を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状(例えば、ループアンテナ)、らせん状(例えば、スパイラルアンテナ)に形成する。   For example, when an electromagnetic coupling method or an electromagnetic induction method (for example, 13.56 MHz band) is applied as a signal transmission method in a semiconductor device, the conductive film functioning as an antenna is used because electromagnetic induction due to a change in magnetic field density is used. Are formed in a ring shape (for example, a loop antenna) or a spiral shape (for example, a spiral antenna).

また、半導体装置における信号の伝送方式として、マイクロ波方式(例えば、UHF帯(860〜960MHz帯)、2.45GHz帯等)を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状(例えば、ダイポールアンテナ(図14(A)))、平坦な形状(例えば、パッチアンテナ(図14(B)))またはリボン型の形状(図14(C)、(D))等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。   In addition, when a microwave method (for example, UHF band (860 to 960 MHz band), 2.45 GHz band, or the like) is applied as a signal transmission method in a semiconductor device, the wavelength of an electromagnetic wave used for signal transmission is considered. The length of the conductive layer functioning as an antenna may be set as appropriate. For example, the conductive film functioning as an antenna may be linear (for example, a dipole antenna (FIG. 14A)) or flat (for example, , A patch antenna (FIG. 14B)) or a ribbon shape (FIGS. 14C and 14D) or the like. Further, the shape of the conductive film functioning as an antenna is not limited to a linear shape, and may be provided in a curved shape, a meandering shape, or a combination thereof in consideration of the wavelength of electromagnetic waves.

アンテナとして機能する導電膜は、CVD法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。   The conductive film functioning as an antenna is formed using a conductive material by a CVD method, a sputtering method, a printing method such as screen printing or gravure printing, a droplet discharge method, a dispenser method, a plating method, or the like. Conductive materials are aluminum (Al), titanium (Ti), silver (Ag), copper (Cu), gold (Au), platinum (Pt) nickel (Ni), palladium (Pd), tantalum (Ta), molybdenum An element selected from (Mo) or an alloy material or a compound material containing these elements as a main component is formed in a single layer structure or a laminated structure.

例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜を形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子(例えば粒径1nm以上100nm以下)を用いる場合、150〜300℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径20μm以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。   For example, when a conductive film that functions as an antenna is formed using a screen printing method, a conductive paste in which conductive particles having a particle size of several nanometers to several tens of micrometers are dissolved or dispersed in an organic resin is selectively used. Can be provided by printing. Conductor particles include silver (Ag), gold (Au), copper (Cu), nickel (Ni), platinum (Pt), palladium (Pd), tantalum (Ta), molybdenum (Mo) and titanium (Ti). Any one or more metal particles, silver halide fine particles, or dispersible nanoparticles can be used. In addition, as the organic resin contained in the conductive paste, one or more selected from organic resins functioning as a binder of metal particles, a solvent, a dispersant, and a coating material can be used. Typically, an organic resin such as an epoxy resin or a silicon resin can be given. In forming the conductive film, it is preferable to fire after extruding the conductive paste. For example, when fine particles containing silver as a main component (for example, a particle size of 1 nm or more and 100 nm or less) are used as a conductive paste material, the conductive film is obtained by being cured by baking in a temperature range of 150 to 300 ° C. Can do. Further, fine particles mainly composed of solder or lead-free solder may be used. In this case, it is preferable to use fine particles having a particle diameter of 20 μm or less. Solder and lead-free solder have the advantage of low cost.

また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよいし、他にもマイクロ波帯において誘電率および透磁率が負となる材料(メタマテリアル)をアンテナに適用することも可能である。   In addition to the materials described above, ceramics, ferrites, etc. may be applied to the antenna, and other materials (metamaterials) that have a negative dielectric constant and magnetic permeability in the microwave band may be applied to the antenna. Is also possible.

また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。   Further, in the case where an electromagnetic coupling method or an electromagnetic induction method is applied and a semiconductor device provided with an antenna is provided in contact with a metal, a magnetic material having a permeability between the semiconductor device and the metal is used. It is preferable to provide it. When a semiconductor device provided with an antenna is provided in contact with a metal, an eddy current flows in the metal as the magnetic field changes, and the change in the magnetic field is weakened by the demagnetizing field generated by the eddy current, thereby reducing the communication distance. . Therefore, by providing a material having magnetic permeability between the semiconductor device and the metal, it is possible to suppress the eddy current of the metal and suppress the decrease in the communication distance. As the magnetic material, ferrite or metal thin film having high magnetic permeability and low high-frequency loss can be used.

また、アンテナを設ける場合には、1枚の基板上にトランジスタ等の半導体素子とアンテナとして機能する導電膜を直接作り込んで設けてもよいし、半導体素子とアンテナとして機能する導電膜を別々の基板上に設けた後に、電気的に接続するように貼り合わせることによって設けてもよい。   In the case of providing an antenna, a semiconductor element such as a transistor and a conductive film functioning as an antenna may be directly formed over one substrate, or the semiconductor element and the conductive film functioning as an antenna may be provided separately. After being provided on the substrate, it may be provided by bonding so as to be electrically connected.

なお、上述した以外にも可撓性を有する半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、半導体装置20を紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図12を用いて説明する。   In addition to the above, flexible semiconductor devices have a wide range of uses, and any product that can be used for production, management, etc. without contact and clarifying information such as the history of objects. Can be applied. For example, the semiconductor device 20 can be changed into bills, coins, securities, certificates, bearer bonds, packaging containers, books, recording media, personal items, vehicles, foods, clothing, health supplies, daily necessities. It can be used in chemicals and electronic devices. These examples will be described with reference to FIG.

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図12(A))。証書類とは、運転免許証、住民票等を指す(図12(B))。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図12(C))。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図12(D))。書籍類とは、書物、本等を指す(図12(E))。記録媒体とは、DVDソフト、ビデオテープ等を指す(図12(F))。乗物類とは、自転車等の車両、船舶等を指す(図12(G))。身の回り品とは、鞄、眼鏡等を指す(図12(H))。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話機等を指す。   Banknotes and coins are money that circulates in the market, and include those that are used in the same way as money in a specific area (cash vouchers), commemorative coins, and the like. Securities refer to checks, securities, promissory notes, etc. (FIG. 12A). Certificates refer to driver's licenses, resident's cards, etc. (FIG. 12B). Bearer bonds refer to stamps, gift tickets, various gift certificates, etc. (FIG. 12C). Packaging containers refer to wrapping paper for lunch boxes, plastic bottles, and the like (FIG. 12D). Books refer to books, books, and the like (FIG. 12E). The recording media refer to DVD software, video tapes, and the like (FIG. 12F). The vehicles refer to vehicles such as bicycles, ships, and the like (FIG. 12G). Personal belongings refer to bags, glasses, and the like (FIG. 12H). Foods refer to food products, beverages, and the like. Clothing refers to clothing, footwear, and the like. Health supplies refer to medical equipment, health equipment, and the like. Livingware refers to furniture, lighting equipment, and the like. Chemicals refer to pharmaceuticals, agricultural chemicals, and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (television receivers, thin television receivers), cellular phones, and the like.

紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有する半導体装置を用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いて半導体装置を設けることにより、当該半導体装置に含まれる素子の破損等を防止することができる。   Forgery can be prevented by providing semiconductor devices in banknotes, coins, securities, certificate documents, bearer bonds, and the like. In addition, by providing semiconductor devices in personal items such as packaging containers, books, and recording media, foods, daily necessities, and electronic devices, it is possible to improve the efficiency of inspection systems and rental store systems. it can. By providing semiconductor devices in vehicles, health supplies, medicines, etc., counterfeiting and theft can be prevented, and medicines can prevent mistakes in taking medicines. As a method for providing the semiconductor device, the semiconductor device is provided on the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin. Even when the semiconductor device having flexibility is provided on paper or the like, it is included in the semiconductor device by providing the semiconductor device using the semiconductor device having the structure described in the above embodiment mode. It is possible to prevent damage to the device.

本発明の半導体装置は、上記実施の形態で示したようにセンサー部を設けることによって、温度等の物理量または化学量を検出することができる。そのため、人間や動物等に上述した半導体装置を携帯させることによって、生体情報や健康状態等の様々な情報を場所を問わず簡単に知ることが可能となる。また、半導体装置の携帯の方法としては、人間を例に挙げると体の表面に貼り付けて設ける方法や人体に埋め込んで設ける方法等が考えられるが、検出したい物理量や化学量を考慮して適宜個人が選択して設ければよい。以下に、本発明の半導体装置の使用形態の具体例について図面を参照して説明する。   The semiconductor device of the present invention can detect a physical quantity or a chemical quantity such as temperature by providing a sensor portion as shown in the above embodiment mode. For this reason, it is possible to easily know various information such as biological information and health status by bringing a human or an animal with the above-described semiconductor device. In addition, as a method for carrying a semiconductor device, for example, a method of being attached to the surface of a body or a method of being embedded in a human body can be considered as an example of human beings. An individual may select and provide it. Specific examples of usage patterns of the semiconductor device of the present invention will be described below with reference to the drawings.

上記実施の形態で示した温度を検出する素子を含む半導体装置502を動物501に埋め込み、動物501付近に設けられたえさ箱等にリーダ/ライタ503を設ける(図13(A))。そして、リーダ/ライタ503を用いて、半導体装置502により検出される動物501の体温等の情報を定期的に読み取ることにより、動物501の健康状態を監視し管理することができる。この場合、あらかじめ、半導体装置502に識別番号を記憶させておくことにより複数の動物を同時に管理することができる。   The semiconductor device 502 including the element for detecting temperature shown in the above embodiment mode is embedded in the animal 501, and a reader / writer 503 is provided in a food box or the like provided in the vicinity of the animal 501 (FIG. 13A). Then, the health condition of the animal 501 can be monitored and managed by periodically reading information such as the body temperature of the animal 501 detected by the semiconductor device 502 using the reader / writer 503. In this case, a plurality of animals can be managed simultaneously by storing the identification number in the semiconductor device 502 in advance.

また、上記実施の形態で示した温度を検出する素子を含む半導体装置506を食品505に設け、包装紙や陳列棚にリーダ/ライタ507を設ける(図11(B))。そして、リーダ/ライタ507を用いて、半導体装置506により検出される情報を定期的に読み取ることにより、食品505の鮮度を管理することができる。   In addition, the semiconductor device 506 including the element for detecting temperature described in the above embodiment mode is provided in the food 505, and a reader / writer 507 is provided on a wrapping paper or a display shelf (FIG. 11B). The freshness of the food 505 can be managed by periodically reading information detected by the semiconductor device 506 using the reader / writer 507.

また、上記実施の形態で示した温度を検出する素子や光を検出する素子を含む半導体装置512を植物511に設け、植物511の植木鉢等にリーダ/ライタ513を設ける(図13(C))。そして、リーダ/ライタ513を用いて、半導体装置512により検出される情報を定期的に読み取ることで、日照時間の情報を得ると共に、花の開花時期や出荷時期の情報を正確に予想することができる。特に、光を検出する素子を含む半導体装置512においては、同時に太陽電池を設けることによって、リーダ/ライタ513からの電磁波による電力供給とあわせて、外部からの光によって半導体装置512に電力を供給することが可能となる。太陽電池は、検出素子と併用させて設けてもよいし、検出素子とは別に設けてもよい。   Further, the semiconductor device 512 including the element for detecting temperature and the element for detecting light described in the above embodiment mode is provided in the plant 511, and a reader / writer 513 is provided in a flower pot or the like of the plant 511 (FIG. 13C). . Then, by using the reader / writer 513 to periodically read information detected by the semiconductor device 512, it is possible to obtain information on the sunshine time and accurately predict information on the flowering time and the shipping time of the flower. it can. In particular, in the semiconductor device 512 including an element for detecting light, by simultaneously providing a solar cell, power is supplied to the semiconductor device 512 by light from the outside in addition to power supply by electromagnetic waves from the reader / writer 513. It becomes possible. The solar cell may be provided in combination with the detection element, or may be provided separately from the detection element.

また、上記実施の形態で示した温度を検出する素子や圧力を検出する素子を含む半導体装置515を人体の腕に貼り付けるかもしくは埋め込んで設ける(図11(D))。そして、リーダ/ライタを用いて、半導体装置515により検出される情報を読み取れば、体温、血圧、脈拍等の情報を得ることができる。   Further, the semiconductor device 515 including the element for detecting temperature and the element for detecting pressure shown in the above embodiment mode is attached or embedded in an arm of a human body (FIG. 11D). When information detected by the semiconductor device 515 is read using a reader / writer, information such as body temperature, blood pressure, and pulse can be obtained.

また、温度を検出する素子を含む半導体装置516を耳たぶに埋め込む(図11(E))。そして、リーダ/ライタを用いて、半導体装置516により検出される情報を読み取れば、体温の情報を得ることができる。また、安息の状態で測定する体温を基礎体温とよぶが、この基礎体温には一定のリズムがあり、測定結果により、自分自身の体調を把握することができる。基礎体温は、目を覚ましたら、動かずにそのままの状態で測定しなければならず、好ましくは、口中の舌下で5分間測定する。つまり、基礎体温を測定するには、基礎体温計を清潔に保ちつつ、毎日口中に入れて測定するという煩雑さがある。しかしながら、本発明の半導体装置517を口中に埋め込んでおけば、基礎体温計を使用する必要がなくなり、毎日口にリーダ/ライタをかざせば、体温を測定することができる(図11(E))。   Further, a semiconductor device 516 including an element for detecting temperature is embedded in the earlobe (FIG. 11E). Then, information on the body temperature can be obtained by reading information detected by the semiconductor device 516 using a reader / writer. Moreover, the body temperature measured in the state of rest is called basal body temperature, and this basal body temperature has a certain rhythm, and it is possible to grasp one's own physical condition from the measurement result. The basal body temperature must be measured as it is when it is awake, preferably 5 minutes under the tongue in the mouth. That is, in order to measure the basal body temperature, the basal body thermometer is kept in a clean state and is measured every day by putting it in the mouth. However, if the semiconductor device 517 of the present invention is embedded in the mouth, there is no need to use a basal thermometer, and the body temperature can be measured by holding a reader / writer over the mouth every day (FIG. 11E).

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。 In this way, by providing semiconductor devices in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of inspection systems and rental store systems. it can. Further, forgery or theft can be prevented by providing a semiconductor device in the vehicles. Moreover, by embedding it in creatures such as animals, it is possible to easily identify individual creatures. For example, by embedding a semiconductor device equipped with a sensor in a living creature such as livestock, it is possible to easily manage the health state such as the current body temperature as well as the year of birth, gender or type.

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した材料や形成方法も上記実施の形態でも組み合わせて利用することができる。   Note that this embodiment can be freely combined with the above embodiment. In other words, the materials and formation methods described in the above embodiments can be used in combination with this embodiment, and the materials and formation methods described in this embodiment are also used in combination with the above embodiments. be able to.

本発明の半導体装置の一例を示す図。FIG. 11 illustrates an example of a semiconductor device of the invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の一例を示す図。FIG. 11 illustrates an example of a semiconductor device of the invention. 本発明の半導体装置の一例を示す図。FIG. 11 illustrates an example of a semiconductor device of the invention. 本発明の半導体装置の一例を示す図。FIG. 11 illustrates an example of a semiconductor device of the invention. 本発明の半導体装置の一例を示す図。FIG. 11 illustrates an example of a semiconductor device of the invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の使用形態の一例を示す図。FIG. 13 illustrates an example of a usage pattern of a semiconductor device of the invention. 本発明の半導体装置の使用形態の一例を示す図。FIG. 13 illustrates an example of a usage pattern of a semiconductor device of the invention. 本発明の半導体装置の使用形態の一例を示す図。FIG. 13 illustrates an example of a usage pattern of a semiconductor device of the invention. 本発明の半導体装置の一例を示す図。FIG. 11 illustrates an example of a semiconductor device of the invention. 本発明の半導体装置の一例を示す図。FIG. 11 illustrates an example of a semiconductor device of the invention. 本発明の半導体装置の一例を示す図。FIG. 11 illustrates an example of a semiconductor device of the invention.

符号の説明Explanation of symbols

101 基板
102 半導体膜
102a 第1の領域
102b 第2の領域
103a 接続部
103b 接続部
104 絶縁膜
105a 第1の導電膜
105b 第2の導電膜
122a 第1の領域
122b 第2の領域
122c 第3の領域
123a 接続部
123b 接続部
123c 接続部
125a 第1の導電膜
125b 第2の導電膜
125c 第3の導電膜
201 基板
202 絶縁膜
203 半導体膜
203a 半導体膜
203b 半導体膜
203c 半導体膜
204 ゲート絶縁膜
205 ゲート電極
205a 第1の導電膜
205b 第2の導電膜
206 第1の不純物領域
207 レジスト
208 第2の不純物領域
209 レジスト
210 第3の不純物領域
211 絶縁膜
212 絶縁膜
213 開口部
214 金属膜
215a シリサイド
215b シリサイド
215c シリサイド
215d シリサイド
216 導電膜
217a 接続部
217b 接続部
217c 接続部
217d 接続部
218a 薄膜トランジスタ
218b 薄膜トランジスタ
218c センサー部
220a 第1の領域
220b 第2の領域
227 レジスト
230 素子群
231 第1の不純物元素
232 第2の不純物元素
233 第3の不純物元素
234 絶縁膜
240 素子群
241 絶縁膜
242 導電膜
243 基板
244 樹脂
245 導電性粒子
501 動物
502 半導体装置
503 リーダ/ライタ
505 食品
506 半導体装置
507 リーダ/ライタ
511 植物
512 半導体装置
513 リーダ/ライタ
515 半導体装置
516 半導体装置
517 半導体装置
701 基板
702 剥離層
703 絶縁膜
704 半導体膜
705a 半導体膜
705b 半導体膜
705c 半導体膜
705d 半導体膜
705e 半導体膜
706 ゲート絶縁膜
707 ゲート電極
708 n型不純物領域
709 チャネル形成領域
710 p型不純物領域
711 絶縁膜
712a 絶縁膜
712b 絶縁膜
712c 絶縁膜
712d 絶縁膜
713 第1のn型不純物領域
714 第2のn型不純物領域
715 絶縁膜
716 絶縁膜
717 絶縁膜
718 導電膜
719 絶縁膜
720a 導電膜
720b 導電膜
720c 導電膜
721 絶縁膜
722 導電膜
723 有機化合物層
724 導電膜
725 記憶素子部
726 記憶素子部
727 絶縁膜
728 開口部
729 開口部
730 第1のシート材
731 第2のシート材
732 第3のシート材
751a 薄膜トランジスタ
751b 薄膜トランジスタ
751c 薄膜トランジスタ
751d 薄膜トランジスタ
751e センサー部
752 素子形成層
20 半導体装置
80 リーダ/ライタ
81 演算処理回路
82 検出部
83 記憶部
84 アンテナ
85 検出素子
86 検出制御回路
87 記憶素子
88 制御回路
90 半導体装置
91 電源回路
92 復調回路
93 変調回路
94 バッテリ
3210 表示部
3200 リーダ/ライタ
3220 品物
3230 半導体装置
3240 リーダ/ライタ
3250 半導体装置
3260 商品
101 Substrate 102 Semiconductor film 102a First region 102b Second region 103a Connection portion 103b Connection portion 104 Insulating film 105a First conductive film 105b Second conductive film 122a First region 122b Second region 122c Third region Region 123a Connection portion 123b Connection portion 123c Connection portion 125a First conductive film 125b Second conductive film 125c Third conductive film 201 Substrate 202 Insulating film 203 Semiconductor film 203a Semiconductor film 203b Semiconductor film 203c Semiconductor film 204 Gate insulating film 205 Gate electrode 205a First conductive film 205b Second conductive film 206 First impurity region 207 Resist 208 Second impurity region 209 Resist 210 Third impurity region 211 Insulating film 212 Insulating film 213 Opening 214 Metal film 215a Silicide 215b silicide 215c Silicide 215d Silicide 216 Conductive film 217a Connection portion 217b Connection portion 217c Connection portion 217d Connection portion 218a Thin film transistor 218b Thin film transistor 218c Sensor portion 220a First region 220b Second region 227 Resist 230 Element group 231 First impurity element 232 Second Impurity element 233 Third impurity element 234 Insulating film 240 Element group 241 Insulating film 242 Conductive film 243 Substrate 244 Resin 245 Conductive particle 501 Animal 502 Semiconductor device 503 Reader / writer 505 Food 506 Semiconductor device 507 Reader / writer 511 Plant 512 Semiconductor Device 513 Reader / Writer 515 Semiconductor Device 516 Semiconductor Device 517 Semiconductor Device 701 Substrate 702 Release Layer 703 Insulating Film 704 Semiconductor Film 705a Semiconductor Film 705b Semiconductor 705c Semiconductor film 705d Semiconductor film 705e Semiconductor film 706 Gate insulation film 707 Gate electrode 708 n-type impurity region 709 Channel formation region 710 p-type impurity region 711 insulation film 712a insulation film 712b insulation film 712c insulation film 712d insulation film 713 first n Type impurity region 714 second n-type impurity region 715 insulating film 716 insulating film 717 insulating film 718 conductive film 719 insulating film 720a conductive film 720b conductive film 720c conductive film 721 insulating film 722 conductive film 723 organic compound layer 724 conductive film 725 memory Element portion 726 Memory element portion 727 Insulating film 728 Opening portion 729 Opening portion 730 First sheet material 731 Second sheet material 732 Third sheet material 751a Thin film transistor 751b Thin film transistor 751c Thin film transistor 751d Thin film transistor Star 751e sensor unit 752 element formation layer 20 semiconductor device 80 reader / writer 81 arithmetic processing circuit 82 detection unit 83 storage unit 84 antenna 85 detection element 86 detection control circuit 87 storage element 88 control circuit 90 semiconductor device 91 power supply circuit 92 demodulation circuit 93 Modulation circuit 94 Battery 3210 Display unit 3200 Reader / writer 3220 Product 3230 Semiconductor device 3240 Reader / writer 3250 Semiconductor device 3260

Claims (11)

同一基板上に設けられた、第1の領域および前記第1の領域と接した第2の領域を有する第1の半導体膜と、チャネル領域とソース領域またはドレイン領域として機能する第3の領域と第4の領域とを有する第2の半導体膜と、
前記第1の半導体膜および前記第2の半導体膜上に設けられた絶縁膜と、
前記絶縁膜上に設けられ、且つ前記第1の領域と電気的に接続する第1の導電膜と、前記第2の領域と電気的に接続する第2の導電膜と、
前記第1の半導体膜と前記第1の導電膜および前記第2の導電膜との接続する部分の前記第1の半導体膜の表面に設けられたシリサイドとを有し、
前記第4の領域は前記チャネル領域と前記第3の領域との間に設けられており、
前記第1の領域、前記第2の領域、前記第3の領域および前記第4の領域に不純物元素が含まれており、
前記第4の領域に含まれる不純物元素の濃度は前記第3の領域に含まれる不純物元素の濃度より小さく、
前記第1の領域に含まれる不純物元素の濃度は、前記第4の領域に含まれる不純物元素の濃度と同じであり、
前記第1の半導体膜と前記第1の導電膜との接続する部分にショットキーバリアが形成されていることを特徴とする半導体装置。
A first semiconductor film having a first region and a second region in contact with the first region, a channel region, and a third region functioning as a source region or a drain region, which are provided over the same substrate; A second semiconductor film having a fourth region;
An insulating film provided on the first semiconductor film and the second semiconductor film;
A first conductive film provided on the insulating film and electrically connected to the first region; a second conductive film electrically connected to the second region;
A silicide provided on a surface of the first semiconductor film at a portion where the first semiconductor film is connected to the first conductive film and the second conductive film;
The fourth region is provided between the channel region and the third region;
The first region, the second region, the third region, and the fourth region contain an impurity element,
The concentration of the impurity element contained in the fourth region is smaller than the concentration of the impurity element contained in the third region,
The concentration of the impurity element contained in the first realm is the same as the concentration of the impurity element contained in the fourth region,
Wherein a said first semiconductor film and the Schottky barrier connection to parts of the said first conductive film is formed.
請求項1において、
前記第1の領域に含まれる不純物元素の濃度と前記第2の領域に含まれる不純物元素の濃度は異なることを特徴とする半導体装置。
In claim 1,
The semiconductor device is characterized in that the concentration of the impurity element contained in the first region is different from the concentration of the impurity element contained in the second region.
同一基板上に設けられた、第1の領域および前記第1の領域と接した第2の領域を有する第1の半導体膜と、チャネル領域とソース領域またはドレイン領域として機能する第3の領域と第4の領域とを有する第2の半導体膜と、
前記第1の半導体膜および前記第2の半導体膜上に設けられた絶縁膜と、
前記絶縁膜上に設けられ、且つ前記第1の領域と電気的に接続する第1の導電膜と、前記第2の領域と電気的に接続する第2の導電膜と、
前記第1の半導体膜と前記第1の導電膜および前記第2の導電膜との接続する部分の前記第1の半導体膜の表面に設けられたシリサイドとを有し、
前記第4の領域は前記チャネル領域と前記第3の領域との間に設けられており、
前記第1の領域、前記第2の領域、前記第3の領域および前記第4の領域に不純物元素が含まれており、
前記第4の領域に含まれる不純物元素の濃度は前記第3の領域に含まれる不純物元素の濃度より小さく、
前記第1の領域または前記第2の領域に含まれる不純物元素の濃度のうちいずれか一方は、前記第4の領域に含まれる不純物元素の濃度と同じであり、
前記第1の領域または前記第2の領域に含まれる不純物元素の濃度のうちいずれか他方は、前記第3の領域に含まれる不純物元素の濃度と同じであり、
前記第1の半導体膜と前記第1の導電膜および前記第2の導電膜との接続する部分の一方にショットキーバリアが形成されていることを特徴とする半導体装置。
A first semiconductor film having a first region and a second region in contact with the first region, a channel region, and a third region functioning as a source region or a drain region, which are provided over the same substrate; A second semiconductor film having a fourth region;
An insulating film provided on the first semiconductor film and the second semiconductor film;
A first conductive film provided on the insulating film and electrically connected to the first region; a second conductive film electrically connected to the second region;
A silicide provided on a surface of the first semiconductor film at a portion where the first semiconductor film is connected to the first conductive film and the second conductive film;
The fourth region is provided between the channel region and the third region;
The first region, the second region, the third region, and the fourth region contain an impurity element,
The concentration of the impurity element contained in the fourth region is smaller than the concentration of the impurity element contained in the third region,
Either one of the concentration of the impurity element contained in the first region or the second region is the same as the concentration of the impurity element contained in the fourth region,
The other one of the first region or the concentration of the impurity element contained in the second region Ri same der the concentration of the impurity element contained in the third region,
A semiconductor device, wherein a Schottky barrier is formed in one of a portion where the first semiconductor film is connected to the first conductive film and the second conductive film .
請求項1乃至請求項3のいずれか一項において、
前記第2の半導体膜の上方に設けられたゲート電極と、
前記ゲート電極の側壁に設けられた絶縁膜とを有し、
前記第4の領域は、前記ゲート電極の側壁に設けられた絶縁膜の下方に位置することを特徴とする半導体装置。
In any one of Claims 1 thru | or 3,
A gate electrode provided above the second semiconductor film;
An insulating film provided on a side wall of the gate electrode;
The semiconductor device, wherein the fourth region is located below an insulating film provided on a side wall of the gate electrode.
請求項1乃至請求項のいずれか一項において、
前記シリサイドは、ニッケルシリサイド、コバルトシリサイドまたは白金シリサイドのいずれかであることを特徴とする半導体装置。
In any one of Claims 1 thru | or 4 ,
2. The semiconductor device according to claim 1, wherein the silicide is any one of nickel silicide, cobalt silicide, and platinum silicide.
請求項1乃至請求項のいずれか一項において、
前記基板は、ガラス基板であることを特徴とする半導体装置。
In any one of Claims 1 thru | or 5 ,
The semiconductor device, wherein the substrate is a glass substrate.
請求項1乃至請求項に記載した半導体装置のいずれか一を用いた温度センサー。 Temperature sensor using any one of a semiconductor device according to claim 1 to claim 6. 基板上に第1の半導体膜と第2の半導体膜を形成し、
前記第1の半導体膜と前記第2の半導体膜を覆うように絶縁膜を形成し、
前記第2の半導体膜の上方に前記絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして前記第1の半導体膜と前記第2の半導体膜に第1の不純物元素を導入することにより、前記第1の半導体膜に第1の不純物領域を形成し、前記第2の半導体膜に第2の不純物領域を形成し、
前記ゲート電極の側壁に絶縁膜を形成し、
前記第1の半導体膜の一部をレジストで覆い、前記レジストと前記ゲート電極と前記ゲート電極の側壁に形成した絶縁膜をマスクとして第2の不純物元素を導入することにより、前記第1の半導体膜に選択的に第3の不純物領域を形成し、前記第2の半導体膜に選択的に第4の不純物領域を形成し、
前記レジストを除去し、
前記第1の半導体膜、前記第2の半導体膜、および前記ゲート電極を覆うように層間絶縁膜を形成し、
前記層間絶縁膜に開口部を形成することにより、前記第1の半導体膜の前記第1の不純物領域および前記第3の不純物領域と、前記第2の半導体膜の前記第4の不純物領域を露出させ、
前記開口部において、前記第1の不純物領域および前記第3の不純物領域に接するように導電膜を形成し、
前記第1の不純物領域に含まれる不純物元素の濃度を前記第3の不純物領域に含まれる不純物元素の濃度より小さくし、
前記第1の半導体膜の前記第1の不純物領域と前記導電膜との接続する部分にショットキーバリアを形成することを特徴とする半導体装置の作製方法。
Forming a first semiconductor film and a second semiconductor film on a substrate;
Forming an insulating film so as to cover the first semiconductor film and the second semiconductor film;
Forming a gate electrode above the second semiconductor film via the insulating film;
A first impurity region is formed in the first semiconductor film by introducing a first impurity element into the first semiconductor film and the second semiconductor film using the gate electrode as a mask, and the second semiconductor film is formed. Forming a second impurity region in the semiconductor film;
Forming an insulating film on the side wall of the gate electrode;
A part of the first semiconductor film is covered with a resist, and a second impurity element is introduced by using the resist, the gate electrode, and an insulating film formed on a side wall of the gate electrode as a mask, so that the first semiconductor A third impurity region is selectively formed in the film, and a fourth impurity region is selectively formed in the second semiconductor film;
Removing the resist;
Forming an interlayer insulating film so as to cover the first semiconductor film, the second semiconductor film, and the gate electrode;
By forming an opening in the interlayer insulating film, the first impurity region and the third impurity region of the first semiconductor film and the fourth impurity region of the second semiconductor film are exposed. Let
Forming a conductive film in contact with the first impurity region and the third impurity region in the opening;
The concentration of the impurity element contained in the first impurity region is made smaller than the concentration of the impurity element contained in the third impurity region;
A method for manufacturing a semiconductor device, wherein a Schottky barrier is formed in a portion where the first impurity region of the first semiconductor film is connected to the conductive film.
請求項において、
前記第1の半導体膜および前記第2の半導体膜として、シリコンを用いることを特徴とする半導体装置の作製方法。
In claim 8 ,
A method for manufacturing a semiconductor device, wherein silicon is used for the first semiconductor film and the second semiconductor film.
請求項8または請求項9において、
前記導電膜として、ニッケル、コバルトまたは白金のいずれかを用いることを特徴とする半導体装置の作製方法。
In claim 8 or claim 9 ,
One of nickel, cobalt, and platinum is used as the conductive film. A method for manufacturing a semiconductor device.
請求項乃至請求項10のいずれか一項において、
前記基板として、ガラス基板を用いることを特徴とする半導体装置の作製方法。
In any one of Claims 8 to 10 ,
A method for manufacturing a semiconductor device, wherein a glass substrate is used as the substrate.
JP2006271889A 2005-10-14 2006-10-03 Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device Expired - Fee Related JP5297584B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006271889A JP5297584B2 (en) 2005-10-14 2006-10-03 Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005300741 2005-10-14
JP2005300741 2005-10-14
JP2006271889A JP5297584B2 (en) 2005-10-14 2006-10-03 Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device

Publications (3)

Publication Number Publication Date
JP2007134684A JP2007134684A (en) 2007-05-31
JP2007134684A5 JP2007134684A5 (en) 2009-11-19
JP5297584B2 true JP5297584B2 (en) 2013-09-25

Family

ID=38156047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006271889A Expired - Fee Related JP5297584B2 (en) 2005-10-14 2006-10-03 Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device

Country Status (1)

Country Link
JP (1) JP5297584B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171232B2 (en) * 2006-12-15 2013-03-27 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2009049287A (en) * 2007-08-22 2009-03-05 Funai Electric Advanced Applied Technology Research Institute Inc Switching element, manufacturing method of switching element, and memory element array
US8399356B2 (en) * 2008-03-28 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012086099A1 (en) 2010-12-21 2012-06-28 三菱電機株式会社 Silicon carbide semiconductor device and method for manufacturing same
JP5666319B2 (en) 2011-01-12 2015-02-12 東京エレクトロン株式会社 Temperature sensor, method for manufacturing temperature sensor, semiconductor device, and method for manufacturing semiconductor device
CN102231424B (en) * 2011-06-24 2014-04-30 清华大学 Phase change memory cell and phase change memory
GB2569196B (en) 2017-12-11 2022-04-20 Pragmatic Printing Ltd Schottky diode
DE112020002974T5 (en) * 2019-06-21 2022-03-03 Rohm Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD OF MAKING SUCH
JP7388015B2 (en) 2019-07-02 2023-11-29 セイコーエプソン株式会社 Integrated circuit devices, oscillators, electronic equipment and mobile objects

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109256A (en) * 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
JP3254113B2 (en) * 1994-08-30 2002-02-04 セイコーインスツルメンツ株式会社 Acceleration sensor
JPH09135387A (en) * 1995-11-08 1997-05-20 Nikon Corp Thermal infrared image sensor
JPH09318436A (en) * 1996-05-28 1997-12-12 Nikon Corp Thermal-type infrared sensor and its manufacture as well as image sensor using the same
JP2005209710A (en) * 2004-01-20 2005-08-04 Hitachi Ulsi Systems Co Ltd Manufacturing method for semiconductor integrated circuit device

Also Published As

Publication number Publication date
JP2007134684A (en) 2007-05-31

Similar Documents

Publication Publication Date Title
JP5063066B2 (en) Method for manufacturing semiconductor device
US7928510B2 (en) Manufacturing method of semiconductor device
JP5204959B2 (en) Method for manufacturing semiconductor device
JP5297584B2 (en) Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device
US9437620B2 (en) Semiconductor device and manufacturing method thereof
US7820495B2 (en) Method for manufacturing semiconductor device
KR101216125B1 (en) semiconductor device
JP5475947B2 (en) Paper and semiconductor devices
JP4704959B2 (en) Product management method and dangerous goods management method
JP5127178B2 (en) Method for manufacturing semiconductor device
JP2007043121A (en) Manufacturing method of semiconductor device
JP5100012B2 (en) Semiconductor device and manufacturing method thereof
JP4954537B2 (en) Semiconductor device
JP4974621B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091002

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees