JP3254113B2 - Acceleration sensor - Google Patents

Acceleration sensor

Info

Publication number
JP3254113B2
JP3254113B2 JP21561595A JP21561595A JP3254113B2 JP 3254113 B2 JP3254113 B2 JP 3254113B2 JP 21561595 A JP21561595 A JP 21561595A JP 21561595 A JP21561595 A JP 21561595A JP 3254113 B2 JP3254113 B2 JP 3254113B2
Authority
JP
Japan
Prior art keywords
circuit
substrate
acceleration sensor
voltage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21561595A
Other languages
Japanese (ja)
Other versions
JPH08335709A (en
Inventor
健二 加藤
豊 斉藤
正隆 新荻
恵二 佐藤
芳和 小島
潤 小山内
Original Assignee
セイコーインスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツルメンツ株式会社 filed Critical セイコーインスツルメンツ株式会社
Priority to JP21561595A priority Critical patent/JP3254113B2/en
Publication of JPH08335709A publication Critical patent/JPH08335709A/en
Application granted granted Critical
Publication of JP3254113B2 publication Critical patent/JP3254113B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Micromachines (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、高周波で使用する半
導体装置、特にショットキーバリアダイオード、4個組
のブリッジ型ダイオード、または、低電圧で高速動作が
要求される半導体装置を用いた、移動体において通信可
能な電子機器に関する。移動体において通信可能な電子
機器とは、例えば、移動する物に記憶媒体であるメモリ
を含んだタグをつけておき、必要なときに電波あるいは
電磁誘導あるいは光通信によって移動する物に記憶した
情報を非接触で随時読み出すことが可能な電子機器であ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mobile device using a semiconductor device used at a high frequency, in particular, a Schottky barrier diode, a set of four bridge type diodes, or a semiconductor device requiring a high speed operation at a low voltage. The present invention relates to an electronic device capable of communicating with a body. An electronic device that can communicate with a moving object is, for example, a tag that includes a memory as a storage medium attached to a moving object, and information stored in the moving object by radio wave, electromagnetic induction, or optical communication when necessary. Is an electronic device that can read out any time without contact.

【0002】また、特に、本発明は、加速度センサを搭
載した移動体において通信可能な電子機器、及び、これ
に適した構成の加速度センサに関する。
In particular, the present invention relates to an electronic device capable of communicating with a moving object equipped with an acceleration sensor, and an acceleration sensor having a configuration suitable for the electronic device.

【0003】[0003]

【従来の技術】従来、VHF、UHFの高周波帯さらに
SHFの超高周波帯においては、ミキサー、変調器、位
相検出器などに、ショットキーバリアダイオードが広い
範囲で利用されている。ショットキーバリアダイオード
とは、金属と半導体を接触させるときに真空準位からフ
ェルミ準位の差(仕事関数)が接触させる金属と半導体
で異なると、フェルミ準位を同レベルにするための電荷
の再分配がおこなわれる結果、空間電荷層(障壁層)が
形成されて整流性の特性をもつようになる。この特性を
利用したものがショットキーバリアダイオードである。
ショットキーバリアダイオードは高周波帯において応答
速度の点でPN接合ダイオードよりも優れているので、
高速スイッチング回路に適しており、また、立ち上がり
電圧もPN接合ダイオードに比べて比較的小さな値とな
るので、PN接合ダイオードほどの入力電圧を必要とし
ない。
2. Description of the Related Art Conventionally, in the high-frequency band of VHF and UHF, and in the ultra-high frequency band of SHF, a Schottky barrier diode is widely used in mixers, modulators, phase detectors, and the like. A Schottky barrier diode is a type of charge for bringing the Fermi level to the same level if the difference between the vacuum level and the Fermi level (work function) differs between the metal and the semiconductor when the metal and the semiconductor come into contact. As a result of the redistribution, a space charge layer (barrier layer) is formed to have rectifying characteristics. The Schottky barrier diode utilizes this characteristic.
Since the Schottky barrier diode is superior to the PN junction diode in the response speed in the high frequency band,
It is suitable for a high-speed switching circuit and has a relatively small rising voltage as compared with a PN junction diode, so that it does not require as much input voltage as a PN junction diode.

【0004】図29に従来のショットキーバリアダイオ
ードの模式断面図を示す。低不純物濃度な高抵抗のシリ
コン基板201にショットキー金属203と高不純物領
域202を介してオーミック金属204が形成されてい
る。通常、シリコン基板にはn型シリコンが使われてお
り、シリコンエピタキシャル層に不純物を注入して高不
純物領域202を作製する。不純物は0.8×1017
2×1018cm-3の範囲で高濃度にドーピングされてい
る。
FIG. 29 is a schematic sectional view of a conventional Schottky barrier diode. An ohmic metal 204 is formed on a low resistance, high resistance silicon substrate 201 with a Schottky metal 203 and a high impurity region 202 interposed therebetween. Usually, n-type silicon is used for the silicon substrate, and an impurity is implanted into the silicon epitaxial layer to form the high impurity region 202. Impurities are 0.8 × 10 17 ~
Highly doped in the range of 2 × 10 18 cm −3 .

【0005】しかしこの型のショットキーバリアダイオ
ードはウェハ上面と下面に電極が存在しているので集積
回路として使用し難い。またシリコン基板の抵抗値が高
いので消費電力が大きくなる。そこで図30に、同一面
上にアノード・カソードの電極をもつショットキーダイ
オードが複数構成された、従来の半導体装置の模式断面
図を示す。比抵抗1000Ωcm程度のp型のシリコン
基板205にn型シリコンエピタキシャル層206を形
成させる。ここで各ダイオードを電気的に分離するため
に、多孔質化反応を利用して、n型シリコンエピタキシ
ャル層206上の部分を残して他の部分を多孔質化させ
た後、酸化性雰囲気中でこの多孔質化部分を多孔質酸化
膜に変換し、p+ 絶縁膜層207として機能させる。こ
のp+ 絶縁分離層207によりn型シリコンエピタキシ
ャル層206を個々の動作領域に分離させている。そし
てこの動作領域の表面にショットキー金属203とオー
ミック金属204を形成させている。またこの動作領域
内のオーミック金属接触部に低抵抗部の高不純物領域2
02を形成してある。
However, this type of Schottky barrier diode is difficult to use as an integrated circuit because electrodes are present on the upper and lower surfaces of the wafer. In addition, since the resistance value of the silicon substrate is high, power consumption increases. FIG. 30 is a schematic cross-sectional view of a conventional semiconductor device in which a plurality of Schottky diodes having anode and cathode electrodes on the same surface are configured. An n-type silicon epitaxial layer 206 is formed on a p-type silicon substrate 205 having a specific resistance of about 1000 Ωcm. Here, in order to electrically isolate each diode, the other portion is made porous except for the portion on the n-type silicon epitaxial layer 206 using a porosity reaction. The porous portion is converted into a porous oxide film and functions as ap + insulating film layer 207. The p + insulating separation layer 207 separates the n-type silicon epitaxial layer 206 into individual operation regions. Then, a Schottky metal 203 and an ohmic metal 204 are formed on the surface of this operation region. Also, the high impurity region 2 of the low resistance portion is connected to the ohmic metal contact portion in this operation region.
02 is formed.

【0006】また図31は従来のショットキーバリアダ
イオードを4個組み合わせた半導体装置の平面図であ
る。従来の各ショットキーバリアダイオード間は、寄生
にもつNPNによって余計な電流が流れてしまうので、
最低でも200μm離さなければならない。各接続端子
に繋いだパッドを100μm2 とすると、ショットキー
バリアダイオードを4個組み合わせた半導体装置では1
チップ約600μm平方の面積が必要となる。
FIG. 31 is a plan view of a semiconductor device in which four conventional Schottky barrier diodes are combined. Since an extra current flows between the conventional Schottky barrier diodes due to parasitic NPN,
They must be at least 200 μm apart. Assuming that the pad connected to each connection terminal is 100 μm 2 , in a semiconductor device combining four Schottky barrier diodes, 1
A chip area of about 600 μm square is required.

【0007】ここでショットキーバリアダイオードを4
個組み合わせた半導体装置をスイッチング装置として使
用する場合、各ショットキーバリアダイオードの電圧−
電流特性における順方向の立ち上がり電圧(以下、VF
という)の小さい方が入力する電圧を抑えることができ
るため、消費電力を小さくすることができる。そのため
に上記のようなショットキーバリアダイオードではVF
はできるだけ小さい方が望ましい。
Here, the Schottky barrier diode is set to 4
In the case where the combined semiconductor device is used as a switching device, the voltage of each Schottky barrier diode
Rise voltage in the forward direction (hereinafter referred to as V F
Is smaller), the input voltage can be suppressed, so that power consumption can be reduced. Therefore, in the above-mentioned Schottky barrier diode, V F
Is preferably as small as possible.

【0008】従来はこのショットキーバリアダイオード
のVF をさげるためにショットキー金属を選びだして、
F の小さなショットキーバリアダイオードを作製して
いた。よって従来のショットキーバリアダイオードを4
個組み合わせた半導体装置は上記ようにVF の小さなシ
ョットキー金属を選択し、ショットキー金属側をアノー
ド、オーミック金属側をカソードとする単位のショット
キーバリアダイオードを形成し、p+絶縁分離層によっ
て個々のショットキーバリアダイオード絶縁させて、図
32または図33に模式結線図として示すようにショッ
トキーバリアダイオードをワイヤーボンディングや金属
配線などを用いてブリッジ型に4個組み合わせた1チッ
プ約600μm平方の半導体装置であった。
[0008] Conventional is singled out Schottky metal in order to lower the V F of the Schottky barrier diode,
A small Schottky barrier diode of the V F was prepared. Therefore, the conventional Schottky barrier diode is replaced by 4
Pieces combined semiconductor device selects a small Schottky metal V F above so, the Schottky metal side anode, an ohmic metal side to form a unit of the Schottky barrier diode to the cathode, the p + isolation layer Each Schottky barrier diode is insulated, and four Schottky barrier diodes are combined in a bridge type using wire bonding or metal wiring as shown in a schematic connection diagram in FIG. 32 or FIG. It was a semiconductor device.

【0009】図32、図33の様に結線されると、この
ように組まれた回路は整流器として動作し、図34、図
35の様に結線されると、変調器として動作する。な
お、図32と図33、または、図34と図35は全くの
等価回路図である。また、図33に示されるようにダイ
オードブリッジ回路の配線をクロスに組むと、どこか必
ず1ヶ所は配線が交差するので、配線と配線を絶縁させ
るために、配線−絶縁膜−配線というような3層構造を
とらねばならなかった。
When connected as shown in FIGS. 32 and 33, the circuit thus constructed operates as a rectifier, and when connected as shown in FIGS. 34 and 35, it operates as a modulator. FIGS. 32 and 33 or FIGS. 34 and 35 are completely equivalent circuit diagrams. Also, as shown in FIG. 33, when the wiring of the diode bridge circuit is assembled in a cross, the wiring always crosses at one place somewhere. A three-layer structure had to be taken.

【0010】また、従来の過電流検出回路は図36に示
すように、負荷6207に直列に接続された電流検出抵
抗6205の電圧を検出するMOSトランジスタ620
3の出力電圧に応じて制御回路6208でスイッチ62
06を制御し、電流を遮断したり、制限したりする回路
であって、MOSトランジスタ6203の基板はソース
に接続されていた。
A conventional overcurrent detecting circuit, as shown in FIG. 36, has a MOS transistor 620 for detecting the voltage of a current detecting resistor 6205 connected in series to a load 6207.
3 in the control circuit 6208 in accordance with the output voltage of the switch 62.
In this circuit, the substrate of the MOS transistor 6203 is connected to the source.

【0011】低電圧及び高速動作に適した半導体装置と
して、図37に示すような断面構造のMOSトランジス
タが知られている。例えば、N型MOSトランジスタの
場合には、P型シリコン基板7201の表面にソース領
域としてN+ 型拡散領域7202及びドレイン領域とし
てN+ 型拡散領域7203が設けられ、さらに、それら
拡散領域間の基板表面上にはゲート絶縁膜7204を介
してゲート電極7205が設けられた構造になってい
る。
As a semiconductor device suitable for low voltage and high speed operation, a MOS transistor having a sectional structure as shown in FIG. 37 is known. For example, in the case of an N-type MOS transistor, an N + -type diffusion region 7202 as a source region and an N + -type diffusion region 7203 as a drain region are provided on the surface of a P-type silicon substrate 7201. A structure in which a gate electrode 7205 is provided over a surface with a gate insulating film 7204 interposed therebetween is provided.

【0012】[0012]

【発明が解決しようとする課題】しかし、上述した従来
のショットキーバリアダイオードではVF を小さくする
ためにショットキー金属を選択することがおこなわれて
いたが、例えばTi,Cr,Au,Wなどは蒸着時に真
空度を超真空にする必要があるなど製造上の制限があり
いままででは十分に低いVF を得ることはできなかっ
た。また硫化ガリウムの場合には表面準位密度がシリコ
ンに比べて一層高く順方向立ち上がり電圧を低くするこ
とが困難である。このようにショットキー金属の選択に
よってVF を十分に低くすることは一般にはできなかっ
た。
[0006] However, although the conventional Schottky barrier diode mentioned above has been performed to select a Schottky metal in order to reduce the V F, for example Ti, Cr, Au, W, etc. were unable to obtain a sufficiently low V F is ever there is a degree of vacuum needs to be ultra vacuum such as manufacturing limitations at the time of evaporation. In the case of gallium sulfide, the surface state density is higher than that of silicon, and it is difficult to lower the forward rise voltage. Thus be sufficiently low V F by the selection of the Schottky metal is generally could not.

【0013】また従来の過電流検出回路において、低電
圧で動作させる場合、MOSトランジスタのしきい電圧
の絶対値を下げなくてはならないが、しきい値電圧の絶
対値を下げるとMOSトランジスタのオフリーク電流が
増加し、結果として回路の消費電流の増加を招いてしま
う。逆にMOSトランジスタのオフリーク電流を抑える
ために、しきい値電圧の絶対値を上げるとMOSトラン
ジスタの感度が下がるという課題を有していた。
In the conventional overcurrent detection circuit, when operating at a low voltage, the absolute value of the threshold voltage of the MOS transistor must be reduced. However, if the absolute value of the threshold voltage is reduced, the off-leakage of the MOS transistor is reduced. The current increases, resulting in an increase in the current consumption of the circuit. Conversely, when the absolute value of the threshold voltage is increased in order to suppress the off-leak current of the MOS transistor, there is a problem that the sensitivity of the MOS transistor decreases.

【0014】本発明は上記課題を解消して低電圧で動作
し、感度のよい過電流検出回路を提供することを目的と
する。また、従来のMOSトランジスタの場合、高イン
ピーダンス状態と低インピーダンス状態を例えば6桁以
上に設定しようとすると閾値電圧を0.5Vより高くせ
ざるをえなくなる。その結果、電源電圧が1V以下での
高速動作が困難であった。また、電流通路が基板表面の
非常に薄いチャネル領域に限定されていたために単位面
積当たりの大電流化もバイポーラトランジスタに比べて
悪かった。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an overcurrent detection circuit which operates at a low voltage and has high sensitivity while solving the above problems. Further, in the case of a conventional MOS transistor, if the high impedance state and the low impedance state are set to, for example, 6 digits or more, the threshold voltage must be set higher than 0.5V. As a result, it has been difficult to perform high-speed operation at a power supply voltage of 1 V or less. Further, since the current path is limited to a very thin channel region on the substrate surface, the increase in current per unit area is worse than that of the bipolar transistor.

【0015】本発明は、このような課題を解決するため
になされたもので低電圧高速動作及び高駆動能力を有す
る半導体装置を提供することを目的とし、この半導体装
置を移動体において通信可能な電子機器、特に、該電子
機器の整流回路に用いることとする。
An object of the present invention is to provide a semiconductor device having a low-voltage high-speed operation and a high drive capability, which is capable of communicating with a mobile body. It is used for an electronic device, particularly for a rectifier circuit of the electronic device.

【0016】[0016]

【課題を解決するための手段】上記課題を解決するため
に、この発明では以下の手段をとった。すなわち、第1
の手段として、高抵抗ポリシリコンを介して半導体基板
がショットキー接合することとした。
Means for Solving the Problems In order to solve the above problems, the present invention has the following means. That is, the first
As means for (1), the semiconductor substrate is Schottky-joined via high-resistance polysilicon.

【0017】また、第2の手段として、シリコン基板と
した高抵抗ポリシリコンにショットキー接合を形成し
た。
As a second means, a Schottky junction is formed on high-resistance polysilicon used as a silicon substrate.

【0018】また、第3の手段として、シリコン基板と
高抵抗ポリシリコンとの間に極めて薄いSiO2 層を形
成した。第4の手段として、高抵抗ポリシリコンの表面
を研磨して平滑化してショットキー接合をした。
As a third means, an extremely thin SiO 2 layer is formed between the silicon substrate and the high-resistance polysilicon. As a fourth means, the surface of the high-resistance polysilicon is polished and smoothed to form a Schottky junction.

【0019】さらに、第5の手段として、ダイオードに
かわってMOSトランジスタを用いてブリッジを形成し
た。
Further, as a fifth means, a bridge is formed by using a MOS transistor instead of a diode.

【0020】第6の手段として、ダイオードにかわって
ゲートとサブストレートとを接続したMOSトランジス
タを用いてブリッジを形成した。
As a sixth means, a bridge is formed by using a MOS transistor having a gate and a substrate connected in place of a diode.

【0021】第7の手段として、アンテナとVF の低い
ダイオード、または、VT の低いMOSトランジスタで
構成された整流回路と低電圧で動作する電源回路とメモ
リとそのメモリの読み出し書き込みを制御する制御回路
とで構成されたデータキャリアにした。
[0021] As a seventh means, antenna and V F low diode or controls the power supply circuit and the memory and the reading and writing of the memory to operate at the configured rectifier circuit and a low voltage with a low V T MOS transistor It is a data carrier composed of a control circuit.

【0022】第8の手段として、アンテナとVF の低い
ダイオードまたはVT の低いMOSトランジスタで構成
された整流回路と低電圧で動作する電源回路と加速度の
検出が可能な加速度センサとで構成されたデータキャリ
アにした。
[0022] As eighth means is composed of an acceleration sensor capable of detecting the power supply circuit and the acceleration operating in the configured rectifier circuit and a low voltage at a low MOS transistors low diode or V T of the antenna and V F Data carrier.

【0023】第9の手段として、加速度の検出が可能な
面に対して水平な1辺の長さが1mmまたはそれ以下で
あるような加速度センサを使用した。
As a ninth means, an acceleration sensor is used in which the length of one side parallel to the plane from which acceleration can be detected is 1 mm or less.

【0024】[0024]

【作用】上記の手段により以下の作用が得られる。The following effects can be obtained by the above means.

【0025】第1から第4の手段により、ショットキー
金属を変えなくてもVF を下げることが可能となる。ま
た、第5の手段により、ショットキーバリアダイオード
半導体装置の機能をもち、VF の小さなリングミキサー
などの高周波で使用する半導体装置が得られる。第6の
手段により、より小さなVF をもち、かつよりサイズの
小さいダイオードブリッジ回路をもつ半導体装置が得ら
れる。
[0025] According to the first to fourth means, it is possible to lower the V F without changing the Schottky metal. Further, by the fifth means has a function of the Schottky barrier diode semiconductor device, a semiconductor device for use in high frequency and small ring mixer V F is obtained. By the sixth means, a semiconductor device having a smaller V F and a smaller diode bridge circuit can be obtained.

【0026】第7の手段により、整流回路での電圧損失
を少なくし、質問器での負荷を軽くし、質問器と応答器
との通信距離を長くすることが可能なデータキャリアが
得られる。
According to the seventh means, it is possible to obtain a data carrier capable of reducing the voltage loss in the rectifier circuit, reducing the load on the interrogator, and increasing the communication distance between the interrogator and the transponder.

【0027】第8の手段より、非接触で移動する物の加
速度といった刻々と変化する環境や状況をえることが可
能となる。第9の手段より、円筒状の物体の側面にかか
る加速度、力、振動の大きさ等を検出する感度を向上さ
せることが可能となる。
According to the eighth means, it is possible to obtain an ever-changing environment or situation such as the acceleration of a non-contact moving object. According to the ninth means, it is possible to improve the sensitivity for detecting acceleration, force, magnitude of vibration, and the like applied to the side surface of the cylindrical object.

【0028】[0028]

【実施例】以下に、この発明の参考例、及び、実施例を
図に基づいて説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention;

【0029】(参考例1) 図1は、本発明の第1参考例であるショットキーバリア
ダイオードを示す模式断面図である。石英あるいは、絶
縁膜を形成したシリコンなどからなる支持基板1上に、
電気的に分離された複数の半導体基板として、高抵抗の
シリコン基板、例えばn型シリコン基板2を設け、この
n型シリコン基板2に例えばPを1×1014atoms
/cm2 以下の濃度でイオン注入した高抵抗ポリシリコ
ン10を形成し、その上にショットキー金属3を形成し
ている。そして、ショットキー金属3と高不純物領域と
してn+ 型不純物領域5を介してオーミック金属4を形
成した。
(First Embodiment) FIG. 1 is a schematic sectional view showing a Schottky barrier diode according to a first embodiment of the present invention. On a support substrate 1 made of quartz or silicon having an insulating film formed thereon,
As a plurality of electrically separated semiconductor substrates, a high-resistance silicon substrate, for example, an n-type silicon substrate 2 is provided, and for example, P is applied to the n-type silicon substrate 2 at 1 × 10 14 atoms.
A high-resistance polysilicon 10 ion-implanted at a concentration of / cm 2 or less is formed, and a Schottky metal 3 is formed thereon. Then, an ohmic metal 4 was formed via the Schottky metal 3 and the n + -type impurity region 5 as a high impurity region.

【0030】ショットキー接合を形成した面の反対側の
面にはn+ 型不純物領域6を形成する。このn+ 型不純
物領域6を形成することにより直列抵抗を減少させるこ
とができる。
An n + -type impurity region 6 is formed on the surface opposite to the surface on which the Schottky junction is formed. By forming the n + type impurity region 6, the series resistance can be reduced.

【0031】図2には、n型シリコン基板2にイオン注
入していないポリシリコン5501を介してショットキ
ー金属である電極を形成したショットキーバリアダイオ
ードの模式断面図を示す。図3には、n型の高抵抗ポリ
シリコン10上にイオン注入していないポリシリコン5
601を介してショットキー金属である電極を形成した
ショットキーバリアダイオードの模式断面図を示す。
FIG. 2 is a schematic cross-sectional view of a Schottky barrier diode in which an electrode that is a Schottky metal is formed via polysilicon 5501 that has not been ion-implanted into n-type silicon substrate 2. FIG. 3 shows polysilicon 5 not ion-implanted on n-type high resistance polysilicon 10.
FIG. 1 shows a schematic cross-sectional view of a Schottky barrier diode in which an electrode that is a Schottky metal is formed via 601.

【0032】(参考例2) 図4に、本発明の第2参考例であるショットキーバリア
ダイオードを示す模式断面図である。例えば、Pを1×
1014atoms/cm2 以下の濃度でイオン注入した
高抵抗ポリシリコン10に直接ショットキー金属3を形
成し、オーミック金属4はn+ 高不純物領域5を介して
形成した。このことによる効果は、単結晶のシリコン基
板にかわってポリシリコンを用いることによって製造コ
ストを削減できる点である。また、このようにしてVF
の小さいショットキーバリアダイオードを得ることがで
きた。
(Embodiment 2) FIG. 4 is a schematic sectional view showing a Schottky barrier diode according to a second embodiment of the present invention. For example, P is 1 ×
The Schottky metal 3 was directly formed on the high-resistance polysilicon 10 ion-implanted at a concentration of 10 14 atoms / cm 2 or less, and the ohmic metal 4 was formed via the n + high impurity region 5. The effect of this is that the manufacturing cost can be reduced by using polysilicon instead of the single crystal silicon substrate. Also, in this way, V F
Thus, a Schottky barrier diode having a small value can be obtained.

【0033】(参考例3) 図5に、本発明の第3参考例である10Å以下のSiO
2 膜をもつダイオードの模式断面を示す。n型シリコン
基板2に熱酸化膜を形成したあと、例えば塩酸と過酸化
水素水の混合液で80℃の処理を行うことなどにより1
0Å以下のSiO2 層9を形成し、更にその上に高抵抗
ポリシリコン10及び電極11を形成した。
(Embodiment 3) FIG. 5 shows a third embodiment of the present invention, ie, SiO 2 of 10 ° or less.
1 shows a schematic cross section of a diode having two films. After forming a thermal oxide film on the n-type silicon substrate 2, for example, by performing a treatment at 80 ° C. with a mixed solution of hydrochloric acid and hydrogen peroxide solution,
An SiO 2 layer 9 of 0 ° or less was formed, and a high-resistance polysilicon 10 and an electrode 11 were further formed thereon.

【0034】ここで電極11に正の電位がかかった場
合、SiO2 膜9の下に負の電荷による蓄積層が形成さ
れ、VF が低くなるのと同じになる。電極11に負の電
位がかかった場合、SiO2 膜9の下に正の電荷により
反転層が形成されて、空乏層が形成され、特に、この空
乏層は高周波で伸び易く、従ってVF の小さいダイオー
ドが得られた。
[0034] If a positive potential is applied here to the electrode 11, the storage layer due to the negative charges under the SiO 2 film 9 is formed, the same as V F becomes lower. When a negative potential is applied to electrode 11, and the inversion layer by the positive charge under the SiO 2 film 9 is formed, a depletion layer is formed, in particular, the depletion layer is easy to extend at a high frequency, therefore the V F A small diode was obtained.

【0035】ポリシリコンは、減圧下でのCVD(化学
的気相成長法)によって形成されるが、このように形成
された表面には凹凸がある。そこで、表面を研磨し平滑
化することにより、更にVF が下がり、リーク電流も減
少させることができる。ここでは高抵抗シリコン基板と
してn型シリコン基板を例にして説明したがp型シリコ
ン基板でも同様の効果が得られる。
Polysilicon is formed by CVD (chemical vapor deposition) under reduced pressure, and the surface thus formed has irregularities. Therefore, by polishing the surface smoothing, edge further V F, leakage current can be reduced. Here, an n-type silicon substrate has been described as an example of the high-resistance silicon substrate, but the same effect can be obtained with a p-type silicon substrate.

【0036】また上述した参考例によるダイオードはい
ずれも4個組ショットキーバリアダイオード半導体装置
としても利用できる。
Any of the diodes according to the above-described reference examples can also be used as a Schottky barrier diode semiconductor device in groups of four.

【0037】(参考例4) 図6に、NMOSトランジスタの模式断面図を示す。ま
ず支持基板1の上にn型シリコン基板2をエピタキシャ
ル成長させて、そのエピタキシャル成長させたn型シリ
コン基板2の上面にソース領域12とドレイン領域13
を形成した。そしてn型シリコン基板2の上に絶縁膜を
介してゲート電極を形成した。
Reference Example 4 FIG. 6 shows a schematic cross-sectional view of an NMOS transistor. First, an n-type silicon substrate 2 is epitaxially grown on a support substrate 1, and a source region 12 and a drain region 13 are formed on an upper surface of the n-type silicon substrate 2 thus epitaxially grown.
Was formed. Then, a gate electrode was formed on the n-type silicon substrate 2 via an insulating film.

【0038】また、図7に他の構成のNMOSトランジ
スタの模式断面図を示す。支持基板1に高抵抗ポリシリ
コン10を形成しそれぞれソース領域12とドレイン領
域13を形成した。
FIG. 7 is a schematic sectional view of an NMOS transistor having another configuration. A high-resistance polysilicon 10 was formed on the support substrate 1 to form a source region 12 and a drain region 13 respectively.

【0039】図6または図7で示したNMOSトランジ
スタを4個組み合わせた半導体装置は、各NMOSトラ
ンジスタが同一支持基板上に電気的に分離された複数の
半導体基板をしているので、エアーダンピングにより優
れた絶縁分離が可能となる。
In the semiconductor device in which four NMOS transistors are combined as shown in FIG. 6 or FIG. 7, since each NMOS transistor has a plurality of semiconductor substrates electrically separated on the same support substrate, the semiconductor device is air damped. Excellent insulation separation becomes possible.

【0040】図8と図9または図10と図11は、上述
したMOSトランジスタを4個組み合わせた半導体装置
の模式結線図で、このようにしてVF の小さく、リーク
電流の少ない4個組ショットキーバリアダイオード半導
体装置に相当する半導体装置が得られる。
[0040] Figure 8 and the 9 or 10 11 is a schematic wiring diagram of a semiconductor device that combines four MOS transistors as described above, small V F in this way, four sets of shots low leakage current A semiconductor device corresponding to the key barrier diode semiconductor device is obtained.

【0041】なお、図8と図9は全くの等価回路であ
り、このような結線とすると、このように組まれた回路
は整流器として動作する。また図10と図11も全くの
等価回路であり、このような結線とすると、変調器とし
て動作する。
FIGS. 8 and 9 are completely equivalent circuits. With such a connection, the circuit thus assembled operates as a rectifier. FIGS. 10 and 11 are also completely equivalent circuits. With such a connection, the modulator operates as a modulator.

【0042】(参考例5) 図12は第5の参考例である2重平衡型周波数混合変調
(Frequency DoubleBalanced Mixer:略して以下DB
Mと呼ぶ)の回路図である。図12の破線部分1901
に上述した参考例の半導体装置が適用される。DBMで
は特性の不揃いなダイオードを使用するとキャリア漏れ
が多くなり、満足な性能が得られないので、特性の揃っ
た4個のダイオードを使うことがポイントとなる。また
図12から分かるようにDBMではコイルが使用され、
図12に示すように配線をクロスさせた半導体装置を使
用することによって入力側と出力側での接続が容易とな
った。
Reference Example 5 FIG. 12 shows a fifth reference example of a Double Balanced Mixer (Frequency Double Balanced Mixer: DB for short).
FIG. A broken line portion 1901 in FIG.
The semiconductor device of the above-described reference example is applied to the above. In the DBM, the use of diodes with irregular characteristics increases the carrier leakage and does not provide satisfactory performance. Therefore, it is important to use four diodes with uniform characteristics. As can be seen from FIG. 12, a coil is used in DBM,
As shown in FIG. 12, the connection between the input side and the output side is facilitated by using a semiconductor device in which wiring is crossed.

【0043】(参考例6) 図13は、第6の参考例である電源として働くデータキ
ャリア回路図である。この回路は送られ信号をアンテナ
で受信し、そのデータはキャパシタで一時蓄えられる。
そしてこのキャパシタに蓄えられたエネルギーを電源と
して逆に信号を発信する。本発明の参考例の半導体装置
はこの回路の整流部で使用され、この半導体装置の各素
子をしきい値電圧VF の小さいMOSトランジスタやシ
ョットキーバリアダイオードを用いることで、高速でか
つ低電圧駆動な回路が可能となった。
(Embodiment 6) FIG. 13 is a data carrier circuit diagram serving as a power supply according to a sixth embodiment. This circuit receives the transmitted signal with an antenna, and the data is temporarily stored in a capacitor.
Then, a signal is transmitted in reverse using the energy stored in the capacitor as a power supply. The semiconductor device of the reference example of the present invention is used in the rectification section of the circuit, the elements of the semiconductor device by using a small MOS transistor and the Schottky barrier diode threshold voltage V F, fast and low-voltage A driving circuit has become possible.

【0044】(参考例7) 図14に第7参考例である受信回路を示す。この回路で
はアンテナ2101で受け取った信号は整流されて、C
MOSでつくられた信号処理回路へと電送される。この
破線で示した整流部2102に本発明の参考例による半
導体装置が使われ、高速で低電圧駆動の回路が可能とな
る。また外付けのインダクタは図14に示すような配線
をクロスさせたダイオードブリッジ半導体装置により、
安易に接続が可能となる。また高周波動作可能なマイク
ロインダクタを用いれば、インダクタ、ショトキーバリ
アダイオード半導体装置、CMOSの信号処理回路を1
つのチップにのせることが可能となり、IC基板上に直
接作製できる。同様に図12の回路や図13の回路でも
インダクタ部にマイクロインダクタを用いれば、IC基
板上にオンチップタイプの回路が作製できた。
Reference Example 7 FIG. 14 shows a receiving circuit according to a seventh reference example. In this circuit, the signal received by the antenna 2101 is rectified and
It is transmitted to a signal processing circuit made of MOS. The semiconductor device according to the reference example of the present invention is used for the rectifier 2102 shown by the broken line, and a high-speed and low-voltage driving circuit can be realized. The external inductor is a diode bridge semiconductor device with crossed wires as shown in FIG.
Connection becomes easy. If a micro inductor capable of operating at a high frequency is used, an inductor, a Schottky barrier diode semiconductor device, and a CMOS signal processing circuit can be integrated into one.
It can be mounted on one chip, and can be manufactured directly on an IC substrate. Similarly, in the circuits of FIG. 12 and the circuit of FIG. 13, an on-chip type circuit could be manufactured on an IC substrate by using a micro inductor for the inductor portion.

【0045】(参考例8) 図15は第8参考例であるMOSトランジスタのゲート
とサブストレートとの電位を等電位であるように配線し
た半導体装置の模式断面図である。この半導体装置の構
造を説明すると、p型Si基板3801にn−well
拡散層またはサブストレート3802を形成し、その拡
散層の内にソース3806とドレイン3807とn+
散層3808を形成した。そのp型Si基板3801の
上面には酸化膜3803を形成し、それぞれソース38
06とドレイン3807とn+ 拡散層3808を介した
サブストレート3802の電位を電極3804によりと
った。また、ソース3806とドレイン3807の間は
チャネル領域3809が形成され、その上方に存在する
酸化膜3803を介して形成されたゲート3805の電
位により、極性が反転される。本参考例の半導体装置で
はこのゲート3805とサブストレート3802の電位
が等電位であるように配線した。
(Embodiment 8) FIG. 15 is a schematic sectional view of a semiconductor device according to an eighth embodiment in which the potentials of the gate and the substrate of a MOS transistor are wired so as to be at the same potential. Describing the structure of this semiconductor device, an n-well is formed on a p-type Si substrate 3801.
A diffusion layer or substrate 3802 was formed, and a source 3806, a drain 3807, and an n + diffusion layer 3808 were formed in the diffusion layer. An oxide film 3803 is formed on the upper surface of the p-type Si substrate
The potential of the substrate 3802 was taken by the electrode 3804 via the electrode 064, the drain 3807, and the n + diffusion layer 3808. In addition, a channel region 3809 is formed between the source 3806 and the drain 3807, and the polarity is inverted by the potential of the gate 3805 formed via the oxide film 3803 located above the channel region 3809. In the semiconductor device of this reference example, wiring is performed so that the potential of the gate 3805 and the potential of the substrate 3802 are equal.

【0046】通常のMOSトランジスタではゲート38
05の電位とサブストレート3802の電位を別々にと
って、通常サブストレート3802の電位を一定にとっ
てゲート3805の電位を変化させてソース3806・
ドレイン3807間に流れる電流を制御していた。しか
し図15に示したゲート3805とサブストレート38
02の電位を等電位に配線する方法によって、MOSト
ランジスタにおけるソース3806・ドレイン3807
間立ち上がり電圧であるしきい値電圧VT を前述した従
来の配線におけるMOSトランジスタのしきい値電圧V
T よりも低いしきい値電圧VT でMOSトランジスタを
オンにしてソース3806・ドレイン3807間に電流
を流すことが可能となる。前述した従来の配線における
MOSトランジスタではゲート3805の電位の方向に
対してサブストレート3802の電位が相対的に逆の方
向にかかっている逆基板効果によってしきい値電圧VT
が大きくなる方向に働く。しかし、図15に示したよう
に、ゲート3805とサブストレート3802を等電位
であるように配線した方法を用いると、ゲート3805
の電位の方向に対してサブストレート3802の電位が
相対的に同じ方向にかかっている順方向基板効果によっ
て、MOSトランジスタのしきい値電圧VTは小さくな
る方向に働くことになる。つまり、ゲート3805とサ
ブストレート3802の電位が等電位であるように配線
した方法により、ゲート3805とサブストレート38
02の電位方向が相対的に別々の方向であるように配線
された従来の方法によるしきい値電圧よりも、さらに小
さいしきい値電圧VT ができる。
In a normal MOS transistor, the gate 38
The potential of the gate 3805 is changed while keeping the potential of the substrate 3802 constant while keeping the potential of the substrate 3802 different from the potential of the source 3806.
The current flowing between the drains 3807 was controlled. However, the gate 3805 and the substrate 38 shown in FIG.
The source 3806 and the drain 3807 in the MOS transistor are formed by a method of wiring the potential of
The threshold voltage V T , which is the rising voltage between the transistors, is changed to the threshold voltage V
With the threshold voltage VT lower than T , the MOS transistor is turned on, and current can flow between the source 3806 and the drain 3807. In the MOS transistor of the conventional wiring described above, the threshold voltage V T is obtained by the reverse substrate effect in which the potential of the substrate 3802 is applied in a direction relatively opposite to the direction of the potential of the gate 3805.
Works in the direction of increasing. However, as shown in FIG. 15, when the gate 3805 and the substrate 3802 are wired so as to have the same potential, the gate 3805 is used.
The threshold voltage V T of the MOS transistor acts in the direction of decreasing due to the forward substrate effect in which the potential of the substrate 3802 is applied in the same direction relatively to the direction of the potential of the MOS transistor. In other words, the gate 3805 and the substrate 382 are wired in such a manner that the potentials of the gate 3805 and the substrate 3802 are equal.
Thus, the threshold voltage V T can be smaller than the threshold voltage according to the conventional method wired so that the potential directions of 02 are relatively different directions.

【0047】このようにゲート3805とサブストレー
ト3802の電位を等電位であるように電気的に配線す
ることによりMOSトランジスタのしきい値電圧をさら
に小さくすることによって、このMOSトランジスタに
より構成されたダイオードブリッジ回路では損出電圧が
小さくなり、さらに低電圧で動作可能となる。
By electrically wiring the gate 3805 and the substrate 3802 so that the potentials of the gate 3805 and the substrate 3802 are equal, the threshold voltage of the MOS transistor is further reduced. In the bridge circuit, the loss voltage is reduced, and the circuit can be operated at a lower voltage.

【0048】(参考例9) 図15に示したようなMOSトランジスタのゲートとサ
ブストレートとの電位を等電位であるように接続した半
導体装置の使用例として低電圧で動作する半導体の過電
流検出回路がある。図16に、本発明の参考例である過
電流検出回路の回路図を示す。PMOSトランジスタ6
103と抵抗6104を直列に接続し、PMOSトラン
ジスタ6103のソースを高電圧供給端子6101に接
続し、PMOSトランジスタ6103のソースを高電圧
供給端子6101に接続し、抵抗6104の他端を低電
圧供給端子6102に接続する。また抵抗6105、ス
イッチ6106及び負荷6107を直列に接続し、抵抗
6105の他端は高圧供給端子6101に接続され、負
荷6107の他端は低電圧供給端子6102に接続され
ており、抵抗6105とスイッチ6106の接続点61
09はPMOSトランジスタのゲートと基板に接続され
ている。さらにPMOSトランジスタ6103と抵抗6
104の接続点6110は制御回路6108の入力とな
り、制御回路6108の出力はスイッチ6106の入力
となっている。
Reference Example 9 As an example of use of a semiconductor device in which the potentials of the gate and the substrate of a MOS transistor are connected so as to have the same potential as shown in FIG. 15, overcurrent detection of a semiconductor operating at a low voltage is described. There is a circuit. FIG. 16 is a circuit diagram of an overcurrent detection circuit according to a reference example of the present invention. PMOS transistor 6
103 and the resistor 6104 are connected in series, the source of the PMOS transistor 6103 is connected to the high voltage supply terminal 6101, the source of the PMOS transistor 6103 is connected to the high voltage supply terminal 6101, and the other end of the resistor 6104 is connected to the low voltage supply terminal. 6102. A resistor 6105, a switch 6106, and a load 6107 are connected in series. The other end of the resistor 6105 is connected to a high voltage supply terminal 6101, and the other end of the load 6107 is connected to a low voltage supply terminal 6102. Connection point 61 of 6106
Reference numeral 09 is connected to the gate of the PMOS transistor and the substrate. Further, a PMOS transistor 6103 and a resistor 6
A connection point 6110 of 104 is an input of the control circuit 6108, and an output of the control circuit 6108 is an input of the switch 6106.

【0049】次に、上記構成における動作を説明する。
抵抗6105の抵抗値は約50mΩであるが、この抵抗
に通常約1A程度の電流が流れる。従って高電圧供給端
子6101から接続点6109の間での電圧降下は約
0.05V程度であり、また接続点6109はPMOS
トランジスタのゲートに接続されているのでPMOSト
ランジスタのゲート電圧は約0.05Vとなる。これは
通常0.2Vから0.7V程度に設定されるしきい値電
圧に比べ十分低いため、この状態ではPMOSトランジ
スタ6103は高インピーダンスとなっており、接続点
6110の電位は低電圧供給端子6102の電位に十分
近くなっている。この状態から何らかの原因により抵抗
6105を流れる電流値が1Aより大きく、例えば3A
から4Aになると接続点6109の高電圧供給端子61
01の電位からの電圧降下は約0.15Vから0.2V
となる。この時、PMOSトランジスタのゲート電圧は
しきい値電圧に近づき、PMOSトランジスタのインピ
ーダンスは低下する。そこで制御回路6108の入力で
もある接続点6110の電位が上昇し、制御回路610
8の出力がスイッチ6106を切るように作動し、結果
として過電流が流れるのを防ぐ。
Next, the operation of the above configuration will be described.
The resistance of the resistor 6105 is about 50 mΩ, and a current of about 1 A normally flows through the resistor. Therefore, the voltage drop between the high voltage supply terminal 6101 and the connection point 6109 is about 0.05 V, and the connection point 6109 is a PMOS.
The gate voltage of the PMOS transistor is about 0.05 V because it is connected to the gate of the transistor. Since this is sufficiently lower than the threshold voltage normally set to about 0.2 V to 0.7 V, the PMOS transistor 6103 has a high impedance in this state, and the potential of the connection point 6110 is set to the low voltage supply terminal 6102. Is sufficiently close to this potential. From this state, the value of the current flowing through the resistor 6105 for some reason is larger than 1 A, for example, 3 A
From the high voltage supply terminal 61 at the connection point 6109
The voltage drop from the potential of 01 is about 0.15V to 0.2V
Becomes At this time, the gate voltage of the PMOS transistor approaches the threshold voltage, and the impedance of the PMOS transistor decreases. Then, the potential of the connection point 6110, which is also an input of the control circuit 6108, rises, and the control circuit 610
The output of 8 operates to turn off switch 6106, thereby preventing overcurrent from flowing.

【0050】このような動作は、従来のMOSトランジ
スタの基板をソースに接続した場合にはチャネルの表面
ポテンシャルは基板電位とゲート電位の間になっている
のに対し、本参考例の様にゲートと基板を接続すると、
チャネルの表面ポテンシャルはゲート電圧ならびに基板
電位と等価となるため、効率よくチャネル形成ができ
る。つぎに、その効果を図17により説明する。図17
は参考例のMOSトランジスタと従来のMOSトランジ
スタを比較した動作特性図である。本発明による動作特
性6001と従来の動作特性6002を比較すると、ゲ
ート電圧30mV以下(オフリーク範囲)ではあまり差
はないが、実際の動作点であるゲート電圧が0.15〜
0.25Vにおいては、ドレイン電流値が約1桁向上し
ている。この向上により本発明の過電流検出回路におい
て、接続点6109の電圧降下が小さい時から制御回路
6108が作動開始することが可能となり、従って低電
圧動作並びに高感度化が達成できる。
In this operation, when the substrate of the conventional MOS transistor is connected to the source, the surface potential of the channel is between the substrate potential and the gate potential. When the board is connected,
Since the surface potential of the channel is equivalent to the gate voltage and the substrate potential, the channel can be formed efficiently. Next, the effect will be described with reference to FIG. FIG.
FIG. 7 is an operation characteristic diagram comparing the MOS transistor of the reference example with a conventional MOS transistor. Comparing the operating characteristic 6001 according to the present invention with the conventional operating characteristic 6002, there is not much difference when the gate voltage is 30 mV or less (off-leakage range).
At 0.25 V, the drain current value is improved by about one digit. With this improvement, in the overcurrent detection circuit of the present invention, it becomes possible to start the operation of the control circuit 6108 when the voltage drop at the connection point 6109 is small, so that a low voltage operation and high sensitivity can be achieved.

【0051】まず、データキャリアについて説明する。
このデータキャリア技術とは、移動する物に情報を記憶
したカードまたはタグを付けておき、電波あるいは電磁
結合あるいは光通信によって情報を非接触で読み出す技
術である。そのために命令を出す質問器と、物と一体化
した命令を受取り、情報を送り出す応答器とがある。質
問器と応答器とでは空間的に離れた場所に存在してお
り、その間の伝送手段はおもに電波が使われる。そこ
で、電波あるいは光を伝送手段として、非接触で情報の
読み書きが可能な持ち運び携帯ができるこういった情報
媒体をデータキャリアと呼んでいる。そのためにデータ
キャリアは離れたところから人や物の個別認識や属性情
報の読み書きが可能なので、人や物の移動個体の識別が
できるという計り知れないメリットをもちあわせてい
る。この質問器と応答器との間の伝送媒体として、一般
に電磁誘導方式、光方式、マイクロ波方式の3つに分か
れる。
First, the data carrier will be described.
This data carrier technology is a technology in which a card or tag storing information is attached to a moving object, and the information is read out by radio wave, electromagnetic coupling, or optical communication in a non-contact manner. For this purpose, there are an interrogator for issuing an instruction, and a transponder for receiving an instruction integrated with an object and transmitting information. The interrogator and the transponder are located at spatially separated places, and the transmission means between them uses mainly radio waves. Thus, such an information medium that can be carried and read and written without contact using radio waves or light as a transmission means is called a data carrier. For this reason, the data carrier is capable of individually recognizing people and objects and reading and writing attribute information from a remote place, and thus has an enormous merit of being able to identify moving individuals of people and objects. Transmission media between the interrogator and the transponder are generally divided into three types: an electromagnetic induction type, an optical type, and a microwave type.

【0052】電磁誘導方式の場合は送受信回路にコイル
が用いられ、電流路と交差する磁束が変化すると起電力
が誘電される現象で、質問器側のコイルに流す電流を変
化させると応答器側のコイルは変化した電流に応じて誘
導されると同時に電気を引き出すことができる。この電
磁誘導を使って電力の供給を行ったり、データの送受信
を行う。この方式では近接に対向されたコイルによって
数ミリから数十ミリ隔てて通信されるが、周波数は数1
00kHz から数MHz となっている。
In the case of the electromagnetic induction system, a coil is used in the transmission / reception circuit, and when the magnetic flux crossing the current path changes, the electromotive force is induced. Can be induced in response to the changed current and at the same time draw electricity. Power is supplied and data is transmitted and received using this electromagnetic induction. In this system, communication is performed at a distance of several millimeters to several tens of millimeters by coils that are close to each other, but the frequency is
From 00 kHz to several MHz.

【0053】この電磁誘導方式でのデータの信号伝送方
式について説明する。情報の送受信は質問器からシリア
ル送信信号を送信回路で所定の周波数に変調し、送信コ
イルに送り込む。変調の方法は周波数発信器の信号を情
報に応じてON/OFFするASK方式や2つの異なっ
た周波信号の情報を論理0の1つの周波数と、論理1の
異なって周波数に与え対応させて切り換えるFSK方式
がある。質問器の情報は変調されて送信コイルから送り
出され、受信コイルで受信した誘導信号は受信回路の復
調器でもとのデジタル信号に復調される。復調されたシ
リアル信号はシリアル/パラレル変換部でパラレル信号
に変換されてメモリの制御部ではメモリの中の書き込み
読み出しを制御すると同時にメモリに情報を記憶する。
A data signal transmission system using the electromagnetic induction system will be described. For transmission and reception of information, a serial transmission signal from an interrogator is modulated to a predetermined frequency by a transmission circuit and sent to a transmission coil. The modulation method is the ASK method of turning on / off the signal of the frequency transmitter in accordance with the information, or the information of two different frequency signals is given to one frequency of logic 0 and the frequency of logic 1 is given different frequencies and switched. There is an FSK method. The information of the interrogator is modulated and sent out from the transmitting coil, and the induction signal received by the receiving coil is demodulated to the original digital signal by the demodulator of the receiving circuit. The demodulated serial signal is converted to a parallel signal by a serial / parallel converter, and a memory controller controls writing and reading in the memory and stores information in the memory at the same time.

【0054】光方式は、質問器・応答器ともに発光素子
・受光素子が備えつけられており、発光素子はおもにL
ED、受光素子はフォトダイオードが使用されるため、
光は近赤外線となる。質問器側では入力されたパルス波
形に対して駆動回路で発光素子を駆動させ、光を発す
る。その発せられた光は応答器側の受光素子で検出さ
れ、増幅器で大きな信号となり、検波回路、波形整形回
路などを通してもとの波形は復元される。応答器側から
信号を返すときも同じく、応答器側の発光素子から発せ
られた光を質問器側の受光素子で受け取って、増幅器を
かいして信号を復元させる。光方式は電磁ノイズに強い
反面、水や油などの汚れや外乱光の影響を受けやすく光
が遮断されると通信が不能となり、また無電池化がほぼ
不可能という短所がある。
In the optical system, both the interrogator and the transponder are provided with a light-emitting element and a light-receiving element.
Since a photodiode is used for the ED and light receiving element,
The light becomes near infrared. On the interrogator side, the driving circuit drives the light emitting element with respect to the input pulse waveform to emit light. The emitted light is detected by the light receiving element on the transponder side, becomes a large signal by the amplifier, and the original waveform is restored through a detection circuit, a waveform shaping circuit, and the like. Similarly, when a signal is returned from the transponder side, the light emitted from the light emitting element on the transponder side is received by the light receiving element on the interrogator side, and the signal is restored using an amplifier. Although the optical system is strong against electromagnetic noise, it is susceptible to dirt such as water or oil or disturbance light, and communication is not possible if light is blocked, and it is almost impossible to eliminate batteries.

【0055】マイクロ波方式は構内無線設備のうち移動
体識別用として割り当てられた2.45GHzの準マイ
クロ波による放射電磁界(いわゆる電波)を情報伝送媒
体としている。この方式は質問器側のアンテナと応答器
側のアンテナ間の通信距離が2から3mで、かつシャー
プな指向性が得られるため比較的遠距離での通信や位置
関係がラフな場合の通信に適している。質問器と応答器
は取り付けられたそれぞれ1つのアンテナを送信と受信
で偏波面を変えて使用される。また2.45GHz帯の
周波数は移動体識別用として特に設定された通信帯であ
り、法的保護されており安定した通信が期待できる。し
かし、導体の反射を受けやすく、人体で遮断されるとい
う短所がある。
The microwave system uses a radiated electromagnetic field (so-called radio wave) of a quasi-microwave of 2.45 GHz allocated for identification of a mobile body in the private radio equipment as an information transmission medium. In this method, the communication distance between the antenna on the interrogator side and the antenna on the responder side is 2 to 3 m, and sharp directivity is obtained. Are suitable. The interrogator and the transponder are used by changing the plane of polarization for transmission and reception with one attached antenna. The frequency in the 2.45 GHz band is a communication band particularly set for identifying a moving object, and is legally protected, so that stable communication can be expected. However, there is a disadvantage in that the conductor is easily reflected by the conductor and cut off by the human body.

【0056】(第10参考例) 図18は本発明の第10参考例であるデータキャリアの
ブロック図である。このシステムはデータキャリアまた
はRF−IDと言われるシステムで命令信号を発する質
問器とその受け取った命令信号に応えてデータを送り返
す応答器から構成されている。前述の半導体装置はこの
回路の整流部で使用され、この半導体装置の各素子をし
きい値電圧VT の小さいMOSトランジスタやショット
キーバリアダイオードを用いることで高速でかつ低電圧
駆動な回路が可能となり、整流回路部での電流のロスも
少なくなる。また、このデータキャリアに使用される電
源回路が低電圧で動作可能となると、低電圧駆動が可能
な整流回路と合わせてデータキャリア自体が低電圧で動
作が可能となる。その結果、以前のデータキャリアより
長距離での通信が可能となり、また質問器での消費電力
を抑えることが可能となり、電力の伝送効率が向上す
る。
(Tenth Embodiment) FIG. 18 is a block diagram of a data carrier according to a tenth embodiment of the present invention. This system is composed of an interrogator that issues a command signal in a system called a data carrier or RF-ID, and a transponder that sends back data in response to the received command signal. The above semiconductor device is used in the rectification section of the circuit, it allows fast and low-voltage drive circuit of each element of the semiconductor device by using the small MOS transistors and Schottky barrier diode threshold voltage V T Thus, the loss of current in the rectifier circuit is reduced. Further, when the power supply circuit used for this data carrier can operate at a low voltage, the data carrier itself can operate at a low voltage together with a rectifier circuit capable of driving at a low voltage. As a result, communication over a longer distance than the previous data carrier becomes possible, and power consumption in the interrogator can be suppressed, thereby improving power transmission efficiency.

【0057】また、図18の部分Aにおいて1チップ化
した半導体装置を示してある。部分Aのように低電圧で
動作する整流回路または変調器と低電圧で動作する電源
回路とメモリに出す信号を制御する制御回路とを1チッ
プに形成することにより、コストが削減されチップ面積
も格段に縮小するため、携帯機器あるいはデータキャリ
アのタグといったところに応用される。
FIG. 18 shows a part A of the semiconductor device integrated into one chip. By forming a rectifier circuit or a modulator operating at a low voltage like the part A, a power supply circuit operating at a low voltage, and a control circuit for controlling a signal output to a memory on one chip, the cost is reduced and the chip area is reduced. It is applied to places such as mobile devices or data carrier tags, because it is much smaller.

【0058】図19はデータキャリアのタグ部のシステ
ム構成についのブロック図である。図18の部分Aに示
す整流回路と制御回路と電源回路は図19の破線で示し
た部分Aに相当する。図19に示すデータキャリアタグ
は電源生成から信号の変復調を行い、通信ロジックとE
EPROMを内蔵している。アンテナ部としてコイルL
が用いられ、電磁誘導方式により無電池で通信が可能と
なっている。内部の回路構成は全波整流回路、定電圧回
路、ASKデータ復調回路、キャリアパルス抽出回路、
通信ロジック、EEPROMを含めたメモリブロック、
最低動作電圧検出回路、データ送信機能である残留振動
吸収回路を内蔵している。
FIG. 19 is a block diagram showing the system configuration of the tag section of the data carrier. The rectifier circuit, control circuit, and power supply circuit shown in part A of FIG. 18 correspond to part A shown by a broken line in FIG. The data carrier tag shown in FIG.
Built-in EPROM. Coil L as antenna part
Is used, and communication is possible without a battery by an electromagnetic induction method. The internal circuit configuration is a full-wave rectifier circuit, constant voltage circuit, ASK data demodulation circuit, carrier pulse extraction circuit,
Communication logic, memory blocks including EEPROM,
It incorporates a minimum operating voltage detection circuit and a residual vibration absorption circuit that is a data transmission function.

【0059】この図19中の全波整流回路6301にお
いて、VF の小さいショットキーバリアダイオードや、
ゲートとサブストレートを接続するといったVT の小さ
いMOSトランジスタに代表される立ち上がり電圧の低
い整流特性をもった半導体装置を使用することによっ
て、全波整流回路6301での消費電流が従来のものよ
りも小さくできるので、データキャリアタグ自体の消費
電力を抑えることが可能となり、その結果、従来に比べ
て通信距離が長くなり、同じ通信距離であるならばコン
トローラ部を含んだ質問器の消費電力を小さくすること
が可能となる。
[0059] In the full-wave rectifier circuit 6301 in FIG. 19, and a small Schottky barrier diode having V F,
By using the semiconductor device having a low rectifying characteristics rising voltage represented by a small MOS transistors V T such connects the gate and the substrate, the current consumption in the full-wave rectifier circuit 6301 than the conventional Since it is possible to reduce the power consumption of the data carrier tag itself, it is possible to reduce the power consumption of the data carrier tag itself.As a result, if the communication distance is the same, the power consumption of the interrogator including the controller unit is reduced. It is possible to do.

【0060】(第11参考例) 図20は本発明の第11参考例である超小型のデータキ
ャリアのイメージ図である。図20のカプセル4001
の中に図18のブロック図で示したアンテナ4002や
電源回路4003やEEPROMといったメモリ400
4や整流回路や制御回路が搭載されている。この細長い
チップの円筒の半径は約0.5mmとなり、アンテナ4
001には超小型の巻線バーのアンテナが使用されれ
ば、円筒の半径が0.5mm以下の細長いチップのなか
に実装が可能となる。
(Eleventh Embodiment) FIG. 20 is an image diagram of a very small data carrier according to an eleventh embodiment of the present invention. Capsule 4001 in FIG.
The memory 400 such as the antenna 4002, the power supply circuit 4003, and the EEPROM shown in the block diagram of FIG.
4 and a rectifier circuit and a control circuit. The radius of the cylinder of this elongated chip is about 0.5 mm, and the antenna 4
If an ultra-small winding bar antenna is used for 001, it can be mounted in an elongated chip with a cylindrical radius of 0.5 mm or less.

【0061】このようにして作られた超小型の無電池化
したデータキャリアは動物の飼育管理は勿論のこと、人
の埋め込みIDとしても十分活用される可能性がある。
つまり、人間のIDとして現在でいうパスポートや運転
免許証やその人のもっている資格あるいは経歴といった
データをこの超小型のデータキャリアに盛り込んでその
データキャリアを人間の体内に埋め込んで使用するとい
うことが可能となる。
The ultra-compact, battery-less data carrier thus produced may be used not only for animal breeding management but also as a human embedded ID.
In other words, data such as passports, driver's licenses, and qualifications or careers possessed by a person as the ID of a person are incorporated into this ultra-compact data carrier, and the data carrier is embedded and used in the human body. It becomes possible.

【0062】またこの超小型のデータキャリアは人間の
体内あるいは血管内で動作するといった医療機器の分野
で活躍が期待されているマイクロマシンの電源としても
活用される可能性があり、この超小型のデータキャリア
を競技する人間の体内に埋め込むことにより、より正確
な競技での計測・計時が可能となる。
The ultra-small data carrier may be used as a power source of a micromachine expected to be used in the field of medical equipment such as operating in a human body or a blood vessel. By embedding a carrier in the body of a competing human, more accurate measurement and timing in the competition can be achieved.

【0063】上記のようなデータキャリアでは移動する
物にとりつけられたメモリの情報を読み出すこと書き込
むことが可能であったが、応答器周辺の刻々と変化する
移動する物のおかれている環境あるいは状況について引
き出すことはできなかった。そこでセンサやインジケー
タといったリアルタイムなデータを非接触で読み出す情
報の伝達システムについて以下説明する。
In the data carrier as described above, it was possible to read and write information in the memory attached to the moving object, but the environment around the transponder where the ever-changing moving object is placed or I couldn't draw on the situation. Therefore, an information transmission system for reading out real-time data such as sensors and indicators in a non-contact manner will be described below.

【0064】(実施例1) 図21は本発明による加速度センサを搭載したデータキ
ャリアのブロック図である。左側に記したコントローラ
とアンテナが命令信号を発する質問器である。質問器は
さらに上位のインターフェースによって命令を受け取っ
て、その命令信号をアンテナより応答器に向かって発す
る。右側に書かれたアンテナと整流回路と電源回路と加
速度センサが移動体に取り付けられた応答器である。応
答器の中に描かれている整流回路に上述した参考例の半
導体装置が適用される。この半導体装置の各素子に、
きい値電圧VT の小さいMOSトランジスタやショット
キーバリアダイオードを用いることにより、高速でかつ
低電圧駆動な回路が可能となり、整流回路におけるしき
い値電圧VT 分の電力損失が小さくなる。応答器は質問
器より発せられた命令信号をアンテナで受信し、本発明
の半導体装置が利用される整流回路で整流されて、電源
回路に入って基準電圧Vccが作られる。電源回路で作ら
れた基準電圧Vccは加速度センサの入力電圧となる。加
速度センサの出力は図26に示すようにアナログ信号と
なる場合には、A/D変換されてデジタル信号出力に変
換される。センサの出力回路のところにコンパレータが
含まれている場合はその出力がそのままデジタル信号と
なる。またアンテナで受け取った信号はいったんキャパ
シタに蓄えられる。質問器より完全に信号が送り終わる
と、今度はいったんキャパシタに蓄えられたエネルギー
を電源として、応答器から質問器へ加速度センサの出力
信号を送り返す。そしてその信号を受け取った質問器は
そのデータを上位のインターフェースへ伝達する。この
ような構成とすることにより、非接触で応答器に電池を
搭載することなく移動体にかかっている加速度または力
の大きさを検出することが可能となる。
[0064] (Embodiment 1) FIG. 21 is a block diagram of a data carrier equipped with an acceleration sensor according to the present invention. Controller and antenna marked on the left side is the interrogator issues a command signal. The interrogator receives a command through a higher-level interface, and issues the command signal from the antenna to the transponder. This is a transponder in which the antenna, the rectifier circuit, the power supply circuit, and the acceleration sensor written on the right side are attached to the moving body. The semiconductor device of the above-described reference example is applied to the rectifier circuit drawn in the transponder. Each element of the semiconductor device, by using a small MOS transistor and the Schottky barrier diode threshold voltage V T, enables high-speed and low-voltage driving circuit, the threshold voltage V T min in the rectifier circuit Power loss is reduced. The transponder receives the command signal emitted from the interrogator by an antenna, is rectified by a rectifier circuit using the semiconductor device of the present invention, enters a power supply circuit, and generates a reference voltage Vcc. The reference voltage Vcc generated by the power supply circuit becomes the input voltage of the acceleration sensor. When the output of the acceleration sensor becomes an analog signal as shown in FIG. 26, it is A / D converted and converted into a digital signal output. When a comparator is included in the output circuit of the sensor, the output becomes a digital signal as it is. The signal received by the antenna is temporarily stored in a capacitor. When the signal has been completely transmitted from the interrogator, the response signal is returned from the transponder to the interrogator using the energy stored in the capacitor as a power source. Then, the interrogator receiving the signal transmits the data to the upper interface. With such a configuration, it is possible to detect the magnitude of the acceleration or force applied to the moving body in a non-contact manner without mounting a battery on the transponder.

【0065】図22は本発明の参考例である加速度セン
サを搭載したデータキャリアの加速度センサ部の斜視図
である。この加速度センサは拡散抵抗2802を形成し
たSi基板2806と、カンチレバーの重りとなる重り
部2801と、支持基板2805により構成されてい
る。Si基板2806は加速度を受けると重り部280
1がカンチレバー状となっているため、加速度を受けた
方向にしなる。そのためにカンチレバーの梁部に埋め込
まれた拡散抵抗2802が加速度に比例した応力をう
け、拡散抵抗2802の抵抗値が加わった応力に対して
変化する。この電気的な変化はパッド2803、ワイヤ
ーボンディング2804を通して、支持基板2805に
伝わっていく。Si基板2806は梁部をさかいにして
センサ部と支持部とに分けられるが、加速度センサの支
持部は支持基板2805に付着され完全に固定される。
FIG. 22 is a perspective view of an acceleration sensor section of a data carrier having an acceleration sensor according to a reference example of the present invention. This acceleration sensor includes a Si substrate 2806 on which a diffusion resistor 2802 is formed, a weight 2801 serving as a weight of a cantilever, and a support substrate 2805. The Si substrate 2806 receives the acceleration 280
Since 1 has a cantilever shape, the direction becomes the direction in which the acceleration is received. Therefore, the diffusion resistance 2802 embedded in the beam portion of the cantilever receives a stress proportional to the acceleration, and changes with respect to the stress applied with the resistance value of the diffusion resistance 2802. This electrical change is transmitted to the support substrate 2805 through the pad 2803 and the wire bonding 2804. The Si substrate 2806 is divided into a sensor portion and a support portion with the beam portion upside down. The support portion of the acceleration sensor is attached to the support substrate 2805 and is completely fixed.

【0066】図23は本発明の実施例である加速度セン
サを搭載したデータキャリアの加速度センサ部の斜視図
である。図23の加速度センサは拡散抵抗3404を形
成したSi基板3401と支持基板上部3402と支持
基板下部3403とにより構成されている。この加速度
センサにおいて、Si基板3401は拡散抵抗3404
を形成したパターニング面を横にして置かれ、その横向
きのSi基板3401は支持基板上部3402と支持基
板下部3403とではさんで固定させている。そのため
に、支持基板上部3402または支持基板下部3403
とSi基板3401との接着面に対して、垂直方向の加
速度が加わるとSi基板3401は加速度が加わった方
向にひずみ、拡散抵抗3404には加速度に比例した応
力がかかる。その結果、拡散抵抗3404の抵抗値が加
わった応力に対して変化して、出力電圧が加速度に比例
して変化する。なお、Si基板3401はSiウェハを
長さL、幅Wに切断したチップを横向きに置いたもので
あるので、図中のtはSiウェハの厚みそのものとなる
が、研磨などを行ってtをSiウェハの厚みよりも小さ
くすることも可能である。Wを小さくすればセンサの感
度を向上させることができるが、ダイシングの加工精度
の限界があるので、Wは100μm程度が限界である。
FIG. 23 is a perspective view of an acceleration sensor section of a data carrier having an acceleration sensor according to an embodiment of the present invention. The acceleration sensor shown in FIG. 23 includes a Si substrate 3401 on which a diffusion resistor 3404 is formed, an upper support substrate 3402, and a lower support substrate 3403. In this acceleration sensor, the Si substrate 3401 has a diffusion resistance 3404
The patterning surface on which is formed is placed sideways, and the laterally oriented Si substrate 3401 is fixed by sandwiching a support substrate upper portion 3402 and a support substrate lower portion 3403. For that purpose, the upper support substrate 3402 or the lower support substrate 3403
When an acceleration in the vertical direction is applied to the bonding surface between the Si substrate 3401 and the Si substrate 3401, the Si substrate 3401 is distorted in the direction in which the acceleration is applied, and a stress proportional to the acceleration is applied to the diffusion resistor 3404. As a result, the resistance value of the diffusion resistor 3404 changes with respect to the applied stress, and the output voltage changes in proportion to the acceleration. Since the Si substrate 3401 is obtained by laying chips obtained by cutting a Si wafer into a length L and a width W sideways, t in the figure is the thickness of the Si wafer itself. It is also possible to make the thickness smaller than the thickness of the Si wafer. If W is reduced, the sensitivity of the sensor can be improved. However, since there is a limit in dicing processing accuracy, W is limited to about 100 μm.

【0067】図24は本発明の加速度センサを搭載した
データキャリアの加速度センサ部の回路図である。図2
2の加速度センサに描かれた拡散抵抗2802は図24
に描かれたブリッジ回路2901の可変抵抗である。加
速度センサに加速度が加わるとブリッジ回路2901の
可変抵抗の抵抗値がかわるため、ブリッジ回路2901
の出力電圧も加速度センサに加わった加速度の大きさに
比例して変化する。ブリッジ回路2901の出力電圧は
前置増幅器2902によってある程度増幅される。増幅
された信号は温度補償回路2903を通して、最終増幅
器2904により所望の感度の大きさまで増幅される。
FIG. 24 is a circuit diagram of an acceleration sensor section of a data carrier on which the acceleration sensor of the present invention is mounted. FIG.
The diffusion resistance 2802 drawn on the acceleration sensor of FIG.
Is a variable resistor of the bridge circuit 2901 depicted in FIG. When acceleration is applied to the acceleration sensor, the resistance value of the variable resistor of the bridge circuit 2901 changes.
Also changes in proportion to the magnitude of the acceleration applied to the acceleration sensor. The output voltage of bridge circuit 2901 is amplified to some extent by preamplifier 2902. The amplified signal passes through a temperature compensation circuit 2903 and is amplified by a final amplifier 2904 to a desired sensitivity.

【0068】図25は本発明の加速度センサを搭載した
データキャリアの加速度センサ部の回路図である。この
回路図は図23に描かれる加速度センサのように一定方
向に加速度が加わるとその加わった加速度に対して引張
応力と圧縮応力とをうける拡散抵抗をもつ加速度センサ
に対して組まれた回路である。引張応力をうけて抵抗値
が上がる拡散抵抗は圧縮応力をうけると抵抗値が下が
り、圧縮応力をうけて抵抗値が上がる拡散抵抗は引張応
力をうけると抵抗値が下がる。図23に描かれた加速度
センサのSi基板3401において、紙面上から紙面下
に加速度が加わるとSi基板3401の上側に付いた拡
散抵抗3404は引張応力をうけ、Si基板3401の
下側に付いた拡散抵抗3404は圧縮応力をうける。ま
た紙面下から紙面上に加速度が加わるとそれぞれ逆の応
力をうける。こうして抵抗値変化が逆向きの拡散抵抗を
組み合わせて、図25に示したようにブリッジ回路35
01は組まれる。こうして、加速度センサに加速度が加
わるとブリッジ回路3501の可変抵抗の抵抗値がかわ
り、ブリッジ回路3501の出力電圧も加速度センサに
加わった加速度の大きさに比例して変化する。ブリッジ
回路3501の出力電圧は前置増幅器3502によって
ある程度増幅される。増幅された信号は温度補償回路3
503を通して、最終増幅器3504により所望の感度
の大きさまで増幅される。
FIG. 25 is a circuit diagram of an acceleration sensor section of a data carrier equipped with the acceleration sensor of the present invention. This circuit diagram is a circuit assembled for an acceleration sensor having a diffusion resistance that receives a tensile stress and a compressive stress when an acceleration is applied in a certain direction, such as the acceleration sensor depicted in FIG. is there. Diffusion resistance, which increases in resistance under tensile stress, decreases in resistance under compressive stress, and diffusion resistance, which increases in resistance under compressive stress, decreases in resistance under tensile stress. In the Si sensor 3401 of the acceleration sensor depicted in FIG. 23, when acceleration is applied from above the paper surface to below the paper surface, the diffusion resistance 3404 provided on the upper side of the Si substrate 3401 receives a tensile stress and is attached below the Si substrate 3401. The diffusion resistor 3404 receives a compressive stress. When an acceleration is applied from below the paper surface to the paper surface, opposite stresses are applied to each. In this way, the bridge circuit 35 is combined with the diffusion resistor having the resistance value change in the opposite direction as shown in FIG.
01 is assembled. Thus, when acceleration is applied to the acceleration sensor, the resistance value of the variable resistor of the bridge circuit 3501 changes, and the output voltage of the bridge circuit 3501 also changes in proportion to the magnitude of the acceleration applied to the acceleration sensor. The output voltage of bridge circuit 3501 is amplified to some extent by preamplifier 3502. The amplified signal is output to the temperature compensation circuit 3
Through 503, the signal is amplified by the final amplifier 3504 to a desired level of sensitivity.

【0069】図26は本発明の加速度センサを搭載した
データキャリアの加速度センサ部の出力特性図である。
この出力電圧は、図24に示した回路を通した出力電圧
である。加速度が係っていないときの出力電圧を0Vに
設定してあり、+1G係っているときの出力電圧を2
V、−1G係っているときの出力電圧を−2Vの感度に
している。このように理想的な特性図では加速度センサ
にかかっている加速度に比例した出力電圧が得られる。
FIG. 26 is an output characteristic diagram of the acceleration sensor section of the data carrier on which the acceleration sensor of the present invention is mounted.
This output voltage is an output voltage passed through the circuit shown in FIG. The output voltage when no acceleration is applied is set to 0V, and the output voltage when + 1G is applied is 2V.
The output voltage when V and -1G are applied is set to a sensitivity of -2V. Thus, in the ideal characteristic diagram, an output voltage proportional to the acceleration applied to the acceleration sensor can be obtained.

【0070】以上ではメモリとそのメモリの制御を行う
制御回路に代わって加速度センサといったセンサデバイ
スの搭載について記述してきたが、その他にもブザーや
LEDといったインジゲータを搭載して、信号を受け取
ると音がなったり、光を発したりする機能を付加するこ
とも可能である。
In the above, the mounting of a sensor device such as an acceleration sensor has been described in place of the memory and the control circuit for controlling the memory. However, when an indicator such as a buzzer or an LED is mounted and a signal is received, a sound is generated. It is also possible to add a function of emitting light or emitting light.

【0071】図27は本発明の参考例である円筒系の振
動測定を行う際の断面図である。図27のように円筒系
の物体の側面に加速度が検出可能な面を円筒系の軸に向
かって加速度センサをとりつけると、円筒の軸から側面
方向への振動を検出することが可能となり、一定方向の
振動の大きさがリアルタイムに検出できる。ここで加速
度センサの幅が広いとその振動の検出範囲は図27で示
した角βの範囲の大きさとなる。検出範囲が広いと目的
とする方向の振動の大きさ以外にその他の方向の振動の
大きさもひろってしまうため、目的とする方向の振動の
大きさの感度がおちてしまい誤差が大きくなる。従来の
加速度センサを用いた円筒系の振動の測定ではその加速
度センサの幅の大きさが1mm以上を要したために、そ
の幅の大きさに相当する角βの範囲の振動の検出をして
いた。
FIG. 27 is a cross-sectional view of a reference example of the present invention when measuring vibration of a cylindrical system. As shown in FIG. 27, when an acceleration sensor is attached to the side surface of a cylindrical object toward the axis of the cylindrical system so that acceleration can be detected, vibration in the side direction from the axis of the cylinder can be detected. The magnitude of the vibration in the direction can be detected in real time. Here, if the width of the acceleration sensor is wide, the detection range of the vibration becomes the size of the range of the angle β shown in FIG. If the detection range is large, the magnitude of the vibration in the other direction in addition to the magnitude of the vibration in the target direction is also widened, so that the sensitivity of the magnitude of the vibration in the target direction is reduced and the error increases. In the measurement of vibration of a cylindrical system using a conventional acceleration sensor, the width of the acceleration sensor required a width of 1 mm or more, so that vibration in the range of the angle β corresponding to the width was detected. .

【0072】図28は、図27に示した参考例の加速度
センサを用いて、円筒系の側面方向の振動を測定する際
の断面図である。図28に示すように、円筒系の側面方
向の振動を測定する際に、円筒系の物体の側面に加速度
が検出可能な面を円筒系の軸に向かって加速度センサを
取り付けるとその測定範囲は加速度センサの幅に相当す
る角αの大きさに相当する範囲の振動の大きさを検出す
る。そのため、振動測定の範囲を決定する加速度センサ
の幅を小さくすると振動測定範囲角αも小さくなり、目
的とする方向の振動の大きさの感度を向上させることが
可能となり、誤差を小さくできる。本発明で使用される
加速度センサの幅は1mm以下のチップで形成されてい
るため、従来のように幅の大きい加速度センサを用いて
振動系の測定を行うのに比べてその測定範囲が狭く絞ら
れるので、目的とする方向の振動の感度を向上させるこ
とが可能となる。
FIG. 28 is a sectional view when measuring the vibration in the side direction of the cylindrical system using the acceleration sensor of the reference example shown in FIG. As shown in FIG. 28, when measuring the vibration in the side direction of the cylindrical system, when an acceleration sensor is attached to the side of the cylindrical object with the surface capable of detecting acceleration facing the axis of the cylindrical system, the measurement range is as follows. The magnitude of vibration in a range corresponding to the magnitude of the angle α corresponding to the width of the acceleration sensor is detected. Therefore, when the width of the acceleration sensor that determines the range of the vibration measurement is reduced, the vibration measurement range angle α is also reduced, and the sensitivity of the magnitude of the vibration in the target direction can be improved, and the error can be reduced. Since the width of the acceleration sensor used in the present invention is formed by a chip having a width of 1 mm or less, the measurement range is narrower and narrower than when a vibration system is measured using an acceleration sensor having a large width as in the related art. Therefore, it is possible to improve the sensitivity of vibration in a target direction.

【0073】また、このようにして振動系の測定を際に
図21で示すようなシステムの加速度センサにこうした
測定範囲の狭い加速度センサを搭載することにより、振
動系にかかっている目的とする方向の力あるいは加速度
あるいは振動を高感度で非接触により随時読みとること
が可能となる。
In addition, by mounting the acceleration sensor having such a narrow measurement range on the acceleration sensor of the system as shown in FIG. 21 when measuring the vibration system in this way, the target direction of the vibration system can be measured. It is possible to read the force, acceleration or vibration with high sensitivity and without contact at any time.

【0074】こうした加速度センサを用いて非接触で振
動系の測定を行うシステムはいろいろな分野で応用され
る。たとえば、日用品だと洗濯機の振動を制御するのに
用いられ、車の部品としてABSの制御やモータあるい
はエンジンの制御も非接触で行えるので有効的な測定・
制御が可能となる。また、圧力センサを用いると車のタ
イヤ圧の測定も非接触で測定可能となる。
A system for measuring a vibration system in a non-contact manner using such an acceleration sensor is applied in various fields. For example, daily goods are used to control the vibration of a washing machine, and ABS control and motor or engine control can be performed as a part of a car in a non-contact manner.
Control becomes possible. Also, the use of a pressure sensor makes it possible to measure the tire pressure of a car in a non-contact manner.

【0075】[0075]

【発明の効果】しきい値電圧の小さいショットキーバリ
アダイオード及び優れた絶縁分離が可能となることによ
って低電圧低消費電力低コストの4個組ショットキーバ
リアダイオード半導体装置を得る効果がある。
As described above, a Schottky barrier diode having a small threshold voltage and an excellent isolation can be obtained, thereby obtaining a Schottky barrier diode semiconductor device having a low voltage, low power consumption and low cost.

【0076】また、移動体にかかっている加速度または
その周辺温度といった刻々と変化する状況を非接触で随
時読みだしが可能となる。また、MOSトランジスタの
チャネル形成領域の表面ポテンシャルはゲート電圧及び
基板印加電圧の両方によって制御するため、高感度で低
電圧動作が可能な過電流検出回路が得られる。
Further, it is possible to read out a constantly changing situation such as the acceleration applied to the moving body or the temperature around the non-contacting body without contact. Further, since the surface potential of the channel formation region of the MOS transistor is controlled by both the gate voltage and the voltage applied to the substrate, an overcurrent detection circuit that can operate with high sensitivity and low voltage can be obtained.

【0077】また、チャネル形成領域にゲート電圧と同
じ特性の電圧を同期して印加することにより高速で、か
つ、低電圧で動作する半導体装置を得ることができる。
Further, by synchronously applying a voltage having the same characteristic as the gate voltage to the channel formation region, a semiconductor device which operates at high speed and at low voltage can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の参考例のショットキーバリアダイオード
を示す模式断面図である。
FIG. 1 is a schematic sectional view showing a Schottky barrier diode of a first reference example.

【図2】第1参考例の、他の構成のショットキーバリア
ダイオードを示す模式断面図である。
FIG. 2 is a schematic cross-sectional view showing a Schottky barrier diode having another configuration according to the first reference example.

【図3】第1参考例の、他の構成のショットキーバリア
ダイオードを示す模式断面図である。
FIG. 3 is a schematic cross-sectional view showing a Schottky barrier diode having another configuration according to the first reference example.

【図4】第2参考例のショットキーバリアダイオードを
示す模式断面図である。
FIG. 4 is a schematic sectional view showing a Schottky barrier diode of a second reference example.

【図5】第3参考例のダイオードを示す模式断面図であ
る。
FIG. 5 is a schematic sectional view showing a diode of a third reference example.

【図6】第4参考例のNMOSトランジスタを示す模式
断面図である。
FIG. 6 is a schematic sectional view showing an NMOS transistor of a fourth reference example.

【図7】第4参考例の、他の構成のNMOSトランジス
タを示す模式断面図である。
FIG. 7 is a schematic sectional view showing an NMOS transistor having another configuration according to the fourth reference example.

【図8】MOSトランジスタを4個組み合わせた半導体
装置を示す模式結線図である。
FIG. 8 is a schematic connection diagram showing a semiconductor device in which four MOS transistors are combined.

【図9】MOSトランジスタを4個組み合わせた半導体
装置を示す模式結線図である。
FIG. 9 is a schematic connection diagram showing a semiconductor device in which four MOS transistors are combined.

【図10】MOSトランジスタを4個組み合わせた半導
体装置を示す模式結線図である。
FIG. 10 is a schematic connection diagram showing a semiconductor device in which four MOS transistors are combined.

【図11】MOSトランジスタを4個組み合わせた半導
体装置を示す模式結線図である。
FIG. 11 is a schematic connection diagram showing a semiconductor device in which four MOS transistors are combined.

【図12】第5参考例である2重平衡型周波数混合変調
器を表す回路図である。
FIG. 12 is a circuit diagram illustrating a double balanced frequency mixing modulator according to a fifth reference example.

【図13】第6参考例である電源として働くデータキャ
リアを表す回路図である。
FIG. 13 is a circuit diagram illustrating a data carrier serving as a power supply according to a sixth reference example.

【図14】第7参考例である信号処理回路を含む受信回
路である。
FIG. 14 shows a receiving circuit including a signal processing circuit according to a seventh reference example.

【図15】第8参考例の半導体装置の概略構造を示す模
式断面図である。
FIG. 15 is a schematic sectional view showing a schematic structure of a semiconductor device according to an eighth reference example.

【図16】第9参考例の過電流検出回路の回路図であ
る。
FIG. 16 is a circuit diagram of an overcurrent detection circuit according to a ninth reference example.

【図17】参考例によるMOSトランジスタと従来のM
OSトランジスタを比較した動作特性図である。
FIG. 17 shows a MOS transistor according to a reference example and a conventional M transistor.
FIG. 9 is an operation characteristic diagram comparing OS transistors.

【図18】第10参考例であるデータキャリアのブロッ
ク図である。
FIG. 18 is a block diagram of a data carrier according to a tenth reference example.

【図19】データキャリアのタグ部のシステム構成につ
いてのブロック図である。
FIG. 19 is a block diagram illustrating a system configuration of a tag unit of the data carrier.

【図20】第11参考例である超小型のデータキャリア
のイメージ図である。
FIG. 20 is an image diagram of an ultra-compact data carrier as an eleventh reference example.

【図21】本発明による加速度センサを搭載したデータ
キャリアのブロック図である。
FIG. 21 is a block diagram of a data carrier equipped with an acceleration sensor according to the present invention.

【図22】参考例の加速度センサ部の斜視図である。FIG. 22 is a perspective view of an acceleration sensor unit of a reference example .

【図23】本発明による実施例の加速度センサ部の斜視
図である。
FIG. 23 is a perspective view of an acceleration sensor unit according to an embodiment of the present invention.

【図24】本発明の加速度センサを搭載したデータキャ
リアの加速度センサ部の回路図である。
FIG. 24 is a circuit diagram of an acceleration sensor section of a data carrier equipped with the acceleration sensor of the present invention.

【図25】本発明の加速度センサを搭載したデータキャ
リアの加速度センサ部の回路図である。
FIG. 25 is a circuit diagram of the acceleration sensor unit equipped with data carriers acceleration sensor of the present invention.

【図26】本発明の加速度センサを搭載したデータキャ
リアの加速度センサの出力特性図である。
FIG. 26 is an output characteristic diagram of a data carrier acceleration sensor equipped with the acceleration sensor of the present invention.

【図27】本発明の参考例である、加速度センサを円筒
系に搭載して振動測定を行う際の断面図である。
FIG. 27 shows a cylindrical acceleration sensor as a reference example of the present invention.
It is sectional drawing at the time of carrying out a vibration measurement mounted in a system .

【図28】本発明の参考例の加速度センサを用いて、円
筒系の側面方向の振動を測定する際の断面図である。
FIG. 28 is a cross-sectional view when measuring the vibration in the lateral direction of the cylindrical system using the acceleration sensor of the reference example of the present invention.

【図29】従来のショットキーバリアダイオードを示す
模式断面図である。
FIG. 29 is a schematic sectional view showing a conventional Schottky barrier diode.

【図30】同一面上にアノード・カソードの電極をもつ
ショットキーダイオードが複数構成された、従来の半導
体装置の模式断面図である。
FIG. 30 is a schematic cross-sectional view of a conventional semiconductor device in which a plurality of Schottky diodes having anode and cathode electrodes on the same surface are configured.

【図31】従来のショットキーバリアダイオードを4個
組み合わせた半導体装置を示す平面図である。
FIG. 31 is a plan view showing a semiconductor device in which four conventional Schottky barrier diodes are combined.

【図32】従来のショットキーバリアダイオードを4個
組み合わせた半導体装置を示す模式結線図である。
FIG. 32 is a schematic wiring diagram showing a semiconductor device in which four conventional Schottky barrier diodes are combined.

【図33】従来のショットキーバリアダイオードを4個
組み合わせた半導体装置を示す模式結線図である。
FIG. 33 is a schematic wiring diagram showing a semiconductor device in which four conventional Schottky barrier diodes are combined.

【図34】従来のショットキーバリアダイオードを4個
組み合わせた半導体装置を示す模式結線図である。
FIG. 34 is a schematic wiring diagram showing a semiconductor device in which four conventional Schottky barrier diodes are combined.

【図35】従来のショットキーバリアダイオードを4個
組み合わせた半導体装置を示す模式結線図である。
FIG. 35 is a schematic connection diagram showing a semiconductor device in which four conventional Schottky barrier diodes are combined.

【図36】従来の過電流検出回路の回路図である。FIG. 36 is a circuit diagram of a conventional overcurrent detection circuit.

【図37】従来の半導体装置の断面図である。FIG. 37 is a sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 支持基板 2 n型シリコン基板 3 ショットキー金属 4 オーミック金属 5 n+型高不純物領域 6 n+型不純物領域 7 絶縁膜 8 SOI基板 9 SiO2膜 10 高抵抗ポリシリコン 11 電極 12 ソース領域 13 ドレイン領域 14 ゲート電極 15 p型ウェル 2801 重り部 2802 拡散抵抗 2803 パッド 2804 ワイヤーボンディング 2805 支持基板 2806 Si基板 2901 ブリッジ回路 2902 前置増幅器 2903 温度補償回路 2904 最終増幅器 3401 Si基板 3402 支持基板上部 3403 支持基板下部 3404 拡散抵抗 3501 ブリッジ回路 3502 前置増幅器 3503 温度補償回路 3504 最終増幅器 5501 ノンドープpolySi 5601 ノンドープpolySi 6101 高電圧供給端子 6102 低電圧供給端子 6103 PMOSトランジスタ 6104 抵抗 6105 抵抗 6106 スイッチ 6107 負荷 6108 制御回路 6109 接続点 6110 接続点 6203 MOSトランジスタ 6204 抵抗 6205 抵抗 6206 スイッチ 6207 負荷 6208 制御回路 6301 全波整流回路 REFERENCE SIGNS LIST 1 support substrate 2 n-type silicon substrate 3 Schottky metal 4 ohmic metal 5 n + type high impurity region 6 n + type impurity region 7 insulating film 8 SOI substrate 9 SiO2 film 10 high resistance polysilicon 11 electrode 12 source region 13 drain region 14 gate electrode 15 p-type well 2801 weight 2802 diffusion resistor 2803 pad 2804 wire bonding 2805 support substrate 2806 Si substrate 2901 bridge circuit 2902 preamplifier 2903 temperature compensation circuit 2904 final amplifier 3401 Si substrate 3402 upper support substrate 3403 lower support substrate 3404 Diffusion resistor 3501 Bridge circuit 3502 Preamplifier 3503 Temperature compensation circuit 3504 Final amplifier 5501 Non-doped polySi 5601 Non-doped polySi 6101 High voltage Feeding terminal 6102 low voltage supply terminal 6103 PMOS transistor 6104 resistors 6105 resistors 6106 switch 6107 load 6108 control circuit 6109 connection point 6110 connection point 6203 MOS transistor 6204 resistors 6205 resistors 6206 switch 6207 load 6208 control circuit 6301 full-wave rectifier circuit

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平7−14738 (32)優先日 平成7年1月31日(1995.1.31) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平7−79176 (32)優先日 平成7年4月4日(1995.4.4) (33)優先権主張国 日本(JP) (72)発明者 佐藤 恵二 千葉県千葉市美浜区中瀬1丁目8番地 セイコー電子工業株式会社内 (72)発明者 小島 芳和 千葉県千葉市美浜区中瀬1丁目8番地 セイコー電子工業株式会社内 (72)発明者 小山内 潤 千葉県千葉市美浜区中瀬1丁目8番地 セイコー電子工業株式会社内 (56)参考文献 特開 昭59−158566(JP,A) 特開 平2−95266(JP,A) 特開 平3−51733(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/84 G01L 7/00 - 23/32 G01L 27/00 - 27/02 ──────────────────────────────────────────────────の Continued on the front page (31) Priority claim number Japanese Patent Application No. Hei 7-14738 (32) Priority date January 31, 1995 (Jan. 31, 1995) (33) Priority claim country Japan (JP) (31) Priority claim number Japanese Patent Application No. 7-79176 (32) Priority date April 4, 1995 (1995.4.4) (33) Priority claim country Japan (JP) (72) Inventor Keiji Sato 1-8-8 Nakase, Mihama-ku, Chiba-shi, Chiba Seiko Electronic Industries Co., Ltd. (72) Inventor Yoshikazu Kojima 1-8-1, Nakase, Mihama-ku, Chiba-shi, Chiba Seiko Electronic Industries Co., Ltd. 1-8-8 Nakase, Mihama-ku, Chiba Seiko Electronic Industries Co., Ltd. (56) References JP-A-59-158566 (JP, A) JP-A-2-95266 (JP, A) JP-A-3-51733 (JP) , a) (58) investigated the field (Int.Cl. 7, B name) H01L 29/84 G01L 7/00 - 23/32 G01L 27/00 - 27/02

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 上部支持基板と下部支持基板により挟ん
で固定されたシリコン基板と、前記シリコン基板の前記
上部支持基板と前記下部支持基板に挟まれた面の側面に
設けられた拡散抵抗と、を備え、 前記加速度は前記シリコン基板を構成する前記上部支持
基板と前記下部支持基板に挟まれた面に対して垂直な方
向の加速度を検出するとともに、 前記拡散抵抗が、前記側面の上側に配置された第1の拡
散抵抗と、前記側面の下側に配置された第2の拡散抵抗
を有することを特徴とする加速度センサ。
A silicon substrate fixedly sandwiched between an upper support substrate and a lower support substrate; a diffusion resistor provided on a side surface of the silicon substrate sandwiched between the upper support substrate and the lower support substrate; wherein the upper support said acceleration constituting the silicon substrate
The direction perpendicular to the surface between the substrate and the lower support substrate
The acceleration is characterized in that the diffusion resistance has a first diffusion resistance disposed above the side surface and a second diffusion resistance disposed below the side surface. Sensors.
【請求項2】 上部支持基板と下部支持基板により挟ん
で固定されたシリコン基板と、前記シリコン基板の前記
上部支持基板と前記下部支持基板に挟まれた面の側面に
形成された拡散抵抗と、を備え、 前記加速度は前記シリコン基板を構成する前記上部支持
基板と前記下部支持基板に挟まれた面に対して垂直な方
向の加速度を検出するとともに、 前記拡散抵抗が、第1の拡散抵抗と、前記第1の拡散抵
抗と逆の応力を受ける第2の拡散抵抗を有することを特
徴とする加速度センサ。
2. A silicon substrate fixedly sandwiched between an upper support substrate and a lower support substrate, a diffusion resistor formed on a side surface of a surface of the silicon substrate sandwiched between the upper support substrate and the lower support substrate, Wherein the acceleration detects an acceleration in a direction perpendicular to a surface interposed between the upper support substrate and the lower support substrate constituting the silicon substrate, and the diffusion resistance is a first diffusion resistance and An acceleration sensor having a second diffusion resistance which receives a stress opposite to the first diffusion resistance.
JP21561595A 1994-08-30 1995-08-24 Acceleration sensor Expired - Fee Related JP3254113B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21561595A JP3254113B2 (en) 1994-08-30 1995-08-24 Acceleration sensor

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP20571394 1994-08-30
JP21144494 1994-09-05
JP23177094 1994-09-27
JP1473895 1995-01-31
JP6-205713 1995-04-04
JP6-211444 1995-04-04
JP7-79176 1995-04-04
JP7917695 1995-04-04
JP6-231770 1995-04-04
JP7-14738 1995-04-04
JP21561595A JP3254113B2 (en) 1994-08-30 1995-08-24 Acceleration sensor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001166867A Division JP2002057350A (en) 1994-08-30 2001-06-01 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH08335709A JPH08335709A (en) 1996-12-17
JP3254113B2 true JP3254113B2 (en) 2002-02-04

Family

ID=27548530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21561595A Expired - Fee Related JP3254113B2 (en) 1994-08-30 1995-08-24 Acceleration sensor

Country Status (1)

Country Link
JP (1) JP3254113B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3605002B2 (en) * 2000-06-16 2004-12-22 キヤノン株式会社 Ink jet recording device
US6630885B2 (en) * 2000-07-26 2003-10-07 Bridgestone/Firestone North American Tire, Llc Electronic tire management system
WO2006087822A1 (en) 2005-02-16 2006-08-24 Hitachi, Ltd. Electronic tag chip
JP5297584B2 (en) * 2005-10-14 2013-09-25 株式会社半導体エネルギー研究所 Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device
US10141285B2 (en) * 2013-09-19 2018-11-27 Palo Alto Research Center Incorporated Externally induced charge patterning using rectifying devices
JP6304520B1 (en) * 2017-07-27 2018-04-04 株式会社レーザーシステム Semiconductor device
JP7216921B2 (en) * 2020-01-10 2023-02-02 横河電機株式会社 vibrating pressure sensor
CN111488722B (en) * 2020-04-16 2022-12-27 清华大学 Design method for full-customized low-leakage digital circuit standard unit
DE102021200720B4 (en) 2021-01-27 2023-08-03 Infineon Technologies Ag TRANSISTOR-BASED STRESS SENSOR AND METHOD FOR DETERMINING A GRADIENT-COMPENSATED MECHANICAL STRESS COMPONENT

Also Published As

Publication number Publication date
JPH08335709A (en) 1996-12-17

Similar Documents

Publication Publication Date Title
US8177137B2 (en) Sensor device having non-contact charge function and containers having the same
JP3254113B2 (en) Acceleration sensor
US10115783B2 (en) Semiconductor device, method of manufacturing the same, and signal transmitting/receiving method using the semiconductor device
JP4867915B2 (en) RFID tag chip
US7528728B2 (en) Circuits for RFID tags with multiple non-independently driven RF ports
US6924688B1 (en) Rectifying charge storage device with antenna
CN103377395B (en) RFID circuit and method
US20040207031A1 (en) Magnetic sensor integrated with CMOS
JP3867854B2 (en) Electromagnetic inductive coupling device
KR20090030241A (en) Rfid tag and id card
JP2000058871A (en) Integrated circuit of electronic apparatus
JP2008003077A (en) Semiconductor device and position detection system using semiconductor device
US20050270153A1 (en) Radio frequency identification tag for transmitting temperature data and method therefor
US8026813B2 (en) Individual management system
JP3363561B2 (en) Junction type field effect transistor
US6955300B1 (en) Dual interface IC card
US6637664B1 (en) Composite IC card
JP2002057350A (en) Semiconductor device
Matsumoto et al. Integration of a power supply for system-on-chip
US6649985B1 (en) Insulated-gate semiconductor device for a rectifier
Usami et al. An SOI-Based 7.5/spl mu/m-Thick 0.15 x0. 15mm2 RFID Chip
JPH0685184A (en) Integrated circuit of data carrier
JP3968603B2 (en) Diode and contactless IC card
US8094024B2 (en) Amplitude shift keying demodulator and radio frequency identification system using the same
US6462400B1 (en) Chip outline band (COB) structure for integrated circuits

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20071122

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20091122

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20101122

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees