JPH08220560A - Active matrix display device - Google Patents

Active matrix display device

Info

Publication number
JPH08220560A
JPH08220560A JP5052795A JP5052795A JPH08220560A JP H08220560 A JPH08220560 A JP H08220560A JP 5052795 A JP5052795 A JP 5052795A JP 5052795 A JP5052795 A JP 5052795A JP H08220560 A JPH08220560 A JP H08220560A
Authority
JP
Japan
Prior art keywords
display device
active matrix
matrix display
substrate
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5052795A
Other languages
Japanese (ja)
Other versions
JP3778964B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Yuji Kawasaki
祐司 河崎
Toshimitsu Konuma
利光 小沼
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5052795A priority Critical patent/JP3778964B2/en
Priority to US08/601,956 priority patent/US6011607A/en
Publication of JPH08220560A publication Critical patent/JPH08220560A/en
Priority to US09/287,551 priority patent/US6355942B1/en
Priority to US10/037,103 priority patent/US6703643B2/en
Priority to US10/754,702 priority patent/US7538849B2/en
Application granted granted Critical
Publication of JP3778964B2 publication Critical patent/JP3778964B2/en
Priority to US12/469,773 priority patent/US7924392B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: To improve the reliability of an active matrix type liquid crystal display device in which a picture element area and a peripheral driving circuit area are integrated. CONSTITUTION: By providing a thin film transistor 208 to compose a peripheral driving circuit at the inner side (at the liquid crystal side) than a sealing member 210, the peripheral driving circuit is protected from the external side. As a result, the reliability of the peripheral driving circuit for a long period can be increased. And the wiring to a thin film transistor 207 provided from the thin film transistor 208 composing the peripheral driving circuit to a picture element area is made shorter, and the improvement of the display property by reducing the wiring resistance can be accomplished.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリクス
表示装置の小型化、及び高信頼性を得るための技術に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for miniaturizing an active matrix display device and obtaining high reliability.

【0002】[0002]

【従来の技術】従来のアクティブマトリクス表示装置を
構成するパネルの状態を示す断面図を図4に示す。図4
から明らかなように、封止材(402)(シール材とも
いう)で画素領域(404)を取り囲んでいるため、ア
クティブマトリクス表示装置の画素領域(404)のみ
が液晶に接しており、周辺駆動回路領域(403)のT
FTは大気に接している。これは、以前アクティブマト
リクス表示装置の基板上に画素TFTしか存在せず、駆
動回路が外付けICであった頃の名残である。このよう
に従来の技術においては、画素領域(404)と周辺駆
動回路領域(403)とが同一ガラス基板(401)上
に形成される場合の駆動回路の実装位置の最適化が行わ
れていなかった。
2. Description of the Related Art FIG. 4 is a sectional view showing a state of a panel constituting a conventional active matrix display device. FIG.
As is apparent from the above, since the pixel region (404) is surrounded by the sealing material (402) (also referred to as a sealing material), only the pixel region (404) of the active matrix display device is in contact with the liquid crystal and peripheral driving is performed. Circuit area (403) T
The FT is in contact with the atmosphere. This is a remnant when only the pixel TFT existed on the substrate of the active matrix display device and the drive circuit was an external IC before. As described above, in the conventional technique, the mounting position of the drive circuit is not optimized when the pixel region (404) and the peripheral drive circuit region (403) are formed on the same glass substrate (401). It was

【0003】[0003]

【発明が解決しようとする課題】従来のアクティブマト
リクス表示装置では、駆動回路TFTが外部に剥き出し
になっていたため、パネル組立工程中のアクティブマト
リクス表示装置の基板のハンドリングに細心の注意が必
要であった。このような状況において、その作製プロセ
スにおいて、ハンドリングが楽なアクティブマトリクス
表示装置の形態が望まれていた。また、信頼性上の点か
らも画素が液晶材、シール材等で保護されているのに対
して、駆動回路は薄い酸化膜で覆われているのみであ
り、耐温性や汚染に対して弱くなっている。
In the conventional active matrix display device, since the drive circuit TFT is exposed to the outside, it is necessary to pay close attention to the handling of the substrate of the active matrix display device during the panel assembly process. It was Under such circumstances, a form of an active matrix display device that is easy to handle in the manufacturing process has been desired. Also, from the viewpoint of reliability, the pixel is protected by a liquid crystal material, a sealing material, etc., whereas the drive circuit is only covered with a thin oxide film, which is resistant to temperature and contamination. It's getting weaker.

【0004】[0004]

【課題を解決するための手段】アクティブマトリクス表
示装置の駆動回路のパネル組立工程中における損傷を最
小限にし、信頼性上の問題を解決するには、前記アクテ
ィブマトリクス表示装置の駆動回路が直接触れられない
形態であればよい。従って、図1に示すように前記アク
ティブマトリクス表示装置の周辺駆動回路領域(10
3)を液晶材中または封止材中に実装する。
In order to minimize the damage during the panel assembly process of the drive circuit of the active matrix display device and solve the reliability problem, the drive circuit of the active matrix display device is directly touched. Any form is acceptable. Therefore, as shown in FIG. 1, the peripheral drive circuit region (10
3) is mounted in a liquid crystal material or a sealing material.

【0005】以下に本明細書で開示する発明を示す。本
明細書で開示する発明の一つは、アクティブマトリクス
表示装置において、前記アクティブマトリクス表示装置
の画素薄膜トランジスタと前記画素の駆動回路薄膜トラ
ンジスタが同一の基板上に存在し、前記画素薄膜トラン
ジスタと駆動回路薄膜トランジスタの双方が直接または
薄膜を介して液晶材に接するように液晶封入が行われて
いることを特徴とする。
The invention disclosed in this specification will be shown below. One of the inventions disclosed in this specification is, in an active matrix display device, a pixel thin film transistor of the active matrix display device and a driving circuit thin film transistor of the pixel are present on the same substrate, and the pixel thin film transistor and the driving circuit thin film transistor are It is characterized in that the liquid crystal is sealed so that both of them come into contact with the liquid crystal material directly or through a thin film.

【0006】一般には、薄膜トランジスタは酸化珪素膜
等でなる層間絶縁膜で覆われているので、この絶縁膜を
介して、液晶に接することとなる。上記のような構成を
採用することで、周辺駆動回路の薄膜トランジスタを実
質的に液晶中に封入するとができる。即ち、周辺駆動回
路の薄膜トランジスタを液晶で封止した状態とすること
ができる。
Generally, since the thin film transistor is covered with an interlayer insulating film made of a silicon oxide film or the like, it comes into contact with the liquid crystal through this insulating film. By adopting the above configuration, the thin film transistor of the peripheral drive circuit can be substantially enclosed in the liquid crystal. That is, the thin film transistor of the peripheral driver circuit can be sealed with liquid crystal.

【0007】他の発明の構成は、一対の透光性基板間に
液晶を保持した構成を有し、前記一対の基板の一方の表
面上には、マトリクス状に配置された薄膜トランジスタ
回路と、前記マトリクス回路に接続された薄膜トランジ
スタで構成された周辺駆動回路と、が形成されており、
前記周辺駆動回路の上面には液晶または封止材が存在し
ており、前記一対の基板間には、前記周辺駆動回路に接
続される集積回路を配置するための空隙が形成されてい
ることを特徴とするアクティブマトリクス表示装置。
According to another aspect of the invention, a liquid crystal is held between a pair of translucent substrates, and thin film transistor circuits arranged in a matrix on one surface of the pair of substrates, and And a peripheral drive circuit formed of thin film transistors connected to the matrix circuit,
Liquid crystal or a sealing material is present on the upper surface of the peripheral drive circuit, and a space for arranging an integrated circuit connected to the peripheral drive circuit is formed between the pair of substrates. Characteristic active matrix display device.

【0008】上記構成の具体的な例を図2に示す。図2
に示すのは、一対のガラス基板202間に液晶209を
挟持したアクティブマトリクス型の液晶表示装置の概略
の構成を示す断面図である。図2に示す構成において
は、207で示されるアクティブマトリクス回路の薄膜
トランジスタと、この薄膜トランジスタ207を駆動す
るための周辺駆動回路の薄膜トランジスタ208と、こ
の周辺駆動回路の薄膜トランジスタ208にビデオ信号
や各種制御信号を送る集積回路(IC)211を有して
いる。
A specific example of the above configuration is shown in FIG. Figure 2
Shown in FIG. 4 is a cross-sectional view showing a schematic configuration of an active matrix type liquid crystal display device in which a liquid crystal 209 is sandwiched between a pair of glass substrates 202. In the structure shown in FIG. 2, a thin film transistor 207 of the active matrix circuit, a thin film transistor 208 of a peripheral drive circuit for driving the thin film transistor 207, and a thin film transistor 208 of the peripheral drive circuit are supplied with a video signal and various control signals. It has an integrated circuit (IC) 211 for sending.

【0009】図2に示す構成においては、周辺駆動回路
の薄膜トランジスタ208の上面には、液晶が存在して
いる。また、封止材210で封止された集積回路211
は、一対のガラス基板202間に形成された空隙に配置
されている。
In the structure shown in FIG. 2, liquid crystal is present on the upper surface of the thin film transistor 208 of the peripheral drive circuit. In addition, the integrated circuit 211 sealed with the sealing material 210
Are arranged in a space formed between the pair of glass substrates 202.

【0010】他の発明の構成は、アクティブマトリクス
表示装置において、前記アクティブマトリクス表示装置
の画素薄膜トランジスタと前記画素の駆動回路薄膜トラ
ンジスタが同一の基板上に存在し、前記駆動回路薄膜ト
ランジスタを封止材によって封入したことを特徴とす
る。
According to another aspect of the invention, in the active matrix display device, the pixel thin film transistor of the active matrix display device and the driving circuit thin film transistor of the pixel are present on the same substrate, and the driving circuit thin film transistor is sealed by a sealing material. It is characterized by having done.

【0011】上記構成の具体的な例を図3に示す。図3
に示す構成においては、周辺駆動回路を構成する薄膜ト
ランジスタ308が、封止材310によって封止された
構成となっている。
A specific example of the above configuration is shown in FIG. FIG.
In the configuration shown in (1), the thin film transistor 308 forming the peripheral drive circuit is sealed with the sealing material 310.

【0012】[0012]

【作用】周辺駆動回路領域を液晶が存在している領域、
あるいは封止材中に存在させることにより、周辺駆動回
路領域が実質的に液晶材料や封止材料中に封止された状
態とすることができる。そして、実装密度の高い周辺駆
動回路領域に外部から水分が進入したりすることを防ぐ
ことができる。また応力の影響を緩和することができ
る。
[Function] The peripheral drive circuit area is an area where liquid crystal is present,
Alternatively, the peripheral drive circuit region can be substantially sealed in the liquid crystal material or the sealing material by being present in the sealing material. Then, it is possible to prevent moisture from entering from the outside into the peripheral drive circuit region having a high packaging density. In addition, the influence of stress can be mitigated.

【0013】[0013]

【実施例】【Example】

〔実施例1〕本発明によるアクティブマトリクス表示装
置の断面図を図2に示す。アクティブマトリクス表示装
置では、ガラス基板(202)には画素TFT(20
7)の上に透明電極(204)と配向膜(205)が付
けられている。このガラス基板はTFT基板と呼ぶ。T
FT基板は液晶材(209)に遠い方から偏光板(20
1)、ガラス基板(202)の順で並んでいる。また、
他方のガラス基板はカラーフィルタ基板と呼ぶ。液晶材
(209)に近い方から配向膜(205)、透明電極
(204)、カラーフィルタ(203)、ガラス基板
(202)、偏光板(201)と並んでいる。そして、
2枚のガラス基板の間隔を一定に保つためのガラスまた
は樹脂製のスペーサ(206)が液晶材(209)中に
多数散布されている。
[Embodiment 1] FIG. 2 is a sectional view of an active matrix display device according to the present invention. In the active matrix display device, the pixel substrate (20) is provided on the glass substrate (202).
A transparent electrode (204) and an alignment film (205) are attached on 7). This glass substrate is called a TFT substrate. T
The FT substrate is a polarizing plate (20) from the side farther from the liquid crystal material (209).
1) and the glass substrate (202) are arranged in this order. Also,
The other glass substrate is called a color filter substrate. The alignment film (205), the transparent electrode (204), the color filter (203), the glass substrate (202), and the polarizing plate (201) are arranged from the side closer to the liquid crystal material (209). And
A large number of glass or resin spacers (206) for maintaining a constant gap between the two glass substrates are scattered in the liquid crystal material (209).

【0014】偏光板(201)は通過させる光の振動方
向を限定する厚さ80〜210μm程度のフィルタであ
る。偏光板の構造は図6のように、真中にPVA(ポリ
ビニルアルコール)製の偏光フィルム604があり、さ
らにセルロース系の保護層603が付けられている。さ
らにその外側は液晶材に近い方には粘着層602と離型
フィルム601、反対側には表面を保護する保護フィル
ム605が取りつけられている。その使用に際しては、
離型フィルム601を剥がしガラス基板に粘着層602
を張りつけて使用する。配向膜(205)の役割は、液
晶分子が電圧OFF時に配向膜(205)に刻まれた溝
に入り込んで一定方向に配列させることである。配向膜
材料には、ポリイミドやポリアミド酸を溶媒に5〜10
重量%溶解させたものが用いられる。また、配向膜(2
05)の厚さは0.05〜0.1μm程度で膜厚が均一
であることが要求される。液晶材(209)は、アクテ
ィブマトリクス表示装置の真中にあり、電圧がONの場
合には立ち、OFFの場合は捩れることにより、光の通
過・遮断を制御するスイッチの役割を果たす。液晶材
(209)の原料は、ベンゼン、トルエン等である。カ
ラーフィルタ(203)は、モノクロの液晶表示をカラ
ー化するための色合成フィルタである。カラーフィルタ
(203)はRGB(Red,Green,Blue)の3色から成
り、画素TFTの1個とカラーフィルタ(203)の1
個の色が重なるようになっている。封止材(210)
は、2枚のガラス基板を貼り付ける接着剤の役割を果た
す。封止材(210)の原料としては、シリコン、アク
リル、エポキシ等がある。
The polarizing plate (201) is a filter having a thickness of about 80 to 210 μm which limits the vibrating direction of light passing therethrough. As shown in FIG. 6, the structure of the polarizing plate has a polarizing film 604 made of PVA (polyvinyl alcohol) in the center and a cellulose-based protective layer 603 attached thereto. Further, an adhesive layer 602 and a release film 601 are attached on the outer side of the layer near the liquid crystal material, and a protective film 605 for protecting the surface is attached on the opposite side. When using it,
The release film 601 is peeled off, and the adhesive layer 602 is formed on the glass substrate.
Use by sticking. The role of the alignment film (205) is to allow the liquid crystal molecules to enter the grooves formed in the alignment film (205) when the voltage is turned off and to arrange the liquid crystal molecules in a certain direction. For the alignment film material, polyimide or polyamic acid is used in a solvent of 5 to 10
What was dissolved by weight% is used. In addition, the alignment film (2
The thickness of 05) is about 0.05 to 0.1 μm, and the film thickness is required to be uniform. The liquid crystal material (209) is in the center of the active matrix display device, and stands up when the voltage is ON and twists when the voltage is OFF, thereby playing a role of a switch for controlling passage / blocking of light. The raw material of the liquid crystal material (209) is benzene, toluene or the like. The color filter (203) is a color synthesizing filter for colorizing a monochrome liquid crystal display. The color filter (203) is composed of three colors of RGB (Red, Green, Blue), one pixel TFT and one of the color filters (203).
The colors of the individual are overlapping. Sealing material (210)
Serves as an adhesive for attaching the two glass substrates. Raw materials for the encapsulant (210) include silicon, acrylic, epoxy and the like.

【0015】画素TFTが液晶領域にあることは、従来
のアクティブマトリクス表示装置と同様であるが、本発
明では、従来封入の外にあった駆動回路TFT(20
8)を液晶封入領域内に配置している。この液晶封入領
域内に駆動回路を入れることは、以下のような利点を得
ることができる。 1.耐汚染性の向上。 2.画素に接続される信号線の短縮による画質向上。 3.液晶材料が緩衝材となり、不要な応力が薄膜トラン
ジスタに加わることを抑制することができる。 また、本実施例では駆動回路を液晶封入領域に入れるの
みなるず、駆動回路を制御するマイクロプロセッサ(2
11)等の制御用集積回路を封入材の中にいれることに
よって、駆動回路と制御用集積回路との距離を小さく抑
え、信号の不要ノイズを軽減する等の効果を得ることが
できる。ここで、制御用集積回路を封入する場合、対向
側の基板を一部厚みを薄くすることにより、実装し易く
することも行っている。制御用集積回路は封止領域に入
れることによって、従来の構造と比較して、信頼性が向
上される。またここでいう制御回路は、シリコン端結晶
ウエハーを用いて形成された集積回路であり、その具体
的な例として、メモリ、I/Oポート、その他各種制御
回路、ビデオ信号を扱う回路、さらにはそれらの任意の
組み合わせを有する集積回路を挙げることができる。勿
論、これら集積回路は必要とする数でもって配置され
る。
The fact that the pixel TFT is in the liquid crystal region is the same as in the conventional active matrix display device, but in the present invention, the drive circuit TFT (20) which is conventionally outside the encapsulation is used.
8) is arranged in the liquid crystal enclosure area. The inclusion of the drive circuit in the liquid crystal encapsulation region has the following advantages. 1. Improved stain resistance. 2. Image quality is improved by shortening the signal lines connected to the pixels. 3. The liquid crystal material serves as a cushioning material and can prevent unnecessary stress from being applied to the thin film transistor. In addition, in the present embodiment, not only the drive circuit is placed in the liquid crystal enclosed area, but also the microprocessor (2
By placing the control integrated circuit such as 11) in the encapsulating material, it is possible to suppress the distance between the drive circuit and the control integrated circuit, and to reduce unnecessary noise of the signal. Here, when the control integrated circuit is encapsulated, the substrate on the opposite side is partially thinned to facilitate mounting. By placing the control integrated circuit in the sealing region, the reliability is improved as compared with the conventional structure. The control circuit referred to here is an integrated circuit formed using a silicon edge crystal wafer, and specific examples thereof include a memory, an I / O port, various other control circuits, a circuit that handles video signals, and Mention may be made of integrated circuits having any combination thereof. Of course, these integrated circuits are arranged in the required number.

【0016】また集積回路の配置方法は、COG(Chip
On Glass )で基板上に実装されることが望ましい。し
かし、ワイヤボンディング形式で配線を形成しても、配
線が封止材によって実質的に封止されるので、その信頼
性は高いものとすることができる。
The method of arranging the integrated circuits is based on the COG (Chip
It is desirable to be mounted on the board with On Glass). However, even if the wiring is formed by the wire bonding method, the wiring is substantially sealed by the sealing material, so that the reliability can be high.

【0017】また、図には示されていないが、周辺駆動
回路領域の上面には光を遮蔽するクロム膜やアルミ膜等
の遮蔽膜を形成する必要がある。
Although not shown in the figure, it is necessary to form a shielding film such as a chromium film or an aluminum film for shielding light on the upper surface of the peripheral drive circuit area.

【0018】また、図2における構成では、ガラス基板
202の一部を薄くし、その部分に集積回路211を配
置している。これは、液晶が注入されるギャップが数μ
m程度にあるのに対して、集積回路の厚さが数百μm程
度あるからである。図2においては、上側のガラス基板
202側の一部を薄くしているが、TFTが配置された
ガラス基板202側の一部を薄くしてもよい。また両方
のガラス基板を薄くし、その部分に集積回路を配置する
構成としてもよい。
In the structure shown in FIG. 2, a part of the glass substrate 202 is thinned and the integrated circuit 211 is arranged in that part. This is because the gap where the liquid crystal is injected is a few μ.
This is because the thickness of the integrated circuit is about several hundred μm while the thickness is about m. In FIG. 2, a part of the upper glass substrate 202 side is thin, but a part of the glass substrate 202 side on which the TFT is arranged may be thin. Further, both glass substrates may be thinned and an integrated circuit may be arranged in that portion.

【0019】本実施例のアクティブマトリクス回路を得
る作製工程について、図5を用いて説明する。図の左側
に周辺駆動回路のTFTの作製工程を、右側にアクティ
ブマトリクス回路のTFTの作製工程を、それぞれ示
す。まず、石英基板またはガラス基板(501)上に下
地酸化膜(502)として厚さ1000〜3000Åの
酸化珪素膜を形成する。この酸化珪素膜の形成方法とし
ては、酸素雰囲気中でのスパッタ法やプラズマCVD法
を用いればよい。
A manufacturing process for obtaining the active matrix circuit of this embodiment will be described with reference to FIGS. The left side of the figure shows the manufacturing process of the TFT of the peripheral driving circuit, and the right side shows the manufacturing process of the TFT of the active matrix circuit. First, a silicon oxide film having a thickness of 1000 to 3000 Å is formed as a base oxide film (502) on a quartz substrate or a glass substrate (501). As a method of forming this silicon oxide film, a sputtering method in an oxygen atmosphere or a plasma CVD method may be used.

【0020】次に、プラズマCVD法やLPCVD法に
よってアモルファスもしくは多結晶のシリコン膜を30
0〜1500Å、好ましくは500〜1000Å形成す
る。そして、500℃以上、好ましくは、800〜95
0℃の温度で熱アニールをおこない、シリコン膜を結晶
化させる。熱アニールによって結晶化させたのち、光ア
ニールをおこなって、さらに結晶性を高めてもよい。ま
た、熱アニールによる結晶化の際に、特開平6−244
103、同6−244104に記述されているように、
ニッケル等のシリコンの結晶化を促進させる元素(触媒
元素)を添加してもよい。
Next, an amorphous or polycrystalline silicon film is formed by plasma CVD method or LPCVD method 30.
0 to 1500Å, preferably 500 to 1000Å is formed. And 500 degreeC or more, Preferably it is 800-95.
Thermal annealing is performed at a temperature of 0 ° C. to crystallize the silicon film. After crystallizing by thermal annealing, optical annealing may be performed to further enhance the crystallinity. In addition, when crystallizing by thermal annealing, Japanese Patent Laid-Open No. 6-244
103, 6-244104,
An element (catalyst element) that promotes crystallization of silicon such as nickel may be added.

【0021】次にシリコン膜をエッチングして、島状の
周辺駆動回路のTFTの活性層(503)(Pチャネル
型TFT用)、(504)(Nチャネル型TFT用)と
マトリクス回路のTFT(画素TFT)の活性層(50
5)を形成する。さらに、酸素雰囲気中でのスパッタ法
によって、厚さ500〜2000Åの酸化珪素のゲイト
絶縁膜(506)を形成する。ゲイト絶縁膜の形成方法
としては、プラズマCVD法を用いてもよい。プラズマ
CVD法によって酸化珪素膜を形成する場合には、原料
ガスとして、一酸化二窒素(N2 O)もしくは酸素(O
2 )とモンシラン(SiH4 )を用いることが好まし
い。
Next, the silicon film is etched to form the active layers (503) (for P-channel type TFT) and (504) (for N-channel type TFT) of the TFT of the island-shaped peripheral drive circuit and the TFT of the matrix circuit ( Pixel TFT active layer (50
5) is formed. Further, a gate insulating film (506) of silicon oxide having a thickness of 500 to 2000 Å is formed by a sputtering method in an oxygen atmosphere. A plasma CVD method may be used as a method for forming the gate insulating film. When the silicon oxide film is formed by the plasma CVD method, dinitrogen monoxide (N 2 O) or oxygen (O 2 ) is used as a source gas.
2 ) and monsilane (SiH 4 ) are preferably used.

【0022】その後、厚さ2000Å〜5μm、好まし
くは2000〜6000Åの多結晶シリコン膜(導電性
を高めるため微量の燐を含有する)をLPCVD法によ
って基板全面に形成する。そして、これをエッチングし
て、ゲイト電極(507、508、509)を形成す
る。(図5(A)) その後、イオンドーピング法によって、全ての島状活性
層に、ゲイト電極をマスクとして自己整合的にフォスフ
ィン(PH3 )をドーピングガスとして燐を注入する。
ドーズ量は1×1012〜5×1013原子/cm2 する。
この結果、弱いN型領域(510、511、512)が
形成される。(図5(B))
Thereafter, a polycrystalline silicon film having a thickness of 2000 Å to 5 μm, preferably 2000 to 6000 Å (containing a trace amount of phosphorus for enhancing conductivity) is formed on the entire surface of the substrate by the LPCVD method. Then, this is etched to form gate electrodes (507, 508, 509). (FIG. 5A) After that, phosphorus is injected into all the island-shaped active layers by ion doping in a self-aligned manner using phosphine (PH 3 ) as a doping gas using the gate electrode as a mask.
The dose amount is 1 × 10 12 to 5 × 10 13 atoms / cm 2 .
As a result, weak N-type regions (510, 511, 512) are formed. (Fig. 5 (B))

【0023】次に、Pチャネル型TFTの活性層(50
3)を覆うフォトレジストのマスク(513)、およ
び、画素TFTの活性層(505)のうち、ゲイト電極
に平行にゲイト電極(509)の端から3μm離れた部
分までを覆うフォトレジストのマスク(514)を形成
する。そして、再び、イオンドーピング法によって、フ
ォスフィンをドーピングガスとして燐を注入する。ドー
ズ量は1×1014〜5×1015原子/cm2 とする。こ
の結果、強いN型領域(ソース/ドレイン)(515、
516)が形成される。画素TFTの活性層(505)
の弱いN型領域(512)のうち、マスク(514)に
覆われていた領域(517)は今回のドーピングでは燐
が注入されないので、弱いN型のままでとなる。(図5
(C))
Next, the active layer of the P-channel TFT (50
3) and a photoresist mask (513) covering the pixel TFT active layer (505) parallel to the gate electrode and up to 3 μm away from the end of the gate electrode (509). 514) is formed. Then, again, phosphorus is injected by the ion doping method using phosphine as a doping gas. The dose amount is 1 × 10 14 to 5 × 10 15 atoms / cm 2 . As a result, a strong N-type region (source / drain) (515,
516) is formed. Active layer of pixel TFT (505)
In the weak N-type region (512), the region (517) covered with the mask (514) remains weak N-type because phosphorus is not implanted in this doping. (Fig. 5
(C))

【0024】次に、Nチャネル型TFTの活性層(50
4、505)をフォトレジストのマスク(518)で覆
い、ジボラン(B26 )をドーピングガスとして、イ
オンドーピング法により、島状領域(503)に硼素を
注入する。ドーズ量は5×1014〜8×1015原子/c
2 とする。このドーピングでは、硼素のドーズ量が図
5(C)における燐のドーズ量を上回るため、先に形成
されていた弱いN型領域(510)は強いP型領域(5
19)に反転する。以上のドーピングにより、強いN型
領域(ソース/ドレイン)(515、516)、強いP
型領域(ソース/ドレイン)(519)、弱いN型領域
(低濃度不純物領域)(517)が形成される。本実施
例においては、低濃度不純物領域(517)の幅xは、
約3μmとする。(図5(D))
Next, the active layer of the N-channel TFT (50
4, 505) is covered with a photoresist mask (518), and boron is implanted into the island region (503) by an ion doping method using diborane (B 2 H 6 ) as a doping gas. The dose amount is 5 × 10 14 to 8 × 10 15 atoms / c
m 2 In this doping, since the dose amount of boron exceeds the dose amount of phosphorus in FIG. 5C, the weak N-type region (510) previously formed is a strong P-type region (5).
Invert to 19). By the above doping, strong N type regions (source / drain) (515, 516), strong P
A type region (source / drain) (519) and a weak N type region (low concentration impurity region) (517) are formed. In this embodiment, the width x of the low concentration impurity region (517) is
The thickness is about 3 μm. (FIG. 5 (D))

【0025】その後、450〜850℃で0.5〜3時
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させる。その後、全面に層間絶縁物
(520)として、プラズマCVD法によって酸化珪素
膜を厚さ3000〜6000Å形成する。これは、窒化
珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっ
てもよい。そして、層間絶縁物(520)をウェットエ
ッチング法によってエッチングして、ソース/ドレイン
にコンタクトホールを形成する。
Thereafter, thermal annealing is performed at 450 to 850 ° C. for 0.5 to 3 hours to recover the damage due to the doping, activate the doping impurities, and recover the crystallinity of silicon. Then, a silicon oxide film having a thickness of 3000 to 6000Å is formed as an interlayer insulator (520) on the entire surface by plasma CVD. This may be a silicon nitride film or a multilayer film of a silicon oxide film and a silicon nitride film. Then, the interlayer insulator (520) is etched by a wet etching method to form contact holes in the source / drain.

【0026】そして、スパッタ法によって、厚さ200
0〜6000Åのチタン膜を形成し、これをエッチング
して、周辺回路の電極・配線(521、522、52
3)および画素TFTの電極・配線(524、525)
を形成する。さらに、プラズマCVD法によって、厚さ
1000〜3000Åの窒化珪素膜(526)をパッシ
ベーション膜として形成し、これをエッチングして、画
素TFTの電極(525)に達するコンタクトホールを
形成する。最後に、スパッタ法で成膜した厚さ500〜
1500ÅのITO(インディウム錫酸化物)膜をエッ
チングして、画素電極(527)を形成する。このよう
にして、周辺論理回路とアクティブマトリクス回路を一
体化して形成する。(図5(E))
Then, a thickness of 200 is obtained by the sputtering method.
A titanium film of 0 to 6000 Å is formed, and this is etched to form electrodes and wirings (521, 522, 52) of peripheral circuits.
3) and electrode / wiring of pixel TFT (524, 525)
To form. Further, a silicon nitride film (526) having a thickness of 1000 to 3000 Å is formed as a passivation film by the plasma CVD method, and this is etched to form a contact hole reaching the electrode (525) of the pixel TFT. Finally, the thickness of 500-
A 1500 Å ITO (indium tin oxide) film is etched to form a pixel electrode (527). In this way, the peripheral logic circuit and the active matrix circuit are integrally formed. (Fig. 5 (E))

【0027】本実施例のアクティブマトリクス表示装置
の組立工程を以下に説明する。TFT基板・カラーフィ
ルタ基板は、各々表面処理に用いられたエッチング液レ
ジスト剥離液等の各種薬品を十分に洗浄する。次に配向
膜をカラーフィルタ基板及びTFT基板に付着させる。
配向膜はある一定の溝が刻まれ、その溝に沿って液晶分
子が均一に配列する。配向膜材料にはブチルセルソング
かn−メチルピロリドンといった溶媒に、溶媒の約10
重量%のポリイミドを溶解したものを用いる。これをポ
リイミドワニスと呼ぶ。ポリイミドワニスは図*に示す
ようにフレキソ印刷装置によって印刷する。そして、T
FT基板・カラーフィルタ基板の両基板に付着した配向
膜を加熱・硬化させる。これをベークと呼ぶ。ベークは
最高使用温度約300℃の熱風を送り加熱し、ポリイミ
ドワニスを焼成・硬化させるものである。その次に、配
向膜の付着したガラス基板表面を毛足の長さ2〜3mm
のバフ布(レイヨン・ナイロン等の繊維)で一定方向に
擦り、微細な溝を作るラビング工程を行う。そして、T
FT基板もしくはカラーフィルタ基板のいずれかに、ポ
リマー系・ガラス系・シリカ系等の球のスペーサを散布
する。スペーサ散布の方式としては純水・アルコール等
の溶媒にスペーサを混ぜ、ガラス基板上に散布するウェ
ット方式と、溶媒を一切使用せずスペーサを散布するド
ライ方式がある。その次に、TFT基板の外枠に封止材
を塗布する。封止材塗布には、TFT基板とカラーフィ
ルタ基板を接着する役割と注入する液晶材が外部に流出
するのを防ぐ目的がある。封止材の材料は、エポキシ樹
脂とフェノール硬化剤をエチルセルソルブの溶媒に溶か
したものが使用される。封止材塗布後に2枚のガラス基
板の貼り合わせを行う。方法は約160℃の高温プレス
によって、約3時間で封止材を硬化する加熱硬化方式を
とる。最後に、TFT基板とカラーフィルタ基板を貼り
合わせたアクティブマトリクス表示装置の液晶注入口よ
り液晶材を入れて、液晶材注入後エポキシ系樹脂で液晶
注入口を封止する。以上のようにして、アクティブマト
リクス表示装置が組み立てられる。
The process of assembling the active matrix display device of this embodiment will be described below. The TFT substrate and the color filter substrate are thoroughly washed with various chemicals such as the etching liquid resist stripping liquid used for the surface treatment. Next, the alignment film is attached to the color filter substrate and the TFT substrate.
The alignment film has certain grooves formed therein, and liquid crystal molecules are uniformly arranged along the grooves. For the alignment film material, use a solvent such as butyl cellulose or n-methylpyrrolidone, and use about 10% of the solvent.
What melt | dissolved the polyimide of weight% is used. This is called a polyimide varnish. The polyimide varnish is printed by a flexographic printing device as shown in Fig. *. And T
The alignment films attached to both the FT substrate and the color filter substrate are heated and cured. This is called baking. Baking is to heat and blow the polyimide varnish by sending hot air with a maximum operating temperature of about 300 ° C. Then, the glass substrate surface to which the alignment film is attached is set to a length of 2 to 3 mm.
Rubbing with a buff cloth (fibers such as rayon and nylon) in a certain direction to make fine grooves is performed. And T
On each of the FT substrate or the color filter substrate, spherical spacers of polymer type, glass type, silica type or the like are scattered. Spacer spraying methods include a wet method in which spacers are mixed with a solvent such as pure water or alcohol and sprayed on a glass substrate, and a dry method in which spacers are sprayed without using any solvent. Then, a sealing material is applied to the outer frame of the TFT substrate. The application of the sealing material has the role of adhering the TFT substrate and the color filter substrate and the purpose of preventing the injected liquid crystal material from flowing out. As a material for the encapsulating material, an epoxy resin and a phenol curing agent dissolved in a solvent of ethyl cellosolve are used. After the sealing material is applied, the two glass substrates are bonded together. The method employs a heat curing method in which the encapsulant is cured in about 3 hours by a high temperature press at about 160 ° C. Finally, a liquid crystal material is put in from a liquid crystal injection port of an active matrix display device in which a TFT substrate and a color filter substrate are bonded together, and after the liquid crystal material is injected, the liquid crystal injection port is sealed with an epoxy resin. The active matrix display device is assembled as described above.

【0028】〔実施例2〕本発明によるアクティブマト
リクス表示装置の断面図を図3に示す。図からも明らか
なように、アクティブマトリクス表示装置を制御するマ
イクロプロセッサ(311)と駆動回路TFT(30
8)を封止材(310)で封入することで、駆動回路T
FT(308)を保護し、外部に剥き出しにならないよ
うにしている。本実施例は封止材(310)で封入する
回路量(駆動回路TFT(308))が異なる以外は、
実施例(その1)と構成及び作製工程は同じである。
[Embodiment 2] FIG. 3 is a sectional view of an active matrix display device according to the present invention. As is apparent from the figure, the microprocessor (311) for controlling the active matrix display device and the drive circuit TFT (30
By encapsulating 8) with a sealing material (310), the drive circuit T
The FT (308) is protected so that it is not exposed to the outside. In this embodiment, except that the amount of circuit (driving circuit TFT (308)) enclosed by the sealing material (310) is different,
The configuration and the manufacturing process are the same as those of the example (1).

【0029】〔実施例3〕本実施例は、予備の周辺回路
(冗長回路)を設けた構成に関する。図7に本実施例で
示す液晶表示パネルの概略の上面図を示す。図7は上面
から見た図であるので、ガラス基板としては、701が
1枚だけ示されている。しかし、実際には、ガラス基板
701と対となってもう1枚のガラス基板がガラス基板
701に張り合わせてある。図7に示す構成において
は、周辺駆動回路領域703とマトリクス状に配置され
た画素領域704とが封止材702の内側に配置されて
いる。封止材702の内側が液晶で充填されているわけ
であるから、周辺駆動回路領域703と画素領域704
に配置された薄膜トランジスタは、その上面に液晶が存
在している状態となっている。
[Embodiment 3] This embodiment relates to a configuration in which a spare peripheral circuit (redundant circuit) is provided. FIG. 7 shows a schematic top view of the liquid crystal display panel shown in this embodiment. Since FIG. 7 is a view seen from above, only one glass substrate 701 is shown. However, in reality, another glass substrate that is paired with the glass substrate 701 is attached to the glass substrate 701. In the structure shown in FIG. 7, the peripheral drive circuit region 703 and the pixel regions 704 arranged in a matrix are arranged inside the sealing material 702. Since the inside of the sealing material 702 is filled with liquid crystal, the peripheral drive circuit region 703 and the pixel region 704 are formed.
The thin film transistor arranged in the above state has a liquid crystal present on the upper surface thereof.

【0030】また周辺駆動回路に接続される各種制御回
路を構成する集積回路(IC)は封止材702内に配置
され、丁度封止材702によってモールドされた状態と
なっている。
Further, integrated circuits (ICs) constituting various control circuits connected to the peripheral drive circuit are arranged in the sealing material 702 and are just molded by the sealing material 702.

【0031】705で示されるのが、予備の周辺駆動回
路の領域であり、703で示される領域に配置された周
辺駆動回路に不良が発生した場合に利用される。706
で示されるのは、外部との接続端子であり、この端子を
介して、ビデオ信号や必要とする信号が回部から入力さ
れる。図7に示す液晶表示パネルは、一対のガラス基板
間に必要とする回路が全て収められている。しかもそれ
ら回路の全てが封止材または液晶によって封止ざれてい
る状態となっているので、信頼性を極めて高いものとす
ることができる。
Reference numeral 705 denotes a spare peripheral drive circuit area, which is used when a defect occurs in the peripheral drive circuit arranged in the area 703. 706
Reference numeral denotes a connection terminal to the outside, through which a video signal and a necessary signal are input from the rotating section. The liquid crystal display panel shown in FIG. 7 contains all necessary circuits between a pair of glass substrates. Moreover, since all of these circuits are sealed with the sealing material or the liquid crystal, the reliability can be made extremely high.

【0032】また、図面ではその寸法比が正確ではない
が、周辺駆動回路の幅は数ミリ程度である。また封止材
の幅も周辺駆動回路に接続される集積回路によってその
幅が決まるとはいえ、その幅を数mm程度以下(集積回
路を小さくできれば、1mm程度とすることができる)
とすることができる。従って、実際に液晶表示が行われ
る領域の周囲に数mm〜1cm程度の縁が存在するだけ
で、しかも外部出力端子を除けば、外見上一対のガラス
基板で構成されるという極めてシンプルな外観とするこ
とができる。
Although the dimension ratio is not accurate in the drawing, the width of the peripheral drive circuit is about several millimeters. Although the width of the sealing material is determined by the integrated circuit connected to the peripheral driving circuit, the width is about several mm or less (if the integrated circuit can be made small, it can be about 1 mm).
Can be Therefore, it has an extremely simple appearance that it is composed of a pair of glass substrates in appearance, except that there is an edge of several mm to 1 cm around the area where the liquid crystal display is actually performed and the external output terminals are excluded. can do.

【0033】[0033]

【発明の効果】上記のように、アクティブマトリクス表
示装置の駆動回路TFTを封止材領域より内側に配置す
ることにより、駆動回路TFTの耐温性や耐汚染性を向
上させることができる。またアクティブマトリクス表示
装置の小型化を計ることができる。また、画像信号線の
短縮による電圧降下を低減させることができ、特性の向
上を計ることができる。
As described above, by disposing the drive circuit TFT of the active matrix display device inside the encapsulating material region, it is possible to improve the temperature resistance and contamination resistance of the drive circuit TFT. Further, it is possible to reduce the size of the active matrix display device. Further, the voltage drop due to the shortening of the image signal line can be reduced, and the characteristics can be improved.

【0034】また周辺駆動回路領域を液晶領域あるいは
封止材が設けられた領域に配置することにより、周辺駆
動回路領域が液晶あるいは封止材によって封止されるこ
とになり、水分の影響による信頼性の低下を防ぐことが
できる。また、液晶あるいは封止材が緩衝材となるこ
で、周辺駆動回路領域に不要な応力が加わることを防ぐ
ことができる。
By arranging the peripheral drive circuit area in the liquid crystal area or the area where the sealing material is provided, the peripheral drive circuit area is sealed by the liquid crystal or the sealing material, so that the reliability due to the influence of moisture is increased. Sexual deterioration can be prevented. Further, since the liquid crystal or the sealing material serves as a buffer material, it is possible to prevent unnecessary stress from being applied to the peripheral drive circuit region.

【0035】さらに周辺駆動回路に接続される制御用の
集積回路を封止材中に配置することで、水分の影響によ
る信頼性の低下を防ぐことができる。また、1対のガラ
ス基板間に必要とする回路を配置することができるの
で、信頼性を高めることができるとともに、不要な凹凸
等がないシンプルな外観を有した小型化された液晶表示
装置を得ることができる。
Further, by disposing the control integrated circuit connected to the peripheral drive circuit in the encapsulating material, it is possible to prevent the deterioration of reliability due to the influence of moisture. In addition, since a required circuit can be arranged between the pair of glass substrates, reliability can be improved, and a miniaturized liquid crystal display device having a simple appearance without unnecessary unevenness can be provided. Obtainable.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明によるアクティブマトリクス表示装置
の概略図
FIG. 1 is a schematic diagram of an active matrix display device according to the present invention.

【図2】 実施例(その1)におけるアクティブマトリ
クス表示装置の断面図
FIG. 2 is a sectional view of an active matrix display device according to an embodiment (No. 1).

【図3】 実施例(その2)におけるアクティブマトリ
クス表示装置の断面図
FIG. 3 is a cross-sectional view of an active matrix display device according to an example (No. 2).

【図4】 従来のアクティブマトリクス表示装置の概略
FIG. 4 is a schematic diagram of a conventional active matrix display device.

【図5】 実施例(その1)の作製工程FIG. 5: Manufacturing process of Example (No. 1)

【図6】 偏光板の構成FIG. 6 Configuration of polarizing plate

【図7】 実施例のアクティブマトリクス表示装置の概
略図
FIG. 7 is a schematic diagram of an active matrix display device of an example.

【符号の説明】[Explanation of symbols]

101、202、302、401 ガラス基板 102、210、310、402 封止材 103、208、308、403 駆動回路TFT 104、207、307、404 画素TFT 201、301 偏光板 203、303 カラーフィルタ 204、304 透明電極 205、305 配向膜 206、306 スペーサ 209、309 液晶材 211、311 マイクロプロセッ
サ 501 基板 502 下地膜(酸化珪
素) 503〜505 活性層(シリコ
ン) 506 ゲイト絶縁膜(酸
化珪素) 507〜509 ゲイト電極・ゲイ
ト線 510〜512 弱いN型領域 513、514 フォトレジストの
マスク 515、516 強いN型領域(ソ
ース/ドレイン) 517 低濃度不純物領域 518 フォトレジストの
マスク 519 強いP型領域(ソ
ース/ドレイン) 520 層間絶縁物(酸化
珪素) 521〜525 金属配線・電極 526 パッシベーション
膜(窒化珪素) 527 画素電極(IT
O)
101, 202, 302, 401 Glass substrate 102, 210, 310, 402 Sealing material 103, 208, 308, 403 Driving circuit TFT 104, 207, 307, 404 Pixel TFT 201, 301 Polarizing plate 203, 303 Color filter 204, 304 transparent electrode 205, 305 alignment film 206, 306 spacer 209, 309 liquid crystal material 211, 311 microprocessor 501 substrate 502 base film (silicon oxide) 503 to 505 active layer (silicon) 506 gate insulating film (silicon oxide) 507 to 509 Gate electrode / gate line 510 to 512 Weak N-type region 513, 514 Photoresist mask 515, 516 Strong N-type region (source / drain) 517 Low-concentration impurity region 518 Photoresist mask 519 Strong P-type region (source) / Drain) 520 Interlayer insulator (silicon oxide) 521 to 525 Metal wiring / electrode 526 Passivation film (silicon nitride) 527 Pixel electrode (IT
O)

フロントページの続き (72)発明者 小沼 利光 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 寺本 聡 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内Front page continuation (72) Inventor Toshimitsu Onuma 398 Hase, Atsugi City, Kanagawa Semiconductor Energy Research Institute Co., Ltd. (72) Inventor Satoshi Teramoto 398 Hase, Atsugi City, Kanagawa Semiconductor Energy Research Institute Co., Ltd.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 アクティブマトリクス表示装置におい
て、前記アクティブマトリクス表示装置の画素薄膜トラ
ンジスタと前記画素の駆動回路薄膜トランジスタが同一
の基板上に存在し、前記画素薄膜トランジスタと駆動回
路薄膜トランジスタの双方が直接または薄膜を介して液
晶材に接するように液晶封入が行われていることを特徴
とするアクティブマトリクス表示装置。
1. In an active matrix display device, a pixel thin film transistor of the active matrix display device and a driving circuit thin film transistor of the pixel are present on the same substrate, and both the pixel thin film transistor and the driving circuit thin film transistor are directly or through a thin film. An active matrix display device characterized in that liquid crystal is sealed so as to come into contact with a liquid crystal material.
【請求項2】 請求項1において、周辺回路が封止材の
内側の液晶領域に設けられていることを特徴とするアク
ティブマトリクス表示装置。
2. The active matrix display device according to claim 1, wherein the peripheral circuit is provided in a liquid crystal region inside the sealing material.
【請求項3】 請求項1において、アクティブマトリク
ス表示装置を制御する制御回路をCOG(Chip On Glas
s )で基板上に実装しており、尚かつ前記制御回路は前
記アクティブマトリクス表示装置の液晶の封止材中に封
入されていることを特徴とするアクティブマトリクス表
示装置。
3. The control circuit for controlling the active matrix display device according to claim 1, wherein a COG (Chip On Glas) is provided.
s) is mounted on a substrate, and the control circuit is enclosed in a liquid crystal sealing material of the active matrix display device.
【請求項4】 請求項3において、アクティブマトリク
ス表示装置を制御する制御回路をCOG(Chip On Glas
s )で基板上に実装するため、前記制御回路を実装する
側の基板において、実装位置の基板の厚さを薄くしたこ
とを特徴とするアクティブマトリクス表示装置。
4. The control circuit for controlling the active matrix display device according to claim 3, wherein a COG (Chip On Glas) is provided.
An active matrix display device characterized in that the thickness of the substrate at the mounting position is made thin on the substrate on which the control circuit is mounted in order to mount on the substrate in step s).
【請求項5】 請求項3において、アクティブマトリク
ス表示装置を制御する制御回路をCOG(Chip On Glas
s )で基板上に実装するため、制御回路を実装する対向
側の基板において、実装位置の基板の厚さを薄くしたこ
とを特徴とするアクティブマトリクス表示装置。
5. The control circuit for controlling the active matrix display device according to claim 3, wherein a COG (Chip On Glas) is provided.
The active matrix display device is characterized in that the thickness of the substrate at the mounting position is reduced on the opposite side substrate on which the control circuit is mounted in order to mount it on the substrate in step s).
【請求項6】 請求項3において、制御回路は単結晶シ
リコン基板を用いて作製された集積回路であることを特
徴とするアクティブマトリクス表示装置。
6. The active matrix display device according to claim 3, wherein the control circuit is an integrated circuit manufactured using a single crystal silicon substrate.
【請求項7】 一対の透光性基板間に液晶を保持した構
成を有し、 前記一対の基板の一方の表面上には、マトリクス状に配
置された薄膜トランジスタ回路と、 前記マトリクス回路に接続された薄膜トランジスタで構
成された周辺駆動回路と、 が形成されており、 前記周辺駆動回路の上面には液晶または封止材が存在し
ており、 前記一対の基板間には、前記周辺駆動回路に接続される
集積回路を配置するための空隙が形成されていることを
特徴とするアクティブマトリクス表示装置。
7. A liquid crystal is held between a pair of translucent substrates, and a thin film transistor circuit arranged in a matrix on one surface of the pair of substrates and connected to the matrix circuit. And a liquid crystal or sealing material is present on the upper surface of the peripheral drive circuit, and the peripheral drive circuit is connected between the pair of substrates. An active matrix display device is characterized in that a void for arranging the integrated circuit is formed.
【請求項8】 アクティブマトリクス表示装置におい
て、前記アクティブマトリクス表示装置の画素薄膜トラ
ンジスタと前記画素の駆動回路薄膜トランジスタが同一
の基板上に存在し、前記駆動回路薄膜トランジスタを封
止材によって封入したことを特徴とするアクティブマト
リクス表示装置。
8. The active matrix display device, wherein the pixel thin film transistor of the active matrix display device and a driving circuit thin film transistor of the pixel are present on the same substrate, and the driving circuit thin film transistor is encapsulated by a sealing material. Active matrix display device.
【請求項9】 請求項8において、アクティブマトリク
ス表示装置を制御する制御回路をCOG(Chip On Glas
s )で基板上に実装するため、前記制御回路を実装する
側の基板において、実装位置の基板の厚さを薄くしたこ
とを特徴とするアクティブマトリクス表示装置。
9. The control circuit for controlling an active matrix display device according to claim 8, wherein a COG (Chip On Glas) is provided.
An active matrix display device characterized in that the thickness of the substrate at the mounting position is made thin on the substrate on which the control circuit is mounted in order to mount on the substrate in step s).
【請求項10】請求項8において、アクティブマトリク
ス表示装置を制御する制御回路をCOG(Chip On Glas
s )で基板上に実装するため、前記制御回路を実装する
対向側の基板において、実装位置の基板の厚さを薄くし
たことを特徴とするアクティブマトリクス表示装置。
10. A COG (Chip On Glas) control circuit for controlling an active matrix display device according to claim 8.
In order to mount the control circuit on the substrate in step s), the thickness of the substrate at the mounting position is reduced in the opposite substrate on which the control circuit is mounted.
JP5052795A 1995-02-15 1995-02-15 Active matrix display device Expired - Lifetime JP3778964B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP5052795A JP3778964B2 (en) 1995-02-15 1995-02-15 Active matrix display device
US08/601,956 US6011607A (en) 1995-02-15 1996-02-15 Active matrix display with sealing material
US09/287,551 US6355942B1 (en) 1995-02-15 1999-04-05 Active matrix display and forming method thereof
US10/037,103 US6703643B2 (en) 1995-02-15 2001-12-31 Active matrix display device with an integrated circuit covered with a sealing material
US10/754,702 US7538849B2 (en) 1995-02-15 2004-01-12 Active matrix display and forming method thereof
US12/469,773 US7924392B2 (en) 1995-02-15 2009-05-21 Active matrix display and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5052795A JP3778964B2 (en) 1995-02-15 1995-02-15 Active matrix display device

Publications (2)

Publication Number Publication Date
JPH08220560A true JPH08220560A (en) 1996-08-30
JP3778964B2 JP3778964B2 (en) 2006-05-24

Family

ID=12861469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5052795A Expired - Lifetime JP3778964B2 (en) 1995-02-15 1995-02-15 Active matrix display device

Country Status (1)

Country Link
JP (1) JP3778964B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10148842A (en) * 1996-11-18 1998-06-02 Hitachi Ltd Liquid crystal display device
JP2000275669A (en) * 1999-03-19 2000-10-06 Fujitsu Ltd Liquid crystal display device and manufacture thereof
JP2002072233A (en) * 2000-08-24 2002-03-12 Sony Corp Liquid crystal display apparatus and portable terminal
JP2004335267A (en) * 2003-05-08 2004-11-25 Sanyo Electric Co Ltd Organic el display
KR100472998B1 (en) * 2001-04-16 2005-03-08 세이코 엡슨 가부시키가이샤 Electrooptic apparatus and electron equipment
EP1562231A3 (en) * 1999-06-04 2005-10-26 Sel Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP2007059890A (en) * 2005-07-29 2007-03-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method of producing the same
EP1033755A3 (en) * 1999-03-04 2009-09-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101010509B1 (en) * 2004-05-31 2011-01-21 엘지디스플레이 주식회사 Liquid Crystal Display Built-in Driving Circuit
US8557699B2 (en) 2005-07-29 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8854593B2 (en) 1997-05-22 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640879A (en) * 1979-09-07 1981-04-17 Philips Nv Diaplay unit
JPS58160923A (en) * 1982-03-19 1983-09-24 Sharp Corp Production of electronic apparatus with liquid crystal display
JPS61177481A (en) * 1985-02-01 1986-08-09 セイコーインスツルメンツ株式会社 Sealing construction of liquid crystal display unit
JPS62251723A (en) * 1986-04-25 1987-11-02 Seiko Epson Corp Liquid crystal panel incorporating driver
JPS6468725A (en) * 1987-09-09 1989-03-14 Seiko Epson Corp Liquid crystal display device with built-in driver
JPH0242420A (en) * 1988-04-25 1990-02-13 Hitachi Ltd Display device and liquid crystal display device
JPH02242230A (en) * 1989-03-16 1990-09-26 Matsushita Electron Corp Liquid crystal display device
JPH03110486U (en) * 1990-02-27 1991-11-13
JPH046030U (en) * 1990-05-01 1992-01-21
JPH04362924A (en) * 1990-09-05 1992-12-15 Seiko Instr Inc Semiconductor integrated circuit device for flat plate type light valve substrate
WO1994000795A1 (en) * 1992-06-26 1994-01-06 Thomson-Lcd Circuit encapsulation and passivation device for flat screens
JPH06118404A (en) * 1992-10-09 1994-04-28 Seiko Epson Corp Liquid crystal display device
JPH06138488A (en) * 1992-10-29 1994-05-20 Seiko Epson Corp Liquid crystal display device
JPH06202160A (en) * 1992-10-12 1994-07-22 Seiko Instr Inc Light valve device, stereoscopic image display device, and image projector

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640879A (en) * 1979-09-07 1981-04-17 Philips Nv Diaplay unit
JPS58160923A (en) * 1982-03-19 1983-09-24 Sharp Corp Production of electronic apparatus with liquid crystal display
JPS61177481A (en) * 1985-02-01 1986-08-09 セイコーインスツルメンツ株式会社 Sealing construction of liquid crystal display unit
JPS62251723A (en) * 1986-04-25 1987-11-02 Seiko Epson Corp Liquid crystal panel incorporating driver
JPS6468725A (en) * 1987-09-09 1989-03-14 Seiko Epson Corp Liquid crystal display device with built-in driver
JPH0242420A (en) * 1988-04-25 1990-02-13 Hitachi Ltd Display device and liquid crystal display device
JPH02242230A (en) * 1989-03-16 1990-09-26 Matsushita Electron Corp Liquid crystal display device
JPH03110486U (en) * 1990-02-27 1991-11-13
JPH046030U (en) * 1990-05-01 1992-01-21
JPH04362924A (en) * 1990-09-05 1992-12-15 Seiko Instr Inc Semiconductor integrated circuit device for flat plate type light valve substrate
WO1994000795A1 (en) * 1992-06-26 1994-01-06 Thomson-Lcd Circuit encapsulation and passivation device for flat screens
JPH08500910A (en) * 1992-06-26 1996-01-30 トムソン−エルセーデー Flat screen circuit sealing / passivation device
JPH06118404A (en) * 1992-10-09 1994-04-28 Seiko Epson Corp Liquid crystal display device
JPH06202160A (en) * 1992-10-12 1994-07-22 Seiko Instr Inc Light valve device, stereoscopic image display device, and image projector
JPH06138488A (en) * 1992-10-29 1994-05-20 Seiko Epson Corp Liquid crystal display device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10148842A (en) * 1996-11-18 1998-06-02 Hitachi Ltd Liquid crystal display device
US8854593B2 (en) 1997-05-22 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
EP1033755A3 (en) * 1999-03-04 2009-09-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4498489B2 (en) * 1999-03-19 2010-07-07 シャープ株式会社 Liquid crystal display device and manufacturing method thereof
JP2000275669A (en) * 1999-03-19 2000-10-06 Fujitsu Ltd Liquid crystal display device and manufacture thereof
EP1562231A3 (en) * 1999-06-04 2005-10-26 Sel Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US9368680B2 (en) 1999-06-04 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US9123854B2 (en) 1999-06-04 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP2002072233A (en) * 2000-08-24 2002-03-12 Sony Corp Liquid crystal display apparatus and portable terminal
KR100472998B1 (en) * 2001-04-16 2005-03-08 세이코 엡슨 가부시키가이샤 Electrooptic apparatus and electron equipment
JP2004335267A (en) * 2003-05-08 2004-11-25 Sanyo Electric Co Ltd Organic el display
JP4518747B2 (en) * 2003-05-08 2010-08-04 三洋電機株式会社 Organic EL display device
KR101010509B1 (en) * 2004-05-31 2011-01-21 엘지디스플레이 주식회사 Liquid Crystal Display Built-in Driving Circuit
US8557699B2 (en) 2005-07-29 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059098B2 (en) 2005-07-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007059890A (en) * 2005-07-29 2007-03-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method of producing the same
US9437620B2 (en) 2005-07-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP3778964B2 (en) 2006-05-24

Similar Documents

Publication Publication Date Title
JP3477301B2 (en) Active matrix type liquid crystal display device and manufacturing method thereof
JP3406727B2 (en) Display device
US7956978B2 (en) Liquid-crystal display device having a particular conductive layer
US7023518B1 (en) Semiconductor device having a non-conductive material or a weakly conductive material applied to a side edge of a substrate and a method of fabricating the same
JPH11112002A (en) Semiconductor device and manufacture therefor
JPH08248427A (en) Liquid crystal display device
JP3163576B2 (en) Active matrix type liquid crystal display
JPH06289413A (en) Liquid crystal display device
JPH08220560A (en) Active matrix display device
US5764320A (en) Liquid crystal display device
KR100961931B1 (en) Liquid crystal display device
JP3983316B2 (en) Method for manufacturing liquid crystal display device
JP3706867B2 (en) Method for manufacturing display device
JPH10268326A (en) Substrate for liquid crystal display device
JP3799021B2 (en) Liquid crystal display
JP3594863B2 (en) Method for manufacturing active matrix display device
JP3406894B2 (en) Method for manufacturing display device
JP3327281B2 (en) Active matrix display
JP2000155313A (en) Active matrix liquid crystal display device
JP3470776B2 (en) Method for manufacturing liquid crystal display device
JP3442726B2 (en) Method of mounting semiconductor integrated circuit for display device
JP3406893B2 (en) Method for manufacturing display device
JP3843648B2 (en) Active matrix type electro-optical panel
JPH0272329A (en) Liquid crystal display device
JP2000131678A (en) Active matrix type liquid crystal display device

Legal Events

Date Code Title Description
A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20031209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060301

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term