JP2007058202A - 表示装置及びその駆動方法 - Google Patents

Abstract

【課題】低消費電力化を図る技術として、表示領域の一部のみを利用して表示（パーシャル表示）を行う技術が用いられている。例えば、表示領域を分割し、それぞれの表示領域を別個に駆動する複数の駆動回路を設け、節電モード時には、固定パターンを表示する領域のみ駆動させるなどしてパーシャル表示を行うことができるが、任意の位置に表示を行うことができない。また、任意の表示領域の画素にビデオ信号を入力することによりパーシャル表示を行うこともできるが、駆動回路の構成が複雑になってしまう。そこで、任意の位置にパーシャル表示を行うことが可能であり、さらに消費電力の低減を図った表示装置を提供することを目的とする。
【解決手段】パーシャル表示中において、非表示領域とする画素を選択しているときには信号線駆動回路の動作を停止し、信号線駆動回路からは非表示信号を出力するようにする。
【選択図】図１

Description

本発明は複数の画素がマトリクスに配置されたアクティブマトリクス型表示装置に関し、特に、複数の画素の一部を利用して部分表示（パーシャル表示）を行う表示装置、及びその駆動方法に関する。また、その表示装置を表示部に有する電子機器に関する。

液晶などの表示素子で形成した表示装置である液晶ディスプレイ（ＬＣＤ）が広く普及している。しかし、近年、画素を発光ダイオード（ＬＥＤ）などの表示素子で形成した、いわゆる自発光型の表示装置、つまり、発光装置が注目を浴びている。このような自発光型の表示装置に用いられる表示素子としては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が注目を集めており、ＥＬディスプレイなどに用いられるようになってきている。ＯＬＥＤなどの表示素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。

最近、特に携帯電話機などの携帯型の電子機器の表示部にＥＬディスプレイが用いられるようになってきている。このような携帯型の電子機器においては、さらに低消費電力化が要求される。
特開２００２−２９７１０６号公報

ところで、低消費電力化を図る技術として、表示領域の一部のみを利用して表示（パーシャル表示）を行う技術が用いられている。例えば、表示領域を分割し、それぞれの表示領域を別個に駆動する複数の駆動回路を設け、節電モード時には、固定パターンを表示する領域のみ駆動させるなどしてパーシャル表示を行うことができる。

しかし、このような構成では、任意の位置に表示を行うことができない。また、表示装置の機種によって規格が異なるため、それぞれ別個の駆動回路の開発を行わなければならない。

また、任意の表示領域の画素にビデオ信号を入力することによりパーシャル表示を行うこともできる。そして、パーシャル表示の際には、非表示領域の画素への信号の書き換え回数を減らすことにより、消費電力の低減を図ることができる（特許文献１参照）

しかし、このような構成では、駆動回路の構成が複雑になってしまう。また、消費電力の低減も充分ではない。

そこで、本発明の表示装置は、任意の位置にパーシャル表示を行うことが可能であり、さらに消費電力の低減を図った表示装置を提供することを目的とする。

本発明の表示装置は、部分表示（パーシャル表示）中において、非表示領域の画素を選択しているとき、信号線駆動回路へのクロック信号の入力を停止し、信号線駆動回路に含まれるシフトレジスタ回路の動作を停止させ、画素へは非表示信号を入力する。

以下に本発明の具体的構成を示す。

本発明の表示装置は、画素に書き込む信号を出力する信号線駆動回路と、信号を書き込む画素を選択する走査線駆動回路と、を有し、該信号線駆動回路は、該走査線駆動回路により画素が選択され、且つ該信号線駆動回路の動作が停止している間、該信号線駆動回路から所定の信号を出力する切り替え回路を有する。

また、本発明の表示装置は、画素に書き込む信号を信号線に出力する信号線駆動回路と、信号を書き込む画素を選択する走査線駆動回路と、を有し、該信号線駆動回路は、シフトレジスタ回路と、ラッチ回路と、切り替え回路とを有し、該切り替え回路は、スイッチを備え、該スイッチにより該信号線を該ラッチ回路の出力端子または所定の電位が供給される配線と導通させる手段を有する。

また、本発明の表示装置は、複数の画素を備える画素部と、画素に書き込む信号を出力する信号線駆動回路と、信号を書き込む画素を選択する走査線駆動回路と、該信号線駆動回路の動作を停止する制御手段と、を有し、該画素は、アナログの電圧を保持する手段と、デジタル信号を記憶する手段とを有し、該走査線駆動回路により画素が選択され、且つ該信号線駆動回路の動作が停止している間、該信号線駆動回路からは所定の信号が出力される。

また、本発明の表示装置は、上記構成において、該デジタル信号を記憶する手段は該所定の信号を記憶する。

また、本発明の表示装置は、上記構成において、該画素は液晶表示素子を有する。

本発明の表示装置の駆動方法は、信号線駆動回路にシフトレジスタ回路とラッチ回路と切り替え回路とを有し、部分表示が可能な表示装置の駆動方法であって、部分表示中において、表示領域の画素を選択している間、該切り替え回路により該ラッチ回路から出力される信号を信号線に供給し、非表示領域の画素を選択している間、該切り替え回路により非表示信号を信号線に供給し、該表示領域の画素を選択している間、該シフタレジスタ回路へクロック信号を入力し、該非表示領域の画素の選択開始時に該シフタレジスタ回路へのクロック信号の入力を停止し、該非表示領域の画素の選択から該表示領域の画素の選択に移るとき、該表示領域の画素の選択開始から１水平期間以上前に該シフトレジスタ回路へのクロック信号の入力を開始する。

また、本発明の表示装置の駆動方法は、信号線駆動回路にシフトレジスタ回路と切り替え回路とを有し、部分表示が可能な表示装置の駆動方法であって、部分表示中において、表示領域の画素を選択している間、該切り替え回路によりビデオ線から出力される信号を信号線に供給し、非表示領域の画素を選択している間、該切り替え回路により非表示信号を信号線に供給し、該表示領域の画素を選択している間、該シフタレジスタ回路へクロック信号を入力し、該非表示領域の画素を選択している間、該シフタレジスタ回路へのクロック信号の入力を停止する。

なお、明細書に示すスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。

なお、本発明において接続されているとは、電気的に接続されていることと同義である。したがって、間に別の素子やスイッチなどが配置されていてもよい。

なお、表示素子は、様々な形態を用いることが出来る。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機材料及び無機材料を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、光回折素子、放電素子、微小鏡面素子（ＤＭＤ：Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、圧電素子、カーボンナノチューブなど、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いたＥＬパネル方式の表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ：Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた液晶パネル方式の表示装置としては液晶ディスプレイ、電子インクを用いたデジタルペーパー方式の表示装置としては電子ペーパー、光回折素子を用いた表示装置としてはグレーティングライトバルブ（ＧＬＶ）方式のディスプレイ、放電素子を用いたＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）方式のディスプレイとしてはプラズマディスプレイ、微小鏡面素子を用いたＤＭＤパネル方式の表示装置としてはデジタル・ライト・プロセッシング（ＤＬＰ）方式の表示装置、圧電素子を用いた表示装置としては圧電セラミックディスプレイ、カーボンナノチューブを用いた表示装置としてはナノ放射ディスプレイ（ＮＥＤ：Ｎａｎｏ Ｅｍｉｓｓｉｖｅ Ｄｉｓｐｌａｙ）、などがある。

なお、本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板などに配置することが出来る。

なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、回路の全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にＴＦＴを用いて形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。

なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、それ以上の数を用いても良いし、ＲＧＢ以外の色を用いても良い。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）としてもよい。また、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加したものでもよい。また、例えばＲＧＢの中の少なくとも一色について、類似した色を追加してもよい。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい。Ｂ１とＢ２とは、どちらも青色であるが、少し周波数が異なっている。このような色要素を用いることにより、より実物に近い表示を行うことができたり、消費電力を低減したりすることが出来る。また、別の例としては、１つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。

なお、本明細書において、画素がマトリクスに配置されているとは、縦縞と横縞を組み合わせたいわゆる格子状に配置されている場合はもちろんのこと、三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、１つの画像の最小要素を表す三つの色要素の画素がいわゆるデルタ配置されている場合も含むものとする。また、色要素毎にその画素の大きさが異なっていてもよい。

トランジスタとは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが困難である。そこで、本形態においては、ソース領域及びドレイン領域として機能する領域を、それぞれ第１端子、第２端子と表記する。

なお、本明細書において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、表示装置とは、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体だけでなく、それにフレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含む。また、発光装置とは、特に自発光型の表示素子を用いている表示装置をいう。

本発明は、パーシャル表示中において、非表示領域の画素を走査線駆動回路が選択しているときに信号線駆動回路の動作を停止させることにより、消費電力を低減することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

本発明の表示装置は、画素部と、画素部を駆動する走査線駆動回路及び信号線駆動回路を有する。走査線駆動回路から画素部へ延長して複数の走査線が配置されている。また、信号線駆動回路から画素部へ延長して複数の信号線が配置されている。そして、これらの走査線と信号線に対応してマトリクスに複数の画素が配置されている。

走査線駆動回路は、信号の書き込みを行う画素を選択する信号を走査線に供給する。そして、信号線駆動回路は画素へ書き込む信号を信号線へ供給する。つまり、走査線駆動回路により選択された画素へ、信号線駆動回路から出力された信号の書き込みを行う。

画素は、表示素子と、書き込まれた信号を保存する手段と、書き込まれた信号によって表示素子の駆動を制御する手段とを有する。よって、信号の書き込まれた画素は、その信号を保存し、その信号にしたがった状態（点灯状態または非点灯状態）を維持する。

よって、画像を表示する場合には通常、全ての画素を選択し、それらの画素にそれぞれの信号の書き込みを行って動画や静止画を表示することができる。

ここで、本発明の表示装置は、パーシャル表示を行うことができる。パーシャル表示のときには、画素部の一部（例えば、画素部のｉ行目からｊ行目までの画素）を表示領域とし、他の領域は非表示領域とする。そして、走査線駆動回路が非表示領域を選択している間において、信号線駆動回路の動作を停止する。なお、このとき、走査線駆動回路が非表示領域を選択している間ずっと信号線駆動回路の動作を停止している場合に限らず、一部の間だけ信号線駆動回路の動作を停止させていても構わない。

なお、信号線駆動回路の動作を停止させるとは、例えば信号線駆動回路へクロック信号（ＣＬＫ）やクロック反転信号（ＣＬＫＢ）などの入力を止め、信号線駆動回路内のシフトレジスタ回路の動作を停止させることをいう。つまり、信号線駆動回路にシリアルに入力されるビデオ信号を画素の各列に対応したパラレルのビデオ信号に変換するタイミングをとるためのサンプリングパルスを出力するシフトレジスタ回路の動作を停止させることをいう。

そして、信号線駆動回路の動作を停止させているとき、信号線駆動回路から信号線には非表示信号を供給する。よって、信号線駆動回路の動作を停止させているときに走査線が選択している画素へ非表示信号を入力することができる。

なお、この非表示信号とは画素を非点灯にする信号とは限らない。つまり、画素部内において非表示信号が入力された画素は表示に関わらない背景画を構成するようにすればよい。この背景画とは白表示でもいいし、黒表示でもいい。表示装置の消費電力が小さくなるような状態であればよい。

このように、パーシャル表示のとき、高速に動作する信号線駆動回路内のシフトレジスタ回路を停止させることにより、消費電力を低減することができる。

（実施の形態１）
本実施の形態では、通常表示モードと節電モードを有し、節電モードにおいて信号線駆動回路内のシフトレジスタ回路の動作を停止する手段を有する表示装置の基本構成について図１を用いて説明する。

信号線駆動回路１０１、走査線駆動回路１０２および画素部１０３を有する。そして信号線駆動回路１０１から画素部１０３へ延長して複数の信号線Ｓ１〜Ｓｎが配置され、走査線駆動回路１０２から画素部１０３へ延長して複数の走査線Ｇ１〜Ｇｍが配置されている。また、画素部１０３には走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎに対応して複数の画素１０４がマトリクスに配置されている。つまり、ｐ行ｑ列の画素は走査線Ｇｐ（走査線Ｇ１〜Ｇｍのうちいずれか一）と信号線Ｓｑ（信号線Ｓ１〜Ｓｎのうちいずれか一）に接続されている。

走査線駆動回路１０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）などの信号が入力される。

クロック信号（Ｇ＿ＣＬＫ）は、一定の間隔でＨ（Ｈｉｇｈ）とＬ（Ｌｏｗ）を繰り返す信号で、クロック反転信号（Ｇ＿ＣＬＫＢ）は、クロック信号（Ｇ＿ＣＬＫ）と極性の反転する信号である。なお、クロック信号とクロック反転信号とをまとめてクロック信号ということもある。そして、これらの信号により、走査線駆動回路１０２の同期をとったり、処理の実行のタイミングを制御する。よって、走査線駆動回路１０２にスタートパルス信号（Ｇ＿ＳＰ）が入力されると、クロック信号（Ｇ＿ＣＬＫ）やクロック反転信号（Ｇ＿ＣＬＫＢ）にしたがって、画素行を選択するタイミングの走査信号が生成される。つまり、この走査信号は、走査線駆動回路１０２に接続された走査線を介して画素を一行づつ順に選択するタイミングの信号である。

また、信号線駆動回路１０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）、制御信号（Ｓ＿ＷＥ）などの信号が入力される。

クロック信号（Ｓ＿ＣＬＫ）は、一定の間隔でＨ（Ｈｉｇｈ）とＬ（Ｌｏｗ）を繰り返す信号で、クロック反転信号（Ｓ＿ＣＬＫＢ）は、クロック信号（Ｓ＿ＣＬＫ）と極性の反転する信号である。そして、これらの信号により、信号線駆動回路１０１の同期をとったり、処理の実行のタイミングを制御する。よって、信号線駆動回路１０１にスタートパルス信号（Ｓ＿ＳＰ）が入力されると、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）にしたがって、画素の列に対応したサンプリングパルスが生成される。つまり、サンプリングパルスは、ある画素へ書き込むビデオ信号が信号線駆動回路１０１に入力されているときに、その画素の列のデータとして変換するためのタイミングを制御する信号である。よってこのサンプリングパルスにより、シリアルのデータとして信号線駆動回路１０１に入力されるビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）をパラレルのデータにすることができる。なお、線順次方式の表示装置の場合には、このパラレルのビデオ信号のデータは、信号線駆動回路１０１で保持し、同時に信号線Ｓ１〜Ｓｎのそれぞれへ供給する。また、点順次方式の場合には、サンプリングパルスのタイミングに従ってシリアルのビデオ信号のデータをパラレルのビデオ信号のデータとして順々に信号線Ｓ１〜Ｓｎのそれぞれに供給する。こうして、信号線駆動回路１０１は、それぞれ各列の画素に応じたビデオ信号を信号線Ｓ１〜Ｓｎのそれぞれへ供給する。

したがって、走査線駆動回路１０２によって生成された走査信号のタイミングで信号の書き込みを行う画素行が選択される。そして、信号線駆動回路１０１から信号線Ｓ１〜Ｓｎに供給されたビデオ信号は、選択された画素行の各列の画素１０４に書き込まれる。そして、各画素１０４は書き込まれたビデオ信号のデータを一定期間保存する。

通常の表示モードにおいては、各画素行が順次選択され、全ての画素１０４に各画素１０４に対応したビデオ信号が書き込まれる。そして、各画素１０４は、書き込まれた信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持する。

そして、節電モードにおいては、パーシャル表示を行う。パーシャル表示のときには、画素部１０３の一部（例えば、画素部のｉ行目からｊ行目までの画素）を表示領域とし、他の領域は非表示領域とする。そして、走査線駆動回路１０２が非表示領域を選択している間において、信号線駆動回路１０１の動作を停止する。なお、このとき、走査線駆動回路１０２が非表示領域を選択している間ずっと信号線駆動回路１０１の動作を停止している場合に限らず、一部の間だけ信号線駆動回路１０１の動作を停止させていても構わない。

なお、信号線駆動回路１０１の動作を停止させるとは、例えば信号線駆動回路１０１へクロック信号（ＣＬＫ）やクロック反転信号（ＣＬＫＢ）などの入力を止め、信号線駆動回路１０１内のシフトレジスタ回路の動作を停止させることをいう。つまり、信号線駆動回路１０１にシリアルに入力されるビデオ信号を画素の各列に対応したパラレルのビデオ信号に変換するタイミングをとるためのサンプリングパルスを出力するシフトレジスタ回路の動作を停止させることをいう。

そして、信号線駆動回路１０１の動作を停止させているときには、信号線駆動回路１０１から信号線Ｓ１〜Ｓｎには非表示信号を供給する。よって、信号線駆動回路の動作を停止させているときに走査線が選択している画素へ非表示信号を入力することができる。なお、この非表示信号とは画素を非点灯にする信号とは限らない。つまり、画素部内において非表示信号が入力された画素は表示に関わらない背景画を構成するようにすればよい。この背景画とは白表示でもいいし、黒表示でもいい。消費電力が小さくなるような状態であればよい。画素１０４に入力する信号がアナログ信号である場合には、非表示にする信号とは、ある階調を示す任意の信号でよい。例えば、非表示領域がずっと非点灯であると、表示領域の画素と非表示領域の画素との劣化の進行が大きく異なってしまい、焼き付き現象が生じてしまう。よって、非表示信号としては、画素部の階調の平均となるような階調の信号とするとよい。

こうして、通常の表示モードにおいては全面表示を行い、節電モードにおいてはパーシャル表示を行うことができる。例えば、通常の表示モードにおいては、図２（Ａ）に示すように、全面表示を行い、節電モードにおいては、図２（Ｂ）に示すように表示画面の上部を表示領域とし、表示画面の下部を非表示領域としたり、図２（Ｃ）に示すように表示画面上部と下部を非表示領域とし、その間の領域を表示領域としたりすることができる。そして、節電モードにおいて大幅に消費電力を低減することができる。

なお、非表示領域の画素を選択しないようにしてもよい。つまり、図１１に示す表示装置のように、走査線駆動回路１０２に制御信号（Ｇ＿ＷＥ）を入力し、例えば、制御信号（Ｇ＿ＷＥ）がＬレベルのときには、走査線駆動回路１０２内のシフトレジスタ回路の出力にもとづいて画素が選択され、制御信号（Ｇ＿ＷＥ）がＨレベルのときには、いずれの画素も選択されないようにしてもよい。

次に、本実施の形態の表示装置に適用可能な信号線駆動回路の一例を図４に示す。

図４に示す信号線駆動回路はシフトレジスタ回路４０１、第１のラッチ回路４０２、第２のラッチ回路４０３、切り替え回路４０４を有する。切り替え回路４０４は各段にアナログスイッチ４０５とトランジスタ４０６を有する。各アナログスイッチ４０５は、第２のラッチ回路４０３の各段の出力端子と各信号線Ｓ１〜Ｓｎとを導通または非導通にするように接続されている。また、各トランジスタ４０６は配線４０８と各信号線Ｓ１〜Ｓｎとを導通または非導通にするように接続されている。なお、配線４０８には、各画素へ入力する非表示信号となる電位が印加されている。

シフトレジスタ回路４０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）が入力される。そして、これらの信号にしたがって順次サンプリングパルスが出力される。

シフトレジスタ回路４０１から出力されるサンプリングパルスは第１のラッチ回路４０２に入力され、そのサンプリングパルスのタイミングにしたがってビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が第１のラッチ回路４０２に保持される。

第１のラッチ回路４０２において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路４０３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラッチ回路４０２に保持されていたビデオ信号は、一斉に第２のラッチ回路４０３に転送される。

第２のラッチ回路４０３に転送されたビデオ信号は、切り替え回路４０４に入力される。さらに、切り替え回路４０４には制御信号（Ｓ＿ＷＥ）が入力されており、この信号により、第２のラッチ回路４０３に保持された信号を信号線Ｓ１〜Ｓｎに供給するか、画素を非表示にする信号をＳ１〜Ｓｎに供給するかが制御される。つまり、アナログスイッチ４０５の制御端子には、制御信号（Ｓ＿ＷＥ）と、インバータ４０７を介すことにより得られる制御信号（Ｓ＿ＷＥ）の反転した信号とが入力される。また、制御信号（Ｓ＿ＷＥ）の反転した信号はトランジスタ４０６のゲート端子にも入力される。そして、アナログスイッチ４０５とトランジスタ４０６とは相補的にオンオフする。アナログスイッチ４０５がオンしたときには、第２のラッチ回路４０３の各段の出力端子と各信号線Ｓ１〜Ｓｎとが導通し、このとき、トランジスタ４０６はオフする。そして、アナログスイッチ４０５がオフしたときには、第２のラッチ回路４０３の各段の出力端子と各信号線Ｓ１〜Ｓｎとは非導通となり、トランジスタ４０６はオンする。よって、トランジスタ４０６のソース端子の接続された配線４０８と信号線Ｓ１〜Ｓｎとが導通する。

つまり、制御信号（Ｓ＿ＷＥ）がＨレベルのときには、切り替え回路４０４から画素へ非表示信号が出力され、制御信号（Ｓ＿ＷＥ）がＬレベルのときには、切り替え回路４０４からビデオ信号が出力される。

続いて、本構成の信号線駆動回路を適用した表示装置における節電モードにおいて、表示画面上部と下部を表示領域とし、その間の領域（ｉ行目〜ｊ行目の画素）を非表示領域とした場合のタイミングチャートを図３に示す。

なお、制御信号（Ｓ＿ＷＥ）がＨレベルのときには信号線駆動回路から信号線に非表示信号が出力される。この制御信号（Ｓ＿ＷＥ）をＬレベルからＨレベルにするタイミングは、ｉ−１行目の画素のビデオ信号が第２のラッチ回路４０３に転送され、ｉ−１行目の画素にビデオ信号の書き込みが完了した後である。つまり、ｉ行目の画素のビデオ信号が第１のラッチ回路４０２に入力されている間か、ｉ行目の画素のビデオ信号が第１のラッチ回路４０２に保持し終わった直後に制御信号（Ｓ＿ＷＥ）をＬレベルからＨレベルにする。

そして、制御信号（Ｓ＿ＷＥ）をＨレベルからＬレベルするタイミングはｊ＋１行目の画素のビデオ信号が第２のラッチ回路４０３に転送し終わった直後からｊ＋２行目の画素のビデオ信号が第２のラッチ回路４０３に転送されるまでの間である。

また、制御信号（Ｓ＿ＷＥ）がＬレベルからＨレベルになるとき、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）のシフトレジスタ回路４０１への入力を停止する。

そして、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を復帰させる場合、制御信号（Ｓ＿ＷＥ）をＨレベルからＬレベルにするタイミングよりも１水平期間以上早く復帰させる。つまり、ｊ＋１行目の画素のビデオ信号が第１のラッチ回路４０２に入力され始める前にクロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を復帰させる。

こうして、制御信号（Ｓ＿ＷＥ）がＨレベルの間にｊ＋１行目の画素のビデオ信号を第１のラッチ回路４０２から第２のラッチ回路４０３に転送し、制御信号（Ｓ＿ＷＥ）がＬレベルになったときにｊ＋１行目の画素のビデオ信号を信号線駆動回路から信号線へ出力することができる。

なお、シフトレジスタ回路４０１へクロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）の入力を停止している間は、スタートパルス（Ｓ＿ＳＰ）信号の入力も停止してもよい。

こうして、表示画面の中央数行（ｉ行目〜ｊ行目の画素行）が非表示領域となり、その上下の画素行（１行目〜ｉ−１行目の画素行、ｊ＋１行目〜ｎ行目の画素行）が表示領域となる。そして、パーシャル表示のとき高速動作する信号線駆動回路の動作を停止することができるため、消費電力を低減することができる。

また、本発明の表示装置は図４に示したような信号線駆動回路を有する線順次駆動方式の表示装置に限られず、点順次駆動方式の表示装置であってもよい。点順次駆動方式の表示装置に適用可能な信号線駆動回路を図４０に示す。

図４０に示す信号線駆動回路は、シフトレジスタ回路４００１と、サンプリングスイッチ４００２と、切り替え回路４００３とを有する。シフトレジスタ回路４００１は、複数段のフリップフロップ回路（ＦＦ）４００４と複数段のＡＮＤ回路４００５を有する。ＡＮＤ回路４００５の入力端子は隣り合うフリップフロップ回路４００４の出力端子と接続されている。よって、各ＡＮＤ回路４００５の出力端子からは順次シフトするサンプリングパルスが出力される。

また、サンプリングスイッチ４００２は各段にスイッチ４００６を有している。各段のＡＮＤ回路４００５の出力端子は、各段のスイッチ４００６の制御端子と接続されている。よって、サンプリングパルスにしたがって各スイッチ４００６が順次オンする。

また、切り替え回路４００３は各段にアナログスイッチ４００７とトランジスタ４００８を有している。そして、ビデオ信号が入力されるビデオ線は、各段毎のスイッチ４００６及びアナログスイッチ４００７を介して信号線Ｓ１〜Ｓｎと接続されている。また、各トランジスタ４００８は配線４００９と各信号線Ｓ１〜Ｓｎとを導通または非導通にするように接続されている。なお、配線４００９には、各画素に入力する非表示信号となる電位が印加されている。

つまり、アナログスイッチ４００７の制御端子には、制御信号（Ｓ＿ＷＥ）と、インバータ４０１０を介すことにより得られる制御信号（Ｓ＿ＷＥ）の反転した信号とが入力される。また、制御信号（Ｓ＿ＷＥ）の反転した信号はトランジスタ４００８のゲート端子にも入力される。そして、アナログスイッチ４００７とトランジスタ４００８とは相補的にオンオフする。アナログスイッチ４００７がオンしたときには、ビデオ線と各信号線Ｓ１〜Ｓｎとが導通し、このとき、トランジスタ４００８はオフする。そして、アナログスイッチ４００７がオフしたときには、ビデオ線と各信号線Ｓ１〜Ｓｎとは非導通となり、トランジスタ４００８はオンする。よって、トランジスタ４００８のソース端子の接続された配線４００９と信号線Ｓ１〜Ｓｎとが導通する。

つまり、制御信号（Ｓ＿ＷＥ）がＨレベルのときには、切り替え回路４００３から画素へ非表示信号が出力され、制御信号（Ｓ＿ＷＥ）がＬレベルのときには、切り替え回路４００３からビデオ信号が出力される。

また、点順次駆動方式の表示装置における節電モードにおいて、表示画面上部と下部を表示領域とし、その間の領域（ｉ行目〜ｊ行目の画素）を非表示領域とした場合のタイミングチャートを図４１に示す。

この場合には、ｉ−１行目の画素のビデオ信号が画素に書き込まれたら、制御信号（Ｓ＿ＷＥ）がＬレベルからＨレベルにする。また、このときクロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）の信号線駆動回路への入力も停止する。

そして、ｊ＋１行目の画素のビデオ信号が信号線駆動回路に入力される直前に制御信号（Ｓ＿ＷＥ）をＨレベルからＬレベルにする。また、このときクロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）の信号線駆動回への入力も停止する。

なお、シフトレジスタ回路４００１へクロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）の入力を停止している間は、スタートパルス（Ｓ＿ＳＰ）信号の入力も停止してもよい。

こうして、表示画面の中央数行（ｉ行目〜ｊ行目の画素行）が非表示領域となり、その上下の画素行（１行目〜ｉ−１行目の画素行、ｊ＋１行目〜ｎ行目の画素行）が表示領域となる。そして、パーシャル表示のとき高速動作する信号線駆動回路の動作を停止することができるため、消費電力を低減することができる。

また、本実施の形態における表示装置において、より好適な表示パネルの構成を図６に示す。図６の表示パネルは外部から信号が入力される接続端子部６０５と信号線駆動回路６０１とが画素部６０３を挟んで形成されている。基板６００上に信号線駆動回路６０１、走査線駆動回路６０２、画素部６０３及び接続端子部６０５を有している。画素部６０３上には、画素部６０３を覆うように対向電極６０４が形成され、対向電極６０４は、接続端子部６０５に形成された対向電極の低電源電位が入力される複数の接続端子６０７から延長した接続端子６０７のパッドより幅広の配線とコンタクトホール６０８を介して接続されている。そして、ビデオ信号が入力される接続端子６０６はビデオ線６０９により信号線駆動回路６０１と接続されている。また、クロック信号（Ｓ＿ＣＬＫ）が入力される接続端子６１１はクロック線６１０により信号線駆動回路６０１と接続されている。本構成の場合には、ＦＰＣから対向電極６０４への電源供給ラインの抵抗（接続端子６０７とＦＰＣ端子との接触抵抗や、対向電極６０４と接続端子６０７との間の配線抵抗など）を小さくすることができる。よって、電源供給ラインでの電圧降下を低減し、対向電極６０４の電位を正常にすることができる。そして、ビデオ線６０９やクロック線６１０のように引き回し配線が長くなっても、パーシャル表示の際には、ビデオ線６０９やクロック線６１０に信号を入力しないため消費電力の低減を図ることができる。

（実施の形態２）
本実施の形態においては、ＥＬディスプレイなどのように表示素子が電流駆動型表示素子（以下発光素子という）である場合の表示装置に本発明を適用した場合について説明する。

まず、本実施の形態の表示装置に適用可能な画素構成について図８を用いて説明する。ここでは、一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。図８に示す画素は、第１のトランジスタ（スイッチングトランジスタ）８０２、第２のトランジスタ（駆動トランジスタ）８０１、容量素子８０３、発光素子８０４、第１の配線（走査線）８０５、第２の配線（信号線）８０６及び第３の配線（電源線）８０７を有している。

第１のトランジスタ８０２は、ゲート端子が第１の配線８０５に接続され、第１端子（ソース端子又はドレイン端子）が第２の配線８０６に接続され、第２端子（ソース端子又はドレイン端子）が第２のトランジスタ８０１のゲート端子と接続されている。また、第１のトランジスタ８０２の第２端子は容量素子８０３を介して第３の配線８０７と接続されている。また、第２のトランジスタ８０１は、第１端子（ソース端子又はドレイン端子）が第３の配線８０７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子８０４の第１の電極（画素電極）と接続されている。発光素子８０４の第２の電極（対向電極）８０８には低電源電位が印加されている。なお、低電源電位とは、第３の配線８０７に印加される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ電位又は０Ｖなどが印加されていても良い。この高電源電位と低電源電位との電位差を発光素子８０４に印加する。そして、発光素子８０４に電流を流して発光素子８０４を発光させるため、高電源電位と低電源電位との電位差が発光素子８０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

なお、容量素子８０３は、第２のトランジスタ８０１のゲート電位を保持できる場所に接続すればよく、例えば、容量素子８０３は、一方の電極を第２のトランジスタ８０１のゲート端子、他方の電極を第３の配線８０７とは異なる別の配線に接続してもよい。また、容量素子８０３は第２のトランジスタ８０１のゲート容量を代用して削除しても良い。

続いて、画素の動作について説明する。

画素への信号の書き込みの際には、第１の配線８０５に第１のトランジスタ８０２がオンするＨレベルの信号を供給する。すると、第１のトランジスタ８０２がオンし、信号の書き込みを行う画素が選択される。そして、第２の配線８０６から画素にビデオ信号が書き込まれる。つまり、ビデオ信号に相当する電圧分の電荷が容量素子８０３に蓄積される。そして、第１の配線８０５に供給する信号をＬレベルにし、第１のトランジスタ８０２がオフすると容量素子８０３はその電圧を保持する。なお、第２のトランジスタ８０１のゲート端子と第１端子との間の電圧が、第２のトランジスタ８０１のゲートソース間電圧Ｖｇｓに相当する。

ここで、電圧入力電圧駆動方式の場合には、第２のトランジスタ８０１のゲート端子には、第２のトランジスタ８０１が十分にオンするか、オフするかの二つの状態となるようなビデオ信号（オンするときＶｓｉｇ（Ｌ）、オフするときＶｓｉｇ（Ｈ））を入力する。つまり、第２のトランジスタ８０１は線形領域で動作させる。つまり、スイッチとして動作させる。

よって、第２のトランジスタ８０１がオンするビデオ信号Ｖｓｉｇ（Ｌ）であるときには、理想的には第３の配線８０７に印加されている電源電位Ｖｄｄはそのまま発光素子８０４の第１の電極に加わることになる。

なお、第１の配線８０５に供給する信号のＨレベルは、画素を非点灯にするビデオ信号（第２のトランジスタ８０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））よりも第１のトランジスタ８０２のしきい値電圧Ｖｔｈ分以上高い電位Ｖ１とすることが望ましい。なぜなら、第１のトランジスタ８０２はＮチャネル型トランジスタであるため、第２の配線８０６にＶｓｉｇ（Ｈ）が入力されると、第１端子がドレイン端子となる。したがって、第１のトランジスタ８０２は、第２端子（このときにはソース端子）がゲート端子の電位より、第１のトランジスタ８０２のしきい値電圧Ｖｔｈ分低い電位でオフしてしまう。つまり、第１のトランジスタ８０２のゲート電位がＶ１より小さいと、第２の配線８０６に供給されたＶｓｉｇ（Ｈ）を第２のトランジスタ８０１のゲート端子に入力することができなくなってしまうからである。すると、第２のトランジスタ８０１を完全にオフにすることができず、発光素子８０４がわずかに発光してしまうことがある。

また、第１の配線８０５に供給する信号のＬレベルは、Ｖｓｉｇ（Ｌ）よりも低い電位とすることが望ましい。例えば、第１の配線８０５に供給する信号のＬレベルが、画素を点灯にするビデオ信号（第２のトランジスタ８０１がオンするゲート電位Ｖｓｉｇ（Ｌ））と等しい電位である場合、Ｖｓｉｇ（Ｈ）が書き込まれている画素は、他の行の画素への信号書き込みのために第２の配線８０６にＶｓｉｇ（Ｌ）が供給されると、第１のトランジスタ８０２のゲートソース間電圧は０Ｖとなる。すると、第１のトランジスタ８０２がノーマリーオンとなってしまっているときにはオフ電流が流れてしまう。したがって、容量素子８０３に蓄積された電荷が放電し、第２のトランジスタ８０１のゲート電位が低くなることにより、第２のトランジスタ８０１に電流が流れ、発光素子８０４がわずかに発光してしまうことがある。

次に、上述した画素構成を有する表示装置の構成を図７に示す。表示装置は信号線駆動回路７０１、走査線駆動回路７０２及び画素部７０３を有する。信号線駆動回路７０１から画素部７０３へ延長して信号線Ｓ１〜Ｓｎが配置され、走査線駆動回路７０２から画素部７０３へ延長して走査線Ｇ１〜Ｇｍが配置されている。そして、走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎに対応してマトリクスに画素７０４が配置されている。

そして、画素７０４は駆動トランジスタ７０５、スイッチングトランジスタ７０６、容量素子７０７及び発光素子７０８を有する。スイッチングトランジスタ７０６はゲート端子が走査線Ｇ１〜Ｇｍのいずれか一に接続され、第１端子（ソース端子またはドレイン端子）が信号線Ｓ１〜Ｓｎのいずれか一に接続されている。スイッチングトランジスタ７０６の第２端子（ソース端子またはドレイン端子）は駆動トランジスタ７０５のゲート端子に接続されている。また、駆動トランジスタ７０５は第１端子（ソース端子またはドレイン端子）が発光素子７０８の画素電極に接続され、第２端子（ソース端子またはドレイン端子）が電源線Ｐ１〜Ｐｎのいずれか一に接続されている。

走査線駆動回路７０２の動作については実施の形態１で示した図１の走査線駆動回路７０２の動作と同様であるためここでは省略する。また、信号線駆動回路７０１としては実施の形態１で示した図４の信号線駆動回路を適用することが可能でありここでは説明を省略する。

ここで、デジタル時間階調法において、高精細化及び高階調表示を実現するために、画素への信号の書き込み動作と、画素への信号の消去動作を同時に行う技術が用いられている。つまり、画素への信号の書き込みが行われると、その画素は直ぐに発光期間（サスティン期間）となるような駆動方法において、画素への信号の書き込み期間（アドレス期間）より短い発光時間を設けるため、次に画素への信号書き込みが行われる前に、画素へ書き込まれた信号の消去を行うものである。このような駆動方法について図５を用いて説明する。

図５は時間経過に伴った１フレーム期間の動作について説明する図である。図５において、横方向は時間経過を表し、縦方向は走査線の走査行数を表している。

画像表示を行うとき、書き込み動作と発光動作とが繰り返し行われる。一画面（１フレーム）分の書き込み動作と発光動作を行う期間を１フレーム期間という。１フレーム分の信号の処理について特に限定はないが、画像をみる人がちらつき（フリッカ）を感じないように少なくとも１秒間に６０回程度とすることが好ましい。

１フレーム期間は、図５に示すように、アドレス期間Ｔａ１、Ｔａ２、Ｔａ３、Ｔａ４とサスティン期間Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４とを含む４つのサブフレーム期間に時分割されている。つまり、それぞれの画素行については、書き込み時間Ｔｂ１、Ｔｂ２、Ｔｂ３、Ｔｂ４と発光時間Ｔｓ１（ｉ）、Ｔｓ２（ｉ）、Ｔｓ３（ｉ）、Ｔｓ４（ｉ）とに時分割されている。発光するための信号が入力された画素の発光素子は、サスティン期間において発光状態となっている。各々のサブフレーム期間における発光時間の長さの比は、Ｔｓ１（ｉ）：Ｔｓ２（ｉ）：Ｔｓ３（ｉ）：Ｔｓ４（ｉ）＝２^３：２^２：２^１：２^０＝８：４：２：１となっている。これによって４ビット階調を表現することができる。但し、ビット数及び階調数はここに記すものに限定されず、例えば８つのサブフレーム期間を設け８ビット階調を行えるようにしてもよい。

１フレーム期間における動作について説明する。まず、アドレス期間Ｔａ１において、１行目から最終行まで、それぞれの行の書き込み時間Ｔｂ１に書き込み動作が行われる。つまり、１行目から順に走査線に走査信号が入力され、画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力され、その電位によってサスティン期間Ｔｓ１における各画素の点灯、非点灯が制御される。従って、行によって画素の書き込み動作の開始時間が異なる。書き込み動作が終了した行から順にサスティン期間Ｔｓ１へと移る。当該サスティン期間において、発光するための信号が入力されている画素の発光素子は発光状態となっている。また、サスティン期間Ｔｓ１が終了した行から順に次のサブフレーム期間の信号書き込み動作に移り、それぞれの信号書き込み時間Ｔｂ２において、同様に１行目から最終行まで順に書き込み動作が行われる。このように、同様にアドレス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へビデオ信号が入力され、その電位によってサスティン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制御される。以上のような動作を繰り返し、サスティン期間Ｔｓ４迄終了する。

サスティン期間Ｔｓ４のように、最終行目までの書込動作が終了する前に、既に発光時間を終えた行におけるサスティン期間を強制的に終了させたいときは、消去時間Ｔｅにより画素に書き込まれたビデオ信号を消去し、強制的に非発光の状態となるように制御する。そして、強制的に非発光状態にした行については、一定期間、非発光の状態を保つ（この期間を非発光期間Ｔｅ４とする。）。そして、最終行目の書き込み期間が終了したら直ちに、一行目から順に次のフレーム期間（またはサブフレーム期間）のアドレス期間に移行する。これによって、発光時間がアドレス期間より短いサブフレーム期間を設けることができる。

このように、各サブフレーム期間において発光した時間の積算時間が、１フレーム期間における各々の画素の発光時間となり、これによって階調が表現される。

なお、サブフレーム期間におけるサスティン期間の長いものから順に並んでいるが、必ずしもこのような並びにする必要はなく、例えばサスティン期間の短いものから順に並べられていてもよいし、またはサスティン期間の長いものと短いものとがランダムに並んでいてもよい。

このような駆動方法を実現する表示装置の画素構成を図１０に示す。駆動トランジスタ１００１と、スイッチングトランジスタ１００２と、容量素子１００３と、発光素子１００４と、第１の走査線１００５と、信号線１００６と、電源線１００７と、消去用トランジスタ１００９と、第２の走査線１０１０と、を有する。

スイッチングトランジスタ１００２は、ゲート端子が走査線１００５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１００６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ１００１のゲート端子と接続されている。また、スイッチングトランジスタ１００２の第２端子は容量素子１００３を介して電源線１００７と接続されている。さらに、駆動トランジスタ１００１は第１端子（ソース端子又はドレイン端子）が電源線１００７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子１００４の第１電極（画素電極）と接続されている。発光素子１００４の第２の電極（対向電極）１００８には低電源電位Ｖｓｓが印加されている。なお、低電源電位Ｖｓｓとは、電源線１００７に印加される高電源電位Ｖｄｄを基準にしてＶｓｓ＜Ｖｄｄを満たす電位であり、低電源電位Ｖｓｓとしては例えばＧＮＤ、０Ｖなどが印加されていても良い。この高電源電位Ｖｄｄと低電源電位Ｖｓｓとの電位差を発光素子１００４に印加して、発光素子１００４に電流を流すことにより発光素子１００４を発光させるため、高電源電位Ｖｄｄと低電源電位Ｖｓｓとの電位差が発光素子１００４の順方向しきい値電圧となるようにそれぞれの電位を設定する。

また、容量素子１００３と並列に消去用トランジスタが設けられている。つまり、消去用トランジスタ１００９の第１端子（ソース端子又はドレイン端子）が駆動トランジスタ１００１のゲート端子に接続され、第２端子（ソース端子又はドレイン端子）が電源線１００７に接続されている。また、消去用トランジスタ１００９のゲート端子は第２の走査線１０１０に接続されている。なお、容量素子１００３は駆動トランジスタ１００１のゲート容量を代用して削除しても良い。

まず、画素への信号の書き込み動作について説明する。第１の走査線１００５で画素が選択されているとき、つまりスイッチングトランジスタ１００２がオンになっているときに信号線１００６から画素にビデオ信号を入力する。そして、ビデオ信号に相当する電圧分の電荷が容量素子１００３に蓄積され、スイッチングトランジスタ１００２がオフすると容量素子１００３はその電圧を保持する。この電圧は駆動トランジスタ１００１のゲート端子と第１端子間の電圧であり、駆動トランジスタ１００１のゲートソース間電圧Ｖｇｓに相当する。

なお、一般に、トランジスタ（ここでは簡単のため、Ｎチャネル型トランジスタであるとする）の動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレインソース間電圧をＶｄｓ、ゲートソース間電圧をＶｇｓ、しきい値電圧をＶｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。 （Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、理想的には、Ｖｄｓが変化しても、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。一方、（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。そして、線形領域の場合には、Ｖｇｓが大きいため、Ｖｄｓを小さくすることができる。つまり、ソース端子とドレイン端子の電位をほぼ等しくできる。よって、トランジスタを線形領域で動作させると、トランジスタをスイッチとして機能させることができる。

よって、本画素のように電圧入力電圧駆動方式場合には、駆動トランジスタ１００１をスイッチとして機能させるためゲート端子には、駆動トランジスタ１００１が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。

よって、画素が点灯するときには、駆動トランジスタ１００１が線形領域でオンするビデオ信号を信号線１００６から入力する。すると、駆動トランジスタ１００１は、ほぼスイッチとして機能するので、理想的には電源線１００７に印加されている電源電位Ｖｄｄがそのまま発光素子１００４の第１の電極に加わるようになる。一方、画素が非点灯であるときには、駆動トランジスタ１００１が十分にオフするビデオ信号を信号線１００６から入力する。

つまり、理想的には発光素子１００４に印加する電圧を一定にし、発光素子１００４から得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け、各サブフレーム期間の信号書き込み期間（アドレス期間）に各画素へのビデオ信号の書き込みを行い、発光期間（サスティン期間）の間、各画素はそのビデオ信号を保持する。そして、ビデオ信号に応じて画素が点灯又は非点灯するようになる。なお、発光時間がアドレス期間より短いサブフレームにおいては、消去期間に各画素に保持された信号を消去する。そして、サブフレーム期間毎に画素の点灯又は非点灯を制御し、１フレーム期間のうち、点灯している時間の合計によって、階調を表現する。

次に、消去期間における画素へ書き込まれたビデオ信号の消去動作について説明する。第２の走査線１０１０で画素を選択し、消去用トランジスタ１００９をオンさせることにより、容量素子１００３に保持された電圧を消去する。つまり、容量素子１００３に蓄積された電荷を放電し、容量素子１００３の両電極の電位を等しくする。こうして、駆動トランジスタ１００１のゲートとソースの電位を等しくして駆動トランジスタ１００１をオフさせている。

また、同様の駆動方法を実現する他の画素構成について図９を用いて説明する。ここでは、一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。

図９に示す画素は、駆動トランジスタ９０１、スイッチングトランジスタ９０２、容量素子９０３、発光素子９０４、第１の走査線９０５、信号線９０６、電源線９０７、整流素子９０９、第２の走査線９１０を有している。スイッチングトランジスタ９０２は、ゲート端子が第１の走査線９０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線９０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ９０１のゲート端子と接続されている。さらに、駆動トランジスタ９０１のゲート端子は整流素子９０９を介して第２の走査線９１０と接続されている。また、スイッチングトランジスタ９０２の第２端子は容量素子９０３を介して電源線９０７と接続されている。また、駆動トランジスタ９０１は、第１端子（ソース端子又はドレイン端子）が電源線９０７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子９０４の第１の電極（画素電極）と接続されている。発光素子９０４の第２の電極（対向電極）９０８には低電源電位が印加されている。なお、低電源電位とは、電源線９０７に印加される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが印加されていても良い。この高電源電位と低電源電位との電位差を発光素子９０４に印加して、発光素子９０４に電流を流して発光素子９０４を発光させるため、高電源電位と低電源電位との電位差が発光素子９０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

なお、容量素子９０３は、駆動トランジスタ９０１のゲート電位を保持できる場所に接続すればよく、例えば、容量素子９０３は、一方の電極を駆動トランジスタ９０１のゲート端子、他方の電極を電源線９０７とは異なる別の配線に接続してもよい。また、容量素子９０３は駆動トランジスタ９０１のゲート容量を代用して削除しても良い。

続いて、画素の動作について説明する。

画素への信号の書き込みの際には、第１の走査線９０５にスイッチングトランジスタ９０２がオンするＨレベルの信号を入力する。すると、スイッチングトランジスタ９０２がオンし、信号の書き込みを行う画素が選択される。そして、信号線９０６から画素にビデオ信号が書き込まれる。つまり、ビデオ信号に相当する電圧分の電荷が容量素子９０３に蓄積される。そして、第１の走査線９０５をＬレベルにし、スイッチングトランジスタ９０２がオフすると容量素子９０３はその電圧を保持する。なお、駆動トランジスタ９０１のゲート端子と第１端子との間の電圧が、駆動トランジスタ９０１のゲートソース間電圧Ｖｇｓに相当する。

ここで、電圧入力電圧駆動方式の場合には、駆動トランジスタ９０１のゲート端子には、駆動トランジスタ９０１が十分にオンするか、オフするかの二つの状態となるようなビデオ信号（オンするときＶｓｉｇ（Ｌ）、オフするときＶｓｉｇ（Ｈ））を入力する。つまり、駆動トランジスタ９０１は線形領域で動作させる。つまり、スイッチとして動作させる。

よって、駆動トランジスタ９０１がオンするビデオ信号Ｖｓｉｇ（Ｌ）であるときには、理想的には電源線９０７に印加されている電源電位Ｖｄｄはそのまま発光素子９０４の第１の電極に加わることになる。

なお、第１の走査線９０５のＨレベルの信号は、画素を非点灯にするビデオ信号（駆動トランジスタ９０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））よりもスイッチングトランジスタ９０２のしきい値電圧Ｖｔｈ分以上高い電位Ｖ１とすることが望ましい。なぜなら、スイッチングトランジスタ９０２はＮチャネル型トランジスタであるため、信号線９０６にＶｓｉｇ（Ｈ）が入力されると、第１端子がドレイン端子となる。したがって、スイッチングトランジスタ９０２は、第２端子（このときにはソース端子）がゲート端子の電位より、スイッチングトランジスタ９０２のしきい値電圧Ｖｔｈ分低い電位でオフしてしまう。つまり、スイッチングトランジスタ９０２のゲート電位がＶ１より小さいと、信号線９０６に入力されたＶｓｉｇ（Ｈ）を駆動トランジスタ９０１のゲート端子に入力することができなくなってしまうからである。すると、駆動トランジスタ９０１を完全にオフにすることができず、発光素子９０４がわずかに発光してしまうことがある。

また、第１の走査線９０５のＬレベルの信号は、Ｖｓｉｇ（Ｌ）よりも低い電位とすることが望ましい。例えば、第１の走査線９０５のＬレベルの信号が、画素を点灯にするビデオ信号（駆動トランジスタ９０１がオンするゲート電位Ｖｓｉｇ（Ｌ））と等しい電位である場合、Ｖｓｉｇ（Ｈ）が書き込まれている画素は、他の行の画素への信号書き込みのために信号線９０６にＶｓｉｇ（Ｌ）が入力されると、スイッチングトランジスタ９０２のゲートソース間電圧は０Ｖとなる。すると、スイッチングトランジスタ９０２がノーマリーオンとなってしまっているときにはオフ電流が流れてしまう。したがって、容量素子９０３に蓄積された電荷が放電し、駆動トランジスタ９０１のゲート電位が低くなることにより、駆動トランジスタ９０１に電流が流れ、発光素子９０４がわずかに発光してしまうことがある。

次に、消去動作について説明する。消去動作時には、第２の走査線９１０にＨレベルの信号を入力する。すると、整流素子９０９に電流が流れ、容量素子９０３によって保持されていた駆動トランジスタ９０１のゲート電位がある所定の電位になるようにすることができる。つまり、駆動トランジスタ９０１のゲート端子の電位が、所定の電位になるようにし、信号書き込み期間に画素へ書き込まれたビデオ信号に関わらず、駆動トランジスタ９０１を強制的にオフさせることができる。なお、駆動トランジスタ９０１のゲート端子の電位は第２の走査線９１０よりも整流素子９０９のしきい値電圧分低い電位となる。

このとき、第２の走査線９１０に入力するＨレベルの信号は、電源線９０７に入力される高電源電位以上の電位とすることが望ましい。このＨレベルの信号の電位を適宜設定することにより、消去期間において駆動トランジスタ９０１を強制的にオフさせる場合に、駆動トランジスタ９０１のゲート端子の電位をソース端子の電位よりも高くすることができる。したがって、駆動トランジスタ９０１がノーマリーオンの場合でも駆動トランジスタ９０１をオフにし、発光素子９０４がわずかに発光してしまうのを防ぐことができる。

なお、第２の走査線９１０のＨレベル信号は、第１の走査線９０５のＨレベル信号と同じでもよい。その結果、電源数を削減することができる。

なお、消去動作時以外は、第２の走査線９１０はＬレベルの信号とする。このＬレベルの信号の電位は、画素を点灯とするビデオ信号（駆動トランジスタ９０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））以下の電位とすることが望ましい。しかし、このＬレベルの電位を低くし過ぎると、画素に非点灯のビデオ信号（駆動トランジスタ９０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））が書き込まれていた場合に、整流素子９０９に印加される逆バイアス電圧が大きくなってしまうことにより、整流素子９０９へ流れるオフ電流（逆方向電流ともいう）が大きくなってしまい、容量素子９０３に保持した電荷が漏れてしまう。そして、駆動トランジスタ９０１のゲート電位が低くなり、駆動トランジスタ９０１のオフ電流が大きくなってしまう。よって、好ましくは、このＬレベルの信号の電位は、画素を点灯にするビデオ信号（駆動トランジスタ９０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））と等しくするとよい。

なお、消去動作時とは、その画素に書き込まれたビデオ信号を消去するときのことであり、図５で示したタイミングチャートにおいての消去時間Ｔｅに相当する。また、消去期間とは、その画素への消去動作後から次にその画素へ信号の書き込みを行うまでの期間であり、図５で示したタイミングチャートにおいての消去期間Ｔｅ４に相当する期間である。

続いて、上述した駆動方法の適用可能な表示装置の構成を図３８に示す。つまり、図９や図１０の画素構成を有する表示装置の構成例である。

信号線駆動回路３８０１、第１の走査線駆動回路３８０２、第２の走査線駆動回路３８０５、画素部３８０３と、を有している。また、信号線駆動回路３８０１から列方向に延長した信号線Ｓ１〜Ｓｎと、第１の走査線駆動回路３８０２及び第２の走査線駆動回路３８０５から行方向に延長したそれぞれの第１の走査線Ｇ１〜Ｇｍ、第２の走査線Ｒ１〜Ｒｍに対応して、複数の画素３８０４が画素部３８０３にマトリクスに配置されている。

第１の走査線駆動回路３８０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第１の走査線Ｇｐ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に信号を出力する。そして、信号の書き込みを行う画素行を選択する。

また、第２の走査線駆動回路３８０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｐ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。そして、信号の消去を行う画素行を選択する。

また、信号線駆動回路３８０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）などの信号が入力される。そして、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデオ信号を出力する。また、信号線駆動回路３８０１には制御信号（Ｓ＿ＷＥ）が入力され、この信号にしたがって通常表示モードにはビデオ信号を出力し、節電モードにおいては非表示信号を出力する。

よって、信号線Ｓ１〜Ｓｎに供給されたビデオ信号は、第１の走査線Ｇｐ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素３８０４に書き込まれる。そして、各第１の走査線Ｇ１〜Ｇｍにより各画素行が選択され、全ての画素３８０４に各画素３８０４に対応したビデオ信号が書き込まれる。そして、各画素３８０４は書き込まれたビデオ信号のデータを一定期間保持する。そして各画素３８０４は、書き込まれた信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。また、アドレス期間より短いサスティン期間のサブフレーム期間では第２の走査線Ｒ１〜Ｒｍにより各画素行を選択し、全ての画素３８０４に消去信号を入力する。

なお、上述した駆動方法は図８に示した画素によっても実現することができる。その場合の表示装置の構成を図３９に示し、以下動作について説明する。

信号線駆動回路３９０１、第１の走査線駆動回路３９０２、第２の走査線駆動回路３９０５、画素部３９０３を有し、画素部３９０３には画素３９０４が走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎに対応してマトリクスに配置されている。第１の走査線駆動回路３９０２にはシフトレジスタ回路３９０６と、シフトレジスタ回路３９０６と各走査線Ｇ１〜Ｇｍとの導通または非導通状態を制御するスイッチ３９０８を有している。また、第２の走査線駆動回路３９０５にはシフトレジスタ回路３９０７と、シフトレジスタ回路３９０６と各走査線Ｇ１〜Ｇｍとの導通または非導通を制御するスイッチ３９０９を有している。

なお、走査線Ｇｐ（走査線Ｇ１〜Ｇｍのいずれか一）は図８の第１の配線８０５に相当し、信号線Ｓｑ（信号線Ｓ１〜Ｓｎのうちいずれか一）は図８の第２の配線８０６に相当する。

第１の走査線駆動回路３９０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、制御信号（Ｇ＿ＷＥ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第１の走査線Ｇｐ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に画素を選択する信号を出力する。なお、このときの信号は図４２のタイミングチャートに示すように１水平期間の前半に出力されるパルスである。つまり、シフトレジスタ回路３９０６から出力される信号はスイッチ３９０８がオンしているときにだけ走査線Ｇ１〜Ｇｍに出力される。

第２の走査線駆動回路３９０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）、制御信号（Ｒ＿ＷＥ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。なお、このときの信号は図４２のタイミングチャートに示すように１水平期間の後半に出力されるパルスである。つまり、シフトレジスタ回路３９０７から出力される信号はスイッチ３９０９がオンしているときにだけ走査線Ｇ１〜Ｇｍに出力される。

また、信号線駆動回路３９０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）、出力制御信号（Ｓ＿ＷＥ）などの信号が入力される。そして、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じた信号を出力する。制御信号（Ｓ＿ＷＥ）により信号線駆動回路３９０１から出力される信号が制御される。つまり、制御信号（Ｓ＿ＷＥ）がＬレベルのときには、ビデオ信号が出力され、Ｈレベルのときには消去信号や非表示信号が出力される。

よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、第１の走査線駆動回路３９０２から走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素３９０４に書き込まれる。そして、各走査線Ｇ１〜Ｇｍにより各画素行が選択され、全ての画素３９０４に各画素３９０４に対応したビデオ信号が書き込まれる。そして、各画素３９０４は書き込まれたビデオ信号のデータを一定期間保持する。各画素３９０４は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。

また、第２の走査線駆動回路３９０５から走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素３９０４には、画素を非点灯とする信号（消去信号ともいう）が信号線Ｓ１〜Ｓｎから書き込まれる。そして、各走査線Ｇ１〜Ｇｍにより各画素行を選択することで、非点灯期間を設定することができる。例えば、第２の走査線駆動回路３９０５から走査線Ｇｉに入力された信号によってｉ行目の画素が選択される時間は、図５において、消去時間Ｔｅである。

（実施の形態３）
本実施の形態では、液晶表示装置のように、印加電圧により画素の輝度が変化する表示素子を用いた場合の表示装置に本発明を適用した場合について説明する。本実施の形態で示す画素は、アナログ電圧を保持する回路とデジタル信号メモリ回路を有する。つまり、節電モードのときに、パーシャル表示を行う場合、非表示領域の画素にはデジタル信号を記憶させることで、非表示領域の画素へのリフレッシュ動作を大幅に減らす、若しくは無くすことができる。

まず、図１２に画素の基本構成を示す。ここでは、一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。画素はアナログ電圧保持回路と１２０１と、デジタル信号メモリ回路１２０２と、表示素子１２０３と、信号線１２０４と、第１のスイッチ１２０５と、第２のスイッチ１２０６とを有する。

本構成の場合、画素を選択する際にスイッチ１２０５をオンにする。

そして、通常表示モードのときの全画素、及び節電モードの表示領域の画素は、第２のスイッチ１２０６でアナログ電圧保持回路１２０１を選択する。そして、信号線１２０４からビデオ信号に相当するアナログ電圧をアナログ電圧保持回路１２０１に入力する。

アナログ電圧保持回路１２０１は、このアナログ電圧を保持し、表示素子１２０３に印加する。こうして、アナログ電圧にしたがって画素の階調が表現される。そして、１フレーム期間毎に信号線１２０４からアナログ電圧がアナログ電圧保持回路１２０１に入力される。

そして、節電モードの非表示領域の画素は、第２のスイッチ１２０６でデジタル信号メモリ回路１２０２を選択する。そして、信号線１２０４から非表示にするデジタル信号をデジタル信号メモリ回路１２０２に入力する。

デジタル信号メモリ回路１２０２は、このデジタル信号を記憶し、表示素子１２０３の画素電極に電位を印加する。そして、非表示領域の画素に書き込まれた信号は、デジタル信号メモリ回路１２０２によって記憶されるため、節電モードのとき非表示領域の画素への信号の書き換えの回数を大幅に減らす、または書き換える必要がなくなる。そのため消費電力を大幅に減らすことができます。

なお、通常表示モードのときには、ビデオ信号としてアナログ電圧を画素へ入力し、節電モードのときには、表示領域及び非表示領域ともに全ての画素へビデオ信号としてデジタル信号を書き込むようにしてもよい。その場合には、デジタル信号では２階調しか表現できないため面積快調法を組み合わせて用いて多階調表示を行うことができる。また、通常表示モードを動画表示とし、節電モードを静止画表示としてもよい。

図１３及び図１４を用いて面積階調を用いた場合について説明する。

図１３の表示装置は、第１の信号線駆動回路１３０１と、第２の信号線駆動回路１３０２と画素部１３０３と、走査線駆動回路１３０４とを有し、画素部１３０３には、画素１３０５が走査線と信号線に対応してマトリクスに配置されている。

画素１３０５は副画素１３０６ａ、副画素１３０６ｂ、副画素１３０６ｃを有する。この副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２^２：２^１：２^０という比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。

なお、副画素１３０６ａの第１スイッチ１３０７は信号線Ｄａに接続され、副画素１３０６ｂの第１スイッチ１３０７は信号線Ｄｂに接続され、副画素１３０６ｃの第１スイッチ１３０７が信号線Ｄｃに接続されている。そして、走査線駆動回路１３０４から走査線Ｓに入力する信号により、副画素１３０６ａ、副画素１３０６ｂ及び副画素１３０６ｃのそれぞれの第１スイッチ１３０７のオンオフを制御する。つまり、選択されている画素は、第１スイッチ１３０７がオンしている。そして、アナログ電圧保持回路１３０９又はデジタル信号メモリ回路１３１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書き込む。

つまり、通常表示モードの場合、走査線Ｓに信号を入力して第１スイッチ１３０７をオンにし、第２スイッチ１３０８でアナログ電圧保持回路１３０９を選択する。そして、第１の信号線駆動回路１３０１から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当するアナログ電圧が入力される。そして、各副画素のアナログ電圧保持回路１３０９にアナログ電圧が保持される。なお、このとき同じ画素列に接続された各信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃに入力されるアナログ電圧は等しい電圧又は概略等しい電圧とする。よって、アナログ電圧の大きさによって、階調を表すことができる。

一方、節電モードの場合、走査線Ｓに信号を入力して第１スイッチ１３０７をオンにし、第２スイッチ１３０８でデジタル信号メモリ回路１３１０を選択する。そして、第２の信号線駆動回路１３０２から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当するデジタル信号が入力される。そして、デジタル信号が各副画素のデジタル信号メモリ回路１３１０に記憶される。なお、このとき各信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃに入力されるデジタル信号は各副画素の点灯領域の大きさに対応した各ビットの信号が入力される。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調を表すことができる。

次に図１４の構成について説明する。図１４の表示装置は、第１の信号線駆動回路１４０１と、第２の信号線駆動回路１４０２と画素部１４０３と、走査線駆動回路１４０４とを有し、画素部１４０３には、画素１４０５が走査線と信号線に対応してマトリクスに配置されている。

画素１４０５は副画素１４０６ａ、副画素１４０６ｂ、副画素１４０６ｃを有する。この副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２^２：２^１：２^０という比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。

なお、副画素１４０６ａ、副画素１４０６ｂ、副画素１４０６ｃのそれぞれの第１スイッチ１４０７は信号線Ｄに接続されている。そして、副画素１４０６ａの第１スイッチ１４０７は走査線駆動回路１４０４から走査線Ｓａに入力する信号により、副画素１４０６ｂの第１スイッチ１４０７は走査線駆動回路１４０４から走査線Ｓｂに入力する信号により、副画素１４０６ｃの第１スイッチ１４０７は走査線駆動回路１４０４から走査線Ｓｃに入力する信号によりオンオフを制御する。つまり、選択されている画素は、第１スイッチ１４０７がオンしている。そして、アナログ電圧保持回路１４０９又はデジタル信号メモリ回路１４１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書き込む。

つまり、通常表示モードの場合、走査線Ｓａ、走査線Ｓｂ、走査線Ｓｃに順次信号を入力して各副画素の第１スイッチ１４０７をオンにし、第２スイッチ１４０８でアナログ電圧保持回路１４０９を選択する。そして、第１の信号線駆動回路１４０１から信号線Ｄへビデオ信号に相当するアナログ電圧が入力される。そして、各副画素のアナログ電圧保持回路１４０９に順次アナログ電圧が保持される。なお、このとき各副画素が選択されている間の信号線Ｄに入力されるアナログ電圧は等しい電圧又は概略等しい電圧とする。よって、アナログ電圧の大きさによって、階調を表すことができる。

一方、節電モードの場合、走査線Ｓａ、走査線Ｓｂ、走査線Ｓｃに順次信号を入力して各副画素の第１スイッチ１４０７をオンにし、第２スイッチ１４０８でデジタル信号メモリ回路１４１０を選択する。そして、第２の信号線駆動回路１４０２から信号線Ｄへビデオ信号に相当するデジタル信号が入力される。そして、デジタル信号が各副画素のデジタル信号メモリ回路１４１０に順次記憶される。なお、このとき各副画素が選択されている間にそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が入力される。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調を表すことができる。

よって、本発明の表示装置は、節電モードの場合においてパーシャル表示を行えば、非表示領域の画素の信号の書き換えを大幅に減らす、若しくは無くすことができる。

また、図１５にアナログ電圧保持回路とデジタル信号メモリ回路を有する画素の構成例を示す。画素は画素選択スイッチ１５０１と、第１のスイッチ１５０２と、第２のスイッチ１５０３と、第３のスイッチ１５０４と、第１のインバータ１５０５と第２のインバータ１５０６と表示素子１５０８と、信号線１５０９と、容量素子１５１０とを有する。

画素に信号を書き込む際には、画素選択スイッチ１５０１をオンにする。

ここで、通常表示モードのときには、第１のスイッチ１５０２及び第２のスイッチ１５０３をオフにする。なお、第３のスイッチ１５０４はオンでもオフでもどちらでもよい。そして、信号線１５０９からビデオ信号に相当するアナログ電圧が入力され、容量素子１５１０にこのアナログ電圧分の電荷が蓄積される。そして、画素選択スイッチ１５０１をオフすることにより、容量素子１５１０にこのアナログ電圧が保持される。

こうして、アナログ電圧にしたがって階調が表現される。

一方、節電モードのときには、まず第１のスイッチ１５０２をオンにし、第２のスイッチ１５０３をオフにする。そして、第３のスイッチ１５０４をオフからオンにする。そして、信号線１５０９からビデオ信号に相当するデジタル信号が第１のインバータ１５０５に入力され、第１のインバータ１５０５からの出力が第２のインバータ１５０６に入力される。すると、第２のインバータ１５０６の出力が容量素子１５１０及び表示素子１５０８に入力される。そして、画素選択スイッチ１５０１をオフしても、第２のインバータ１５０６の出力を表示素子１５０８の画素電極に入力し続けることができる。なお、デジタル信号による駆動能力が高い場合には第１のスイッチ１５０２と第３のスイッチ１５０４とを同時にオンしてもよい。

デジタル信号が画素に書き込まれると、図１６（Ａ）のようにデジタル信号が記憶される。つまり、矢印に示すように第１のインバータ１５０５の出力が第２のインバータ１５０６の入力端子に入力され、第２のインバータ１５０６の出力が第１のインバータ１５０５の入力端子に入力され、画素への書き込みが行われた際のデジタル信号を記憶し続けることができる。

なお、表示素子１５０８に液晶素子を適用する場合、液晶素子に直流電圧が長期間に渡って印加されると、液晶素子は焼き付きなどを生じるため、定期的に液晶素子へ印加する電圧を反転することがよい。よって、画素選択スイッチ１５０１をオフにし、第３のスイッチ１５０４をオンにした状態で、図１６（Ａ）、（Ｂ）に示すように定期的に第１のスイッチ１５０２と第２のスイッチ１５０３とを交互にオンオフする。そして、この第１のスイッチ１５０２と第２のスイッチ１５０３とを定期的にオンオフするタイミングで対向電極１５１１に印加する電位も変化させ、白表示の画素においては、表示素子１５０８に印加する電圧を交流電圧が印加されるようにする。一方、黒表示の画素においては、表示素子１５０８に印加される電圧は、液晶素子のしきい値電圧以下となるようにする。

例えば、信号線１５０９から入力されるデジタル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）がＨｉｇｈ（Ｈレベルともいう）のときに、その画素が点灯（白表示）、デジタル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）がＬｏｗ（Ｌレベルともいう）のときに、その画素が非点灯（黒表示）となる場合について図１７を用いて説明する。このとき、画素への信号書き込み期間には対向電極１５１１に印加する電位はＬレベルにしておく。書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書き込む時間をいう）には、画素選択スイッチ１５０１をオン（ｏｎ）、第１のスイッチ１５０２をオン（ｏｎ）、第２のスイッチ１５０３をオフ（ｏｆｆ）にした状態で、第３のスイッチ１５０４をオフ（ｏｆｆ）からオン（ｏｎ）にする。そして、節電モード期間には、画素選択スイッチ１５０１はオフ（ｏｆｆ）にし、第３のスイッチをオン（ｏｎ）にしておく。

そして、図１７に示すように、書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書き込む時間をいう）に信号線１５０９からＨｉｇｈのデジタル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）が入力される画素では、節電モード期間において、第１のスイッチ１５０２がオン（ｏｎ）、第２のスイッチ１５０３がオフ（ｏｆｆ）し、第２のインバータ１５０６のＨレベルの出力が表示素子１５０８の画素電極に入力されるとき、表示素子１５０８の対向電極１５１１にはＬレベルの電位を印加する。また、第１のスイッチ１５０２がオフ（ｏｆｆ）、第２のスイッチ１５０３がオン（ｏｎ）し、第１のインバータ１５０５のＬレベルの出力が表示素子１５０８の画素電極に入力されるとき、表示素子１５０８の対向電極１５１１にはＨレベルの電位を印加する。こうして、表示素子１５０８に交流電圧を印加し続けることができる。

一方、書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書き込む時間をいう）に信号線１５０９からＬｏｗのデジタル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）が入力される画素では、節電モード期間において、第１のスイッチ１５０２がオン（ｏｎ）、第２のスイッチ１５０３がオフ（ｏｆｆ）し、第２のインバータ１５０６のＬレベルの出力が表示素子１５０８の画素電極に入力されるとき、表示素子１５０８の対向電極１５１１にはＬレベルの電位を印加する。また、第１のスイッチ１５０２がオフ（ｏｆｆ）、第２のスイッチ１５０３がオン（ｏｎ）し、第１のインバータ１５０５のＨレベルの出力が表示素子１５０８の画素電極に入力されるとき、表示素子１５０８の対向電極１５１１にはＨレベルの電位を印加する。こうして、表示素子１５０８に印加される電圧は液晶素子のしきい値電圧以下の電圧とすることができる。

また、なお、節電モードのときには、面積階調法などを用いて、階調を表現することができる。

図１８を用いて面積階調を適用した場合について簡単に説明する。画素は副画素１８００ａ、副画素１８００ｂ、副画素１８００ｃを有する。この副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２^０：２^１：２^２という比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。

なお、図１８の画素選択スイッチ１８０１、第１のスイッチ１８０２、第２のスイッチ１８０３、第３のスイッチ１８０４、第１のインバータ１８０５、第２のインバータ１８０６、表示素子１８０８、容量素子１８１０は、それぞれ図１５の画素の画素選択スイッチ１５０１、第１のスイッチ１５０２、第２のスイッチ１５０３、第３のスイッチ１５０４、第１のインバータ１５０５、第２のインバータ１５０６、表示素子１５０８、容量素子１５１０に相応する。そして、図１５に示す信号線１５０９として、図１８ではそれぞれの副画素毎に設けられている。つまり、副画素１８００ａの画素選択スイッチ１８０１は信号線Ｄａと、副画素１８００ｂの画素選択スイッチ１８０１は信号線Ｄｂと、副画素１８００ｃの画素選択スイッチ１８０１は信号線Ｄｃと接続されている。そして、それぞれの信号線からそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が入力される。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調を表すことができる。

続いて、アナログ電圧保持回路とデジタル信号メモリ回路を有する画素の他の構成例を図１９に示す。画素は第１の画素選択スイッチ１９０１と、第２の画素選択スイッチ１９０４と、第１の容量素子１９０２と、第２の容量素子１９０５と、表示素子１９０３と、トランジスタ１９０６と、第１のスイッチ１９０７と、第２のスイッチ１９０８と、信号線１９０９と、第１の電源線１９１０と、第２の電源線１９１１とを有する。第１の電源線１９１０にはＶｒｅｆｈとＶｒｅｆｌが交互に印加され、第２の電源線１９１１にはＶｃｏｍが印加されている。ここで、Ｖｒｅｆｈは、（Ｖｒｅｆｈ＞Ｖｃｏｍ）且つ（Ｖｒｅｆｈ−Ｖｃｏｍ）＞Ｖ_ＬＣＤ 、Ｖｒｅｆｌは、（Ｖｒｅｆｌ＜Ｖｃｏｍ）且つ（Ｖｃｏｍ−Ｖｒｅｆｌ）＞Ｖ_ＬＣＤ を満たすような電位であり、Ｖｒｅｆｈ又はＶｒｅｆｌを表示素子１９０３の一方の電極に印加し、Ｖｃｏｍを他方の電極に印加したときに、表示素子１９０３にしきい値電圧Ｖ_ＬＣＤ以上の電圧が印加されるようにする。また、表示素子１９０３の対向電極１９１２には、第２の電源線１９１１と等しい電位又は概略等しい電位を印加しておく。つまり、表示素子１９０３の画素電極にＶｃｏｍが印加されたときに、表示素子１９０３がしきい値電圧Ｖ_ＬＣＤ以下となるようにする。

本画素の動作について説明する。通常表示モードの場合には、図２０に示すように、第１の画素選択スイッチ１９０１をオンにし、第２の画素選択スイッチ１９０４、第１のスイッチ１９０７及び第２のスイッチ１９０８をオフにしておく。そして、信号線１９０９には、画素の階調にしたがったアナログ電位が入力される。このアナログ電位がビデオ信号に相当する。なお、図２０は図１９の画素と同じ構成であるため、符号については図１９を参照されたい。

続いて、節電モードの場合について説明する。まず、第２の画素選択スイッチ１９０４をオンにし、第１の画素選択スイッチ１９０１、第１のスイッチ１９０７及び第２のスイッチ１９０８をオフにする。そして、信号線１９０９には、デジタル信号が入力される。このデジタル信号がビデオ信号に相当する。すると、図２１（Ａ）に示すように第２の容量素子１９０５にこの信号が書き込まれる。

次に、第２の画素選択スイッチ１９０４をオフにし、第１の画素選択スイッチ１９０１及び第２のスイッチ１９０８をオフにしたまま第１のスイッチ１９０７をオンにする。すると、図２１（Ｂ）に示すように第１の電源線１９１０の電位Ｖｒｅｆｈが第１の容量素子１９０２の一方の電極に印加される。そして、第１の容量素子１９０２の他方の電極には第２の電源線１９１１の電位Ｖｃｏｍが印加されていることから、容量素子１９０２には電位差（Ｖｒｅｆｈ−Ｖｃｏｍ）分の電荷が蓄積される。なお、このとき表示素子１９０３の画素電極には電源電位Ｖｒｅｆｈの電位が印加されている。

続いて、第１の画素選択スイッチ１９０１及び第２の画素選択スイッチ１９０４をオフにしたまま、第１のスイッチ１９０７をオフにし、第２のスイッチ１９０８をオンにする。すると、トランジスタ１９０６は、第２の容量素子１９０５に書き込まれたデジタル信号にしたがってそのオンオフが制御される。

つまり、第２の容量素子１９０５に書き込まれたデジタル信号がＨレベルのときには、トランジスタ１９０６がオンするため図２１（Ｃ）に示すように第２の電源線１９１１の電位Ｖｃｏｍが第１の容量素子１９０２の両電極に印加される。そして、表示素子１９０３の画素電極にはＶｃｏｍの電位が印加される。なお、表示素子１９０３の対向電極１９１２には、Ｖｃｏｍと等しい電位が印加してあるため、このとき表示素子１９０３にはほとんど電圧が印加されない。よって、この画素は非点灯となる。一方、第２の容量素子１９０５に書き込まれたデジタル信号がＬレベルのときには、トランジスタ１９０６がオフするため図２１（Ｄ）に示すように、そのまま第１の容量素子１９０２は電圧を保持する。よって、表示素子１９０３の画素電極に印加される電位はＶｒｅｆｈのままなので、この画素は点灯する。

続いて、次のフレーム期間において、第１の電源線１９１０に印加する電位をＶｒｅｆｌにして同様の動作を行う。すると、点灯する画素の表示素子１９０３には、前のフレーム期間の表示素子１９０３とは逆のバイアスの電圧が印加される。こうして、１フレーム期間毎に第１の電源線１９１０に印加する電位を変化させることにより、表示素子１９０３へ印加するバイアスの向きを変えることができるため、表示素子１９０３の焼き付きを防止することができる。

なお、第２の容量素子１９０５に保持されたデジタル信号は、トランジスタ１９０６のオンオフを制御することができればよいため、第２の容量素子１９０５に蓄積された電荷が多少放電してしまっても正常に動作することができる。よって、節電モードにおける非表示領域の画素へのデジタル信号の周期的な書き換えは、数フレーム期間又は十数フレーム期間毎に行えばよい。よって、消費電力を低減することが可能である。

なお、本発明の表示装置へ適用可能な画素構成は上記に限られない。そして、デジタル信号メモリ回路には図１５に示したようにスタティックメモリ（Ｓｔａｔｉｃ Ｍｅｍｏｒｙ）を用いてもよいし、図１９に示したようなダイナミックメモリ（Ｄｙｎａｍｉｃ Ｍｅｍｏｒｙ）を用いてもよいし、これらを組み合わせてもよい。

（実施の形態４）
本実施の形態では、実施の形態２で示した画素構成を有する表示パネルの構成について図２２（ａ）、（ｂ）を用いて説明する。

なお、図２２（ａ）は、表示パネルを示す上面図、図２２（ｂ）は図２２（ａ）をＡ−Ａ’で切断した断面図である。点線で示された信号線駆動回路２２０１、画素部２２０２、第１の走査線駆動回路２２０３、第２の走査線駆動回路２２０６を有する。また、封止基板２２０４、シール材２２０５を有し、シール材２２０５で囲まれた内側は、空間２２０７になっている。

なお、配線２２０８は第１の走査線駆動回路２２０３、第２の走査線駆動回路２２０６及び信号線駆動回路２２０１に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）２２０９からビデオ信号、クロック信号、スタートパルス信号等を受け取る。ＦＰＣ２２０９と表示パネルとの接続部上にはＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）２２２２がＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。

次に、断面構造について図２２（ｂ）を用いて説明する。基板２２１０上には画素部２２０２とその周辺駆動回路（第１の走査線駆動回路２２０３、第２の走査線駆動回路２２０６及び信号線駆動回路２２０１）が形成されているが、ここでは、信号線駆動回路２２０１と、画素部２２０２が示されている。

なお、信号線駆動回路２２０１はＴＦＴ２２２０やＴＦＴ２２２１を有している。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良い。

また、画素部２２０２はＴＦＴ２２１１と、ＴＦＴ２２１２とを有している。なお、ＴＦＴ２２１２のソース電極は第１の電極（画素電極）２２１３と接続されている。また、第１の電極２２１３の端部を覆って絶縁物２２１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。

また、カバレッジを良好なものとするため、絶縁物２２１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物２２１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物２２１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物２２１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。

第１の電極２２１３上には、有機化合物を含む層２２１６、および第２の電極（対向電極）２２１７がそれぞれ形成されている。ここで、陽極として機能する第１の電極２２１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。

また、有機化合物を含む層２２１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層２２１６には、元素周期表第４族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。

さらに、有機化合物を含む層２２１６上に形成される第２の電極２２１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、またはＣａ_３Ｎ_２）を用いればよい。なお、有機化合物を含む層２２１６で生じた光が第２の電極２２１７を透過させる場合には、第２の電極（陰極）２２１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。

さらにシール材２２０５で封止基板２２０４を基板２２１０と貼り合わせることにより、基板２２１０、封止基板２２０４、およびシール材２２０５で囲まれた空間２２０７に発光素子２２１８が備えられた構造になっている。なお、空間２２０７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材２２０５で充填される構成も含むものとする。

なお、シール材２２０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板２２０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。

以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。なお、上述した構成は一例であって本発明の表示パネルの構成はこれに限定されない。

図２２示すように、信号線駆動回路２２０１、画素部２２０２、第１の走査線駆動回路２２０３及び第２の走査線駆動回路２２０６を一体形成することで、表示装置の低コスト化が図れる。

なお、表示パネルの構成としては、図２２（ａ）に示したように信号線駆動回路２２０１、画素部２２０２、第１の走査線駆動回路２２０３及び第２の走査線駆動回路２２０６を一体形成した構成に限られず、信号線駆動回路２２０１に相当する図２８に示す信号線駆動回路２８０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。なお、図２８（ａ）の基板２８００、画素部２８０２、第１の走査線駆動回路２８０４、第２の走査線駆動回路２８０３、ＦＰＣ２８０５、ＩＣチップ２８０６、ＩＣチップ２８０７、封止基板２８０８、シール材２８０９は図２２（ａ）の基板２２１０、画素部２２０２、第１の走査線駆動回路２２０３、第２の走査線駆動回路２２０６、ＦＰＣ２２０９、ＩＣチップ２２２２、ＩＣチップ２２２３、封止基板２２０４、シール材２２０５に相当する。

つまり、駆動回路の高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩＣチップに形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。

そして、第２の走査線駆動回路２８０３や第１の走査線駆動回路２８０４を画素部２８０２と一体形成することで、低コスト化が図れる。

こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ２８０５と基板２８００との接続部において機能回路（メモリやバッファ）が形成されたＩＣチップを実装することで基板面積を有効利用することができる。

また、図２２（ａ）の信号線駆動回路２２０１、第１の走査線駆動回路２２０３及び第２の走査線駆動回路２２０６に相当する図２８（ｂ）の信号線駆動回路２８１１、第１の走査線駆動回路２８１４及び第２の走査線駆動回路２８１３をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするためには、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい。なお、図２８（ｂ）の基板２８１０、画素部２８１２、第ＦＰＣ２８１５、ＩＣチップ２８１６、ＩＣチップ２８１７、封止基板２８１８、シール材２８２２は図２２（ａ）の基板２２１０、画素部２２０２、ＦＰＣ２２０９、ＩＣチップ２２２２、ＩＣチップ２２２３、封止基板２２０４、シール材２２０５に相当する。

また、画素部２８１２のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。

また、画素の行方向及び列方向に第２の走査線駆動回路、第１の走査線駆動回路及び信号線駆動回路を設けなくても良い。例えば、図２９（ａ）に示すようにＩＣチップ上に形成された周辺駆動回路２９０１が図２８（ｂ）に示す、第１の走査線駆動回路２８１４、第２の走査線駆動回路２８１３及び信号線駆動回路２８１１の機能を有するようにしても良い。なお、図２９（ａ）の基板２９００、画素部２９０２、第ＦＰＣ２９０４、ＩＣチップ２９０５、ＩＣチップ２９０６、封止基板２９０７、シール材２９０８は図２２（ａ）の基板２２１０、画素部２２０２、ＦＰＣ２２０９、ＩＣチップ２２２２、ＩＣチップ２２２３、封止基板２２０４、シール材２２０５に相当する。

なお、図２９（ａ）の表示装置の配線の接続を説明する模式図を図２９（ｂ）に示す。基板２９１０、周辺駆動回路２９１１、画素部２９１２、ＦＰＣ２９１３、ＦＰＣ２９１４有する。ＦＰＣ２９１３より周辺駆動回路２９１１に外部からの信号及び電源電位が入力される。そして、周辺駆動回路２９１１からの出力は、画素部２９１２の有する画素に接続された行方向及び列方向の配線に入力される。

さらに、発光素子２２１８に適用可能な発光素子の例を図２３（ａ）、（ｂ）に示す。つまり、実施の形態１、実施の形態２、実施の形態３、実施の形態４及び本実施の形態で示した画素に適用可能な発光素子の構成について図２３（ａ）、（ｂ）を用いて説明する。なお、ここでは、一例として有機材料を用いた発光素子を示すが、もちろん本発明には無機材料を用いた発光素子も適用することができる。

図２３（ａ）の発光素子は、基板２３０１の上に陽極２３０２、正孔注入材料からなる正孔注入層２３０３、その上に正孔輸送材料からなる正孔輸送層２３０４、発光層２３０５、電子輸送材料からなる電子輸送層２３０６、電子注入材料からなる電子注入層２３０７、そして陰極２３０８を積層させた素子構造である。ここで、発光層２３０５は、一種類の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。

また、図２３（ａ）で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能である。

図２３（ａ）に示す本発明の素子作製方法は、まず、陽極２３０２（ＩＴＯ）を有する基板２３０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極２３０８を蒸着で形成する。

次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。

正孔注入材料としては、有機化合物であればポルフィリン系の化合物や、フタロシアニン（以下「Ｈ_２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の超薄膜などがある。

正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−トリス（Ｎ，Ｎ− ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ− フェニル−アミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型芳香族アミン化合物が挙げられる。

電子輸送材料としては、金属錯体がよく用いられ、先に述べたＡｌｑ、ＢＡｌｑ、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「ＢｅＢｑ」と記す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯＸ）_２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（以下、「Ｚｎ（ＢＴＺ）_２」と記す）などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−２３、４−トリアゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナントロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸送性を有する。

電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リチウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。

発光材料としては、先に述べたＡｌｑ、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）_２、Ｚｎ（ＢＴＺ）_２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の４，４’−ビス（２，２ − ジフェニル−ビニル）−ビフェニルや、赤橙色の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ^２’）アセチルアセトナトイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）_２」と記す）、 ２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られている。

以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製することができる。

また、図２３（ｂ）に示すように図２３（ａ）とは逆の順番に層を形成した発光素子を用いることができる。つまり、基板２３１１の上に陰極２３１８、電子注入材料からなる電子注入層２３１７、その上に電子輸送材料からなる電子輸送層２３１６、発光層２３１５、正孔輸送材料からなる正孔輸送層２３１４、正孔注入材料からなる正孔注入層２３１３、そして陽極２３１２を積層させた素子構造である。

また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にＴＦＴ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。

上面射出構造の発光素子について図２４（ａ）を用いて説明する。

基板２４００上に駆動用ＴＦＴ２４０１が形成され、駆動用ＴＦＴ２４０１のソース電極に接して第１の電極２４０２が形成され、その上に有機化合物を含む層２４０３と第２の電極２４０４が形成されている。

また、第１の電極２４０２は発光素子の陽極である。そして第２の電極２４０４は発光素子の陰極である。つまり、第１の電極２４０２と第２の電極２４０４とで有機化合物を含む層２４０３が挟まれているところが発光素子となる。

また、ここで、陽極として機能する第１の電極２４０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。

また、陰極として機能する第２の電極２４０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、またはＣａ_３Ｎ_２）からなる金属薄膜と、透明導電膜（インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。

こうして、図２４（ａ）の矢印に示すように発光素子からの光を上面に取り出すことが可能になる。つまり、図２２の表示パネルに適用した場合には、封止基板２２０４側に光が射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基板２２０４は光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、封止基板２２０４に光学フィルムを設ければよい。

なお、第１の電極２４０２を陰極として機能するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事関数の小さい材料からなる金属膜を用いることができる。そして、第２の電極２４０４にはＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。

また、下面射出構造の発光素子について図２４（ｂ）を用いて説明する。射出構造以外は図２４（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。

ここで、陽極として機能する第１の電極２４０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、インジウムスズ酸化物（ＩＴＯ）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。

また、陰極として機能する第２の電極２４０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、またはＣａ_３Ｎ_２）からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。

こうして、図２４（ｂ）の矢印に示すように発光素子からの光を下面に取り出すことが可能になる。つまり、図２２の表示パネルに適用した場合には、基板２２１０側に光が射出することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板２２４０は光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、基板２２１０に光学フィルムを設ければよい。

両面射出構造の発光素子について図２４（ｃ）を用いて説明する。射出構造以外は図２４（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。

ここで、陽極として機能する第１の電極２４０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。

また、陰極として機能する第２の電極２４０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、またはＣａ_３Ｎ_２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。

こうして、図２４（ｃ）の矢印に示すように発光素子からの光を両面に取り出すことが可能になる。つまり、図２２の表示パネルに適用した場合には、基板２２１０側と封止基板２２０４側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用いる場合には基板２２１０および封止基板２２０４は、ともに光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、基板２２１０および封止基板２２０４の両方に光学フィルムを設ければよい。

また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。

図２５に示すように、基板２５００上に下地膜２５０２が形成され、その上に駆動用ＴＦＴ２５０１が形成され、駆動用ＴＦＴ２５０１のソース電極に接して第１の電極２５０３が形成され、その上に有機化合物を含む層２５０４と第２の電極２５０５が形成されている。

また、第１の電極２５０３は発光素子の陽極である。そして第２の電極２５０５は発光素子の陰極である。つまり、第１の電極２５０３と第２の電極２５０５とで有機化合物を含む層２５０４が挟まれているところが発光素子となる。図２５の構成では白色光を発光する。そして、発光素子の上部に赤色のカラーフィルター２５０６Ｒ、緑色のカラーフィルター２５０６Ｇ、青色のカラーフィルター２５０６Ｂを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（ＢＭともいう）２５０７が設けられている。

上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。

次に、表示パネルの画素部の部分断面図を示す。

まず、トランジスタの半導体層に結晶性半導体膜（ポリシリコン（ｐ−Ｓｉ）膜）を用いた場合について図２６及び図２７を用いて説明する。

ここで、半導体層は、例えば基板上にアモルファスシリコン（ａ−Ｓｉ）膜を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。

そして、アモルファスシリコン膜をレーザ結晶化法や、ＲＴＡやファーネスアニール炉を用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などとにより結晶化させる。もちろん、これらを組み合わせて行っても良い。

上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。

さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導体層に用いる。なお、パターニングとは、膜を形状加工することをいい、フォトリソグラフィー技術によって膜のパターンを形成すること（例えば、感光性アクリルにコンタクトホールを形成することや、感光性アクリルをスペーサとなるように形状加工することも含む）や、フォトリソグラフィー技術によってマスクパターンを形成し、当該マスクパターンを用いてエッチング加工を行うことなどをいう。

図２６に示すように、基板２６０１上に下地膜２６０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ２６１８のチャネル形成領域２６０３及びソース又はドレイン領域となる不純物領域２６０５、並びに容量素子２６１９の下部電極となるチャネル形成領域２６０６、ＬＤＤ領域２６０７及び不純物領域２６０８を有する。なお、チャネル形成領域２６０３及びチャネル形成領域２６０６にはチャネルドープが行われていても良い。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜２６０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体層上にはゲート絶縁膜２６０９を介してゲート電極２６１０及び容量素子の上部電極２６１１が形成されている。

駆動トランジスタ２６１８及び容量素子２６１９を覆って層間絶縁膜２６１２が形成され、層間絶縁膜２６１２上にコンタクトホールを介して、配線２６１３が不純物領域２６０５と接し、配線２６２１が不純物領域２６０８と接している。配線２６１３に接して画素電極２６１４が形成され、画素電極２６１４の端部及び配線２６１３を覆って第２の層間絶縁物２６１５が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そして、画素電極２６１４上に有機化合物を含む層２６１６及び対向電極２６１７が形成され、画素電極２６１４と対向電極２６１７とで有機化合物を含む層２６１６が挟まれた領域では発光素子２６２０が形成されている。

また、図２６（ｂ）に示すように、容量素子２６１９の下部電極の一部を構成するＬＤＤ領域が、上部電極２６１１と重なるような領域２６２０２を設けても良い。なお、図２６（ａ）と共通するところは共通の符号を用い、説明は省略する。

また、図２７（ａ）に示すように、駆動トランジスタ２６１８の不純物領域２６０５と接する配線２６１３と同じ層に形成された第２の上部電極２６３０１を有していても良い。なお、図２６（ａ）と共通するところは共通の符号を用い、説明は省略する。第２の上部電極２６３０１と上部電極２６１１とで層間絶縁膜２６１２を挟みこみ、第２の容量素子を構成している。また、第２の上部電極２６３０１は不純物領域２６０８と接しているため、上部電極２６１１とチャネル形成領域２６０６とでゲート絶縁膜２６０９を挟みこんで構成される第１の容量素子と、上部電極２６１１と第２の上部電極２６３０１とで層間絶縁膜２６１２を挟みこんで構成される第２の容量素子と、が並列に接続され、第１の容量素子と第２の容量素子からなる容量素子２６３０２を構成している。この容量素子２６３０２の容量は第１の容量素子と第２の容量素子の容量を加算した合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つまり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。

また、図２７（ｂ）に示すような容量素子の構成としても良い。基板２７０１上に下地膜２７０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ２７１８のチャネル形成領域２７０３及びソース又はドレイン領域となる不純物領域２７０５を有する。なお、チャネル形成領域２７０３はチャネルドープが行われていても良い。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜２７０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体層上にはゲート絶縁膜２７０６を介してゲート電極２７０７及び第１の電極２７０８が形成されている。

駆動トランジスタ２７１８及び第１の電極２７０８を覆って第１の層間絶縁膜２７０９が形成され、第１の層間絶縁膜２７０９上にコンタクトホールを介して配線２７１０が不純物領域２７０５と接している。また、配線２７１０と同じ材料からなる同層の第２の電極２７１１が形成される。

さらに、配線２７１０及び第２の電極２７１１を覆うように第２の層間絶縁膜２７１２が形成され、第２の層間絶縁膜２７１２上にコンタクトホールを介して、配線２７１０と接して画素電極２７１３が形成されている。また、画素電極２７１３のと同じ材料からなる同層の第３の電極２７１４が形成されている。ここで、第１の電極２７０８、第２の電極２７１１及び第３の電極２７１４からなる容量素子２７１９が形成される。

画素電極２７１３と第３の電極２７１４の端部を覆って絶縁物２７１５が形成され、第３の絶縁物２７１５及び第３の電極２７１４上に有機化合物を含む層２７１６及び対向電極２７１７が形成され、画素電極２７１３と対向電極２７１７とで有機化合物を含む層２７１６が挟まれた領域では発光素子２７２０が形成されている。

上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図２６及び図２７に示したような構成が挙げられる。なお、図２６及び図２７に示したトランジスタの構造はトップゲートの構造のトランジスタの一例である。つまり、トランジスタはＰ型でもＮ型でもよい。Ｎ型の場合には、ＬＤＤ領域はゲート電極と重なっていても良いし、ゲート電極と重なっていなくても良いし、又はＬＤＤ領域の一部の領域が重なっていてもよい。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にＬＤＤ領域が自己整合的に設けられていても良い。また、ゲート電極は二つに限られず三以上のマルチゲート構造でも良いし、一つのゲート電極でも良い。

また、半導体層にポリシリコン（ｐ−Ｓｉ）を用いたトランジスタの構成として、基板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図３０に示す。

基板３００１上に下地膜３００２が形成されている。さらに下地膜３００２上にゲート電極３００３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極３００４が形成されている。ゲート電極３００３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。

また、ゲート電極３００３及び第１の電極３００４を覆うようにゲート絶縁膜３００５が形成されている。ゲート絶縁膜３００５としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜３００５上に、半導体層が形成されている。半導体層は駆動トランジスタ３０２２のチャネル形成領域３００６、ＬＤＤ領域３００７及びソース又はドレイン領域となる不純物領域３００８、並びに容量素子３０２３の第２の電極となるチャネル形成領域３００９、ＬＤＤ領域３０１０及び不純物領域３０１１を有する。なお、チャネル形成領域３００６及びチャネル形成領域３００９はチャネルドープが行われていても良い。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜３００２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体層を覆って第１の層間絶縁膜３０１２が形成され、第１の層間絶縁膜３０１２上にコンタクトホールを介して配線３０１３が不純物領域３００８と接している。また、配線３０１３と同層に同じ材料で第３の電極３０１４が形成されている。第１の電極３００４、第２の電極、第３の電極３０１４によって容量素子３０２３が構成されている。

また、第１の層間絶縁膜３０１２には開口部３０１５が形成されている。駆動トランジスタ３０２２、容量素子３０２３及び開口部３０１５を覆うように第２の層間絶縁膜３０１６が形成され、第２の層間絶縁膜３０１６上にコンタクトホールを介して、画素電極３０１７が形成されている。また、画素電極３０１７の端部を覆って絶縁物３０１８が形成されている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素電極３０１７上に有機化合物を含む層３０１９及び対向電極３０２０が形成され、画素電極３０１７と対向電極３０２０とで有機化合物を含む層３０１９が挟まれた領域では発光素子３０２１が形成されている。そして、発光素子３０２１の下部に開口部３０１５が位置している。つまり、発光素子３０２１からの発光を基板側から取り出すときには開口部３０１５を有するため透過率を高めることができる。

また、図３０（ａ）において画素電極３０１７と同層に同じ材料を用いて第４の電極３０２４を形成して、図３０（ｂ）のような構成としてもよい。すると、第１の電極３００４、第２の電極、第３の電極３０１４及び第４の電極３０２４によって構成される容量素子３０２５を形成することができる。

次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合について説明する。図３１にはトップゲートのトランジスタ、図３２及び図３０にはボトムゲートのトランジスタの場合について示す。

アモルファスシリコンを半導体層に用いた順スタガ構造のトランジスタの断面を図３１（ａ）に示す。に示すように、基板３１０１上に下地膜３１０２が形成されている。さらに下地膜３１０２上に画素電極３１０３が形成されている。また、画素電極３１０３と同層に同じ材料からなる第１の電極３１０４が形成されている。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜３１０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

また、下地膜３１０２上に配線３１０５及び配線３１０６が形成され、画素電極３１０３の端部が配線３１０５で覆われている。配線３１０５及び配線３１０６の上部にＮ型の導電型を有するＮ型半導体層３１０７及びＮ型半導体層３１０８が形成されている。また、配線３１０６と配線３１０５の間であって、下地膜３１０２上に半導体層３１０９が形成されている。そして、半導体層３１０９の一部はＮ型半導体層３１０７及びＮ型半導体層３１０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されている。また、半導体層３１０９上にゲート絶縁膜３１１０が形成されている。また、ゲート絶縁膜３１１０と同層の同じ材料からなる絶縁膜３１１１が第１の電極３１０４上にも形成されている。なお、ゲート絶縁膜３１１０としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜３１１０上に、ゲート電極３１１２が形成されている。また、ゲート電極と同層に同じ材料でなる第２の電極３１１３が第１の電極３１０４上に絶縁膜３１１１を介して形成されている。第１の電極３１０４及び第２の電極３１１３で絶縁膜３１１１を挟まれた容量素子３１１９が形成されている。また、画素電極３１０３の端部、駆動トランジスタ３１１８及び容量素子３１１９を覆い、絶縁物３１１４が形成されている。

絶縁物３１１４及びその開口部に位置する画素電極３１０３上に有機化合物を含む層３１１５及び対向電極３１１６が形成され、画素電極３１０３と対向電極３１１６とで有機化合物を含む層３１１５が挟まれた領域では発光素子３１１７が形成されている。

また、図３１（ａ）に示す第１の電極３１０４を図３１（ｂ）に示すように第１の電極３１２０で形成してもよい。第１の電極３１２０は配線３１０５及び３１０６と同層の同一材料で形成されている。

また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図３２に示す。

基板３２０１上に下地膜３２０２が形成されている。さらに下地膜３２０２上にゲート電極３２０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極３２０４が形成されている。ゲート電極３２０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。

また、ゲート電極３２０３及び第１の電極３２０４を覆うようにゲート絶縁膜３２０５が形成されている。ゲート絶縁膜３２０５としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜３２０５上に、半導体層３２０６が形成されている。また、半導体層３２０６と同層に同じ材料からなる半導体層３２０７が形成されている。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜３２０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体層３２０６上にはＮ型の導電性を有するＮ型半導体層３２０８、３２０９が形成され、半導体層３２０７上にはＮ型半導体層３２１０が形成されている。

Ｎ型半導体層３２０８、３２０９上にはそれぞれ配線３２１１、３２１２が形成され、Ｎ型半導体層３２１０上には配線３２１１及び３２１２と同層の同一材料からなる導電層３２１３が形成されている。

半導体層３２０７、Ｎ型半導体層３２１０及び導電層３２１３からなる第２の電極が構成される。なお、この第２の電極と第１の電極３２０４でゲート絶縁膜３２０５を挟み込んだ構造の容量素子３２２０が形成されている。

また、配線３２１１の一方の端部は延在し、その延在した配線３２１１上部に接して画素電極３２１４が形成されている。

また、画素電極３２１４の端部、駆動トランジスタ３２１９及び容量素子３２２０を覆うように絶縁物３２１５が形成されている。

画素電極３２１４及び絶縁物３２１５上には有機化合物を含む層３２１６及び対向電極３２１７が形成され、画素電極３２１４と対向電極３２１７とで有機化合物を含む層３２１６が挟まれた領域では発光素子３２１８が形成されている。

容量素子の第２の電極の一部となる半導体層３２０７及びＮ型半導体層３２１０は設けなくても良い。つまり第２の電極は導電層３２１３とし、第１の電極３２０４と導電層３２１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。

なお、図３２（ａ）において、配線３２１１を形成する前に画素電極３２１４を形成することで、図３２（ｂ）に示すような、画素電極３２１４からなる第２の電極３２２１と第１の電極３２０４でゲート絶縁膜３２０５が挟まれた構造の容量素子３２２２を形成することができる。

なお、図３２では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの場合について、図３０（ａ）、（ｂ）を用いて説明する。

図３３（ａ）に示すチャネル保護型構造のトランジスタは図３２（ａ）に示したチャネルエッチ構造の駆動トランジスタ３２１９の半導体層３２０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物３３０１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。

また、同様に、図３０（ｂ）に示すチャネル保護型構造のトランジスタは図３２（ｂ）に示したチャネルエッチ構造の駆動トランジスタ３２１９の半導体層３２０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物３３０１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。

本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。

なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造のものを用いることができる。

（実施の形態５）
本発明の表示装置は様々な電子機器に適用することができる。具体的には電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。

図３４（Ａ）はディスプレイであり、筐体３４００１、支持台３４００２、表示部３４００３、スピーカー部３４００４、ビデオ入力端子３４００５等を含む。本発明の画素構成を有する表示装置を表示部３４００３に用いることができる。なお、ディスプレイは、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明の表示装置を表示部３４００３に用いたディスプレイは、消費電力を抑えることができる。

近年、ディスプレイの大型化のニーズが強くなっている。そして、ディスプレイの大型化に伴い価格の上昇が問題となっている、よって、いかに製造コストの削減を図り、高品質な製品を少しでも低価格に抑えるかが課題となる。

図３４（Ｂ）はカメラであり、本体３４１０１、表示部３４１０２、受像部３４１０３、操作キー３４１０４、外部接続ポート３４１０５、シャッター３４１０６等を含む。

近年、デジタルカメラなどの高性能化に伴い、生産競争は激化している。そして、いかに高性能なものを低価格に抑えるかが重要となる。本発明の表示装置を表示部３４１０２に用いたデジタルカメラは、消費電力を抑えることができる。

図３４（Ｃ）はコンピュータであり、本体３４２０１、筐体３４２０２、表示部３４２０３、キーボード３４２０４、外部接続ポート３４２０５、ポインティングマウス３４２０６等を含む。本発明の表示装置を表示部３４２０３に用いたコンピュータは、消費電力を抑えることができる。

図３４（Ｄ）はモバイルコンピュータであり、本体３４３０１、表示部３４３０２、スイッチ３４３０３、操作キー３４３０４、赤外線ポート３４３０５等を含む。本発明の表示装置を表示部３４３０２に用いたモバイルコンピュータは、通常モードと節電モードとを切り替えることによって消費電力を抑えることができる。

図３４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３４４０１、筐体３４４０２、表示部Ａ３４４０３、表示部Ｂ３４４０４、記録媒体（ＤＶＤ等）読み込み部３４４０５、操作キー３４４０６、スピーカー部３４４０７等を含む。表示部Ａ３４４０３は主として画像情報を表示し、表示部Ｂ３４４０４は主として文字情報を表示することができる。本発明の表示装置を表示部Ａ３４４０３や表示部Ｂ３４４０４に用いた画像再生装置は、通常モードと節電モードとを切り替えることによって消費電力を抑えることができる。

図３４（Ｆ）はゴーグル型ディスプレイであり、本体３４５０１、表示部３４５０２、アーム部３４５０３を含む。本発明の表示装置を表示部３４５０２に用いたゴーグル型ディスプレイは、通常モードと節電モードとを切り替えることによって消費電力を抑えることができる。

図３４（Ｇ）はビデオカメラであり、本体３４２００１、表示部３４２００２、筐体３４２００３、外部接続ポート３４２００４、リモコン受信部３４２００５、受像部３４２００６、バッテリー３４２００７、音声入力部３４２００８、操作キー３４２００９、接眼部３４６１０等を含む。本発明の表示装置を表示部３４２００２に用いたビデオカメラは、通常モードと節電モードとを切り替えることによって消費電力を抑えることができる。

図３４（Ｈ）は携帯電話機であり、本体３４７０１、筐体３４７０２、表示部３４７０３、音声入力部３４７０４、音声出力部３４７０５、操作キー３４７０６、外部接続ポート３４７０７、アンテナ３４７０８等を含む。

近年、携帯電話機はゲーム機能やカメラ機能、電子マネー機能等を搭載し、高付加価値の携帯電話機のニーズが強くなっている。さらに、ディスプレイも高精細なものが求められている。本発明の表示装置を表示部３４７０３に用いた携帯電話機は、通常モードと節電モードとを切り替えることによって消費電力を抑えることができる。

このように多機能化し、携帯電話機は使用頻度が高まる一方で、一回の充電により長時間使用できることが要求される。

例えば、図２８（ｂ）や図２９（ａ）に示すように周辺駆動回路をＩＣチップ上に形成し、ＣＭＯＳ等を用いることにより低消費電力化を図ることが可能である。

このように本発明は、あらゆる電子機器に適用することが可能である。

（実施の形態６）
本実施の形態において、本発明の表示装置を表示部に有する携帯電話の構成例について図３７を用いて説明する。

表示パネル３７１０はハウジング３７００に脱着自在に組み込まれる。ハウジング３７００は表示パネル３７１０のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル３７１０を固定したハウジング３７００はプリント基板３７０１に嵌入されモジュールとして組み立てられる。

表示パネル３７１０はＦＰＣ３７１１を介してプリント基板３７０１に接続される。プリント基板３７０１には、スピーカ３７０２、マイクロフォン３７０３、送受信回路３７０４、ＣＰＵ及びコントローラなどを含む信号処理回路３７０５が形成されている。このようなモジュールと、入力手段３７０６、バッテリ３７０７を組み合わせ、筐体３７０９に収納する。表示パネル３７１０の画素部は筐体３７０９に形成された開口窓から視認できように配置する。

表示パネル３７１０は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル３７１０に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部とともに形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パネルの構成は、図２８（ａ）に一例を示してある。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。

また、さらに消費電力の低減を図るため、図２８（ｂ）や図２９（ａ）に示すように、基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネルに実装しても良い。そして、画素部には、非晶質半導体膜をトランジスタの半導体層に用いることで製造コストの削減を図ることができる。

また、本実施例に示した構成は携帯電話の一例であって、本発明の表示装置はこのような構成の携帯電話に限られず様々な構成の携帯電話に適用することができる。

（実施の形態７）
図３５は表示パネル３５０１と、回路基板３５０２を組み合わせたＥＬモジュールを示している。表示パネル３５０１は画素部３５０３、走査線駆動回路３５０４及び信号線駆動回路３５０５を有している。回路基板３５０２には、例えば、コントロール回路３５０６や信号分割回路３５０７などが形成されている。表示パネル３５０１と回路基板３５０２は接続配線３５０８によって接続されている。接続配線にはＦＰＣ等を用いることができる。

表示パネル３５０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネル３５０１に実装するとよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いて表示パネル３５０１に実装しても良い。なお、一部の周辺駆動回路を基板上に画素部とともに形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図２８（ａ）に一例を示してある。

また、さらに消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）表示パネルに実装してもよい。

なお、非晶質半導体膜を、画素を構成するトランジスタの半導体層に適用する場合には、基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネルに実装するとよい。なお、基板上に画素部を形成し、その基板上に周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図２８（ｂ）に一例を示してある。

このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図３６は、ＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ３６０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路３６０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３６０３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路３５０６により処理される。コントロール回路３５０６は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路３５０７を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ３６０１で受信した信号のうち、音声信号は音声信号増幅回路３６０４に送られ、その出力は音声信号処理回路３６０５を経てスピーカー３６０６に供給される。制御回路３６０７は受信局（受信周波数）や音量の制御情報を入力部３６０８から受け、チューナ３６０１や音声信号処理回路３６０５に信号を送出する。

図３４（Ａ）に示すように、図３５のＥＬモジュールを筐体３４００１に組みこんで、テレビ受像機を完成させることができる。ＥＬモジュールにより、表示部３４００３が形成される。また、スピーカー部３４００４、ビデオ入力端子３４００５などが適宜備えられている。

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。

本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置のタイミングチャート。 本発明の表示装置に適用可能な信号線駆動回路。 本発明の表示装置に適用可能な駆動方法を説明する図。 本発明の表示パネルの構成配置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置に適用可能な画素を説明する図。 本発明の表示装置に適用可能な画素を説明する図。 本発明の表示装置に適用可能な画素を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置に適用可能な画素を説明する図。 本発明の表示装置に適用可能な画素を説明する図。 本発明の表示装置に適用可能な画素を説明する図。 本発明の表示装置に適用可能な画素を説明する図。 本発明の表示装置に適用可能な画素の動作を説明する図。 本発明の表示装置に適用可能な画素の動作を説明する図。 本発明の表示装置に適用可能な画素を説明する図。 本発明の表示装置に適用可能な画素を説明する図。 本発明の表示装置に適用可能な画素の動作を説明する図。 本発明の表示装置に適用可能な画素の動作を説明する図。 本発明の表示装パネルを説明する図。 本発明の表示装置に適用可能な発光素子を説明する図。 本発明の表示パネルを説明する図。 本発明の表示パネルを説明する図。 本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。 本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。 本発明の表示パネルを説明する図。 本発明の表示パネルを説明する図。 本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。 本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。 本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。 本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。 本発明の表示装置が適用可能な電子機器を説明する図。 ＥＬモジュールの例を示す図。 ＥＬテレビ受像機の主要な構成を示すブロック図。 携帯電話機の構成例を示す図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置に適用可能な信号線駆動回路。 本発明の表示装置のタイミングチャート。 本発明の表示装置に適用可能な駆動方法を説明する図。

Claims (7)

1. 画素に書き込む信号を出力する信号線駆動回路と、
   信号を書き込む画素を選択する走査線駆動回路と、
   を有し、
   前記信号線駆動回路は、前記走査線駆動回路により画素が選択され、且つ前記信号線駆動回路の動作が停止している間、前記信号線駆動回路から信号を出力する切り替え回路を有することを特徴とする表示装置。
2. 画素に書き込む信号を信号線に出力する信号線駆動回路と、
   信号を書き込む画素を選択する走査線駆動回路と、
   を有し、
   前記信号線駆動回路は、シフトレジスタ回路と、ラッチ回路と、切り替え回路とを有し、
   前記切り替え回路は、スイッチを備え、前記スイッチにより前記信号線を前記ラッチ回路の出力端子または電位が供給される配線と導通させる手段を有する表示装置。
3. 複数の画素を備える画素部と、
   画素に書き込む信号を出力する信号線駆動回路と、
   信号を書き込む画素を選択する走査線駆動回路と、
   前記信号線駆動回路の動作を停止する制御手段と、
   を有し、
   前記画素は、アナログの電圧を保持する手段と、デジタル信号を記憶する手段とを有し、
   前記走査線駆動回路により画素が選択され、且つ前記信号線駆動回路の動作が停止している間、前記信号線駆動回路からは信号が出力されることを特徴とする表示装置。
4. 請求項３において、前記デジタル信号を記憶する手段は前記信号を記憶することを特徴とする表示装置
5. 請求項４において、前記画素は液晶表示素子を有することを特徴とする表示装置。
6. 信号線駆動回路にシフトレジスタ回路とラッチ回路と切り替え回路とを有し、部分表示が可能な表示装置の駆動方法であって、
   部分表示中において、表示領域の画素を選択している間、前記切り替え回路により前記ラッチ回路から出力される信号を信号線に供給し、非表示領域の画素を選択している間、前記切り替え回路により非表示信号を信号線に供給し、
   前記表示領域の画素を選択している間、前記シフトレジスタ回路へクロック信号を入力し、
   前記非表示領域の画素の選択開始時に前記シフトレジスタ回路へのクロック信号の入力を停止し、前記非表示領域の画素の選択から前記表示領域の画素の選択に移るとき、前記表示領域の画素の選択開始から１水平期間以上前に前記シフトレジスタ回路へのクロック信号の入力を開始することを特徴とする表示装置の駆動方法。
7. 信号線駆動回路にシフトレジスタ回路と切り替え回路とを有し、部分表示が可能な表示装置の駆動方法であって、
   部分表示中において、表示領域の画素を選択している間、前記切り替え回路によりビデオ線から出力される信号を信号線に供給し、非表示領域の画素を選択している間、前記切り替え回路により非表示信号を信号線に供給し、
   前記表示領域の画素を選択している間、前記シフトレジスタ回路へクロック信号を入力し、
   前記非表示領域の画素を選択している間、前記シフトレジスタ回路へのクロック信号の入力を停止することを特徴とする表示装置の駆動方法。

Images