JP2007052501A - 通信制御装置、通信制御方法、露光装置、並びにデバイス製造方法 - Google Patents

Abstract

【課題】 露光装置のデジタル制御システムにおいて、高速にデータ通信が可能で、かつ、ハードリアルタイム性が維持される通信技術を提供すること。
【解決手段】 デジタル制御システムにスイッチドファブリックを設け、ＤＭＡ転送を用いたデータ通信を行う。また、スイッチドファブリックを制御するための通信制御部を設け、転送されるデータの種類に応じた優先度を通信制御部が定める。通信制御部がＤＭＡ転送中により優先度の高いＤＭＡ転送の要求を受けると、現在のＤＭＡ転送を中断し、優先度の高いＤＭＡ転送の完了後に中断していたＤＭＡ転送を再開する。
【選択図】図４

Description

本発明は、例えば、露光装置におけるデジタルデータの通信制御技術に関する。

近年、半導体デバイスに関する技術が急速に発展し、半導体デバイスを搭載した種々の情報機器の性能が大幅に向上しつつある。この発展を支えているのが、半導体の製造技術である。半導体は、通常、ステッパ又はスキャナと呼ばれる半導体露光装置を用いて製造される。

ステッパは、投影レンズ下のウエハステージ上に載置された半導体ウエハを、ステップ移動させながら、レチクル上に形成されているパターン像を投影レンズによりウエハ上に縮小投影し、１枚のウエハ上の複数箇所に順次露光していく装置である。

スキャナは、ウエハステージ上に載置された半導体ウエハとレチクルステージ上に載置されたレチクルとを投影レンズに対して相対移動（走査）しながらスリット状の露光光を照射し、レチクル上に形成されているパターン像をウエハに投影する装置である。

スキャナは、ステッパに比べて解像度および重ね合わせ精度の性能面が優れているため、今日では、半導体デバイスのための露光ツールとして普及している。スキャナにおいては、ウエハステージ及びレチクルステージの高精度な同期制御を行う必要があり、これを担うためのデジタル制御システムが設けられる。

デジタル制御システムは、制御割込み処理を予め定めた制御サンプリング周期で必ず毎回実行する必要のある、いわゆる「ハードリアルタイム性」が要求されるシステムである。スキャナにおいては、ウエハステージとレチクルステージを高い同期精度をもってスキャン動作を行うため、一般的に、その制御系には２０軸を超える多軸対応のデジタル制御システムが必要となる。

さらに、制御サンプリング周期は制御性能に大きく影響を与えるため、その周期はできるだけ短い周期であることが望ましい。スキャナにおいては、制御サンプリング周期は百マイクロ秒のオーダが必要となる。こうした多軸・高速の制御システムは、一般に複数のＤＳＰ（Digital Signal Processor）を用いたマルチプロセッシング構成のデジタル制御システムによって実現される。

また、デジタル制御システムでは、ハードリアルタイム性に加えて、ユーザからの指示を受け、各ＤＳＰへその指示を伝えると共に、ユーザにその指示の実行結果を知らせる機能が必要とされる。さらに、制御対象のステータスをグラフ表示する機能等の「ホスト機能」をも具備する必要がある。ユーザからの指示には、例えば、制御対象のサーボ動作開始・サーボ動作解除指示、制御対象の移動指示、制御パラメータの変更指示などがある。

このようなホスト機能を実現するためには、ＤＳＰのような信号処理に特化したプロセッサは適しておらず、ホスト機能に適したＲＩＳＣ ＣＰＵが用いられることが多い。また、ホスト機能を実現するためのハードウェアには、グラフィカルユーザインタフェース機能、ＴＣＰ／ＩＰ機能等のホストプログラム用ライブラリ資産を有する汎用ＯＳが、移植作業なしで動作するものを用いることが望ましい。そのため、ホスト機能を実現するハードウェアには、ＶＭＥバスに代表されるスタンダードなマルチドロップバスをベースとした、汎用のプロセッサボードが広く用いられる。これにより、ボードメーカが提供するハードウェア依存のファームウェアをベースに、汎用ＯＳの各種ライブラリを活用した、ホスト機能のための効率的なソフトウェア開発が可能となる。

高速に動作するデジタル制御システムを実現するためには、制御処理用プロセッサの処理能力だけではなく、プロセッサ間及びＩ／Ｏデバイス（センサ、Ｄ／Ａ変換器など）・プロセッサ間の制御データ通信を高速に実行する必要がある。

通常、こうした制御処理に必要な制御データを転送するには、ＤＭＡ転送機能を用いた転送を行うことが望ましい。それは、ＤＭＡ転送機能を用いれば、（１）データ転送時にプロセッサに負荷をかけない、（２）非ＤＭＡ転送に比べて高速、というメリットが得られるためである。

しかし、マルチドロップバスの中で産業機械の分野において広く採用されているＶＭＥバスは、バスの転送速度が低速である上に、ＤＭＡ転送機能が具備されていないため、サーボ系の制御データ通信には適していない。さらに、元来ＶＭＥバスを含めたマルチドロップバスによる通信では、複数の通信を同時に行うことができない。このため、ハードリアルタイム性の厳しい制御演算処理を複数のＤＳＰに分散して行う場合、転送速度の低さや、バスの占有によるデータ通信待ち時間の発生などのため、データ通信がシステム全体のボトルネックとなってしまう。

そこで、制御データ通信を行うために、ＤＳＰが備える専用の通信ポートを用いて、プロセッサ間及びプロセッサ・Ｉ／Ｏデバイス間の高速通信を実現することによって、データ通信に関するボトルネックを解消することが行われている。

図１は、従来の複数のＤＳＰを用いた露光装置における、デジタル制御システムの構成の一例を示す図である。図中、実線矢印が制御サンプリング周期毎に行われる制御データ通信を示し、破線矢印がユーザからのコマンドを受けて行われるホスト機能によるコマンドデータ通信を示す。

コマンドデータ通信では、ホスト装置の備えるホストＣＰＵからのコマンドデータが、ＶＭＥバスなどのバス通信によってＤＳＰ１へ転送され、ＤＳＰ１からＤＳＰ２及びＤＳＰ３へ渡され、各ＤＳＰがコマンドデータに応じた処理を行う。

制御データ通信では、制御対象の位置情報が制御サンプリング周期ごとにセンサで検出され、ＤＳＰ２に転送される。このセンサデータを各ＤＳＰ間で通信を行いながら、目標位置計算、位置偏差計算、ＰＩＤ計算などの制御演算を行い、得られた計算値をＤＳＰ２を介してＤ／Ａ変換器に転送する。これらＤＳＰ間、ＤＳＰとＩ／Ｏデバイス間の通信ではＤＳＰ固有の通信ポートを介してデータ転送が行われる。こうした制御演算処理は通常、ＤＳＰのハードウェア割込み機能を用いて制御サンプリング周期ごとに実行される。

図２は、図１を参照して説明した従来技術において、データ通信及び各プロセッサの演算処理のタイミングを示す図である。図の下方向への推移で示される時刻の経過と共に、各プロセッサの処理は同期的に行われる。

この図をもとに、まずコマンドデータ処理について説明すると、ホストＣＰＵはユーザからの指示を受けて、コマンドデータを生成し、ＤＳＰ１にコマンドデータを送信する。ＤＳＰ１はコマンドデータの内容に応じてＤＳＰ２又はＤＳＰ３にコマンドデータを転送する（この場合はＤＳＰ２）。ＤＳＰ２は、受け付けたコマンドデータに応じて、ＤＳＰ２で処理を行うサーボ系の状態を変更し、ＤＳＰ２からのリプライデータ待ちになっているＤＳＰ１へリプライデータを返す。同様に、ＤＳＰ１はリプライデータ待ちになっているホストＣＰＵへリプライデータを返す。以上の処理によって、１つのコマンドに対する処理が完了する。

このコマンド処理は、ＤＳＰ２及びＤＳＰ３においては、制御演算のための割込み処理の時間外に行われる。コマンド処理の演算量によっては、図２の符号ａ、ｂで示すように、割込み処理を間に挟んで、複数に分割された形でコマンド処理が行われる。このように、割込み処理によってサーボ動作を行い、それ以外の処理を割込み処理の時間外で行う技術については、例えば特許文献１に開示されている。

次に、図２における割込み処理、即ち制御演算処理について説明すると、制御演算を行うＤＳＰ２、ＤＳＰ３においては、一定時間毎に制御割込みルーチンが起動される。
（１）センサデータの取り込み
（２）センサへのフィルタ処理
（３）目標位置計算
（４）ＰＩＤ計算
（５）計算結果のＤ／Ａ変換器への転送
これらの一連の制御演算が複数のＤＳＰによって並列的に行われ、デジタルサーボ系が構成される。この処理は、前述のように、一定のサンプリング周期毎に毎回必ず実行する必要がある。
特開平７−１１０９７５号公報

しかしながら、従来のデジタル制御システムには、以下に説明する種々の問題がある。

近年、半導体露光装置の高スループット化のために、露光ステーションとアライメントステーションとを有するツインステージ構成によって露光とアライメント計測を同時に行うシステムが考案されている。このようなシステムでは、露光ステーション側のステージ制御系へアライメントステーション側で計測した計測データをリアルタイムに転送し、露光ステーションにおけるステージのレベリング制御を行う必要がある。そのため、従来の制御系に比べて通信されるデータ量が大幅に増加する。

また、デバイスの微細化に伴って、ウエハステージ・レチクルステージの制御に加えて、結像光学系を構成する光学素子（ミラーおよびレンズ）とステージとの同期制御が必要となってきている。これは、光学素子の収差を高精度に抑えるために光学素子の姿勢をリアルタイムで制御を行う必要が生じる一方で、光学素子の姿勢制御に起因したウエハ上の結像点の変動が発生するようになったため、これをリアルタイムで補正する必要が生じたことによる。

したがって、露光装置においては、ステージ制御系に加えて光学素子制御系が必要となり、さらに、ステージ制御系および光学素子制御系各々の同期を取るために、両制御系間のリアルタイム通信が必要となる。

このような通信を実現するために、露光装置の制御系においては、複数のユニット間で高速な制御データ通信を実現するための、より柔軟な通信技術が強く求められてきている。しかしながら、前述した従来のデジタル制御システムにおいて用いられる、ＤＳＰ固有の１対１の固定的な通信方法では、このような高速かつ複雑な通信機能を実現するのが困難である。

また、１対１の固定的な通信方法ではなく、マルチドロップ方式のバスによるデータ通信で複数の制御データ通信を行う構成も考えられるが、前述のようにバス通信では複数の通信を同時に行えないため、バス占有に伴う通信待ちの時間が発生する。さらには、バスのスロット数の制限から、光学素子系・アライメント計測系を含めたステージ制御系を１つのマルチドロップバス方式のシャーシに収めることは困難である。

一方、近年ＲａｐｉｄＩＯやＰＣＩ−ＥＸＰＲＥＳＳなどのプロセッサ間通信や、Ｉ／Ｏ通信のためのインタコネクト通信技術が急速に発展している。その核となるのは、ギガヘルツオーダの高速な通信技術の発展である。

図３は、スイッチドファブリック型のスイッチ回路を用いた通信形態の一例を示す図である。この図では、スイッチドファブリックにプロセッサ１〜４及びＩ／Ｏデバイス１〜４のＩ／Ｏデバイスが接続されている。スイッチドファブリックに接続されている各Ｉ／Ｏデバイス及びプロセッサ間の接続は、動的に切り替えが可能である。例えば、図３（ｂ）では、図３（ａ）の接続形態から、動的な切り替えによって、別の接続形態に変更されている。また、いずれの場合も、最大４つの接続が同時になされ、それぞれの転送を同時に行えるため、従来のマルチドロップバスによる接続の場合のような転送待ち時間の発生は抑制される。このように、接続先を動的かつ高速に切り替えることによって、所望の転送処理を行うわけである。なお、スイッチドファブリックに接続されるプロセッサ（ホスト機能を実現するプロセッサを含む）や種々のＩ／Ｏデバイスを総称して、「通信ノード」と呼ぶ。

こうした通信技術は、既にＩＥＥＥにおいて標準規格化され、産業機器および民生機器に使用されはじめており、低コスト化が進みつつある。また、従来のマルチドロップバス方式と比較して高速である点、複数のポイント間の通信を同時に行えるためにバスの占有によるボトルネックが解消される点、接続ポイントを動的に変更可能なことから柔軟なシステム構成が可能な点などにおいて優れる。さらに、複数のラック間にシステムを分散して、スイッチドファブリックで接続することによって、シャーシの最大スロット数の制限を受ける従来のマルチドロップバスシステムに比べて大規模なシステムが構築可能となる。

以上述べたような理由により、露光装置のデジタル制御システムに、スイッチドファブリック方式の通信技術を用いる構成を採用することが好ましい。これにより、以下に挙げる効果が得られる。
（１）ステージ制御を中心としてウエハ面計測および光学素子制御までを含めた柔軟かつ高速なデータ通信が実現可能。
（２）コマンドデータ通信と制御データ通信を別のプロトコルで行っていた従来構成をスイッチドファブリック通信で一元化し、ソフト・ハードの簡素化・高速化が実現可能。

しかしながら、前述のように、露光装置においては百マイクロ秒のオーダのサンプリングレートで多軸の制御演算処理を毎回必ず行う、「ハードリアルタイム性」が要求される。このため、制御データ通信もまた必ず百マイクロ秒オーダの制御演算周期毎に毎回入出力通信およびプロセッサ間通信を行い、デジタル制御演算を完了させる必要がある。

したがって、スイッチドファブリックによる通信方式で動的に接続を切り替えつつデジタル制御システムを構成するためには、制御演算周期よりもさらに十分短い時間に必ず切り替えと、制御データ通信を完了せねばならない。これは例えば、ユーザからの非同期的な大量のコマンドデータ通信が行われている状況であっても、実現されなければならない。

このような通信に対する「ハードリアルタイム性」は、デジタルオーディオ機器などの、通信処理や演算処理に必須となるような制約条件を持たない、いわゆるベストエフォート型のマルチメディア処理系では要求されない非常に厳しい条件である。

また、データ通信においては、ＤＭＡ転送を用いることが望ましいが、ＤＭＡ転送は基本的に転送が開始された後には所望のデータ量を転送し終えるまで中断されることなく一気にデータ転送を行う転送方式である。このため、スイッチドファブリックによるコマンドデータ通信と制御データ通信との切り替えが必要なデジタル制御システムでは、大量のコマンドデータを送信する際に次のサンプリング周期までにデータ転送が完了しない可能性がある。

本発明はこのような状況に鑑みてなされたものであり、露光装置のデジタル制御システムにおいて、高速にデータ通信が可能で、かつ、ハードリアルタイム性が維持される通信技術を提供することを目的とする。

上記課題を解決するために、本発明の通信制御装置は、制御対象物の位置を計測する計測手段と、前記制御対象物を駆動する駆動手段と、前記計測手段による計測データに応じて前記制御対象物を制御するためのデジタル制御データを演算する制御プロセッサと、所定のコマンドに応じたコマンドデータを前記制御プロセッサに送信するホストプロセッサとを備える制御装置において、前記計測データ、制御データ、及びコマンドデータをＤＭＡ転送により転送すると共に、前記各プロセッサに対する前記各データの通信経路及び前記各プロセッサ間での通信経路を切り替える通信制御装置であって、ＤＭＡ転送されるデータのうち、所定のサンプリング周期毎に転送されるデータの優先度を、前記所定のサンプリング周期によらずに転送されるデータより高い優先度に設定する設定手段と、前記プロセッサからＤＭＡ転送の要求を受信する受信手段と、前記ＤＭＡ転送の要求に応答して、ＤＭＡ転送によるデータ通信を開始する通信手段と、ＤＭＡ転送中に前記ＤＭＡ転送の要求を新たに受信した場合に、転送中のデータと前記新たに受信した前記ＤＭＡ転送の要求に関するデータの各優先度を比較する比較手段と、前記比較手段による比較の結果、前記新たに受信した前記ＤＭＡ転送の要求に関するデータの前記優先度が前記転送中のデータの前記優先度よりも高い場合に、前記転送中のデータのＤＭＡ転送を中断し、新たなデータのＤＭＡ転送を開始する転送制御手段と、を具備することを特徴とする。

また、本発明の通信制御方法は、制御対象物の位置を計測する計測手段と、前記制御対象物を駆動する駆動手段と、前記計測手段による計測データに応じて前記制御対象物を制御するためのデジタル制御データを演算する制御プロセッサと、所定のコマンドに応じたコマンドデータを前記制御プロセッサに送信するホストプロセッサとを備える制御装置において、前記計測データ、制御データ、及びコマンドデータをＤＭＡ転送により転送すると共に、前記各プロセッサに対する前記各データの通信経路及び前記各プロセッサ間での通信経路を切り替える通信制御方法であって、ＤＭＡ転送されるデータのうち、所定のサンプリング周期毎に転送されるデータの優先度を、前記所定のサンプリング周期によらずに転送されるデータより高い優先度に設定する設定工程と、前記プロセッサからＤＭＡ転送の要求を受信する受信工程と、前記ＤＭＡ転送の要求に応答して、ＤＭＡ転送によるデータ通信を開始する通信工程と、ＤＭＡ転送中に前記ＤＭＡ転送の要求を新たに受信した場合に、転送中のデータと前記新たに受信した前記ＤＭＡ転送の要求に関するデータの各優先度を比較する比較工程と、前記比較工程による比較の結果、前記新たに受信した前記ＤＭＡ転送の要求に関するデータの前記優先度が前記転送中のデータの前記優先度よりも高い場合に、前記転送中のデータのＤＭＡ転送を中断し、新たなデータのＤＭＡ転送を開始する転送制御工程と、を具備することを特徴とする。

また、本発明の露光装置は、本発明の通信制御装置と、原版のパターンを基板に投影して露光する投影光学系と、前記原版及び前記基板を相対的に移動し位置決めするステージ装置と、を備え、前記原版のパターンを基板に露光する露光ステーションと、前記投影光学系及び前記ステージ装置の位置を計測する計測ステーションとが分離して構成されており、前記計測ステーションにおいて計測された計測データが前記制御プロセッサにＤＭＡ転送され、前記制御プロセッサは、前記計測データを用いて前記露光ステーションを制御するための制御データを演算することを特徴とする。

また、本発明のデバイス製造方法は、本発明の露光装置を用いてウエハを露光する工程と、前記ウエハを現像する工程と、を備えることを特徴とする。

なお、その他の本発明の特徴は、添付図面及び以下の発明を実施するための最良の形態の記載によっていっそう明らかになるものである。

以上の構成により、本発明によれば、露光装置のデジタル制御システムにおいて、高速にデータ通信が可能で、かつ、ハードリアルタイム性が維持される通信技術を提供することが可能となる。

以下、添付図面を参照して、本発明の好適な実施形態を説明する。

なお、以下に説明する実施の形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものである。

また、本発明は、以下に説明する露光装置の他に、各種精密加工装置や各種精密測定装置や、このようなデバイス製造装置を使って半導体デバイスなどを製造する方法にも適用可能である。

本発明は、前述のように、露光装置のデジタル制御システムにおいて、高速にデータ通信が可能で、かつ、ハードリアルタイム性が維持される通信技術を提供することを目的とする。ここで、データ通信の高速化に関しては、前述のように、スイッチドファブリックによる通信方式を採用し、データ転送にはＤＭＡ転送を用いればよい。しかし、これだけでは、ハードリアルタイム性に支障を来たす。そこで、以下では、スイッチドファブリックによる通信方式及びＤＭＡ転送を採用したデジタル制御システムにおいて、ハードリアルタイム性を維持する技術を実現した実施形態について説明する。

［第１の実施形態］
＜露光装置及びデジタル制御システムの構成＞
図４は、本発明における露光装置及びデジタル制御システムの構成を示すブロック図である。

１は本体構造体、２は投影レンズ及びアライメント光学系の除振台、３ａ及び３ｂはウエハ粗動ステージ、４ａ及び４ｂはウエハ微動ステージ、５ａ及び５ｂはウエハ粗動ステージを駆動するリニアモータである。

６ａ及び６ｂは微動ステージを駆動するリニアモータ、７ａ及び７ｂはウエハ粗動ステージ３ａ、３ｂの位置計測用のレーザ光を反射する干渉計ミラー、８ａ及び８ｂはウエハ微動ステージ４ａ、４ｂの位置計測用のレーザ光を反射する干渉計ミラーである。

９ａ及び９ｂは露光ステーションにおけるウエハステージ３ａ、４ａの位置計測用のレーザ光を照射する干渉計、１０ａ及び１０ｂは計測ステーションにおけるウエハステージ３ｂ、４ｂの位置計測用のレーザ光を照射する干渉計である。

１１ａ及び１１ｂはウエハ、１２はレチクル粗動ステージ、１３はレチクル微動ステージ、１４はレチクル粗動ステージ１２を駆動するリニアモータ、１５はレチクル微動ステージ１３を駆動するリニアモータである。

１６はレチクル粗動ステージ１２の位置計測用のレーザ光を反射する干渉計ミラー、１７はレチクル微動ステージ１３の位置計測用のレーザ光を反射する干渉計ミラー、１８はレチクル粗動ステージ１２の位置計測用のレーザ光を照射する干渉計である。

１９はレチクル微動ステージ１３の位置計測用のレーザ光を照射する干渉計、２０は所定の回路パターンが描画されたレチクルである。

２１ａ及び２１ｂは投影レンズ、２２ａ及び２２ｂは投影レンズ２１ａ、２１ｂの各々との間隔を計測するギャップセンサ、２３ａ及び２３ｂは投影レンズ２１ａ、２１ｂを駆動するアクチュエータ、２４は投影光学系のレンズ鏡筒である。

２５はホストＣＰＵ、２６はステージ制御プロセッサユニット、２７は光学素子制御及びフォーカス計測プロセッサユニット、２８はスイッチドファブリック型のスイッチ回路である。

２９は通信制御部である。通信制御部２９は、スイッチドファブリック２８を切り替える回路２９ｂと、データ通信のためのＤＭＡコントローラ２９ａとを有する。

３０は受光素子及びパルスカウンタ、３１ａ及び３１ｂはＡ／Ｄ変換器、３２ａ〜３２ｃはパラレル／シリアル変換器、３３ａ及び３３ｂはシリアル／パラレル変換器である。

３４ａ及び３４ｂはＤ／Ａ変換器及び電流アンプ、３５及び３６はウエハ面のフォーカス検出系の発光素子及び受光素子である。

＜露光装置の制御＞
次に、本実施形態の露光装置の制御動作について説明する。

図４において、露光ステーション（投影光学系レンズ鏡筒２４を含む領域）にあるウエハステージ３ａ、４ａ上に搭載されたウエハ１１ａと、レチクルステージ１２、１３上に搭載されたレチクル２０との間で、定速スキャン制御が行われる。両者は同期関係を維持しつつ、スキャン露光が行われる。

各々のステージの位置は、次のように制御される。各々の干渉計ミラー７ａ、８ａ、１６、１７にレーザ光が照射され、干渉計９ａ、１０ａ、１８、１９によって干渉された干渉光が受光素子およびパルスカウンタに導かれて位置情報として計測される。そして、ステージ制御プロセッサユニット２６へ導かれて演算処理が行われる。その演算結果が指令電流としてＤ／Ａ変換器及び電流アンプ３４ａを介して各ステージのリニアモータ３ａ、４ａ、１２、１３に渡されてサーボ系が構成される。

投影レンズ２１ａ、２１ｂは収差低減のために姿勢の微小駆動制御が行われる。すなわち、投影光学系鏡筒２４に保持されたギャップセンサ２２ａ、２２ｂによって、位置変動が計測され、Ａ／Ｄ変換器３１ａを介して光学素子制御及びフォーカス計測プロセッサユニット２７へ導かれてサーボ演算処理が行われる。その演算結果が指令電流としてＤ／Ａ変換器及び電流アンプ３４ｂを介してレンズ駆動用のアクチュエータ２３ａ、２３ｂへ伝えられる。

また、露光ステーションにおける露光動作と並行して、計測ステーション（ウエハ面フォーカス検出系３５、３６下の領域）にあるウエハステージ３ｂ、４ｂも、同様にしてスキャン動作およびステップ動作を行う。そして、ウエハ全面のフォーカス計測やアライメント計測を行う。

＜データ転送及び演算処理のタイミング＞
図５は、本実施形態の露光装置及びデジタル制御システムにおける、データ通信及び各プロセッサの演算処理のタイミングを示す図である。図６は、ステージ制御プロセッサユニット２６、及び、光学素子制御及びフォーカス計測プロセッサユニット２７における制御割込処理のタイミングを示す図である。図４〜図６を参照して、スイッチドファブリック２８を含むデジタル制御システムの動作を説明する。

受光素子及びパルスカウンタ３０によって、サンプリング周期毎に計測タイミング信号が生成され、不図示のセンサを含む全てのセンサについて同時にデータ計測が行われる。このようなセンサ計測の同時性は、スキャナ型露光装置において、ステージ位置の正確な同期制御を実現するために必要な技術であり、公知の技術を用いて行うことができる（例えば特開２０００−２２８３４２号公報参照）。

このようにして同時性が維持された各計測データはＡ／Ｄ変換器３１ａ及び３１ｂを介してパラレル／シリアル変換器３２ａ〜３２ｃでシリアルデータに変換され、スイッチドファブリック２８に入力される。

計測データのうち、干渉計１８及び１９、受光素子３６から得られるものは、ステージ制御プロセッサユニット２６へＤＭＡ転送により転送される。計測データのうち、ギャップセンサ２２ａ、２２ｂから得られるものは、光学素子制御及びフォーカス計測プロセッサユニット２７へＤＭＡ転送により転送される。

ステージ制御プロセッサユニット２６は、得られたステージの位置情報をもとに、ノイズ除去のためのフィルタ処理や座標空間変換などを行い、独立した空間座標系における状態量を算出する。また、時間関数として生成される目標位置との偏差を計算し、ＰＩＤなどの制御演算を行い、独立空間座標系の指令値を得る。

次に、得られた独立空間座標系の指令値に対し、アクチュエータ配置に依存した作業座標空間系の指令値への座標変換が行われる。指令値を示す指令電流は、スイッチドファブリック２８を介してシリアル／パラレル変換器３３ａ、Ｄ／Ａ変換器および電流アンプ３４ａに送られ、各ステージのリニアモータを駆動する。

同様に、光学素子制御及びフォーカス計測プロセッサユニット２７は、各アクチュエータへの指令値を計算する。指令値を示す指令電流は、スイッチドファブリック２８を介してシリアル／パラレル変換器３３ｂ、Ｄ／Ａ変換器および電流アンプ３４ｂに送られ、各アクチュエータを駆動する。

また、ウエハ面のフォーカスデータは、光学素子計測及びフォーカス計測プロセッサユニット２７に送られ、ウエハ全面の形状計測が行われる。このウエハ面の形状情報は、露光ステーションでの露光時にウエハの姿勢制御データとして用いられる。

次に、コマンド処理の流れについて説明する。ホストＣＰＵ２５において、ユーザからのＰＩＤパラメータ変更や、制御対象へのステップ移動命令などのコマンド処理を受け付ける。

そして、このコマンドはステージ制御プロセッサユニット２６、又は、光学素子制御及びフォーカス計測プロセッサユニット２７へ転送され、各プロセッサユニットにおいてコマンド処理が実行される。

これら制御データ通信およびコマンドデータ通信の際に、スイッチドファブリック２８は接続を動的に切り替える。これによって各プロセッサユニット２６，２７は適宜接続先を切り替えつつ制御データ通信およびコマンドデータ通信を行い、制御処理を行うことができる。

その際、デジタル制御演算のサンプリング周期は、前述のように数百マイクロ秒のオーダである。しかし、従来技術においては、ＤＭＡ転送では基本的には転送開始後はプロセッサの処理を介さずに一気にデータ転送を行う。そのため、例えばコマンドデータをＤＭＡ転送により転送している際に制御データ転送を行うべきタイミングが到来した場合でも、スイッチドファブリック２８は接続を切り替えることができない。その結果、制御データ通信開始のタイミングが遅れるため、周期的なデジタル制御が行えない、すなわち、ハードリアルタイム性が損なわれる。

そこで、本実施形態では、スイッチドファブリック２８を制御する通信制御部２９を設ける。通信制御部２９は、ＤＭＡコントローラ２９ａ（以下、ＤＭＡＣ）及びスイッチ切り替え回路２９ｂを備える。

通信制御部２９は、スイッチドファブリック２８が転送するデータの種類に優先度を設定することができる。本実施形態では、制御データ通信の優先度をコマンドデータ通信の優先度よりも上位に設定する。

コマンドデータ通信を実行中においても、通信制御部２９のＤＭＡＣ２９ａは、各ノードから他のデータ転送要求が発生していないかを、常にポーリングしている。つまり、ＤＭＡＣ２９aは、各ノードから後述のデータ転送パケットのヘッダが届いていないかどうかをポーリングし、もしもヘッダが届いている場合にはその転送の優先度を調べて、その転送要求を優先的に実行するかどうかを決定する。

コマンドデータをＤＭＡ転送している間に次のサンプリング周期が到来すると、ステージ制御プロセッサユニット２６又は、光学素子制御及びフォーカス計測プロセッサユニット２７は、ＤＭＡＣに対して転送要求を行う。ＤＭＡＣ２９ａは転送要求により送信するデータの優先度を確認する。ここでは、制御データの優先度はコマンドデータの優先度よりも高いため、ＤＭＡＣ２９ａはコマンドデータ通信を中断する。次いで、スイッチ切り替え回路２９ｂは、制御データ通信が可能なようにスイッチドファブリック２８の接続を切り替える。

制御データ通信が完了すると、ステージ制御ユニット２６又は、光学素子制御及びフォーカス計測プロセッサユニット２７は、通信制御部２９に制御データ通信の完了を通知する。通信制御部２９が通知を受けると、スイッチ切り替え回路２９ｂはコマンドデータ通信が可能なようにスイッチドファブリック２８の接続を切り替え、ＤＭＡＣ２９ａはコマンドデータ通信を中断していた時点から再開する。

ここで、スイッチドファブリック２８の動作をさらに詳しく説明する。各プロセッサユニット２６，２７およびＩ／Ｏデバイス２８ａは、スイッチドファブリック２８を介して通信を行う。その際に転送されるデータは、転送先情報、転送元情報、および転送の優先度をヘッダ情報に含むパケットデータが付加されてスイッチドファブリック２８に送られ、ＤＭＡＣ２９ａがそれを取得する。そしてＤＭＡＣ２９aがヘッダ情報から最も優先度の高い通信を判別し、必要であれば切り替えを行ってからデータ本体の通信が行われる。スイッチドファブリック２８は通常、ＦＰＧＡなどの高速ロジックデバイスで実現され、高速に処理が行われる。

また、データ通信の種類に応じた優先度は、デジタル制御システムの初期化時に、各プロセッサユニットが通信制御部２９に設定する。

図７は、通信制御部２９の処理の流れをより一般化して説明するフローチャートである。図７では、優先度の低いデータがスイッチドファブリック２８を介してＤＭＡ転送されている間に、他のＤＭＡ転送の要求がなされた場合における通信制御部２９の処理の流れを示す。

ステップＳ７０１で、通信制御部２９は、スイッチドファブリック２８によるＤＭＡ転送を開始する。このＤＭＡ転送では、前述のように、一定量のデータが転送されるたびにポーリングを行い、通信制御部２９は他の通信ノード（例えばステージ制御プロセッサユニット２６）からの転送要求を受け付ける。

ステップＳ７０２で、通信制御部２９は、ＤＭＡ転送が完了したかどうかを判定する。完了した場合は処理を終了し、完了していない場合はステップＳ７０３に進む。

ステップＳ７０３で、通信制御部２９は、他の通信ノードから転送要求を受けたかどうかを判定する。転送要求を受けた場合はステップＳ７０４に進む。転送要求を受けていない場合はＤＭＡ転送を継続し、ステップＳ７０２に戻る。

ステップＳ７０４で、通信制御部２９は、ステップＳ７０３で受けた転送要求により転送するデータの優先度を調べ、そのデータの優先度が現在転送中のデータの優先度よりも高ければステップＳ７０５に進む。そのデータの優先度が現在転送中のデータの優先度よりも低ければＤＭＡ転送を継続し、ステップＳ７０２に戻る。

ステップＳ７０５で、通信制御部２９は、現在のＤＭＡ転送を中断する。

ステップＳ７０６で、通信制御部２９は、スイッチドファブリック２８の接続を、ステップＳ７０３で転送要求により転送するデータを送信可能なように切り替える。

ステップＳ７０７で、通信制御部２９は、ステップＳ７０３で受けた転送要求に従うＤＭＡ転送を開始する。

ステップＳ７０８で、通信制御部２９は、ステップＳ７０７で開始したＤＭＡ転送が完了するのを待つ。

ステップＳ７０９で、通信制御部２９は、ステップＳ７０６で切り替えたスイッチドファブリック２８の接続を元に戻す。

ステップＳ７１０で、通信制御部２９は、ステップＳ７０５で中断したＤＭＡ転送を再開し、ステップＳ７０２に戻る。

＜第１の実施形態のまとめ＞
以上説明したように、本実施形態によれば、通信制御部２９はスイッチドファブリック２８におけるデータ通信の種類に応じた優先度を保持する。通信制御部２９のＤＭＡＣ２９ａがＤＭＡ転送を行っている際に、通信制御部２９がより優先度の高いデータ通信の要求を受けると、ＤＭＡＣ２９ａはＤＭＡ転送を中断する。そして、通信制御部２９のスイッチ切り替え回路２９ｂはスイッチドファブリック２８の接続を変更する。より優先度の高いデータ通信が完了すると、通信制御部２９のスイッチ切り替え回路２９ｂはスイッチドファブリック２８の接続を元に戻し、ＤＭＡＣ２９ａは中断していたデータ通信を再開する。

これにより、露光装置のデジタル制御システムにおいて、ＤＭＡ転送機能を用いた高速なデータ通信を行っても、ハードリアルタイム性を維持することが可能となる。

［第２の実施形態］
第１の実施形態では、１つのスイッチドファブリック２８を備えるデジタル制御システムを説明した。第２の実施形態では、スイッチドファブリック２８に加えて、スイッチドファブリック３７を備えるデジタル制御システムを説明する。第１の実施形態では、光学素子制御及びフォーカス計測を１つのプロセッサユニット２７で行ったが、２つのスイッチドファブリックを用いることで、スイッチドファブリックに接続可能なプロセッサの数が増加し、処理速度を向上させることができる。

図８は、本実施形態におけるデジタル制御システムの構成例を示す図である。第１の実施形態（図４）と同一の構成要素には同一の符号を付し、その説明を省略する。また、光学素子制御プロセッサユニット３９及びフォーカス計測プロセッサユニット４０は、光学素子制御及びフォーカス計測プロセッサユニット２７を２つに分離したものであり、その役割は同じである。

本実施形態では、スイッチドファブリック３７に光学素子制御系及びフォーカス計測系のＩ／Ｏデバイス（パラレル／シリアル変換器３２ｂ、３２ｃ、シリアル／パラレル変換器３３ｂ）を接続する。そして、これらの処理は光学素子制御プロセッサユニット３９及びフォーカス計測プロセッサユニット４０に分離して並列処理を行う。

また、スイッチドファブリック３７を制御する通信制御部３８を設け、２つのスイッチドファブリック間のデータ通信には３本の接続線を設け、スイッチドファブリック間での通信のボトルネックが発生しないように構成する。通信制御部３８は通信制御部２９と同様、ＤＭＡＣ３８ａ及びスイッチ切り替え回路３８ｂを備える。

＜第２の実施形態のまとめ＞
以上説明したように、本実施形態によれば、デジタル制御システムに２つのスイッチドファブリック２８，３７を設けることにより、デジタル制御システムが備えられるプロセッサの数を増やすことが可能となる。

これにより、デジタル制御システムの処理速度を向上させることができる。また、プロセッサ以外にも様々なＩ／Ｏデバイスをスイッチドファブリックに接続可能であるため、より拡張性の高いデジタル制御システムを構築することが可能となる。

なお、デジタル制御システムに設けるスイッチドファブリックの数は２つに限るものではなく、３つ以上設けてもよい。

［その他の実施形態］
上述した各実施の形態の処理は、各機能を具現化したソフトウェアのプログラムコードを記録した記憶媒体をシステム或は装置に提供してもよい。そして、そのシステム或は装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによって、前述した実施形態の機能を実現することができる。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。このようなプログラムコードを供給するための記憶媒体としては、例えば、フロッピィ（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスクなどを用いることができる。或いは、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどを用いることもできる。

また、コンピュータが読み出したプログラムコードを実行することにより、前述した各実施の形態の機能が実現されるだけではない。そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）などが実際の処理の一部又は全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含まれている。

さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書きこまれてもよい。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含むものである。

次に、図９及び図１０を参照して、上述の露光装置を利用したデバイス製造方法の実施例を説明する。図９は、デバイス（ＩＣやＬＳＩなどの半導体チップ、ＬＣＤ、ＣＣＤ等）の製造を説明するためのフローチャートである。ここでは、半導体チップの製造方法を例に説明する。

ステップＳ９０１（回路設計）では半導体デバイスの回路設計を行う。ステップＳ９０２（マスク作製）では設計した回路パターンに基づいてマスクを作製する。ステップＳ９０３（ウエハ製造）ではシリコン等の材料を用いてウエハを製造する。ステップＳ９０４（ウエハプロセス）は前工程と呼ばれ、マスクとウエハを用いて、上記の露光装置によりリソグラフィ技術を利用してウエハ上に実際の回路を形成する。ステップＳ９０５（組み立て）は、後工程と呼ばれ、ステップＳ４によって作製されたウエハを用いて半導体チップ化する工程であり、アッセンブリ工程（ダイシング、ボンディング）、パッケージング工程（チップ封入）等の組み立て工程を含む。ステップＳ９０６（検査）では、ステップＳ９０５で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経て半導体デバイスが完成し、それが出荷（ステップＳ９０７）される。

図１０は、ステップＳ４のウエハプロセスの詳細なフローチャートである。ステップＳ１００１（酸化）では、ウエハの表面を酸化させる。ステップＳ１００２（ＣＶＤ）では、ウエハの表面に絶縁膜を形成する。ステップＳ１００３（電極形成）ではウエハ上に電極を蒸着によって形成する。ステップＳ１００４（イオン打ち込み）では、ウエハにイオンを打ち込む。ステップＳ１００５（レジスト処理）では、ウエハに感光剤を塗布する。ステップＳ１００６（露光）では、露光装置によってマスクの回路パターンをウエハに露光する。ステップＳ１００７（現像）では、露光したウエハを現像する。ステップＳ１００８（エッチング）では、現像したレジスト像以外の部分を削り取る。ステップＳ１００９（レジスト剥離）では、エッチングが済んで不要となったレジストを取り除く。これらのステップを繰り返し行うことによってウエハ上に多重に回路パターンが形成される。

従来の複数のＤＳＰを用いた露光装置における、デジタル制御システムの構成の一例を示す図である。 図１を参照して説明した従来技術において、データ通信及び各プロセッサの演算処理のタイミングを示す図である。 スイッチドファブリック型のスイッチ回路を用いた通信形態の一例を示す図である。 本発明における露光装置及びデジタル制御システムの構成を示すブロック図である。 本実施形態の露光装置及びデジタル制御システムにおける、データ通信及び各プロセッサの演算処理のタイミングを示す図である。 ステージ制御プロセッサユニット２６、及び、光学素子制御及びフォーカス計測プロセッサユニット２７における制御割込処理のタイミングを示す図である。 通信制御部２９の処理の流れをより一般化して説明するフローチャートである。 第２の実施形態におけるデジタル制御システムの構成例を示す図である。 微小デバイスの製造を説明するためのフローチャートである。 ウエハプロセスの詳細なフローチャートである。

符号の説明

２８ スイッチドファブリック
２９ 通信制御部

Claims (11)

1. 制御対象物の位置を計測する計測手段と、前記制御対象物を駆動する駆動手段と、前記計測手段による計測データに応じて前記制御対象物を制御するためのデジタル制御データを演算する制御プロセッサと、所定のコマンドに応じたコマンドデータを前記制御プロセッサに送信するホストプロセッサとを備える制御装置において、前記計測データ、制御データ、及びコマンドデータをＤＭＡ転送により転送すると共に、前記各プロセッサに対する前記各データの通信経路及び前記各プロセッサ間での通信経路を切り替える通信制御装置であって、
   ＤＭＡ転送されるデータのうち、所定のサンプリング周期毎に転送されるデータの優先度を、前記所定のサンプリング周期によらずに転送されるデータより高い優先度に設定する設定手段と、
   前記プロセッサからＤＭＡ転送の要求を受信する受信手段と、
   前記ＤＭＡ転送の要求に応答して、ＤＭＡ転送によるデータ通信を開始する通信手段と、
   ＤＭＡ転送中に前記ＤＭＡ転送の要求を新たに受信した場合に、転送中のデータと前記新たに受信した前記ＤＭＡ転送の要求に関するデータの各優先度を比較する比較手段と、
   前記比較手段による比較の結果、前記新たに受信した前記ＤＭＡ転送の要求に関するデータの前記優先度が前記転送中のデータの前記優先度よりも高い場合に、前記転送中のデータのＤＭＡ転送を中断し、新たなデータのＤＭＡ転送を開始する転送制御手段と、
   を具備することを特徴とする通信制御装置。
2. さらに、前記転送制御手段は、該転送制御手段により開始された前記新たなデータのＤＭＡ転送が完了した後に、該転送制御手段により中断された前記転送中のデータのＤＭＡ転送を再開することを特徴とする請求項１に記載の通信制御装置。
3. 前記プロセッサと前記計測手段及び前記駆動手段との間の通信経路及び前記プロセッサ間での通信経路がスイッチドファブリック型の通信回路により構成され、
   前記通信回路における通信経路を切り替えるスイッチ回路と、前記通信手段によるＤＭＡ転送を制御するＤＭＡコントローラとをさらに備え、
   前記通信回路に、前記プロセッサが接続されると共に、前記プロセッサと前記計測手段及び前記駆動手段とを接続するＩ／Ｏデバイスが接続されていることを特徴とする請求項１又は２に記載の通信制御装置。
4. 前記スイッチ回路に対し、複数の前記プロセッサとＩ／Ｏデバイスとが接続されることを特徴とする請求項３に記載の通信制御装置。
5. 前記通信回路が複数の前記スイッチドファブリック型の通信回路により構成され、
   前記複数の通信回路の夫々が該通信回路における通信経路を切り替える前記スイッチ回路と、前記通信手段によるＤＭＡ転送を制御する前記ＤＭＡコントローラとを備えることを特徴とする請求項３又は４に記載の通信制御装置。
6. 請求項１乃至５のいずれか１項に記載の通信制御装置と、
   原版のパターンを基板に投影して露光する投影光学系と、
   前記原版及び前記基板を相対的に移動し位置決めするステージ装置と、を備え、
   前記原版のパターンを基板に露光する露光ステーションと、前記投影光学系及び前記ステージ装置の位置を計測する計測ステーションとが分離して構成されており、
   前記計測ステーションにおいて計測された計測データが前記制御プロセッサにＤＭＡ転送され、
   前記制御プロセッサは、前記計測データを用いて前記露光ステーションを制御するための制御データを演算することを特徴とする露光装置。
7. 前記制御プロセッサは、前記ステージ装置を制御するプロセッサと、前記投影光学系を制御するプロセッサとを含むことを特徴とする請求項６に記載の露光装置。
8. 請求項６又は７に記載の露光装置を用いてウエハを露光する工程と、
   前記ウエハを現像する工程と、
   を備えることを特徴とするデバイス製造方法。
9. 制御対象物の位置を計測する計測手段と、前記制御対象物を駆動する駆動手段と、前記計測手段による計測データに応じて前記制御対象物を制御するためのデジタル制御データを演算する制御プロセッサと、所定のコマンドに応じたコマンドデータを前記制御プロセッサに送信するホストプロセッサとを備える制御装置において、前記計測データ、制御データ、及びコマンドデータをＤＭＡ転送により転送すると共に、前記各プロセッサに対する前記各データの通信経路及び前記各プロセッサ間での通信経路を切り替える通信制御方法であって、
   ＤＭＡ転送されるデータのうち、所定のサンプリング周期毎に転送されるデータの優先度を、前記所定のサンプリング周期によらずに転送されるデータより高い優先度に設定する設定工程と、
   前記プロセッサからＤＭＡ転送の要求を受信する受信工程と、
   前記ＤＭＡ転送の要求に応答して、ＤＭＡ転送によるデータ通信を開始する通信工程と、
   ＤＭＡ転送中に前記ＤＭＡ転送の要求を新たに受信した場合に、転送中のデータと前記新たに受信した前記ＤＭＡ転送の要求に関するデータの各優先度を比較する比較工程と、
   前記比較工程による比較の結果、前記新たに受信した前記ＤＭＡ転送の要求に関するデータの前記優先度が前記転送中のデータの前記優先度よりも高い場合に、前記転送中のデータのＤＭＡ転送を中断し、新たなデータのＤＭＡ転送を開始する転送制御工程と、
   を具備することを特徴とする通信制御方法。
10. 制御対象物の位置を計測する計測手段と、前記制御対象物を駆動する駆動手段と、前記計測手段による計測データに応じて前記制御対象物を制御するためのデジタル制御データを演算する制御プロセッサと、所定のコマンドに応じたコマンドデータを前記制御プロセッサに送信するホストプロセッサと、前記計測データ、制御データ、及びコマンドデータをＤＭＡ転送により転送すると共に、前記各プロセッサに対する前記各データの通信経路及び前記各プロセッサ間での通信経路を切り替える通信制御方法を実行する通信制御部とを備える制御装置において、前記通信制御部に実行させるプログラムであって、
    ＤＭＡ転送されるデータのうち、所定のサンプリング周期毎に転送されるデータの優先度を、前記所定のサンプリング周期によらずに転送されるデータより高い優先度に設定する設定工程と、
    前記プロセッサからＤＭＡ転送の要求を受信する受信工程と、
    前記ＤＭＡ転送の要求に応答して、ＤＭＡ転送によるデータ通信を開始する通信工程と、
    ＤＭＡ転送中に前記ＤＭＡ転送の要求を新たに受信した場合に、転送中のデータと前記新たに受信した前記ＤＭＡ転送の要求に関するデータの各優先度を比較する比較工程と、
    前記比較工程による比較の結果、前記新たに受信した前記ＤＭＡ転送の要求に関するデータの前記優先度が前記転送中のデータの前記優先度よりも高い場合に、前記転送中のデータのＤＭＡ転送を中断し、新たなデータのＤＭＡ転送を開始する転送制御工程と、
    を具備することを特徴とするプログラム。
11. 請求項１０に記載のプログラムを記録したコンピュータ読み取り可能な記憶媒体。

Images