FR3057969B1 - Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation - Google Patents

Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation Download PDF

Info

Publication number
FR3057969B1
FR3057969B1 FR1601540A FR1601540A FR3057969B1 FR 3057969 B1 FR3057969 B1 FR 3057969B1 FR 1601540 A FR1601540 A FR 1601540A FR 1601540 A FR1601540 A FR 1601540A FR 3057969 B1 FR3057969 B1 FR 3057969B1
Authority
FR
France
Prior art keywords
transfer
memory
control system
data
context
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
FR1601540A
Other languages
English (en)
Other versions
FR3057969A1 (fr
Inventor
Philippe Jean Pierre Louis Grossi
Dominique David
Frederic Jacques Jean Marie Berthoz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Priority to FR1601540A priority Critical patent/FR3057969B1/fr
Priority to US15/788,828 priority patent/US10289580B2/en
Publication of FR3057969A1 publication Critical patent/FR3057969A1/fr
Application granted granted Critical
Publication of FR3057969B1 publication Critical patent/FR3057969B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

Ce système de pilotage déterministe du fonctionnement de moyens (2) de transfert de données par accès direct à des moyens de mémorisation (3), par un ordonnanceur de tâches (4) en charge de changements de contexte de processus, est caractérisé en ce qu'il comporte des moyens déterministes d'établissement et de suspension des transferts de données en mémoire amorcés avant et non terminés lors des changements de contexte et de reprise de ceux-ci lors du retour dans le contexte initial correspondant afin de donner à chaque processus, un accès intégral et exclusif aux moyens de transfert.

Description

Système de pilotage déterministe du fonctionnement de moyens de transfert dedonnées par accès direct à des moyens de mémorisation
La présente invention concerne un système de pilotage du fonctionnement demoyens de transfert de données par accès direct à des moyens de mémorisation.
Plus particulièrement, l’invention se rapporte à un système de pilotage de telsmoyens, par un ordonnanceur de tâches en charge de changement de contexte deprocessus.
Un tel système peut par exemple être mis en œuvre pour assurer unpartitionnement robuste de différents processus mis en œuvre par au moins unprocesseur.
Dans un tel système, le processeur est en effet associé à des moyens de transfertde données par accès direct à des moyens de mémorisation.
Dans ce type de systèmes, le fonctionnement de l'ensemble de ces moyens estpiloté par un ordonnanceur de tâches en charge des changements de contexte deprocessus du processeur. L’invention peut alors se situer par exemple dans le domaine des applicationsnécessitant une isolation au moins temporelle forte entre les différents processus,également appelée partitionnement robuste.
De telles applications se rencontrent par exemple dans des systèmes à hautesûreté de fonctionnement, notamment en aéronautique, dans le domaine nucléaire,médical, dans les transports, etc...
Plus particulièrement, l’invention porte sur les aspects de transferts de données enmémoire, assistés par matériel, également appelés accès directs à la mémoire ou DMApour « Direct Memory Access » en Anglais.
Dans les processeurs modernes, les accès aux mémoires et les transferts intra ouinter-mémoires sont relativement fréquents et peuvent impacter notamment laperformance globale du système et plus particulièrement lorsque les temps d’accès auxmémoires s’allongent.
Pour résoudre ces problèmes, on a recours à des automates de transfertpermettant de délester le processeur principal, qui ainsi, peut continuer à exécuterd’autres tâches en parallèle.
Cette mise en parallèle des transferts en mémoire peut conduire à undébordement du système sur un autre processus comme cela sera décrit plus en détailpar la suite.
Ainsi un premier processus peut lancer un transfert à l’intérieur de son domainetemporel, mais le transfert peut se poursuivre au-delà de ce domaine et interférer avec unsecond processus.
Dans les systèmes à partitionnement robuste, ce type d’interférences conduisant àun non déterminisme, est proscrit.
Il est alors nécessaire de parfaitement maîtriser les transferts DMA afin d’évitertoute interférence temporelle entre les processus.
On sait que dans les systèmes actuels, les interférences temporelles de cettenature entre les processus, sont résolues ou contournées au travers de différentsmécanismes de gestion.
Ainsi, on connaît des solutions à ces problèmes, par découpage des transferts enpetits lots de courte durée ou encore par augmentation des marges associées à chaqueprocessus afin d’absorber les potentiels débordements ou encore par regroupement destransferts en début de partition.
Mais toutes ces techniques de contournement ne sont pas sans défaut ouconséquence.
En effet dans le cas du découpage par lots, chaque transfert requiert une pénalitéde chargement du DMA pour son initialisation. Découper par lot revient donc à augmenter le nombre de transferts et donc lespénalités de chargement.
Si le découpage est trop fin, le chargement en DMA devient plus important que lestransferts, ce qui est contre-productif.
Si le découpage est insuffisant, on ne maîtrise plus le déterminisme du transfert àl'intérieur de l’enveloppe temporelle affectée.
Si on augmente les marges, cela revient à réduire la charge utile allouée auprocessus et donc à sous-exploiter le processeur.
Enfin, le regroupement des transferts en début de partition, se traduit par descontraintes fortes sur le programme applicatif et est donc difficilement applicable dans lesfaits.
Le but de l’invention est donc de résoudre ces problèmes. Â cet effet, l’invention a pour objet un système de pilotage déterministe dufonctionnement de moyens de transfert de données par accès direct à des moyens demémorisation, par un ordonnanceur de tâches en charge de changements de contexte deprocessus, caractérisé en ce qu’il comporte des moyens déterministes d’établissement etde suspension des transferts de données en mémoire amorcés avant et non terminés lorsdes changements de contexte et de reprise de ceux-ci lors du retour dans le contexte initial correspondant afin de donner à chaque processus, un accès intégral et exclusif auxmoyens de transfert.
Suivant d'autres caractéristiques du système selon l’invention, prises seules ou encombinaison : les moyens de suspension et de reprise comprennent des moyensd’interruption et de reprise des transferts de données et des moyens desauvegarde de l’état courant du système et du transfert de données enmémoire ; - les moyens de sauvegarde de l'état courant du système et du transfert dedonnées en mémoire comprennent des registres d’état ; - il est associé à des registres de commande de suspension du transfert et dereprise du transfert ; - il est associé à une horloge programmable autonome de suspension dutransfert en cas de débordement temporel ; - il est associé à une ligne matérielle de suspension du transfert. L’invention sera mieux comprise à la lecture de la description qui va suivre,donnée uniquement à titre d’exemple et faite en se référant aux dessins annexés, surlesquels : - la figure 1 représente un schéma synoptique illustrant un système à processeuret ordonnanceur de tâches, -la figure 2 représente un organigramme illustrant des exemples d’interférencetemporelle liée à un transfert DMA, de l’état de la technique, - la figure 3 représente un organigramme illustrant le fonctionnement d'un systèmeselon l’invention suivant une utilisation en partitionnement temporel, et - la figure 4 représente un organigramme illustrant le fonctionnement d’un systèmeselon l’invention suivant une utilisation en ressource partagée.
On a en effet illustré sur la figure 1, un système qui comporte au moins unprocesseur, désigné par la référence générale 1, associé à des moyens de transfert dedonnées par accès direct dits DMA, à des moyens de mémorisation.
Les moyens de transfert sont désignés par la référence générale 2, tandis que lesmoyens de mémorisation sont désignés par la référence générale 3.
Le fonctionnement de cet ensemble est piloté par un ordonnanceur de tâchesdésigné par la référence générale 4, en charge notamment des changements de contextede processus du processeur.
En particulier et comme cela est illustré sur la figure 2, cet ordonnanceur de tâchesest chargé de piloter le changement de contexte de processus du processeur.
En particulier, il est chargé par exemple de faire passer ce contexte, d’unprocessus, désigné par la référence générale 10, à un autre processus, désigné par laréférence générale 11, en respectant une marge temporelle entre ceux-ci, désignée par laréférence générale 12.
On voit sur cette figure 2, deux transferts DMA désignés respectivement par lesréférences 13 et 14.
Le transfert DMA 13 est lancé au cours du processus 10 et se termine avant lechangement de contexte.
Le transfert DMA 14 est quant-à-lui également lancé à l’intérieur du domainetemporel du processus 10, mais le transfert devrait se poursuivre au-delà de la fenêtretemporelle affectée et même dépasser la marge 12, ce qui l’amène à interférer alors avecle processus 11.
Cette interférence est désignée par 15.
Pour des exemples d’applications dans les systèmes à partitionnement robuste, cetype d’interférence, conduisant à un non-déterminisme, est proscrit. L’invention propose alors d’intégrer dans le système décrit, des moyensd’interruption/suspension et de reprise/relance des transferts DMA, pilotés par I’ordonnanceur de tâches en charge des changements de contexte de processus duprocesseur, pour garantir le déterminisme.
De cette façon, chaque processus aura un accès intégral et exclusif aux moyensde transfert.
Les transferts DMA démarrés dans un contexte de processus soit se terminentnormalement avant la fin de la fenêtre temporelle affectée soit sont suspendus lors duchangement de contexte de processus et ne seront repris ou relancés que lors du retourau contexte initial. L’état courant du système et du transfert mémoire est alors sauvegardé avec lecontexte puis restauré lors de la relance ou reprise du contexte.
On utilise alors à cet effet par exemple des registres d’état.
Ainsi dans un tel système, on peut interrompre et reprendre un transfert mémoirede manière déterministe, ce qui est une propriété indispensable par exemple dessystèmes partitionnés robustes.
Un transfert DMA est ainsi constitué d’une pluralité (ou d’une salve) de transfertsélémentaires.
Un transfert élémentaire est constitué d’une lecture dans la zone source, et d’uneécriture dans la zone destination.
Le transfert élémentaire est borné temporellement par le système dans lequel letransfert DMA est implémenté.
Etant donné que le transfert DMA peut être arrêté à tout moment, et qu’il ne meten œuvre aucune mémoire interne, la suspension est bornée temporellement à Ntransferts élémentaires (par exemple 2).
Ceci est par exemple illustré sur la figure 3.
On a illustré sur ces figures, deux processus, désignés respectivement par lesréférences 20 et 21, et séparés par des marges par exemple 22.
Un premier transfert DMA 23 est lancé et terminé dans la fenêtre temporelle duprocessus 20.
Un deuxième transfert DMA 24 est quant-à-lui également lancé au cours ducontexte 20, mais ne se termine pas dans la fenêtre temporelle.
Contrairement à ce qui se passe dans l’état de la technique, dans le systèmeselon l’invention, l'ordonnanceur de tâches comporte des moyens desuspension/interruption des transferts de données en mémoire DMA, amorcés avant etnon terminés lors des changements de contexte du processeur et de reprise/relance deceux-ci lors du retour du processeur dans le contexte initial correspondant.
Ceci est par exemple illustré pour ce deuxième transfert DMA 24, qui estsuspendu lors du changement de contexte du processus 20 vers le processus 21.
Le second processus 21 obtient alors une fenêtre temporelle affectée, luipermettant de réaliser lui-même des transferts par accès direct en mémoire tels que letransfert DMA 25.
Comme cela est illustré, à la fin de la fenêtre temporelle affectée au processus 21,associée à la marge 22, si le transfert n’est pas complètement terminé, celui-ci estsuspendu.
Lors du retour du contexte de processus du processeur vers le premier processus20, le transfert de données en mémoire DMA, amorcé avant le changement de contexteet non terminé dans la fenêtre correspondante, est alors repris/relancé comme cela estillustré sur cette figure 3.
Le début du transfert DMA est en effet désigné par la référence générale 24a et lafin du transfert est désignée par la référence générale 24b sur cette figure 3.
Il en est de même pour le troisième transfert par accès direct à la mémoire 25,dont la première partie est désignée par la référence générale 25a et la fin est désignéepar la référence générale 25b.
Ainsi en utilisant cette capacité à interrompre et reprendre un transfert mémoire demanière déterministe, chaque processus possède un accès intégral et exclusif auxressources DMA dans son contexte temporel. L’interruption doit bien entendu être précise afin de permettre une restaurationcomplète du contexte du transfert.
Ainsi les moyens de suspension et de reprise comprennent des moyensd’interruption et de reprise des transferts de données et des moyens de sauvegarde del’état courant du système et du transfert de données en mémoire comprenant parexemple des registres d’état.
Ceci permet de fournir un ensemble d’informations sur l’état du système et permetégalement de contrôler finement le fonctionnement de celui-ci. L’ordonnanceur de tâches va alors charger le processeur par programmation desregistres internes du DMA : adresse source, adresse de destination, taille, droits d’accès,etc..., le démarrer ou l’arrêter et enfin le décharger, c’est-à-dire sauvegarder l’état courantdu DMA pour une reprise ultérieure.
Celui-ci doit donc être capable d’assurer le respect de l’isolation temporelle del’ensemble des adresses du transfert à travers plusieurs mécanismes.
Ces mécanismes peuvent par exemple comprendre un mécanisme principal,consistant par exemple pour le contrôleur hôte, à pouvoir interrompre le DMA à toutmoment, par programmation des registres de contrôle de ceux-ci, et des mécanismessecondaires, en étant par exemple associé à une horloge programmable d’interruptionautonome en cas de débordement temporel ou les DMA pouvant recevoir une ligned'interruption matérielle à partir du contrôleur d’exécution...
Ainsi et de façon générale, un tel système de pilotage peut alors être associé à : - des registres de commande de suspension du transfert et de reprise dutransfert ; - une horloge programmable autonome de suspension du transfert en cas dedébordement temporel ; - une ligne matérielle de suspension du transfert...
On conçoit alors qu’une telle structure de système de pilotage présente un certainnombre d’avantages notamment au niveau de son déterminisme, qui permet à chaqueprocessus d'avoir un accès intégral et exclusif aux ressources DMA dans son contextetemporel.
Il va de soi bien entendu que d’autres applications, d’autres utilisations et d’autresmodes de réalisation de ce système de pilotage peuvent être envisagés.
Ainsi par exemple un tel système peut également être utilisé dans le cadre d’uneressource partagée comme cela est illustré sur la figure 4.
Sur cette figure 4, un processus 31 lance un transfert court 32, puis un secondtransfert non contraint temporellement 33.
Un processus 34 requiert alors un transfert 35 de plus haute priorité (échéancebornée), le DMA est alors interrompu (sauvegarde de son contexte) et démarre cetransfert 35 de plus haute priorité.
Lorsque ce transfert 35 de plus haute priorité se termine, l’ordonnanceur reprendle transfert 33.
Ceci permet par exemple d’offrir à l’OS de garantir la latence des transferts àéchéance bornée en présence d’autres transferts non contraints en temps d’exécution.

Claims (9)

  1. REVENDICATIONS
  2. 1. -Système de pilotage déterministe du fonctionnement de moyens (2) detransfert de données par accès direct à des moyens de mémorisation (3), par unordonnanceur de tâches (4) en charge de changements de contexte de processus,caractérisé en ce qu’il comporte des moyens déterministes d’établissement et desuspension des transferts de données en mémoire (24, 25) amorcés avant et nonterminés lors des changements de contexte et de reprise de ceux-ci lors du retour dans lecontexte initial correspondant, l’ordonnanceur de tâches (4) étant configuré pour arrêter letransfert de données en mémoire (24, 25), décharger le transfert de données en mémoire(24, 25), et sauvegarder l’état courant du transfert de données en mémoire (24, 25) pourune reprise ultérieure, en interrompant et reprenant le transfert mémoire (24, 25) demanière déterministe, chaque processus possédant ainsi un accès intégral et exclusif àdes ressources de transfert de données en mémoire (24, 25) dans son contexte temporel. 2. -Système de pilotage selon la revendication 1, caractérisé en ce que lesmoyens de suspension et de reprise comprennent des moyens d’interruption et de reprisedes transferts de données (14, 25) et des moyens de sauvegarde de l’état courant dusystème et du transfert de données en mémoire (3).
  3. 3. - Système de pilotage selon la revendication 2, caractérisé en ce que lesmoyens de sauvegarde de l’état courant du système et du transfert de données enmémoire comprennent des registres d’état.
  4. 4. - Système de pilotage selon l’une quelconque des revendications précédentes,caractérisé en ce qu’il est associé à des registres de commande de suspension dutransfert et de reprise du transfert.
  5. 5. - Système de pilotage selon l’une quelconque des revendications précédentes,caractérisé en ce qu’il est associé à une horloge programmable autonome de suspensiondu transfert en cas de débordement temporel.
  6. 6. - Système de pilotage selon l’une quelconque des revendications précédentes,caractérisé en ce qu’il est associé à une ligne matérielle de suspension du transfert.
  7. 7. - Système de pilotage selon l’une quelconque des revendications précédentes,caractérisé en ce qu’il est configuré pour interrompre et reprendre le transfert de donnéesen mémoire (24, 25) de manière déterministe, et à tout moment, en absence de mise enœuvre d’une mémoire interne.
  8. 8. - Système de pilotage selon la revendication 7, caractérisé en ce qu’unesuspension du transfert de données en mémoire est bornée temporellement à N transfertsélémentaires.
  9. 9. - Système de pilotage selon la revendication 8, caractérisé en ce que N est égalà 2.
FR1601540A 2016-10-25 2016-10-25 Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation Active FR3057969B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1601540A FR3057969B1 (fr) 2016-10-25 2016-10-25 Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation
US15/788,828 US10289580B2 (en) 2016-10-25 2017-10-20 Deterministic control system for the operation of data transfer means by direct memory access

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1601540A FR3057969B1 (fr) 2016-10-25 2016-10-25 Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation
FR1601540 2016-10-25

Publications (2)

Publication Number Publication Date
FR3057969A1 FR3057969A1 (fr) 2018-04-27
FR3057969B1 true FR3057969B1 (fr) 2019-11-01

Family

ID=58401608

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1601540A Active FR3057969B1 (fr) 2016-10-25 2016-10-25 Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation

Country Status (2)

Country Link
US (1) US10289580B2 (fr)
FR (1) FR3057969B1 (fr)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525518B2 (ja) * 1994-10-13 2004-05-10 ヤマハ株式会社 データ転送装置
JP2996183B2 (ja) * 1996-08-16 1999-12-27 日本電気株式会社 Ｄｍａ機能を備えたデータ処理装置
US7444637B2 (en) * 2003-02-18 2008-10-28 Microsoft Corporation Systems and methods for scheduling coprocessor resources in a computing system
JP2005056067A (ja) * 2003-08-01 2005-03-03 Matsushita Electric Ind Co Ltd Ｄｍａ転送制御装置
US7484016B2 (en) * 2004-06-30 2009-01-27 Intel Corporation Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine
JP2007052501A (ja) * 2005-08-15 2007-03-01 Canon Inc 通信制御装置、通信制御方法、露光装置、並びにデバイス製造方法
US8433936B2 (en) * 2008-04-04 2013-04-30 Advanced Micro Devices, Inc. USB power conservation method and apparatus
US20110022767A1 (en) * 2009-07-27 2011-01-27 Electronics And Telecommunications Research Institute Dma controller with interrupt control processor
FR2960989B1 (fr) * 2010-06-08 2013-03-15 Thales Sa Processeur sur puce electronique comportanr un moniteur temps reel materiel
FR3019339B1 (fr) * 2014-03-25 2016-04-01 Commissariat Energie Atomique Procede de transfert de donnees entre taches temps reel utilisant un controleur memoire dma

Also Published As

Publication number Publication date
FR3057969A1 (fr) 2018-04-27
US20180113827A1 (en) 2018-04-26
US10289580B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
CA3047884C (fr) Procede et dispositif d'envoi d'informations de transaction et de verification de consensus
CA3048742C (fr) Procede et dispositif de consensus base sur la chaine de blocs
US10334047B2 (en) Remote direct memory access with reduced latency
WO2015106687A1 (fr) Procédé et appareil pour traiter une tâche computationnelle
US7051223B2 (en) System, apparatus, and method for limiting non-volatile memory
US8271968B2 (en) System and method for transparent hard disk drive update
EP3123344B1 (fr) Procede de transfert de donnees entre taches temps reel utilisant un controleur memoire dma
US10084452B2 (en) Information processing apparatus, image processing apparatus with information processing apparatus, and control method for information processing apparatus
US9152509B2 (en) Transactional memory conflict management
JP2017033501A (ja) 記憶装置および制御方法
US9747174B2 (en) Tail of logs in persistent main memory
US9490988B2 (en) Continuous information transfer with reduced latency
FR3057969B1 (fr) Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation
US11561798B2 (en) On-the-fly adjustment of issue-write back latency to avoid write back collisions using a result buffer
US11093332B2 (en) Application checkpoint and recovery system
US11269524B2 (en) Methods and systems for managing data transfer between a UFS host and a UFS target
US11734023B2 (en) Preloading of applications having an existing task
JP2007265137A (ja) マルチタスク処理方法及びマルチタスク処理装置
US20090049115A1 (en) Digital content download insurance
US10785346B1 (en) Unblocking processes in interprocess messaging passing
US10910025B2 (en) Flexible utilization of block storage in a computing system
US10673678B1 (en) SCSI target re-entrant protocol
US9917598B1 (en) Implementing preemptive customized codeset converter selection on SAAS
US10091286B1 (en) Method and system for enhanced client-server communication in a cached communication environment
CN107656802A (zh) 时间触发指令集、协处理器、及装置

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180427

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8