JP2007043591A - 出力バッファ回路 - Google Patents
出力バッファ回路 Download PDFInfo
- Publication number
- JP2007043591A JP2007043591A JP2005227448A JP2005227448A JP2007043591A JP 2007043591 A JP2007043591 A JP 2007043591A JP 2005227448 A JP2005227448 A JP 2005227448A JP 2005227448 A JP2005227448 A JP 2005227448A JP 2007043591 A JP2007043591 A JP 2007043591A
- Authority
- JP
- Japan
- Prior art keywords
- output
- channel
- field effect
- state
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 Pチャネルプリドライバ1またはNチャネルプリドライバ2がPチャネルトランジスタMP1またはNチャネルトランジスタMN1をON状態からOFF状態に移行させるように駆動する過程において、誘導性負荷に発生する逆起電力により出力信号Voutが変化し、インバータX8の閾値レベルを越えると、Pチャネルプリドライバ1またはNチャネルプリドライバ2の利得を低下させる制御が行われるようにした。
【選択図】 図1
Description
かかる発明によれば、出力用トランジスタがON状態からOFF状態になるとき、誘導性負荷に発生する逆起電力によって出力用トランジスタの出力電圧が基準レベルを越えると、プリドライバの利得が低下し、出力電圧の変化が緩和される。従って、オーバーシュートおよびアンダーシュートの発生を低減することができる。
図1はこの発明の一実施形態である出力バッファ回路の構成を示す回路図である。この出力バッファ回路は、高圧側電源VDDおよび低圧側電源VSS間に介挿された各種の素子により構成されている。
まず、Pチャネルゲート電圧判定部3において、NチャネルトランジスタMN15およびMN16は、カレントミラーを構成しており、NチャネルトランジスタMN16のドレインと高圧側電源VDDとの間に介挿された定電流源Iの電流に比例した電流(例えばk1・Iとする。)がNチャネルトランジスタMN15に流れるようになっている。このNチャネルトランジスタMN15のドレインと高圧側電源VDDとの間にはPチャネルトランジスタMP15が介挿されており、このPチャネルトランジスタMP15のゲートは、PチャネルトランジスタMP1のゲートに接続されている。そして、インバータX5は、NチャネルトランジスタMN15のドレインの出力信号のレベルを反転し、上述した信号SPとして出力するのである。
この制御は、Pチャネルプリドライバ1またはNチャネルプリドライバ2がPチャネルトランジスタMP1またはNチャネルトランジスタMN1をON状態からOFF状態に移行させるように駆動する過程においてPチャネルトランジスタMP1またはNチャネルトランジスタMN1の出力電圧が基準レベルを越えたとき、Pチャネルプリドライバ1またはNチャネルプリドライバ2の利得(駆動能力)を低下させる制御である。
b.第2の利得制御
この制御は、Pチャネルプリドライバ1またはNチャネルプリドライバ2がPチャネルトランジスタMP1またはNチャネルトランジスタMN1をOFF状態からON状態に移行させるように駆動する過程において、PチャネルトランジスタMP1またはNチャネルトランジスタMN1に電流が流れ始めてからPチャネルトランジスタMP1またはNチャネルトランジスタMN1の出力電圧が基準レベルに到達するまでの間、Pチャネルプリドライバ1またはNチャネルプリドライバ2の利得を低下させる制御である。
なお、第1および第2の利得制御については、説明の重複を避けるため、本実施形態の動作説明において詳細を明らかにする。
(1)上記実施形態では、電界効果トランジスタにより構成された出力バッファ回路に本発明を適用したが、本発明は、バイポーラトランジスタにより構成された出力バッファ回路にも適用可能である。
(2)上記実施形態では、出力部5をPチャネルトランジスタMP1とNチャネルトランジスタMN1からなる相補対称形の回路としたが、出力部5をPチャネルトランジスタMP1またはNチャネルトランジスタMN1の一方のみからなるオープンドレイン形の回路とし、これにより誘導性負荷103の駆動を行うようにしてもよい。この場合も、PチャネルトランジスタMP1またはNチャネルトランジスタMN1がOFF状態に移行するときに第1の利得制御が働くように構成すればよい。
Claims (5)
- 負荷を駆動する出力用トランジスタを有する出力部と、
利得の制御が可能であり、入力信号に応じて前記出力用トランジスタを駆動するプリドライバと、
前記プリドライバが前記出力用トランジスタをON状態からOFF状態に移行させるように駆動する過程において、前記出力用トランジスタの出力電圧が基準レベルを越えたとき、前記プリドライバの利得を低下させる第1の利得制御を行う利得制御手段と
を具備することを特徴とする出力バッファ回路。 - 前記利得制御手段は、前記第1の利得制御に加え、前記プリドライバが前記出力用トランジスタをOFF状態からON状態に移行させるように駆動する過程において、前記出力用トランジスタに電流が流れ始めてから前記出力用トランジスタの出力電圧が基準レベルに到達するまでの間、前記プリドライバの利得を低下させる第2の利得制御を行うことを特徴とする請求項1に記載の出力バッファ回路。
- 前記プリドライバは、各々前記出力用トランジスタを駆動する複数の並列接続されたトランジスタを含み、
前記利得制御手段は、前記プリドライバにおける複数のトランジスタの一部をOFF状態とすることにより前記プリドライバの利得を低下させることを特徴とする請求項1または2に記載の出力バッファ回路。 - 前記出力部は、前記出力用トランジスタとして、高圧側電源および低圧側電源間に介挿された出力用Pチャネル電界効果トランジスタおよび出力用Nチャネル電界効果トランジスタを具備し、
前記プリドライバは、前記出力用Pチャネル電界効果トランジスタにゲート電圧を与えるPチャネルプリドライバと、前記出力用Nチャネル電界効果トランジスタにゲート電圧を与えるNチャネルプリドライバとを具備し、
前記出力バッファ回路は、さらに、前記出力部の出力信号を立ち上げるときには、前記出力用Nチャネル電界効果トランジスタがOFF状態になってから前記出力用Pチャネル電界効果トランジスタをON状態に移行させる駆動を前記Pチャネルプリドライバに行わせ、前記出力部の出力信号を立ち下げるときには、前記出力用Pチャネル電界効果トランジスタがOFF状態になってから前記出力用Nチャネル電界効果トランジスタをON状態に移行させる駆動を前記Nチャネルプリドライバに行わせる駆動順序制御手段を具備することを特徴とする請求項1または2に記載の出力バッファ回路。 - 前記出力部は、前記出力用トランジスタとして、高圧側電源および低圧側電源間に介挿された出力用Pチャネル電界効果トランジスタおよび出力用Nチャネル電界効果トランジスタを具備し、
前記プリドライバは、前記出力用Pチャネル電界効果トランジスタのゲートと前記高圧側電源との間に並列に介挿された複数のPチャネル電界効果トランジスタと、前記出力用Pチャネル電界効果トランジスタのゲートと前記低圧側電源との間に並列に介挿された複数のNチャネル電界効果トランジスタとを有するPチャネルプリドライバと、前記出力用Nチャネル電界効果トランジスタのゲートと前記高圧側電源との間に並列に介挿された複数のPチャネル電界効果トランジスタと、前記出力用Nチャネル電界効果トランジスタのゲートと前記低圧側電源との間に並列に介挿された複数のNチャネル電界効果トランジスタとを有するNチャネルプリドライバとを具備し、
前記出力バッファ回路は、さらに、前記出力部の出力信号を立ち上げるときには、前記出力用Nチャネル電界効果トランジスタがOFF状態になってから前記出力用Pチャネル電界効果トランジスタをON状態に移行させる駆動を前記Pチャネルプリドライバに行わせ、前記出力部の出力信号を立ち下げるときには、前記出力用Pチャネル電界効果トランジスタがOFF状態になってから前記出力用Nチャネル電界効果トランジスタをON状態に移行させる駆動を前記Nチャネルプリドライバに行わせる駆動順序制御手段を具備し、
前記第1の利得制御手段は、前記Pチャネルプリドライバが前記出力用Pチャネル電界効果トランジスタをON状態からOFF状態に移行させるように駆動する過程において前記第1の利得制御を行う場合には、前記Pチャネルプリドライバにおける複数のPチャネル電界効果トランジスタの一部をON状態からOFF状態に切り換えることにより前記Pチャネルプリドライバの利得を低下させ、前記Nチャネルプリドライバが前記出力用Nチャネル電界効果トランジスタをON状態からOFF状態に移行させるように駆動する過程において前記第1の利得制御を行う場合には、前記Nチャネルプリドライバにおける複数のNチャネル電界効果トランジスタの一部をON状態からOFF状態に切り換えることにより前記Nチャネルプリドライバの利得を低下させ、
前記第2の利得制御手段は、前記Pチャネルプリドライバが前記出力用Pチャネル電界効果トランジスタをOFF状態からON状態に移行させるように駆動する過程において前記第2の利得制御を行う場合には、前記Pチャネルプリドライバにおける複数のNチャネル電界効果トランジスタの一部をON状態からOFF状態に切り換えることにより前記Pチャネルプリドライバの利得を低下させ、前記Nチャネルプリドライバが前記出力用Nチャネル電界効果トランジスタをOFF状態からON状態に移行させるように駆動する過程において前記第2の利得制御を行う場合には、前記Nチャネルプリドライバにおける複数のPチャネル電界効果トランジスタの一部をON状態からOFF状態に切り換えることにより前記Nチャネルプリドライバの利得を低下させることを特徴とする請求項2に記載の出力バッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227448A JP4692134B2 (ja) | 2005-08-05 | 2005-08-05 | 出力バッファ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227448A JP4692134B2 (ja) | 2005-08-05 | 2005-08-05 | 出力バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043591A true JP2007043591A (ja) | 2007-02-15 |
JP4692134B2 JP4692134B2 (ja) | 2011-06-01 |
Family
ID=37801134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005227448A Expired - Fee Related JP4692134B2 (ja) | 2005-08-05 | 2005-08-05 | 出力バッファ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4692134B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103391081B (zh) * | 2013-07-19 | 2016-01-27 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种数字可控的感性负载驱动电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02501972A (ja) * | 1987-10-14 | 1990-06-28 | エルエスアイ ロジック コーポレーション | 2モードドライバ回路 |
JPH02237309A (ja) * | 1989-03-10 | 1990-09-19 | Mitsubishi Electric Corp | 出力バツフア |
JPH0438012A (ja) * | 1990-06-04 | 1992-02-07 | Nec Corp | 出力バッファ回路 |
JPH04371023A (ja) * | 1991-06-19 | 1992-12-24 | Fujitsu Ltd | 可変バッファゲート |
JPH11346147A (ja) * | 1998-06-02 | 1999-12-14 | Nec Corp | スルーレート出力回路 |
-
2005
- 2005-08-05 JP JP2005227448A patent/JP4692134B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02501972A (ja) * | 1987-10-14 | 1990-06-28 | エルエスアイ ロジック コーポレーション | 2モードドライバ回路 |
JPH02237309A (ja) * | 1989-03-10 | 1990-09-19 | Mitsubishi Electric Corp | 出力バツフア |
JPH0438012A (ja) * | 1990-06-04 | 1992-02-07 | Nec Corp | 出力バッファ回路 |
JPH04371023A (ja) * | 1991-06-19 | 1992-12-24 | Fujitsu Ltd | 可変バッファゲート |
JPH11346147A (ja) * | 1998-06-02 | 1999-12-14 | Nec Corp | スルーレート出力回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4692134B2 (ja) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5961042B2 (ja) | ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器 | |
JP5580350B2 (ja) | ドライバ回路 | |
US5801550A (en) | Output circuit device preventing overshoot and undershoot | |
WO2003055072A1 (en) | Half-bridge driver and power conversion system with such driver | |
JP2009518730A (ja) | 低電圧トランジスタを使用する高電圧電力スイッチ | |
US6577173B2 (en) | Inductive load driving circuit | |
JP6873876B2 (ja) | 駆動回路 | |
JP2009060361A (ja) | D級増幅回路 | |
JP5139793B2 (ja) | 電力変換装置 | |
JP5447575B2 (ja) | 駆動装置 | |
JP4692134B2 (ja) | 出力バッファ回路 | |
JP2013532458A (ja) | 高耐圧反転型チャージポンプ | |
KR20170110538A (ko) | 레벨 시프트 회로 | |
KR100824129B1 (ko) | 증폭기 | |
CN113810040B (zh) | 用于转换速率控制的电路和方法 | |
JP2018207276A (ja) | ゲート駆動回路 | |
KR101893678B1 (ko) | 직류-직류 벅 컨버터 | |
JP4888199B2 (ja) | 負荷駆動装置 | |
JP4702296B2 (ja) | 増幅器 | |
JP2008022133A (ja) | 出力ドライブ回路及びこれを備えたデジタルカメラ | |
JP6041760B2 (ja) | コンパレータ装置及びこれを用いたスイッチング電源装置 | |
JP4137364B2 (ja) | チャージポンプ回路 | |
EP4290767A1 (en) | Dynamic control of output driver in a switching amplifier | |
JP3271269B2 (ja) | 出力駆動回路 | |
US10164588B2 (en) | Audio amplifier circuit, audio output device using the same, and electronic device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4692134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |