JP2007043090A5 - - Google Patents

Download PDF

Info

Publication number
JP2007043090A5
JP2007043090A5 JP2006145633A JP2006145633A JP2007043090A5 JP 2007043090 A5 JP2007043090 A5 JP 2007043090A5 JP 2006145633 A JP2006145633 A JP 2006145633A JP 2006145633 A JP2006145633 A JP 2006145633A JP 2007043090 A5 JP2007043090 A5 JP 2007043090A5
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive pad
ferrite structure
ubm layer
ferrite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006145633A
Other languages
English (en)
Other versions
JP2007043090A (ja
JP5138181B2 (ja
Filing date
Publication date
Priority claimed from KR1020050070396A external-priority patent/KR100606654B1/ko
Application filed filed Critical
Publication of JP2007043090A publication Critical patent/JP2007043090A/ja
Publication of JP2007043090A5 publication Critical patent/JP2007043090A5/ja
Application granted granted Critical
Publication of JP5138181B2 publication Critical patent/JP5138181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (11)

  1. 基板に形成される導電性パッドと、
    前記導電性パッドに電気的に連結されるターミネーションポイントと、
    前記導電性パッドと前記ターミネーションポイントとの間に形成されるフェライト構造と、を含むことを特徴とする半導体デバイス。
  2. 前記ターミネーションポイントは、前記導電性パッド上に形成され且つ前記導電性パッドに連結されるバンプ構造であることを特徴とする請求項1に記載の半導体デバイス。
  3. 前記バンプ構造は、金属または金属合金よりなる物質で形成されるボール構造であることを特徴とする請求項2に記載の半導体デバイス。
  4. 前記バンプ構造と前記導電性パッドとの間に形成されるUBM層をさらに含むことを特徴とする請求項2に記載の半導体デバイス。
  5. 前記UBM層は、前記フェライト構造と前記バンプ構造との間に形成されることを特徴とする請求項4に記載の半導体デバイス。
  6. 前記フェライト構造は、前記バンプ構造の一部を取り囲む環状であることを特徴とする請求項2に記載の半導体デバイス。
  7. 前記フェライト構造は、前記UBM層を収容することができるように接着層を含むことを特徴とする請求項4に記載の半導体デバイス。
  8. 前記フェライト構造は、酸化鉄と、少なくとも1つ以上の金属または金属合金とよりなる物質で形成されることを特徴とする請求項1に記載の半導体デバイス。
  9. 前記環状フェライト構造は、楕円形環、矩形環、または多角形環を含むことを特徴とする請求項6に記載の半導体デバイス。
  10. 前記導電性パッドは、銅またはアルミニウムよりなる物質で形成され、前記UBM層は、チタニウム、タングステン、ニッケル、タンタル、クロム、または金よりなる物質で形成され、
    前記フェライト構造は、酸化鉄と、少なくとも1つ以上の金属または金属合金とよりなる物質で形成され、
    前記フェライト構造は、前記フェライト構造と前記UBM層との間に形成される接着層を含むことを特徴とする請求項5に記載の半導体デバイス。
  11. 前記導電性パッドと前記ターミネーションポイントとを電気的に連結する信号線をさらに含むことを特徴とする請求項1に記載の半導体デバイス。
JP2006145633A 2005-08-01 2006-05-25 フェライト遮蔽構造を備えた半導体パッケージ Active JP5138181B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2005-0070396 2005-08-01
KR1020050070396A KR100606654B1 (ko) 2005-08-01 2005-08-01 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법
US11/387,848 US7495317B2 (en) 2005-08-01 2006-03-24 Semiconductor package with ferrite shielding structure
US11/387,848 2006-03-24

Publications (3)

Publication Number Publication Date
JP2007043090A JP2007043090A (ja) 2007-02-15
JP2007043090A5 true JP2007043090A5 (ja) 2009-07-02
JP5138181B2 JP5138181B2 (ja) 2013-02-06

Family

ID=37681296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145633A Active JP5138181B2 (ja) 2005-08-01 2006-05-25 フェライト遮蔽構造を備えた半導体パッケージ

Country Status (2)

Country Link
JP (1) JP5138181B2 (ja)
DE (1) DE102006036963A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101374148B1 (ko) * 2012-06-08 2014-03-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870162B2 (ja) * 1990-07-20 1999-03-10 セイコーエプソン株式会社 半導体装置およびその製造方法
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4161911B2 (ja) * 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
EP1594163A1 (en) * 2004-05-03 2005-11-09 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI278901B (en) Semiconductor device
TW449813B (en) Semiconductor device with bump electrode
JP2007043090A5 (ja)
US8334594B2 (en) Chip having a metal pillar structure
JP2007502530A5 (ja)
TWI445147B (zh) 半導體元件
SG144126A1 (en) Wafer level package with die receiving through-hole and method of the same
TW200842996A (en) Method for forming bumps on under bump metallurgy
TW200824069A (en) Flip chip semiconductor package and fabrication method thereof
TW200802645A (en) Semiconductor chip with post-passivation scheme formed over passivation layer
TWI550803B (zh) 封裝半導體裝置
EP1750305A3 (en) Integrated circuit with low-stress under-bump metallurgy
SG148056A1 (en) Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
JP2013546196A5 (ja)
CN106856178B (zh) 半导体装置及其制造方法
CN202930373U (zh) 一种带有金属保护层的微凸点芯片封装结构
JP2006165595A5 (ja)
JP5677115B2 (ja) 半導体装置
JP2008235786A5 (ja)
TW200929464A (en) A semiconductor package and method for manufacturing the same
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
JP5634535B2 (ja) 半導体、およびその製造方法
JP2014157884A5 (ja)
JP2007053346A5 (ja)
TW201203403A (en) Semiconductor element and fabrication method thereof