JP2870162B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2870162B2 JP2870162B2 JP23295890A JP23295890A JP2870162B2 JP 2870162 B2 JP2870162 B2 JP 2870162B2 JP 23295890 A JP23295890 A JP 23295890A JP 23295890 A JP23295890 A JP 23295890A JP 2870162 B2 JP2870162 B2 JP 2870162B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- metal wiring
- magnetic
- magnetic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路及び半導体装置に関する。
［発明の概要］ 本発明は半導体チップ上に磁性体層を有することを特
徴とし、従来に比較して電磁気的シールド効果を提供す
るものである。
徴とし、従来に比較して電磁気的シールド効果を提供す
るものである。
［従来の技術］ 第７図に従来例としての半導体装置のチップ断面図を
示す。金属配線層１は電気的絶縁層３上に配置されてお
り、更に他の電気的絶縁層４により覆われている。８は
ポリシリコン等で構成されるゲート材、14は一般にロー
コスと呼ばれるシリコン酸化物、10はゲート酸化膜、12
は不純物を含んだ拡散領域であり、11は電気的絶縁層３
に穴あけをし金属配線層１と12の拡散領域を接続してい
るいわゆるコンタクト部である。また13はシリコン基板
である。
示す。金属配線層１は電気的絶縁層３上に配置されてお
り、更に他の電気的絶縁層４により覆われている。８は
ポリシリコン等で構成されるゲート材、14は一般にロー
コスと呼ばれるシリコン酸化物、10はゲート酸化膜、12
は不純物を含んだ拡散領域であり、11は電気的絶縁層３
に穴あけをし金属配線層１と12の拡散領域を接続してい
るいわゆるコンタクト部である。また13はシリコン基板
である。
第６図は第７図と同様に従来例としての半導体装置の
チップ断面図であるが、本発明に関連する部分のみに簡
略化したものであり、３の電気的絶縁層より下はその他
の領域31として示す。金属配線層１は電気的絶縁層３上
に配置されており、ボンディグパッド部２以外は他の電
気的絶縁層４により覆われている。更に半導体チップは
図示していないが、一般的に実装時には通常モールド材
により封止される。このモールド材は主としてエポキシ
樹脂が使用される。
チップ断面図であるが、本発明に関連する部分のみに簡
略化したものであり、３の電気的絶縁層より下はその他
の領域31として示す。金属配線層１は電気的絶縁層３上
に配置されており、ボンディグパッド部２以外は他の電
気的絶縁層４により覆われている。更に半導体チップは
図示していないが、一般的に実装時には通常モールド材
により封止される。このモールド材は主としてエポキシ
樹脂が使用される。
［発明が解決しようとする課題］ 近年、半導体集積回路は高速化し内部信号波形の変化
速度は1NS以下になってきている。従来は電磁的ノイズ
防止策として、入出力端子または電源からの電流ノイズ
に対する対策のみで十分であったが、今後半導体チップ
表面からの電磁的ノイズを外部にださないような対策が
必要である。また近年の半導体の技術進歩は高速化だけ
でなく微弱な信号を扱うようになったため、半導体内部
ノイズを外部に出さないようにするだけでなく、外部か
らのノイズにより半導体チップが誤動作をしないように
外部からの電磁気的シールドの必要性が増大してきてい
る。従来はこの電磁気的シールドは半導体集積回路の外
部に接続される入出力端子及び電源に施されてきてい
る。ところが半導体表面からの外部ノイズを遮断するた
めの電磁シールドはいままで十分な対応がとられていな
かった。一部配線層と同一材料でシールドする方法が考
えられるが、単に導体のみでは電界遮断効果はあるもの
の磁力線遮断効果は不十分であった。
速度は1NS以下になってきている。従来は電磁的ノイズ
防止策として、入出力端子または電源からの電流ノイズ
に対する対策のみで十分であったが、今後半導体チップ
表面からの電磁的ノイズを外部にださないような対策が
必要である。また近年の半導体の技術進歩は高速化だけ
でなく微弱な信号を扱うようになったため、半導体内部
ノイズを外部に出さないようにするだけでなく、外部か
らのノイズにより半導体チップが誤動作をしないように
外部からの電磁気的シールドの必要性が増大してきてい
る。従来はこの電磁気的シールドは半導体集積回路の外
部に接続される入出力端子及び電源に施されてきてい
る。ところが半導体表面からの外部ノイズを遮断するた
めの電磁シールドはいままで十分な対応がとられていな
かった。一部配線層と同一材料でシールドする方法が考
えられるが、単に導体のみでは電界遮断効果はあるもの
の磁力線遮断効果は不十分であった。
これは従来の半導体チップを封止するモールド材の材
料がエポキシ樹脂であるため、電磁気的には絶縁体であ
り、電磁波を吸収せず透過させてしまう性質をもってい
るためである。これは外部からの電気的ノイズが半導体
チップ内部に伝わることを意味し、また半導体チップ内
部の電気的ノイズがモールドを透過して外部にでていく
ことを意味する。つまり従来のモールド材は電磁気的シ
ールド効果はなかった。また従来は半導体集積回路の静
電気対策として外部に直接電気的に接続される入出力端
子のみ対策をとればよかったが、半導体集積回路の微細
化に伴いゲート膜が薄くなるなど製造方法の変化、また
使用条件の多様化により、モールド表面からの静電気に
よる半導体集積回路の破壊がみられるようになり、半導
体チップ表面にも何等かの電磁シールド対策が必要にな
ってきている。そこで本発明の目的とするところは、半
導体チップ表面での電磁気的シールドを行なった半導体
装置を提供することである。
料がエポキシ樹脂であるため、電磁気的には絶縁体であ
り、電磁波を吸収せず透過させてしまう性質をもってい
るためである。これは外部からの電気的ノイズが半導体
チップ内部に伝わることを意味し、また半導体チップ内
部の電気的ノイズがモールドを透過して外部にでていく
ことを意味する。つまり従来のモールド材は電磁気的シ
ールド効果はなかった。また従来は半導体集積回路の静
電気対策として外部に直接電気的に接続される入出力端
子のみ対策をとればよかったが、半導体集積回路の微細
化に伴いゲート膜が薄くなるなど製造方法の変化、また
使用条件の多様化により、モールド表面からの静電気に
よる半導体集積回路の破壊がみられるようになり、半導
体チップ表面にも何等かの電磁シールド対策が必要にな
ってきている。そこで本発明の目的とするところは、半
導体チップ表面での電磁気的シールドを行なった半導体
装置を提供することである。
［課題を解決するための手段］ 本発明の半導体装置は、能動素子間を接続する単層ま
たは複数の金属配線層を有する半導体装置において、該
金属配線層の上方に電気的絶縁層を介し磁性体層を配置
したことを特徴とする。
たは複数の金属配線層を有する半導体装置において、該
金属配線層の上方に電気的絶縁層を介し磁性体層を配置
したことを特徴とする。
また、本発明の半導体装置は、前記半導体装置におい
て、磁性体層が、該半導体装置の電源端子と独立した取
り出し端子を有することを特徴とする。
て、磁性体層が、該半導体装置の電源端子と独立した取
り出し端子を有することを特徴とする。
また、本発明の半導体装置は、前記半導体装置におい
て、磁性体層が電気的導電性を有してなることを特徴と
する。
て、磁性体層が電気的導電性を有してなることを特徴と
する。
また、本発明の半導体装置は、前記半導体装置におい
て、磁性体層が、当該半導体装置の信号取り出し端子に
接続されてなることを特徴とする。
て、磁性体層が、当該半導体装置の信号取り出し端子に
接続されてなることを特徴とする。
また、本発明の半導体装置の製造方法は、能動素子間
を接続する単層または複数の金属配線層を有する半導体
装置の製造方法において、該金属配線層の上方に電気的
絶縁層を介し磁性体層を配置する塗布、スパッタ又は蒸
着工程を含むことを特徴とする。
を接続する単層または複数の金属配線層を有する半導体
装置の製造方法において、該金属配線層の上方に電気的
絶縁層を介し磁性体層を配置する塗布、スパッタ又は蒸
着工程を含むことを特徴とする。
［作用］ 本発明の方法により、磁性体が半導体チップの電磁気
的シールドを行なう。
的シールドを行なう。
［実施例］ 第１図は、本発明の実施例である半導体装置のチップ
断面図を示す。第４図の従来例と同様に金属配線層１は
電気的絶縁層３上に配置されており、ボンディングパッ
ド部２以外は他の電気的絶縁層４により覆われている。
金属配線層１の上方の電気的絶縁層４を介し磁性体層５
を配置している。この磁性体層５により磁性的シールド
をおこなう。
断面図を示す。第４図の従来例と同様に金属配線層１は
電気的絶縁層３上に配置されており、ボンディングパッ
ド部２以外は他の電気的絶縁層４により覆われている。
金属配線層１の上方の電気的絶縁層４を介し磁性体層５
を配置している。この磁性体層５により磁性的シールド
をおこなう。
また本発明の方法での磁性体層は磁気モーメントがあ
るものであれば、いわゆる通常の磁性体でなくてもよ
く、波動性高分子素材とフェライトのような磁性体との
組合せの応用も考えられる。実施例では磁性体層５の周
辺及び上方に保護用として更に電気的絶縁層７をのせて
いるが、この電気的絶縁層７はなくて直接封止用モール
ドをかぶせる方法も考えられる。従来例第６図と同様に
３の電気的絶縁層より下はその他の領域31として示して
いる。
るものであれば、いわゆる通常の磁性体でなくてもよ
く、波動性高分子素材とフェライトのような磁性体との
組合せの応用も考えられる。実施例では磁性体層５の周
辺及び上方に保護用として更に電気的絶縁層７をのせて
いるが、この電気的絶縁層７はなくて直接封止用モール
ドをかぶせる方法も考えられる。従来例第６図と同様に
３の電気的絶縁層より下はその他の領域31として示して
いる。
また従来のモールド方法はモールド形成時の応力発
生、またモールド材の熱膨張率が半導体チップを形成す
るシリコンと異なるため使用時の内部の熱発生または外
部環境の温度変化、実装時の加温等での温度変化によ
り、集積回路表面での力学的歪を発生し、金属配線層１
を断線させたり、電気的特性の変化や信頼性を悪化させ
る原因となっていたが、本発明の方法は磁性体層５がモ
ールド材とシリコンの熱膨張差を吸収することにより、
電気的特性の変化や信頼性を悪化させることを防止する
効果も期待することができる。また内部動作による発熱
に対しても熱伝導率及び熱輻射率を高め放熱を良くする
ことにより、電気的特性の変化や信頼性を悪化させない
効果も期待できる。
生、またモールド材の熱膨張率が半導体チップを形成す
るシリコンと異なるため使用時の内部の熱発生または外
部環境の温度変化、実装時の加温等での温度変化によ
り、集積回路表面での力学的歪を発生し、金属配線層１
を断線させたり、電気的特性の変化や信頼性を悪化させ
る原因となっていたが、本発明の方法は磁性体層５がモ
ールド材とシリコンの熱膨張差を吸収することにより、
電気的特性の変化や信頼性を悪化させることを防止する
効果も期待することができる。また内部動作による発熱
に対しても熱伝導率及び熱輻射率を高め放熱を良くする
ことにより、電気的特性の変化や信頼性を悪化させない
効果も期待できる。
第２図は本発明での別の実施例であり、第１図と比較
して金属配線層１と異なる電気的導電層６を磁性体層５
に隣接しておいた例である。この電気的導電層６の材料
は他の配線層に使用する金属でもゲートに使用するポリ
シリコン等でよい。これは電磁シールドだけでなく、電
界遮断効果も高めたものである。また電気的導電層６を
磁性体層５の上下関係は逆でもよい。
して金属配線層１と異なる電気的導電層６を磁性体層５
に隣接しておいた例である。この電気的導電層６の材料
は他の配線層に使用する金属でもゲートに使用するポリ
シリコン等でよい。これは電磁シールドだけでなく、電
界遮断効果も高めたものである。また電気的導電層６を
磁性体層５の上下関係は逆でもよい。
第３図は更に本発明での別の実施例であり、金属配線
層１と異なる電気的導電層６を磁性体層５に隣接してお
き、この電気的導電層６をボンディングパッド部２に接
続した例である。このボンディングパッド部２は該半導
体装置の電源配線と接続することにより、更に電磁シー
ルド及び電界遮断効果も高めることが可能である。
層１と異なる電気的導電層６を磁性体層５に隣接してお
き、この電気的導電層６をボンディングパッド部２に接
続した例である。このボンディングパッド部２は該半導
体装置の電源配線と接続することにより、更に電磁シー
ルド及び電界遮断効果も高めることが可能である。
また電気的導電層６と接続されたボンディングパッド
部２は該半導体装置の電源端子と独立させ別の電位をあ
たえることも可能である。この場合外部ノイズと逆相の
信号を与えることにより、内部に入り込むノイズを相殺
するような応用使用例も可能である。
部２は該半導体装置の電源端子と独立させ別の電位をあ
たえることも可能である。この場合外部ノイズと逆相の
信号を与えることにより、内部に入り込むノイズを相殺
するような応用使用例も可能である。
第４図は更に本発明での別の実施例であり、金属配線
層１と異なる電気的導電層６を磁性体層５に隣接してお
き、この電気的導電層６をボンディングパッド部２と同
様に直接外部電極21よりとりだす場合の実施例である。
層１と異なる電気的導電層６を磁性体層５に隣接してお
き、この電気的導電層６をボンディングパッド部２と同
様に直接外部電極21よりとりだす場合の実施例である。
また電気的導電層６をボンディングパッド部２に接続
せず外部に電極としてとりだす方法も考えられる。
せず外部に電極としてとりだす方法も考えられる。
第５図は更に本発明での別の実施例であり、磁性体層
５の導電性がある場合、電気的導電層６を介さないで外
部に直接電極22としてとりだす方法である。
５の導電性がある場合、電気的導電層６を介さないで外
部に直接電極22としてとりだす方法である。
電気的導電層６と磁性体層５の製造方法は、従来の半
導体や磁気テープの製造方法のように塗布またはスパッ
タまたは蒸着の方法等で実現可能である。ここで電気的
導電層６と磁性体層５の形状は面状だけでなくノイズの
波長以下のメッシュまたは線状でも電磁気的効果を期待
でき、また本発明の方法はチップの全面だけでなくノイ
ズに敏感な能動素子の上だけでもよい。更にチップ周辺
に配置した場合はモールド材とシリコンの熱膨張差の力
学的歪による影響をも軽減させる効果も期待できる。
導体や磁気テープの製造方法のように塗布またはスパッ
タまたは蒸着の方法等で実現可能である。ここで電気的
導電層６と磁性体層５の形状は面状だけでなくノイズの
波長以下のメッシュまたは線状でも電磁気的効果を期待
でき、また本発明の方法はチップの全面だけでなくノイ
ズに敏感な能動素子の上だけでもよい。更にチップ周辺
に配置した場合はモールド材とシリコンの熱膨張差の力
学的歪による影響をも軽減させる効果も期待できる。
［発明の効果］ 以上述べたように本発明によれば、磁性体が半導体チ
ップ表面の電磁気的シールドを行なうことにより、半導
体チップ表面からの電磁的ノイズを外部にださない効果
を有し、また外部からのノイズにより半導体チップが誤
動作及び破壊を防止する効果を有する。
ップ表面の電磁気的シールドを行なうことにより、半導
体チップ表面からの電磁的ノイズを外部にださない効果
を有し、また外部からのノイズにより半導体チップが誤
動作及び破壊を防止する効果を有する。
第１図は、本発明の実施例である半導体装置のチップ断
面図。 第２図は、本発明での別の実施例である半導体装置のチ
ップ断面図。 第３図は本発明での更に別の実施例である半導体装置の
チップ断面図。 第４図は、本発明での更に別の実施例である半導体装置
のチップ断面図。 第５図は本発明での更に別の実施例である半導体装置の
チップ断面図。 第６図は、従来例での第７図の半導体装置のチップ簡略
断面図。 第７図は、従来例での半導体装置のチップ断面図。 １は金属配線層。 ２はボンディングパッド部。 ３は電気的絶縁層。 ４は他の電気的絶縁層。 ５は磁性体層。 ６は金属配線層１と異なる電気的導電層。 ７は電気的絶縁層。 31は３の電気的絶縁層より下のその他の領域 21は電気的導電層６をボンディングパッド部２と同様の
外部電極 22は磁性体層５の導電性がある場合での電気的導電層６
を介さない外部電極
面図。 第２図は、本発明での別の実施例である半導体装置のチ
ップ断面図。 第３図は本発明での更に別の実施例である半導体装置の
チップ断面図。 第４図は、本発明での更に別の実施例である半導体装置
のチップ断面図。 第５図は本発明での更に別の実施例である半導体装置の
チップ断面図。 第６図は、従来例での第７図の半導体装置のチップ簡略
断面図。 第７図は、従来例での半導体装置のチップ断面図。 １は金属配線層。 ２はボンディングパッド部。 ３は電気的絶縁層。 ４は他の電気的絶縁層。 ５は磁性体層。 ６は金属配線層１と異なる電気的導電層。 ７は電気的絶縁層。 31は３の電気的絶縁層より下のその他の領域 21は電気的導電層６をボンディングパッド部２と同様の
外部電極 22は磁性体層５の導電性がある場合での電気的導電層６
を介さない外部電極
Claims (5)
- 【請求項１】能動素子間を接続する単層または複数の金
属配線層を有する半導体装置において、該金属配線層の
上方に電気的絶縁層を介し磁性体層を配置したことを特
徴とする半導体装置。 - 【請求項２】請求項１記載の磁性体層が、該半導体装置
の電源端子と独立した取り出し端子を有することを特徴
とする半導体装置。 - 【請求項３】請求項１記載の磁性体層が電気的導電性を
有してなることを特徴とする半導体装置。 - 【請求項４】請求項３記載の磁性体層が、当該半導体装
置の信号取り出し端子に接続されてなることを特徴とす
る半導体装置。 - 【請求項５】能動素子間を接続する単層または複数の金
属配線層を有する半導体装置の製造方法において、該金
属配線層の上方に電気的絶縁層を介し磁性体層を配置す
る塗布、スパッタ又は蒸着工程を含むことを特徴とする
半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-192716 | 1990-07-20 | ||
| JP19271690 | 1990-07-20 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9059514A Division JP2993456B2 (ja) | 1990-07-20 | 1997-03-13 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04174543A JPH04174543A (ja) | 1992-06-22 |
| JP2870162B2 true JP2870162B2 (ja) | 1999-03-10 |
Family
ID=16295874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23295890A Expired - Fee Related JP2870162B2 (ja) | 1990-07-20 | 1990-09-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870162B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1594163A1 (en) * | 2004-05-03 | 2005-11-09 | Commissariat A L'energie Atomique | A screened electrical device and a process for manufacturing the same |
| JP5138181B2 (ja) * | 2005-08-01 | 2013-02-06 | 三星電子株式会社 | フェライト遮蔽構造を備えた半導体パッケージ |
| JP5085487B2 (ja) | 2008-05-07 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8426947B2 (en) * | 2010-08-02 | 2013-04-23 | Headway Technologies, Inc. | Laminated semiconductor wafer, laminated chip package and method of manufacturing the same |
| JP6046182B2 (ja) | 2015-02-27 | 2016-12-14 | ファナック株式会社 | 振動を抑制する機能を備えたモータ制御装置 |
-
1990
- 1990-09-03 JP JP23295890A patent/JP2870162B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04174543A (ja) | 1992-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486720A (en) | EMF shielding of an integrated circuit package | |
| KR100322365B1 (ko) | 집적회로팩키지 | |
| KR101897520B1 (ko) | 신뢰성을 가지는 반도체 패키지 및 이의 제조방법 | |
| EP0202109B1 (en) | A semiconductor device having high resistance to electrostatic and electromagnetic induction | |
| US6011299A (en) | Apparatus to minimize integrated circuit heatsink E.M.I. radiation | |
| KR100987089B1 (ko) | 고주파 소자 모듈 및 그 제조 방법 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| KR20000017348A (ko) | 회로장치 및 제조방법 | |
| KR930004248B1 (ko) | 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판 | |
| JP2870162B2 (ja) | 半導体装置およびその製造方法 | |
| JP2993456B2 (ja) | 半導体装置及びその製造方法 | |
| KR100771262B1 (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
| US7015588B2 (en) | Semiconductor device | |
| US5801434A (en) | TAB tape and semiconductor device including TAB tape | |
| JP2940478B2 (ja) | シールド付き表面実装部品 | |
| CN111081696A (zh) | 半导体封装和制造半导体封装的方法 | |
| JP3016663B2 (ja) | 半導体装置 | |
| JPH1168029A (ja) | 半導体装置 | |
| CN211238248U (zh) | 半导体封装 | |
| JPH0595055A (ja) | 半導体集積回路 | |
| JP3704745B2 (ja) | 混成集積回路装置 | |
| JPH077105A (ja) | 半導体素子及び樹脂封止型半導体装置 | |
| JPH04158557A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH0575012A (ja) | 半導体集積装置 | |
| WO2001039255A2 (en) | Radiation shield and radiation shielded integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |