JPH04174543A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04174543A JPH04174543A JP23295890A JP23295890A JPH04174543A JP H04174543 A JPH04174543 A JP H04174543A JP 23295890 A JP23295890 A JP 23295890A JP 23295890 A JP23295890 A JP 23295890A JP H04174543 A JPH04174543 A JP H04174543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- metal wiring
- magnetic material
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims 10
- 238000000605 extraction Methods 0.000 claims 2
- 239000002356 single layer Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 10
- 239000000696 magnetic material Substances 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000007257 malfunction Effects 0.000 abstract 1
- 239000012778 molding material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000031070 response to heat Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は集積回路及び半導体装置に関する。
［発明の概要コ
本発明は半導体チップ上に磁性体層を有することを特徴
とし、従来に比較して電磁気的シールド効果を提供する
ものである。
とし、従来に比較して電磁気的シールド効果を提供する
ものである。
［従来の技術］
第７図に従来例としての半導体装置のチップ断面Ｚを示
す。金属配線層１は電気的絶縁層３上に配置されており
、更に他の電気的絶縁層４により覆われている。８はポ
リシリコン等で構成されるゲート材、１４は一般にロー
コスと呼ばれるシリコン酸化物、１０はゲート酸化膜、
１２は不純物を含んだ拡散領域であり、１１は電気的絶
縁層３に穴あけをし金属配線層１と１２の拡散領域を接
続しているいわゆるコンタクト部である。また１３はシ
リコン基板である。
す。金属配線層１は電気的絶縁層３上に配置されており
、更に他の電気的絶縁層４により覆われている。８はポ
リシリコン等で構成されるゲート材、１４は一般にロー
コスと呼ばれるシリコン酸化物、１０はゲート酸化膜、
１２は不純物を含んだ拡散領域であり、１１は電気的絶
縁層３に穴あけをし金属配線層１と１２の拡散領域を接
続しているいわゆるコンタクト部である。また１３はシ
リコン基板である。
第６図は第７図と同様に従来例としての半導体装置のチ
ップ断面図であるが、本発明に関連する部分のみに簡略
化したものであり、３の電気的絶縁層より下はその他の
領域３１として示す。金属配線層１は電気的絶縁層３上
に配置されており、ポンディングパッド部２以外は他の
電気的絶縁層４により覆われている。更に半導体チップ
は図示していないが、−射的に実装時には通常モールド
材により封止される。このモールド材は主としてエポキ
シ樹脂が使用される。
ップ断面図であるが、本発明に関連する部分のみに簡略
化したものであり、３の電気的絶縁層より下はその他の
領域３１として示す。金属配線層１は電気的絶縁層３上
に配置されており、ポンディングパッド部２以外は他の
電気的絶縁層４により覆われている。更に半導体チップ
は図示していないが、−射的に実装時には通常モールド
材により封止される。このモールド材は主としてエポキ
シ樹脂が使用される。
［発明が解決しようとする課題］
近年、半導体集積回路は高速化し内部信号波形の変化速
度はＩＮＳ以下になってきている。従来は電磁的ノイズ
防止策として、入出力端子または電源からの電流ノイズ
に対する対策のみで十分であったが、今後半導体チップ
表面からの電磁的ノイズを外部にださないような対策が
必要である。
度はＩＮＳ以下になってきている。従来は電磁的ノイズ
防止策として、入出力端子または電源からの電流ノイズ
に対する対策のみで十分であったが、今後半導体チップ
表面からの電磁的ノイズを外部にださないような対策が
必要である。
また近年の半導体の技術進歩は高速化だけでなく微弱な
信号を扱うようになったため、半導体内部ノイズを外部
に出さないようにするだけでなく、外部からのノイズに
より半導体チップが誤動作をしないように外部からの電
磁気的シールドの必要性が増大してきている。従来はこ
の電磁気的シールドは半導体集積回路の外部に接続され
る入出力端子及びｉＥ源に施されてきている。ところが
半導体表面からの外部ノイズを遮断するための電磁シー
ルドはいままで充分な対応がとられていなかった。一部
配線層と同一材料でシールドする方法が考えられるが、
単に導体のみでは電界遮断効果はあるものの磁力線遮断
効果は不十分であった。
信号を扱うようになったため、半導体内部ノイズを外部
に出さないようにするだけでなく、外部からのノイズに
より半導体チップが誤動作をしないように外部からの電
磁気的シールドの必要性が増大してきている。従来はこ
の電磁気的シールドは半導体集積回路の外部に接続され
る入出力端子及びｉＥ源に施されてきている。ところが
半導体表面からの外部ノイズを遮断するための電磁シー
ルドはいままで充分な対応がとられていなかった。一部
配線層と同一材料でシールドする方法が考えられるが、
単に導体のみでは電界遮断効果はあるものの磁力線遮断
効果は不十分であった。
これは従来の半導体チップを封止するモールド材の材料
がエポキシ樹ＭＭであるため、電磁気的には絶縁体であ
り、電磁波を吸収せず透過させてしまう性質をもってい
るためである。これは外部からの電気的ノイズが半導体
チップ内部に伝わることを意味し、また半導体チップ内
部の電気的ノイズがモールドを透過して外部にでていく
ことを意味する。つまり従来のモールド材は電磁気的シ
ールド効果はなかった。また従来は半導体集積回路の静
電気対策として外部に直接電気的に接続される入出力端
子のみ対策をとればよかったが、半導体集積回路の微細
化に伴いゲート膜が薄くなるなど製造方法の変化、また
使用条件の多様化により、モールド表面からの静電気に
よる半導体集積回路の破壊がみられるようになり、半導
体チップ表面にも何等かの電磁シールド対策が必要にな
ってきている。そこで本発明の目的とするところは、半
導体チップ表面での電磁気的シールドを行なった半導体
装置を提供することである。
がエポキシ樹ＭＭであるため、電磁気的には絶縁体であ
り、電磁波を吸収せず透過させてしまう性質をもってい
るためである。これは外部からの電気的ノイズが半導体
チップ内部に伝わることを意味し、また半導体チップ内
部の電気的ノイズがモールドを透過して外部にでていく
ことを意味する。つまり従来のモールド材は電磁気的シ
ールド効果はなかった。また従来は半導体集積回路の静
電気対策として外部に直接電気的に接続される入出力端
子のみ対策をとればよかったが、半導体集積回路の微細
化に伴いゲート膜が薄くなるなど製造方法の変化、また
使用条件の多様化により、モールド表面からの静電気に
よる半導体集積回路の破壊がみられるようになり、半導
体チップ表面にも何等かの電磁シールド対策が必要にな
ってきている。そこで本発明の目的とするところは、半
導体チップ表面での電磁気的シールドを行なった半導体
装置を提供することである。
［ｔ１題を解決するための手段］
能動素子及び金属配線層の上方に電気的絶縁層を介し磁
性体層を配置し、半導体チップ表面での電磁気的シール
ドを行なうことを特徴とする。
性体層を配置し、半導体チップ表面での電磁気的シール
ドを行なうことを特徴とする。
本発明の方法により、磁性体が半導体チップの電磁気的
シールドを行なう。
シールドを行なう。
［実施例］
第１図は、本発明の実施、例である半導体装置のチップ
断面図を示す。第４図の従来例と同様に金属配線層１は
電気的絶縁層３上に配置されており、ポンディングパッ
ド部２以外は他の電気的絶縁層４により覆われている。
断面図を示す。第４図の従来例と同様に金属配線層１は
電気的絶縁層３上に配置されており、ポンディングパッ
ド部２以外は他の電気的絶縁層４により覆われている。
金属配線層１の上方の電気的絶縁層４を介し磁性体層５
を配置している。
を配置している。
この磁性体層５により電磁的シールドをおこなう。
また本発明の方法での磁性体層は磁気モーメントがある
ものであれば、いわゆる通常の磁性体でなくてもよく、
波動性高分、子累材とフェライトのような磁性体との組
合せの応用も考えられる。実施例では磁性体層５０周辺
及び上方に保護用として更に電気的絶縁層７をのせてい
るが、この電気的絶縁層７はなくて直接封止用モールド
をかぶせる方法も考えられる。従来例第６図と同様に３
の電気的絶縁層より下はその他の領域３１として示して
いる。
ものであれば、いわゆる通常の磁性体でなくてもよく、
波動性高分、子累材とフェライトのような磁性体との組
合せの応用も考えられる。実施例では磁性体層５０周辺
及び上方に保護用として更に電気的絶縁層７をのせてい
るが、この電気的絶縁層７はなくて直接封止用モールド
をかぶせる方法も考えられる。従来例第６図と同様に３
の電気的絶縁層より下はその他の領域３１として示して
いる。
また従来のモールド方法はモールド形成時の応力発生、
またモールド材の熱膨張率が半導体チップを形成するシ
リコンと異なるため使用時の内部の熱発生または外部環
境の温度変化、実装時の加温等での温度変化により、集
積回路表面での力学的歪を発生し、金属配線層１を断線
させたり、電気的特性の変化や信頼性を悪化させる原因
となっていたが、本発明の方法は磁性体層５がモールド
材とシリコンの熱膨張差を吸収することにより、電気的
特性の変化や信頼性を悪化させることを防止する効果も
期待することができる。また内部動作による発熱に対し
ても熱伝導率及び熱輻射率を高め放熱を良くすることに
より、電気的特性の変化や信頼性を悪化させない効果も
期待できる。
またモールド材の熱膨張率が半導体チップを形成するシ
リコンと異なるため使用時の内部の熱発生または外部環
境の温度変化、実装時の加温等での温度変化により、集
積回路表面での力学的歪を発生し、金属配線層１を断線
させたり、電気的特性の変化や信頼性を悪化させる原因
となっていたが、本発明の方法は磁性体層５がモールド
材とシリコンの熱膨張差を吸収することにより、電気的
特性の変化や信頼性を悪化させることを防止する効果も
期待することができる。また内部動作による発熱に対し
ても熱伝導率及び熱輻射率を高め放熱を良くすることに
より、電気的特性の変化や信頼性を悪化させない効果も
期待できる。
第２図は本発明での別の実施例であり、第１図と比較し
て金属配線層１と異なる電気的導電層６を磁性体層５に
隣接しておいた例である。この電気的導電層６の材料は
他の配線層に使用する金属でもゲートに使用するポリシ
リコン等でよい。これは電磁シールドだけでなく、電界
遮断効果も高めたものである。また電気的導電層６を磁
性体層５の上下関係は逆でもよい。
て金属配線層１と異なる電気的導電層６を磁性体層５に
隣接しておいた例である。この電気的導電層６の材料は
他の配線層に使用する金属でもゲートに使用するポリシ
リコン等でよい。これは電磁シールドだけでなく、電界
遮断効果も高めたものである。また電気的導電層６を磁
性体層５の上下関係は逆でもよい。
第３図は更に本発明での別の実施例であり、金属配線層
１と異なる電気的導電層６を磁性体層５に隣接しておき
、この電気的導電層６をポンディングパッド部２に接続
した例である。このポンディングパッド部２は該半導体
装置の電源配線と接続することにより、更に電磁シール
ド及び電界遮断効果も寓めることが可能である。
１と異なる電気的導電層６を磁性体層５に隣接しておき
、この電気的導電層６をポンディングパッド部２に接続
した例である。このポンディングパッド部２は該半導体
装置の電源配線と接続することにより、更に電磁シール
ド及び電界遮断効果も寓めることが可能である。
また電気的導電層６と接続されたポンディングパッド部
２は該半導体装置の電源端子と独立させ別の電位をあた
えることも可能である。この場合外部ノイズと逆相の信
号を与えることにより、内部に入り込むノイズを相殺す
るような応用使用例も可能である。
２は該半導体装置の電源端子と独立させ別の電位をあた
えることも可能である。この場合外部ノイズと逆相の信
号を与えることにより、内部に入り込むノイズを相殺す
るような応用使用例も可能である。
第４図は更に本発明での別の実施例であり、金属配線層
１と異なる電気的導電層６を磁性体層５に隣接しておき
、この電気的導電層６をポンディングパッド部２と同様
に直接外部電ｆｉ２１よりとりだす場合の実施例である
。
１と異なる電気的導電層６を磁性体層５に隣接しておき
、この電気的導電層６をポンディングパッド部２と同様
に直接外部電ｆｉ２１よりとりだす場合の実施例である
。
また電気的導電層６をボンティングパッド部２に接続せ
ず外部に電極としてとりだす方法も考えられる。
ず外部に電極としてとりだす方法も考えられる。
第５図は更に本発明での別の実施例であり、磁性体層５
の導電性がある場合、電気的導電層６を介さないで外部
に直接電極２２としてとりだす方法である。
の導電性がある場合、電気的導電層６を介さないで外部
に直接電極２２としてとりだす方法である。
電気的導電層６と磁性体層５の製造方法は、従来の半導
体や磁気テニブの製造方法のように塗布またはスパッタ
または蒸着の方法等で実現可能である。ここで電気的導
電層６と磁性体層５の形状は面状だけでなくノイズの波
長以下のメツシュまたは線状でも電磁気的効果を期待で
き、また本発明の方法はチップの全面だけでなくノイズ
に敏感な能動素子の上だけでもよい。更にチップ周辺に
配置した場合はモールド材とシリコンの熱膨張差の力学
的歪による影響をも軽減させる効果も期待できる。
体や磁気テニブの製造方法のように塗布またはスパッタ
または蒸着の方法等で実現可能である。ここで電気的導
電層６と磁性体層５の形状は面状だけでなくノイズの波
長以下のメツシュまたは線状でも電磁気的効果を期待で
き、また本発明の方法はチップの全面だけでなくノイズ
に敏感な能動素子の上だけでもよい。更にチップ周辺に
配置した場合はモールド材とシリコンの熱膨張差の力学
的歪による影響をも軽減させる効果も期待できる。
［発明の効果］
以上述べたように本発明によれば、磁性体が半導体チッ
プ表面の電磁気的シールドを行なうことにより、半導体
チップ表面からの電磁的ノイズを外部にださない効果を
有し、また外部からのノイズにより半導体チップが誤動
作及び破壊を防止する効果を有する。
プ表面の電磁気的シールドを行なうことにより、半導体
チップ表面からの電磁的ノイズを外部にださない効果を
有し、また外部からのノイズにより半導体チップが誤動
作及び破壊を防止する効果を有する。
第１図は、本発明の実施例である半導体装置のチップ断
面図。 第２図は、本発明での別の実施例である半導体装置のチ
ップ断面図。 第３図は本発明での更に別の実施例である半導体装置の
チップ断面図。 第４図は、本発明での更に別の実施例である半導体装置
のチップ断面図。 第５図は本発明での更に別の実施例である半導体装置の
チップ断面図。 第６図は、従来例での第７図の半導体装置のチップ簡略
断面図。 第７図は、従来例での半導体装置のチップ断面図。 １は金属配線層。 ２はポンディングパッド部。 ３は電気的絶縁層。 ４は他の電気的絶縁層。 ５は磁性体層。 ６は金属配線層１と異なる電気的導電層。 ７は電気的絶縁層。 ３１は３の電気的絶縁層より下のその他の領域２１は電
気的導電層６をポンディングパッド部２と同様の外部電
極 ２２は磁性体層５の導電性がある場合での電気的導電層
６を介さない外部電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（化１名）鴬上口 篇 ２０ 舅 ３ 口 輩今 ■ ヌ９ ［株］ ｊＫ ６ 邑 輩り図
面図。 第２図は、本発明での別の実施例である半導体装置のチ
ップ断面図。 第３図は本発明での更に別の実施例である半導体装置の
チップ断面図。 第４図は、本発明での更に別の実施例である半導体装置
のチップ断面図。 第５図は本発明での更に別の実施例である半導体装置の
チップ断面図。 第６図は、従来例での第７図の半導体装置のチップ簡略
断面図。 第７図は、従来例での半導体装置のチップ断面図。 １は金属配線層。 ２はポンディングパッド部。 ３は電気的絶縁層。 ４は他の電気的絶縁層。 ５は磁性体層。 ６は金属配線層１と異なる電気的導電層。 ７は電気的絶縁層。 ３１は３の電気的絶縁層より下のその他の領域２１は電
気的導電層６をポンディングパッド部２と同様の外部電
極 ２２は磁性体層５の導電性がある場合での電気的導電層
６を介さない外部電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（化１名）鴬上口 篇 ２０ 舅 ３ 口 輩今 ■ ヌ９ ［株］ ｊＫ ６ 邑 輩り図
Claims (5)
- （１）能動素子間を接続する単層または複数の金属配線
層を有する半導体装置において、該金属配線層の上方に
電気的絶縁層を介し磁性体層を配置したことを特徴とす
る半導体装置。 - （２）請求項１記載の該金属配線層と異なる電気的導電
層が請求項１記載の磁性体層と隣接して存在することを
特徴とする半導体装置。 - （３）請求項２記載の電気的導電層が、該半導体装置の
電源配線と接続されていることを特徴とする半導体装置
。 - （４）請求項１記載の磁性体層が、該半導体装置の電源
端子と独立した取り出し端子を有することを特徴とする
半導体装置。 - （５）請求項２記載の電気的導電層が、該半導体装置の
電源端子と独立した取り出し端子を有することを特徴と
する半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19271690 | 1990-07-20 | ||
| JP2-192716 | 1990-07-20 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9059514A Division JP2993456B2 (ja) | 1990-07-20 | 1997-03-13 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04174543A true JPH04174543A (ja) | 1992-06-22 |
| JP2870162B2 JP2870162B2 (ja) | 1999-03-10 |
Family
ID=16295874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23295890A Expired - Fee Related JP2870162B2 (ja) | 1990-07-20 | 1990-09-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870162B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043090A (ja) * | 2005-08-01 | 2007-02-15 | Samsung Electronics Co Ltd | フェライト遮蔽構造を備えた半導体パッケージ |
| JP2007536752A (ja) * | 2004-05-03 | 2007-12-13 | コミサリア、ア、レネルジ、アトミク | 遮蔽電子装置およびその製造方法 |
| JP2009295954A (ja) * | 2008-05-07 | 2009-12-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2012033861A (ja) * | 2010-08-02 | 2012-02-16 | Headway Technologies Inc | 積層半導体基板および積層チップパッケージ並びにこれらの製造方法 |
| DE102016103301A1 (de) | 2015-02-27 | 2016-09-01 | Fanuc Corporation | Motorsteuereinheit mit einer funktion zur unterdrückung von schwingungen |
-
1990
- 1990-09-03 JP JP23295890A patent/JP2870162B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007536752A (ja) * | 2004-05-03 | 2007-12-13 | コミサリア、ア、レネルジ、アトミク | 遮蔽電子装置およびその製造方法 |
| JP2007043090A (ja) * | 2005-08-01 | 2007-02-15 | Samsung Electronics Co Ltd | フェライト遮蔽構造を備えた半導体パッケージ |
| JP2009295954A (ja) * | 2008-05-07 | 2009-12-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8835190B2 (en) | 2008-05-07 | 2014-09-16 | Renesas Electronics Corporation | Semiconductor apparatus |
| JP2012033861A (ja) * | 2010-08-02 | 2012-02-16 | Headway Technologies Inc | 積層半導体基板および積層チップパッケージ並びにこれらの製造方法 |
| DE102016103301A1 (de) | 2015-02-27 | 2016-09-01 | Fanuc Corporation | Motorsteuereinheit mit einer funktion zur unterdrückung von schwingungen |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870162B2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322365B1 (ko) | 집적회로팩키지 | |
| KR101870157B1 (ko) | 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법 | |
| US5486720A (en) | EMF shielding of an integrated circuit package | |
| US4625227A (en) | Resin molded type semiconductor device having a conductor film | |
| JP3061954B2 (ja) | 半導体装置 | |
| EP0202109B1 (en) | A semiconductor device having high resistance to electrostatic and electromagnetic induction | |
| US6580167B1 (en) | Heat spreader with spring IC package | |
| US5539257A (en) | Resin molded type semiconductor device having a conductor film | |
| US6562655B1 (en) | Heat spreader with spring IC package fabrication method | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| KR930004248B1 (ko) | 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판 | |
| US5233130A (en) | Semiconductor device | |
| KR101056748B1 (ko) | 전자파 차폐수단을 갖는 반도체 패키지 | |
| JPH04174543A (ja) | 半導体装置およびその製造方法 | |
| JP2993456B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05129476A (ja) | 半導体装置およびその製造方法 | |
| JPS6220707B2 (ja) | ||
| US5150198A (en) | Radiator for semiconductor chip | |
| JP3141020B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20210038956A (ko) | 웨이퍼 레벨 시스템 패키지 방법 및 패키지 구조 | |
| CN211238248U (zh) | 半导体封装 | |
| JP3016663B2 (ja) | 半導体装置 | |
| JP2830564B2 (ja) | 半導体装置 | |
| JPH077105A (ja) | 半導体素子及び樹脂封止型半導体装置 | |
| JPS6214944B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |