JP5138181B2 - フェライト遮蔽構造を備えた半導体パッケージ - Google Patents

フェライト遮蔽構造を備えた半導体パッケージ Download PDF

Info

Publication number
JP5138181B2
JP5138181B2 JP2006145633A JP2006145633A JP5138181B2 JP 5138181 B2 JP5138181 B2 JP 5138181B2 JP 2006145633 A JP2006145633 A JP 2006145633A JP 2006145633 A JP2006145633 A JP 2006145633A JP 5138181 B2 JP5138181 B2 JP 5138181B2
Authority
JP
Japan
Prior art keywords
ferrite
layer
conductive pad
termination point
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006145633A
Other languages
English (en)
Other versions
JP2007043090A (ja
JP2007043090A5 (ja
Inventor
垠錫 宋
芸炳 姜
始勳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050070396A external-priority patent/KR100606654B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007043090A publication Critical patent/JP2007043090A/ja
Publication of JP2007043090A5 publication Critical patent/JP2007043090A5/ja
Application granted granted Critical
Publication of JP5138181B2 publication Critical patent/JP5138181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体デバイスに関し、より詳細には、フェライト遮蔽構造を形成する半導体デバイス及び関連パッケージ技術に関する。
半導体デバイスの計算及びデータ取扱回路は、シリコンウェーハに形成されるダイに形成される。しかしながら、半導体デバイスそのものは、サイズが小さくて、壊れやすい。ウェーハから切断された状態の半導体ダイは、回路的な面において機能的であると言っても、サイズが小さいため、ホスト装置内において実質的に統合されることが難しくて、壊れやすいので、内部回路と結合しないという短所がある。したがって、効果的な半導体パッケージング技術が要求される。本明細書において、パッケージまたはパッケージングという用語は、半導体ダイの物理的保護及び／または電気的連結をするいずれの物質や、工程、方法または技術などを意味することを明らかにする。
一般的に、マイクロ電子装置、メモリ装置などのような半導体デバイスは、半導体ダイをパッケージやハウジングに装入し、機械的衝撃及び外部環境の腐食作用から保護する。半導体デバイスパッケージの形態は、多様であるが、その機能は、半導体ダイと外部回路とを電気的に連結することを特徴とする。
外部回路と電気的に連結するために、半導体デバイスパッケージは、複数のターミネーションポイントを提供する。ターミネーションポイントは、電気信号（例えば、電源、データ、制御、アドレスなど）を基板から外部ポイントへ、特に基板に形成された信号線や回路を外部ポイントに伝達する構造を言う。ここで、外部ポイントは、基板の外部に形成された電気伝導性構造、例えば、基板の外部の信号線または回路である。基板に形成された信号線または回路を外部ポイントに伝達する３次元の導電性構造は、実質的にターミネーションポイントの役割をする。例えば、ターミネーションポイントは、ピン、金属リード及びいわゆるバンプ構造などを含む。従来技術に公知された通り、バンプは、はんだまたは導電性金属／金属合金（例えば、金）でボール形態や突出構造で形成される。一般的に、バンプは、半導体デバイスの接続手段であって、導電性物質で形成されるボール形状である。しかし、ボール構造は、球状の導電性構造に限らない。
また、前述の信号線は、広い意味において、電気信号を伝達する導電性構造を全て含む。信号線には、例えば、従来のレイアウト及びパターニング技術で基板に形成される金属トレース及びマイクロ−ストリップラインなどが挙げられ、Ｃｕ、Ａｌ、Ａｕまたは類似の導電性物質を含む合金などの導電性物質で形成される。
いろいろな形態のターミネーションポイントを従来の多様な半導体デバイスパッケージング及び製造技術に使用する。いわゆるフリップ−チップ、バンプボンディング及びマルチレベル（または積層）パッケージング技術は、多様なターミネーションポイント構造を用いてパッケージ内において半導体ダイを連結する。
デバイス密度と信号周波数が増加するほど、半導体デバイスパッケージングに連関した設計問題も深刻になり、製造工程も一層複雑になる。高周波信号、例えば、クロック、データ及び／または制御信号などは、電磁気転送特性を有している。電気信号が１ギガヘルツ以上の周波数で半導体デバイスに伝達される場合、多くの信号転送問題点が発生するようになる。
例えば、信号周波数が高くなるほど、それに連関した狭くなったデータスイッチングタイム期間は、電磁気障害またはノイズのような逆効果により更なる影響を受け、信号周波数が半導体デバイスに伝達される時、電磁波障害（ＥＭＩ）が現れるようになる。注目すべき現象は、信号線とターミネーションポイントが密接に結合されれば、電源信号に連結した信号線及び／またはターミネーションポイントに高周波信号をクロス結合させることができる。ここで、電源信号は、一般的に、半導体デバイス内の回路に電源を供給するＤＣ電圧信号、例えば、接地信号、ＶＤＤ、ＶＳＳ、ＶＣＣなどである。電源信号は、比較的低周波信号よりなる。電源信号に連結した信号線またはターミネーションポイントと結合されれば、高周波信号は、半導体デバイスを介してノイズとして伝達される。
このような問題点を解決するために、いろいろな試みが行われてきた。それらのうち１つは、信号線とターミネーションポイントを半導体デバイス内に形成し、高周波信号（ノイズ）カップリング現象を最小化することである。しかし、半導体デバイス密度が増加するほど、レイアウトが一層複雑になり、電源信号に連結した信号線及びターミネーションポイントと、高周波信号に連結した信号線及びターミネーションポイントとの間を、適当に離隔させ得るように十分に半導体デバイスに表面領域を確保することが難しいという短所がある。
一方、差動信号線を用いて電源信号を伝達する方法が研究された。従来技術に公知された通り、差動信号線を使用すれば、電源信号に連結した信号線に現れる高周波ノイズを相殺させることができる。しかし、差動信号線を使用すれば、電源信号線と関連接続ピンの数を二倍に増加させ、ピン数が増加するほど、半導体装置の表面領域が不足するようになり、差動信号線の使用による設計費用が増加するようになる。
また、電磁気障害物を形成することによって、信号線または接続ポイントに現れる高周波ノイズ要素を防止または除去する方法が考案された。電磁気障害物は、半導体デバイスを含むシステム内にパッケージレベルまたは上位（例えば、ボードレベル）レベルで形成される。例えば、多様なシステム−イン−パッケージ（System-In-Package;ＳＩＰ）及びマルチスタックパッケージ（Multi-Stack Package;ＭＳＰ）に電磁気障害物が組み込まれている。一般的に、電磁気障害物としてデカップリングキャパシタが使われるが、このような電磁気障害物は、サイズが大きいため、半導体装置に統合されにくいという問題点がある。
特許文献１及び特許文献２には、ボードレベル電磁気障害物が開示されている。特許文献１によれば、集積回路スペーサに電子（フェライト）ビーズを供給し、半導体パッケージの（外部）リードと印刷回路基板（ＰＣＢ）間の連結を容易に行うことができる。特許文献２にによれば、フェライトビーズをビアを介して印刷回路基板の周囲に配置する。
従来、ノイズを緩和させる高ロス（ｌｏｓｓ）の電磁物質を用いて、信号を伝達する電気通路において高周波ノイズ要素を低減させたり、又は、除去した。有線産業分野においては、ＥＭＩから転送線を保護する問題を数年間研究してきた。特許文献３には、Ｍ−Ｘ−Ｙ電磁成分で形成される高ロスの電子物質が開示されている。ここで、Ｍは、鉄（Ｆｅ）、コバルト（Ｃｏ）及び／またはニッケル（Ｎｉ）よりなる金属電磁物質であり、Ｘは、ＭとＹ以外の１つ以上の物質であり、Ｙは、フッ素（Ｆ）、窒素（Ｎ）及び／または酸素（Ｏ）である。この物質で信号転送ケーブルを被覆し、電源信号を高周波信号の近傍に效果的に伝達することができる。
特許文献４によると、デトネーションケーブル(detonation cable)内にフェライトが含まれたポリマーとフェライトビーズを使用することによって、電磁波を防止するだけでなく、ケーブルの伝導部と結合して高周波ノイズを低減させることができる。
同様に、特許文献５によると、同様にケーブルの信号伝導部にグラファイト物質を被覆することによって、エアバッグシステムの作動ケーブルを保護することができる。
特開平０１−２０６６８８号公報 特開平０３−０１４２８４号公報 米国特許第６５３４７０８号明細書 米国特許第６４９２５８８号明細書 米国特許第６６８６５４３号明細書
しかしながら、ＥＭＩを低減させるための従来の被覆方法及びボードレベル解決策は、サイズ面や技術面において制約があるため、パッケージレベルで適用せず、且つＥＭＩをさらに抑制させるのに限界がある。したがって、半導体デバイスの信号線やピン数を増加させることなく、半導体デバイスの信号線とターミネーションポイントのレイアウトに影響を与えないまま、ウェーハレベルでの電磁波障害問題を根本的に解決できる技術が必要とされる。
前記目的を達成するために、本発明は、電源信号に連結した信号線またはターミネーションポイントに関連した電磁波を效果的に防止できる半導体パッケージを提供する。より詳細には、半導体デバイス製造工程のウェーハレベルで電磁波を防止できる半導体パッケージを提供する。一般的に、ウェーハレベルは、ウェーハを個別半導体ダイに切断する前に使われる工程又は製造技術を意味する。すなわち、本発明は、半導体デバイス外部の別途の付加物や、パッケージ対パッケージ連結または印刷回路基板レベルでの解決方法というより、半導体デバイス自体の設計及びウェーハレベル製造に関するものである。
本発明の実施例において、半導体デバイスは、基板に形成される導電性パッドと、導電性パッドに電気的に連結されるターミネーションポイントと、導電性パッドとターミネーションポイントとの間に形成されるフェライト構造と、を含む。
本発明の実施例において、半導体デバイスは、基板に形成される導電性パッドと、導電性パッドに電気的に連結されるターミネーションポイントと、導電性パッドとターミネーションポイントとを連結する信号線と、導電性パッドとターミネーションポイントとの間に形成されるフェライト構造と、を含む。
本発明の実施例において、ボール構造は、ターミネーションポイントの一部として使われる。
本発明の実施例において、半導体デバイスの製造方法は、基板に導電性パッドを形成する段階と、基板にターミネーションポイントを形成する段階と、導電性パッドとターミネーションポイントとの間にフェライト構造を形成する段階と、を含む。
本発明の実施例において、半導体デバイスの製造方法は、基板に導電性パッドを形成する段階と、基板上に、導電性パッドの少なくとも一部を露出させる第１絶縁層を形成する段階と、第１絶縁層上に、導電性パッドの露出された部分に電気的に連結される信号線を形成する段階と、信号線上に第２絶縁層を形成する段階と、第２絶縁層に、信号線の一部を露出させる接続孔を形成する段階と、第２絶縁層上にフェライト構造を形成しパターニングして、接続孔の近傍にフェライト構造を形成する段階と、フェライト構造がターミネーションポイントと信号線の露出された部分との間に位置するように、信号線の露出された部分に電気的に連結される接続孔にターミネーションポイントを形成する段階と、を含む。
本発明の実施例において、半導体デバイスの製造方法は、基板に絶縁層を形成する段階と、絶縁層上に第１フェライト物質層を形成する段階と、第１フォトレジストパターンを形成してパターニングし、第１フェライト物質層の第１部分を露出させる第１開口部を形成する段階と、第１フェライト物質層の第１開口部に信号線を形成する段階と、第１フォトレジストパターンをパターニングして、信号線の周囲に第１開口部よりも大きい第２開口部を形成し、第１フェライト物質層の第２部分を露出させる段階と、第１フェライト層の露出された第２部分と第２フェライト層が信号線を取り囲むように、第２開口部に第２フェライト物質層を形成する段階と、第２フェライト物質層上に第２フォトレジストパターンを形成する段階と、第２フォトレジストをマスクとして用いて、信号線を取り囲む第１フェライト層の露出された第２部分と第２フェライト層を含むフェライト構造を形成する段階と、を含む。
本発明は、半導体パッケージのターミネーションポイントに、フェライト物質よりなるフェライト遮蔽構造を形成することによって、電磁波障害によるノイズ問題を解決する。フェライト遮蔽構造は、ターミネーションポイントの端部を連続的に取り囲むリング形態を有するか、又は、導電性パッドに連結された再配線を連続的に取り囲む円筒形態を有する。したがって、このような構造は、半導体パッケージのサイズに影響を及ぼさないため、パッケージの小型化傾向に適合した方案である。また、パッケージのターミネーションポイントに直接フェライト遮蔽構造を形成することによって、根本的に電磁波障害問題を改善させることができる。
以下、添付の図面を参照して、本発明の実施例を詳細に説明する。下記の実施例は、本発明の属する技術分野における当業者が本発明を充分に実施できるように例示されたものであって、本発明の範囲を制限するものではない。本発明の実施例を説明するにあたって、構造や製造工程の一部については、その説明を省略したり、図面の図示を省略する。これは、本発明の特徴的構成をより明確に示すためである。同様の理由で、図面に図示された構成要素の一部は、誇張して表現したり、又は概略的に表現した。なお、各構成要素のサイズが実際のサイズを反映するものではない。図面の全般において、同一又は同様の構成要素には、同一の参照符号を付けた。
本発明は、半導体デバイスの基板を通過する電源信号を伝達する信号線に関するものである。また、本発明は、半導体デバイスに電源信号を伝達するターミネーションポイントに関するものである。それらについての詳細な説明は後述する。
本発明は、フェライト構造を用いて電源信号を伝達する信号線またはターミネーションポイントの高周波ノイズを低減させたり、又は除去する。ここで、フェライト構造は、酸化鉄と、少なくとも１つ以上の金属、例えばニッケル（Ｎｉ）、亜鉛（Ｚｎ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、バリウム（Ｂａ）、銅（Ｃｕ）、鉄（Ｆｅ）及び／または金属合金とよりなる物質で形成される。形成されるフェライト構造は、近傍の高周波電気信号に対して磁気反応を示す。
半導体デバイスに形成されたフェライト構造は、バンプ構造、例えば、ボール構造のターミネーションポイントと関連して説明する。従来技術に公知された通り、バンプは、はんだや金（Ａｕ）のような導電性金属で形成される。ターミネーションポイントは、本発明に係るフェライト構造に適合するように変形が可能である。
本発明の実施例を説明するに先立って、従来のターミネーションポイントの形態と構造について説明する。図１は、従来技術によりバンプを用いて形成されるターミネーションポイントを示す断面図である。バンプは、はんだまたは金で形成されるボール構造でＵＢＭ層上に安着されている。ＵＢＭ層は、アルミニウムで形成される電気伝導性パッドと接続する。導電性パッドは、基板の表面において絶縁層（ＩＬＤ）内に形成される。基板は、一般的にシリコンウェーハで形成されるが、半導体または非半導体物質なども使うことができる。ここで、「安着」という単語は、バンプと下部導電性要素（ＵＢＭ層）が固定された位置で連結され、安定的に電気的に接続されることを意味する。
ターミネーションポイントの形成に際して、ＵＢＭ層を選択的に使用することができることは、当業者にとって自明である。しかし、ボール構造を下部導電性パッド（またはＩＬＤ層に露出された導電性信号線）に直接形成することはできるが、ＵＢＭ層を使用しない場合には、非常に難しい方法である。すなわち、ＵＢＭ層は、チタニウム（Ｔｉ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、金（Ａｕ）などよりなる物質またはこれらの合金で選択的に形成される。ＵＢＭ層は、シード層の役割をすることによって、ボール構造の形成を容易にする。
ＵＢＭ層は、Ｔｉ、ＴｉＮ、Ｃｒまたはこれらの合金で形成される第１層と、Ｃｕ、Ａｕ、Ｎｉ、ＴｉＮまたはこれらの合金で形成される第２層とで構成される。第１層は、導電性パッドまたは信号線に接触し、第２層は、第１層上に形成され、ボール構造を収容する。したがって、ＵＢＭ層は、異種物質要素間の電気的連結を效果的に行う。
ＵＢＭ層は、金属、金属合金及び／または導電性物質よりなる構造であって、バンプ、例えば、ボール構造と他の構造物、例えば、導電性パッドまたは信号線間の接着、接続及び／または電気的連結の役割をする。
本発明に係る一実施例が図２に示されている。図２は、電源信号を伝達する信号線またはターミネーションポイントの高周波ノイズ問題をウェーハレベルで解決できる構造的方案の一例を示す。ターミネーションポイント１００は、基板１１０に形成される導電性パッド１１４を有する。図示してはいないが、導電性パッド１１４は、基板１１０に形成される信号線、導電性ビア及び／または導電性領域などに連結される。導電性パッド１１４の形成後、基板１１０上に非活性層１１２を形成し、導電性パッド１１４を露出させるようにパターニングする。非活性層１１２上に第１絶縁層１１８を形成し、導電性パッド１１４を露出させるようにパターニングする。ここで、形成及びパターニング工程が２つ以上の別の工程を意味するものではなく、当該物質層を形成し、いろいろな形態でパターニングするにあたって、従来の技術及び工程が使われることができることは当業者にとって自明である。
図２に示されるように、導電性パッド１１４に再配線１２０が連結される。導電性パッド１１４は、基板に横方向に形成される信号線及び／または基板に縦方向に形成される導電性ビアに連結される。一般的に、再配線１２０は、基板１１０において互いに離れて位置する導電性パッドとターミネーションポイントとを連結する。ボール構造は、大きいため、導電性パッドに比べて互いに一層遠く離れて位置しなければならない。したがって、再配線１２０は、本発明に係る信号線としての役割をする。
再配線１２０は、上方に位置する第２絶縁層１２２により露出され、ＵＢＭ層１２４に連結される。ＵＢＭ層１２４にボール構造１２６、例えば、はんだボールが安着される。従来のターミネーションポイント構造とは異なって、本発明の特徴と言えるフェライト構造１３０がボール構造１２６と導電性パッド１１４との間に形成される。ここで、ボール構造と導電性パッドとの間は、フェライト構造の位置関係を示すものであり、導電性パッド１１４からボール構造１２６を介して外部回路に伝達される信号は、フェライト構造１３０を通過しなければならない。このような関係は、ボール構造１２６から導電性パッド１１４に通る信号も同様である。
フェライト構造１３０は、ＵＢＭ層１２４に接触しているボール構造１２６の下部を取り囲む環状で形成される。環状フェライト構造１３０は、色々な形態で形成されることができる。図３に、楕円形１３０ａ、矩形１３０ｂ、八角形１３０ｃのフェライト構造が示されている。図示されたフェライト構造の中央円形は、ボール構造１２６の形態、ＵＢＭ層１２４の形態及び／または再配線１２０を露出させる第２絶縁層１２２の接続孔１１７（図５Ａ乃至図５Ｆ参照）の形態などを考慮して形成される。または、フェライト構造の中央を矩形で形成することができる。仮に、フェライト構造が電源信号の電気伝導性経路に適合するものなら、ターミネーションポイントの形態が何でも構わない。
本発明に係るフェライト構造１３０は、近傍を通過する高周波信号を緩和させる役割をする。すなわち、フェライト構造１３０の形成物質は、近傍を通過する電気信号に対して磁気反応をする。通過する高周波信号に対する反応として、フェライト構造１３０から発生する電磁気場は、高周波信号の相変化に抵抗して信号の振幅（強度）を減少させる。従って、本発明に係るフェライト構造１３０は、その通過する電気信号に近接するように設置することが好ましい。フェライト構造１３０のサイズ、形態、位置などの設計問題は、ターミネーションポイントの設計及び／または連結信号線用レイアウト領域のような半導体デバイスの全体的な設計に応じて決定される。
図４は、本発明に係るターミネーションポイント２００の他の例を示す。図２に示された実施例とは異なって、ボール構造１２６が導電性パッド１１４に直接形成されている。ＵＢＭ層１２４は、ボール構造１２６と導電性パッド１１４の電気的連結を向上させる。フェライト構造２３０は、前述した実施例と同様に、ボール構造１２６と導電性パッド１１４との間に配置される。
図５Ａ乃至図５Ｆは、半導体デバイスにターミネーションポイントとフェライト構造を形成する工程を示す断面図である。図５Ａを参照すれば、従来の電気メッキまたはスパッタリング方法を用いて基板１１０上に導電性パッド１１４を形成する。導電性パッド１１４上に、従来工程により酸化層で形成される非活性層１１２を形成し、導電性パッド１１４を露出させる。図示してはいないが、導電性パッド１１４は、基板１１０に横方向に形成される信号線、基板１１０に縦方向に形成される導電性ビア及び／または導電性パッド１１４下に位置する導電性領域に多様に連結する。ここで、導電性パッドは、広い意味において、ウェーハレベル半導体デバイス上に形成され且つ電気信号が存在する導電性ポイントを含む。
非活性層１１２上に、１つ以上の絶縁層物質、例えば、ＳｉＮで形成される第１絶縁層１１８が形成される。第１絶縁層１１８を介して導電性パッド１１４の少なくとも一部が露出される。第１絶縁層１１８上に、導電性パッド１１４の露出された部分に連結される再配線１２０（本発明の実施例において信号線とも言う）が形成される。再配線１２０は、従来のフォトリソグラフィ及びエッチング工程により金属または金属合金で形成され、パターニングされる。そして、再配線１２０上に第２絶縁層１２２が形成される。第２絶縁層１２２は、再配線１２０の一部を露出させる接続孔１１７を有する。第２絶縁層１２２は、スピンコート法で再配線１２０の上面に形成され、従来のフォトリソグラフィ及びエッチング工程により選択的にパターニングされる。接続孔１１７は、ターミネーションポイントを形成できる程度に十分に信号線や導電性パッドを露出させることができるものなら、どんな形態でも可能である。
図５Ｂを参照すれば、第２絶縁層１２２上に、接続孔１１７の近傍まで覆うフェライト層１３２が形成される。フェライト層１３２は、酸化鉄と、少なくとも１つ以上の金属、例えば、ニッケル、亜鉛、マンガン、コバルト、マグネシウム、アルミニウム、バリウム、銅、鉄及び／またはこれらの合金とよりなる物質で形成される。フェライト層１３２は、１つの同じ物質層で所定の厚さで形成されるか、又は、異なる物質よりなる多層で形成されることができ、隣接した要素との機械的接着及び電気的連結を向上させる。フェライト層１３２は、１つの工程により所定の厚さで形成されるか、一連の工程により厚さを増加させて形成されることができる。例えば、フェライト層１３２の厚さは、約１０００μｍ〜１μｍである。
フェライト層１３２の形成後、従来技術を用いてフォトレジスト層を形成しパターニングして、フォトレジストパターン１４０を形成する。フォトレジストパターン１４０は、フェライト層から形成されるべきフェライト構造の形態を限定する。図５Ｃを参照すれば、フォトレジストパターン１４０を用いてフェライト層１３２を選択的に除去し、フェライト構造を完成する。
図５Ｄを参照すれば、フェライト構造１３０の形成後、フォトレジストパターン１４０が除去される。それから、フェライト構造１３０の上部面に接着層１３３が形成される。接着層１３３は、他のターミネーションポイント要素、例えばＵＢＭ層やボール構造との物理的接着及び／または電気的連結を向上させる。接着層１３３は、従来技術に係るフォトリソグラフィ及びエッチング工程により形成される。接着層１３３は、Ｔｉ、Ｔａ、Ｃｒの少なくとも１つ以上よりなる物質で形成される。接着層１３３の形成後、フェライト構造１３０にＵＢＭ層及びボール構造が形成される。したがって、接着層１３３は、フェライト構造１３０の一部をなす要素中の１つである。
図５Ｅは、ターミネーションポイントの形成方法の他の例を示す。図５Ａと同じ部分もあるが、例えば、接続孔１１７が形成されれば、フォトレジストパターン１４２が形成され、接続孔１１７の近傍に１つ以上のフェライト形成領域１３５を選択的に露出させる。１つ以上のフェライト形成領域１３５にフェライト物質を充填した後、電気メッキ工程によりフェライト構造１３０を形成する。
接着層１３３は、選択的にフェライト構造１３０の一部として含まれることができる。
図５Ｆを参照すれば、シード層１３６が形成される。シード層１３６は、Ｔｉ及びＴｉを含む合金で形成される第１（下部）シード層と、Ｃｕ、Ｎｉまたはこれらの合金で形成される第２（上部）シード層とを含む。第２絶縁層１２２上にシード層１３６を形成した後、フォトレジスト層１４２が形成されパターニングされる。フェライト形成領域１３５においてシード層１３６がフォトレジストパターン１４２に選択的に露出された状態で、実質的にフェライト構造１３０を形成するフェライト物質がシード層１３６の露出された部分に蒸着、例えば、電気メッキされる。フェライト構造１３０の形成後、フェライト構造１３０に含まれないフォトレジストパターン１４２とシード層１３６の一部が除去される。
図４に示されるように、導電性パッド１１４がボール構造１２６の真下に形成されるターミネーションポイント構造を構成することができる。このような環境で、非活性層１１２と第１絶縁層１１８により露出された導電性パッド１１４上にＵＢＭ層１２４が形成される。図５Ａ乃至図５Ｆと関連して説明した方法により、第１絶縁層１１８上にフェライト構造２３０を形成した後、ＵＢＭ層１２４を形成する。したがって、ボール構造１２６がＵＢＭ層１２４上に安着される。
フェライト構造１３０上にＵＢＭ層１２４が形成される代わり、ＵＢＭ層１２４上にフェライト構造１３０、２３０が形成されてもよい。すなわち、非活性層１１２と第１絶縁層１１８を介して導電性パッド１１４を露出させる接続孔１１７を形成した後、導電性パッド１１４に電気的に連結される第１絶縁層１１８上に、ＵＢＭ層１２４を形成する。それから、前述した方法（図５Ａ乃至図５Ｆに示された方法）により、ＵＢＭ層１２４上にフェライト構造１３０、２３０を形成する。接着層１３３は、選択的に形成することができる。すなわち、接着層１３３は、フェライト構造１３0、２３０とＵＢＭ層１２４との間及び／またはフェライト構造１３０、２３０とボール構造１２６との間に形成される。
図６及び図７は、本発明のさらに他の実施例を示す。しかし、本実施例では、ターミネーションポイントよりは信号線と関連したフェライト構造に重点をおく。前述した実施例において、フェライト構造は、ターミネーションポイント、例えば、ボール構造１２６の端部と導電性パッドとの間に形成される。フェライト構造は、ターミネーションポイント、例えば、接続孔内に安着されたボール構造の下部を取り囲む端部に近接するように位置する。最上層は、製造工程で容易に得ることができるので、フェライト構造を形成する後続工程を最小化できるため、導電性パッドまたは信号線を連結するボール構造を直接支持する最上層にフェライト構造を形成することが好ましい。
図６及び図７を参照すれば、フェライト構造をターミネーションポイントの端部に近接した領域から導電性パッドに近い位置に移動させた。本実施例において、環状フェライト構造４３０は、ボール構造１２６と導電性パッド１１４とを連結する再配線１２０の周囲に形成される。このような配列は、図６に示されている。ここで、環状は、再配線１２０を取り囲む形状を言う。環状フェライト構造４３０の実際の外部形態は、楕円形とは大いに異なる。環状フェライト構造４３０は、断面形態の信号線を取り囲むが、フェライト物質の十分な量を信号線の近くまでに導くことができるように、規則的なまたは不規則な外部形態を有する。
図７は、再配線１２０の周囲に形成されるフェライト構造４３０の形態及び位置を示す断面図である。再配線１２０とフェライト構造４３０は、第１絶縁層１１８と第２絶縁層１２２との間に介在される。本実施例のフェライト構造は、ボール構造１２６と導電性パッド１１４との間の信号線に連結された信号に対する効果面において前述した実施例のもの（１３０、２３０）と類似している。すなわち、本実施例に係るフェライト構造４３０は、信号線により伝達された高周波信号を緩和させる。
このような効果は、ボール構造の安着位置から離隔配置されたフェライト構造の位置から起因する。他の実施例では、このような効果を信号線に沿って所定の間隔で形成される多重フェライト構造から得ることができる。図２乃至図４に示されたフェライト構造と図６及び図７に示されたフェライト構造とを組み合わせて形成することができる。
図８Ａ乃至図８Ｅは、図６及び図７に示されたフェライト構造を形成する方法を示す断面図である。図８Ａを参照すれば、基板１１０上に第１絶縁層１１２が形成され、第１絶縁層１１２上に第２絶縁層１１８が形成される。そして、スパッタリング工程により第２絶縁層１１８上に第１フェライト物質層４３２を形成する。
図８Ｂを参照すれば、第１フェライト物質層４３２上にフォトレジスト層を形成しパターニングして、第１開口部を有する第１フォトレジストパターン４４０を形成する。第１開口部を介して第１フェライト物質層４３２の第１部分が露出される。第１開口部は、再配線１２０の形態に応じて形成される。第１再配線１２０の第１幅は、図８Ｂ乃至図８Ｅに示されているが、再配線１２０が基板１１０の長さに応じて形成されるという事実は当業者にとって自明である。したがって、電気メッキ工程により第１フェライト物質層４３２の露出された部分上において第１フォトレジストパターン４４０内に再配線１２０を形成する。
図８Ｃを参照すれば、第１フォトレジストパターン４４０をパターニングして、第１フェライト物質層４３２の露出された第１部分よりも大きい、第１フェライト物質層４３２の第２部分を露出する第２開口部を形成する。第２開口部は、以降に形成されるフェライト構造の第２幅によって限定される。または、第１フォトレジスト層４４０を除去し、他のフォトレジスト層を形成することによって、第２開口部を形成することができる。しかし、第１フォトレジスト層４４０を再パターニングすることと同一である。
図８Ｄを参照すれば、第２開口部内に、第１フェライト物質層４３２の露出された第２部分と再配線１２０を覆う第２フェライト物質層４３４を形成する。このような方式で、環状フェライト構造４３０が再配線１２０の周囲に完成される。
図８Ｅを参照すれば、第１フォトレジストパターン４４０が除去され、少なくとも１つ以上の第２フォトレジストパターン４４２が形成され、第１及び第２フェライト物質層４３２、４３４を選択的に除去するのに使われ、所定の長さを有するフェライト構造を完成する。そして、図６及び図７に示されるように、フェライト構造４３０上に第２絶縁層１２２を形成する。したがって、ターミネーションポイント要素が形成される。
本明細書と図面には、本発明に係る好適な実施例を開示しており、特定の用語が使われたが、これは、ただ本発明の技術内容を容易に説明し、且つ発明の理解を助けるための一般的な意味として使われたものであって、本発明の範囲を限定しようとするのではない。ここに開示された実施例他以外にも、本発明の技術的思想に基づく他の変形例が実施可能であるということは、本発明の属する技術分野における通常の知識を有する者にとって自明である。例えば、本発明の実施例においては、ウェーハレベルターミネーションポイントの一例としてボール構造を示しているが、いろいろな他の構造を使用して類似の機能（導電性）を行うことができる。物質層及び構成要素を形成するのに使われる特定の製造工程が言及されたが、これに限定されない。
実施例を説明するにあたって、構造や製造工程の一部については、その説明を省略したり、図面の図示を省略する。これは、本発明の特徴的構成をより明確に示すためである。同様の理由で、図面に図示された構成要素の一部は、誇張して表現したり、又は概略的に表現した。なお、各構成要素のサイズが実際のサイズを反映するものではない。水平、垂直、上部、下部、横断、通過などのような用語は、相対的で且つ叙述的な用語であって、強制的、又は文字的な解析を要求せず、本発明の実施例に係る構成要素間の関係を示すものではない。上部という用語は、層間及び／または要素間の関係だけでなく、他の層または他の要素上に直接形成される関係を表すのに使われた。
従来技術に係るボール構造のターミネーションポイントを示す断面図である。 本発明の一実施例に係るフェライト構造を有するデバイスを示す断面図である。 図２に示されたデバイスのフェライト構造のいろいろな例を示す平面図である。 本発明の他の実施例に係るフェライト構造を有するデバイスを示す断面図である。 本発明の多様な実施例に係る製造方法を示す断面図である。 本発明の多様な実施例に係る製造方法を示す断面図である。 本発明の多様な実施例に係る製造方法を示す断面図である。 本発明の多様な実施例に係る製造方法を示す断面図である。 本発明の多様な実施例に係る製造方法を示す断面図である。 本発明の多様な実施例に係る製造方法を示す断面図である。 本発明のさらに他の実施例に係るフェライト構造を有するデバイスを示す断面図である。 本発明のさらに他の実施例に係るフェライト構造を有するデバイスを示す断面図である。 本発明のさらに他の実施例に係る製造方法を示す断面図である。 本発明のさらに他の実施例に係る製造方法を示す断面図である。 本発明のさらに他の実施例に係る製造方法を示す断面図である。 本発明のさらに他の実施例に係る製造方法を示す断面図である。 本発明のさらに他の実施例に係る製造方法を示す断面図である。
符号の説明
１００、２００、３００、４００、５００ 半導体パッケージ
１１０ 集積回路チップ
１１２ 活性面
１１４ 入出力パッド
１１６ 非活性層
１１８ 第１絶縁層
１２０ 再配線
１２２ 第２絶縁層
１２４ ＵＢＭ層
１２６ 外部接続端子
１３０、１３０ａ、１３０ｂ、１３０ｃ、２３０、３３０ フェライト遮蔽リング
１３２、４３２、４３４、４３６、４３８ フェライト層
１４０、１４２、４４０、４４２、４４４ フォトレジストパターン
４３０、５３０ フェライト遮蔽円筒

Claims (7)

  1. 基板に形成される導電性パッドと、
    前記導電性パッドに電気的に連結されるターミネーションポイントと、
    前記ターミネーションポイントの周囲に形成されるフェライト構造体と、を含み、
    前記ターミネーションポイントは、前記導電性パッドに再配線を介して連結されるバンプ構造であり、
    前記バンプ構造と前記再配線との間に接触した状態で形成されるＵＢＭ層をさらに含み、
    前記ターミネーションポイントの周囲に位置する前記フェライト構造体は、前記再配線と前記ＵＢＭ層との接触箇所の全てを取り囲むリング形態を有するフェライト層により形成されることを特徴とする半導体デバイス。
  2. 基板に形成される導電性パッドと、
    前記導電性パッドに電気的に連結されるターミネーションポイントと、
    前記ターミネーションポイントの周囲に形成されるフェライト構造体と、を含み、
    前記ターミネーションポイントは、前記導電性パッドに連結されるバンプ構造であり、
    前記バンプ構造と前記導電性パッドとの間に接触した状態で形成されるＵＢＭ層をさらに含み、
    前記ターミネーションポイントの周囲に位置する前記フェライト構造体は、前記導電性パッドと前記ＵＢＭ層との接触箇所の全てを取り囲むリング形態を有するフェライト層により形成されることを特徴とする半導体デバイス。
  3. 前記バンプ構造は、金属または金属合金よりなる物質で形成されるボール構造であることを特徴とする請求項１又は２のいずれか１項に記載の半導体デバイス。
  4. 前記フェライト構造体は、前記ＵＢＭ層に接着する接着層を含むことを特徴とする請求項１又は２のいずれか１項に記載の半導体デバイス。
  5. 前記フェライト構造体は、酸化鉄と、少なくとも１つ以上の金属または金属合金とよりなる物質で形成されることを特徴とする請求項１又は２のいずれか１項に記載の半導体デバイス。
  6. 前記フェライト構造体は、楕円形環、矩形環、または多角形環を含むことを特徴とする請求項１又は２のいずれか１項に記載の半導体デバイス。
  7. 前記導電性パッドは、銅またはアルミニウムよりなる物質で形成され、前記ＵＢＭ層は、チタニウム、タングステン、ニッケル、タンタル、クロム、または金よりなる物質で形成され、
    前記フェライト構造体は、酸化鉄と、少なくとも１つ以上の金属または金属合金とよりなる物質で形成され、
    前記フェライト構造体は、該フェライト構造体と前記ＵＢＭ層との間に形成される接着層を含むことを特徴とする請求項１又は２のいずれか１項に記載の半導体デバイス。
JP2006145633A 2005-08-01 2006-05-25 フェライト遮蔽構造を備えた半導体パッケージ Active JP5138181B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050070396A KR100606654B1 (ko) 2005-08-01 2005-08-01 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법
KR10-2005-0070396 2005-08-01
US11/387,848 US7495317B2 (en) 2005-08-01 2006-03-24 Semiconductor package with ferrite shielding structure
US11/387,848 2006-03-24

Publications (3)

Publication Number Publication Date
JP2007043090A JP2007043090A (ja) 2007-02-15
JP2007043090A5 JP2007043090A5 (ja) 2009-07-02
JP5138181B2 true JP5138181B2 (ja) 2013-02-06

Family

ID=37681296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145633A Active JP5138181B2 (ja) 2005-08-01 2006-05-25 フェライト遮蔽構造を備えた半導体パッケージ

Country Status (2)

Country Link
JP (1) JP5138181B2 (ja)
DE (1) DE102006036963A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101374148B1 (ko) * 2012-06-08 2014-03-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870162B2 (ja) * 1990-07-20 1999-03-10 セイコーエプソン株式会社 半導体装置およびその製造方法
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4161911B2 (ja) * 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
EP1594163A1 (en) * 2004-05-03 2005-11-09 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same

Also Published As

Publication number Publication date
JP2007043090A (ja) 2007-02-15
DE102006036963A1 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
US7495317B2 (en) Semiconductor package with ferrite shielding structure
US7728431B2 (en) Electronic component, semiconductor device employing same, and method for manufacturing electronic component
US9818679B2 (en) Semiconductor device
JP5138181B2 (ja) フェライト遮蔽構造を備えた半導体パッケージ
US20070008058A1 (en) Manufacturing method for electronic substrate, electronic substrate, and electronic apparatus
JP2004104102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US11581266B2 (en) Semiconductor package
US11538737B2 (en) Semiconductor package
KR101010658B1 (ko) 반도체 소자 및 범프 형성방법
US20190074251A1 (en) Semiconductor packages
KR102710329B1 (ko) 반도체 패키지
US9666548B2 (en) Method of fabricating connection structure for a substrate
US20230420402A1 (en) Semiconductor package
EP4333033A1 (en) Semiconductor package and package-on-package having the same
TW202201566A (zh) 凸塊結構及其製造方法
KR102633137B1 (ko) 반도체 패키지
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20210012557A (ko) 반도체 패키지 및 이를 포함하는 반도체 모듈
US20220384325A1 (en) Semiconductor package and method for fabricating the same
US11978696B2 (en) Semiconductor package device
KR102520474B1 (ko) 반도체 패키지
CN111180422A (zh) 芯片封装结构及其制造方法
JP2004241696A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20220384322A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111226

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121114

R150 Certificate of patent or registration of utility model

Ref document number: 5138181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250