CN111180422A - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN111180422A
CN111180422A CN201811348816.8A CN201811348816A CN111180422A CN 111180422 A CN111180422 A CN 111180422A CN 201811348816 A CN201811348816 A CN 201811348816A CN 111180422 A CN111180422 A CN 111180422A
Authority
CN
China
Prior art keywords
layer
circuit
redistribution
opening
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811348816.8A
Other languages
English (en)
Other versions
CN111180422B (zh
Inventor
陈建州
简俊贤
叶文亮
林纬迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201811348816.8A priority Critical patent/CN111180422B/zh
Publication of CN111180422A publication Critical patent/CN111180422A/zh
Application granted granted Critical
Publication of CN111180422B publication Critical patent/CN111180422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种芯片封装结构，包括线路重布结构、芯片、封装层、以及天线图案。线路重布结构包括第一线路层、第二线路层、以及导电垫。第二线路层设置于第一线路层之上，并与第一线路层电性连接。导电垫与第二线路层电性连接。芯片设置于线路重布结构之上，并与第二线路层电性连接。封装层覆盖芯片和线路重布结构。封装层具有开口和凹槽。开口暴露出导电垫，且凹槽的一部分与开口连通。天线图案包括第一部分和第二部分。第一部分覆盖开口的侧壁，并与导电垫电性连接。第二部分填充于凹槽中，并与第一部分电性连接。在此揭露的芯片封装结构的制造成本较低，且天线图案未凸出于封装层的上表面，有利于电子装置的薄型化。增加了天线图案面积，提高了信号强度。

Description

芯片封装结构及其制造方法
技术领域
本发明内容是关于一种芯片封装结构，以及关于一种芯片封装结构的制造方法。
背景技术
传统上，为了提高信号强度，天线图案被设置于封装层上。然而，形成天线图案通常需要经过刻蚀工艺和电镀工艺，使得成本居高不下。此外，所形成的天线图案凸出于封装层的上表面，不利于电子装置的薄型化。
发明内容
本发明内容的一结构是提供一种芯片封装结构。芯片封装结构包括线路重布结构、芯片、封装层、以及天线图案。线路重布结构包括第一线路重布层、第二线路重布层、以及导电垫。第一线路重布层包括第一线路层。第二线路重布层设置于第一线路重布层之上，并包括与第一线路层电性连接的第二线路层。导电垫与第二线路层电性连接。芯片设置于线路重布结构之上，并与第二线路层电性连接。封装层覆盖芯片和线路重布结构。封装层具有开口和凹槽。开口暴露出导电垫，且凹槽的一部分与开口连通。天线图案，包括第一部分和第二部分。第一部分覆盖开口的侧壁，并与导电垫电性连接。第二部分填充于凹槽中，并与第一部分电性连接。
在本发明内容的某些实施方式中，天线图案的第二部分的上表面与封装层的上表面共平面。
在本发明内容的某些实施方式中，芯片封装结构进一步包括设置于线路重布结构之下的保护基板。
本发明内容的另一结构是提供一种芯片封装结构。芯片封装结构包括线路重布结构、芯片、封装层、以及天线图案。线路重布结构包括第一线路重布层和第二线路重布层。第一线路重布层包括第一线路层。第二线路重布层设置于第一线路重布层之上，并包括与第一线路层电性连接的第二线路层。芯片设置于线路重布结构之上，并与第二线路层电性连接。封装层覆盖芯片和线路重布结构，且封装层具有开口。天线图案包括第一部分和第二部分。第一部分设置于线路重布结构上，并被封装层所覆盖。第一部分与第二线路层电性连接，且开口暴露出第一部分。第二部分覆盖开口的侧壁，并与第一部分电性连接。
在本发明内容的某些实施方式中，芯片封装结构进一步包括设置于线路重布结构之下的保护基板。
在本发明内容的某些实施方式中，封装层更具有凹槽。凹槽的一部分与开口连通。天线图案更包括第三部分。第三部分填充于凹槽中，并与第二部分电性连接。
在本发明内容的某些实施方式中，天线图案的第三部分的上表面与封装层的上表面共平面。
在本发明内容的某些实施方式中，开口为沟槽或通孔。
本发明内容的另一结构是提供一种芯片封装结构，包括保护基板、线路重布结构、芯片、封装层、以及天线图案。线路重布结构设置于保护基板之上，并具有第一开口。线路重布结构包括第一线路重布层和第二线路重布层。第一线路重布层包括第一线路层。第二线路重布层设置于第一线路重布层之上，并包括与第一线路层电性连接的第二线路层。芯片设置于线路重布结构之上，并与第二线路层电性连接。封装层覆盖芯片和线路重布结构。封装层具有第二开口，且第二开口与第一开口连通。天线图案包括第一部分和第二部分。第一部分设置于保护基板上，并被线路重布结构所覆盖。第一部分与第二线路层电性连接，且第一开口暴露出第一部分。第二部分覆盖第一开口的侧壁和第二开口的侧壁，并与第一部分电性连接。
本发明内容的另一方法是提供一种芯片封装结构的制造方法，包括下列步骤：(i)提供形成体，其中形成体包括线路重布结构和设置于线路重布结构之上的芯片，线路重布结构包括：第一线路重布层，包括第一线路层；以及第二线路重布层，设置于第一线路重布层之上，并包括与第一线路层和芯片电性连接的第二线路层；以及导电垫，与第二线路层电性连接；(ii)形成封装材料覆盖芯片和线路重布结构；(iii)图案化封装材料以形成封装层，其中封装层具有开口和凹槽，开口暴露出导电垫，且凹槽的一部分与开口连通：以及(iv)形成天线图案，其中天线图案包括：第一部分，覆盖开口的侧壁，并与导电垫电性连接；以及第二部分，填充于凹槽中，并与第一部分电性连接。
在本发明内容的某些实施方式中，步骤(iii)是通过激光直接成型工艺来执行。
本发明内容的另一方法是提供一种芯片封装结构的制造方法，包括下列步骤：(i)提供形成体，其中形成体包括线路重布结构和设置于线路重布结构之上的芯片，线路重布结构包括：第一线路重布层，包括第一线路层；以及第二线路重布层，设置于第一线路重布层之上，并包括与第一线路层和芯片电性连接的第二线路层；(ii)形成天线图案的第一部分于线路重布结构上；(iii)形成封装材料覆盖天线图案的第一部分、芯片、以及线路重布结构；(iv)图案化封装材料以形成封装层，其中封装层具有开口，且开口暴露出天线图案的第一部分；以及(v)形成天线图案的第二部分于开口的侧壁上，其中第二部分与第一部分电性连接。
在本发明内容的某些实施方式中，步骤(iii)是通过激光直接成型工艺来执行。
在本发明内容的某些实施方式中，步骤(iv)的封装层更具有凹槽，凹槽的一部分与开口连通；其中步骤(v)更包括形成天线图案的第三部分于凹槽中，第三部分与第二部分电性连接。
本发明内容的另一方法是提供一种芯片封装结构的制造方法，包括下列步骤：(i)提供形成体，其中形成体包括保护基板、设置于保护基板之上的天线图案的第一部分、设置于保护基板之上的线路重布前驱结构、以及设置于线路重布前驱结构之上的芯片，线路重布前驱结构包括：第一线路层；以及第二线路层，设置于第一线路层之上，并与第一线路层、天线图案的第一部分、以及芯片电性连接；(ii)形成封装材料覆盖芯片和线路重布前驱结构；(iii)图案化线路重布前驱结构和封装材料以形成线路重布结构和封装层，其中线路重布结构具有第一开口暴露出天线图案的第一部分，封装层具有与第一开口连通的第二开口；以及(iv)形成天线图案的第二部分于第一开口的侧壁和第二开口的侧壁上，其中第二部分与第一部分电性连接。
在本发明内容的某些实施方式中，步骤(iii)是通过激光直接成型工艺来执行。
综上所述，在此揭露的芯片封装结构的制造成本较低，且天线图案未凸出于封装层的上表面，因此有利于电子装置的薄型化。此外，增加了天线图案的面积，从而提高了信号强度。
以下将以实施方式对上述的说明作详细的描述，并对本发明内容的技术方案提供更进一步的解释。
附图说明
图1A为本发明内容实施方式的芯片封装结构的俯视示意图。
图1B为沿着图1A的切线A-A’截取的剖面示意图。
图2A为本发明内容实施方式的芯片封装结构的俯视示意图。
图2B为沿着图2A的切线A-A’截取的剖面示意图。
图3A为本发明内容实施方式的芯片封装结构的俯视示意图。
图3B为沿着图3A的切线A-A’截取的剖面示意图。
图4A为本发明内容实施方式的芯片封装结构的俯视示意图。
图4B为沿着图4A的切线A-A’截取的剖面示意图。
图5A为本发明内容实施方式的芯片封装结构的俯视示意图。
图5B为沿着图5A的切线A-A’截取的剖面示意图。
图6A为本发明内容实施方式之芯片封装结构的俯视示意图。
图6B为沿着图6A的切线A-A’截取的剖面示意图。
【主要元件符号说明】
10a 芯片封装结构 100 保护基板
200 线路重布结构 210 第一线路重布层
211 第一线路层 212 第一介电层
213 第一导电接触件 220 第二线路重布层
221 第二线路层 222 第二介电层
223 第二导电接触件 230 第三线路重布层
231 第三线路层 232 第三介电层
232a 开口 233 第三导电接触件
240、241、242 导电垫 300 芯片
400 封装层 500 天线图案
510、520、530 部分 S1 焊接材料
O1、O2 开口 T1 凹槽
D1、D2 深度 W1、W2 宽度
具体实施方式
为了使本发明内容的叙述更加详尽与完备，下文针对了本发明内容的实施结构与具体实施例提出了说明性的描述，但这并非实施或运用本发明内容具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明内容的实施例。
以下叙述的成份和排列方式的特定实施例是为了简化本发明内容。当然，此等仅仅为实施例，并不旨在限制本发明内容。举例而言，在随后描述中的在第二特征之上或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征和第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本发明内容的各实施例中可重复组件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。
再者，空间相对用语，例如「下方」、「之下」、「上方」、「之上」等，这是为了便于叙述一组件或特征与另一组件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其他的方位。例如，当图示上下翻转180度时，一组件与另一组件之间的关系，可能从「下方」、「之下」变成「上方」、「之上」。此外，本文中所使用的空间上的相对叙述也应作同样的解释。
图1A绘示本发明内容实施方式的芯片封装结构10a的俯视示意图。图1B绘示沿着图1A的切线A-A’截取芯片封装结构10a的剖面示意图。如图1A和图1B所示，芯片封装结构10a包括保护基板100、线路重布结构200、芯片300、封装层400、以及天线图案500。
线路重布结构200设置于保护基板100上，并包括第一线路重布层210、第二线路重布层220、第三线路重布层230、以及导电垫240。具体地，第一线路重布层210包括第一线路层211、第一介电层212、以及第一导电接触件213。第一线路层211和第一导电接触件213嵌置于第一介电层212中。详细而言，第一线路层211的下表面与第一介电层212的下表面共平面。而第一导电接触件213接触第一线路层211，并且第一导电接触件213的上表面暴露于第一介电层212外。在一些实施例中，第一线路层211包括任何导电材料，例如铜、镍或银等金属。在一些实施例中，第一介电层212包括ABF(Ajinomoto Build-up Film)、聚酰亚胺(Polyimide，PI)或光敏介电材料(photoimageable dielectric，PID)。在一些实施例中，第一导电接触件213可为金属柱，而金属柱例如包括铜、镍或银等导电金属。
第二线路重布层220设置于第一线路重布层210之上。具体地，第二线路重布层220包括第二线路层221、第二介电层222、以及第二导电接触件223。第二线路层221和第二导电接触件223嵌置于第二介电层222中。详细而言，第二线路层221接触第一导电接触件213的暴露部分，从而第二线路层221与第一线路层211电性连接。第二线路层221的下表面与第二介电层222的下表面共平面。而第二导电接触件223接触第二线路层221，并且第二导电接触件223的上表面暴露于第二介电层222外。在一些实施例中，第二线路层221包括任何导电材料，例如铜、镍或银等金属。在一些实施例中，第二介电层222包括ABF、聚酰亚胺或光敏介电材料。在一些实施例中，第二导电接触件223可为金属柱，而金属柱例如包括铜、镍或银等导电金属。
第三线路重布层230设置于第二线路重布层220之上。具体地，第三线路重布层230包括第三线路层231、第三介电层232、以及第三导电接触件233。第三线路层231和第三导电接触件233嵌置于第三介电层232中。详细而言，第三线路层231接触第二导电接触件223的暴露部分，从而第三线路层231与第二线路层221电性连接。第三线路层231的下表面与第三介电层232的下表面共平面。而第三导电接触件233接触第三线路层231，并且第三导电接触件233的上表面暴露于第三介电层232外。此外，第三介电层232具有第一开口232a暴露出第三线路层231的一部分。在一些实施例中，第三线路层231包括任何导电材料，例如铜、镍或银等金属。在一些实施例中，第三介电层232包括ABF、聚酰亚胺或光敏介电材料。在一些实施例中，第三导电接触件233可为金属柱，而金属柱例如包括铜、镍或银等导电金属。
导电垫240包括第导电垫241和第二导电垫242。第导电垫241设置于第三线路重布层230之上。具体地，第导电垫241接触第三导电接触件233的暴露部分，从而第导电垫241与第三线路层231电性连接。在一些实施例中，第导电垫241包括任何导电材料，例如铜、镍或银等金属。
第二导电垫242覆盖第三介电层232的一部分、第一开口232a的侧壁、以及第三线路层231的暴露部分。详细而言，第二导电垫242与第一开口232a共形，从而第二导电垫242界定出与第一开口232a实质上相同形状的开口。在一些实施例中，第二导电垫242包括任何导电材料，例如铜、镍或银等金属。
芯片300设置于第三线路重布层230之上，并与第三线路层231电性连接。具体地，芯片300的下表面设置有多个金属凸块(未绘示)，并且金属凸块经由焊接材料S1与第二导电垫242接合，从而芯片300与第三线路层231电性连接。如前所述，第二导电垫242界定出与第一开口232a实质上相同形状的开口。值得一提的是，此开口提供特定的技术效果。具体而言，焊接材料S1的底部嵌置于此开口中，从而焊接材料S1可稳定地固定于第二导电垫242上而不易剥离。在一些实施例中，焊接材料S1包括锡球。
封装层400覆盖芯片300和线路重布结构200。具体地，封装层400具有第二开口O1和凹槽T1。在一些实施例中，第二开口O1为通孔(如图1A所示)。第二开口O1暴露出第导电垫241，且凹槽T1的一部分与第二开口O1连通。如图1B所示，凹槽T1的深度D1可为0.2～3微米。而第二开口O1的深度D2可为5～150微米。在一些实施例中，封装层400包括绝缘材料，且须注意的是，绝缘材料中分散有触媒粒子(未绘示)。触媒粒子例如是金属粒子。触媒粒子提供特定的技术效果，下文将详细叙述。
天线图案500包括第一部分510和第二部分520。第一部分510覆盖第二开口O1的侧壁，并与第导电垫241电性连接。具体地，第一部分510的底部接触第导电垫241。第一部分510的宽度W2可为0.2～3微米。第二部分520填充于凹槽T1中，并与第一部分510电性连接。具体地，第二部分520接触第一部分510的顶部，且第二部分520的上表面与封装层400的上表面共平面。如此一来，所形成的天线图案500未凸出于封装层400的上表面，因此有利于电子装置的薄型化。第二部分520的宽度W1可为5～100微米。在一些实施例中，天线图案500包括铜、镍或银等金属，但不以此为限。
本发明也提供一种芯片封装结构10a的制造方法。
首先，提供形成体。形成体包括保护基板100、设置于保护基板100之上的线路重布结构200、以及设置于线路重布结构之上的芯片。详细而言，形成第一线路层211于保护基板100上。例如，形成导电材料于保护基板100上，并图案化导电材料以形成第一线路层211。在一些实施例中，形成导电材料的方式包括电镀、化学气相沉积、物理气相沉积等，但不以此为限。接着，形成第一介电层212覆盖第一线路层211，并且第一介电层212包括暴露出第一线路层211的一部分的导通孔。例如，形成介电材料覆盖第一线路层211，并图案化介电材料以形成所述导通孔。在一些实施例中，形成介电材料的方法包括化学气相沉积、物理气相沉积等，但不以此为限。图案化导电材料和介电材料的方法可包括沉积光阻于待图案化层上，并经过曝光和显影来形成图案化光阻层。接着，使用此图案化光阻层作为刻蚀屏蔽来刻蚀待图案化层。最后，移除图案化光阻层。可代替地，在介电材料为光敏介电材料的实施例中，可通过曝光和显影来移除光敏介电材料的一部分以完成图案化。
接下来，形成第二线路层221于第一介电层212上，以及形成第一导电接触件213于第一介电层212的导通孔中。例如，形成导电材料于第一介电层212上，并填充于第一介电层212的导通孔中。接着，图案化导电材料以形成第二线路层221和第一导电接触件213。接着，以类似于形成第一介电层212、第二线路层221、以及第一导电接触件213的方法来形成第二介电层222、第三线路层231、以及第二导电接触件223。
接下来，形成第三介电层232覆盖第三线路层231和第二介电层222，并且第三介电层232包括暴露出第三线路层231的一部分的导通孔和第一开口232a。例如，形成介电材料覆盖第三线路层231和第二介电层222，并图案化介电材料以形成所述导通孔和第一开口232a。
接下来，形成第三导电接触件233于第三介电层232的导通孔中，形成第导电垫241覆盖第三导电接触件233，以及形成第二导电垫242覆盖第三介电层232的一部分、第一开口232a的侧壁、以及第三线路层231的暴露部分。例如，形成导电材料覆盖第三介电层232，并填入第一开口232a和第三介电层232的导通孔中。接着，图案化导电材料以形成第三导电接触件233、第导电垫241、以及第二导电垫242。据此，线路重布结构200形成于保护基板100上。
接着，设置芯片300于线路重布结构200之上。具体地，使用焊接材料S1接合设置于芯片300下表面的多个金属凸块(未绘示)与第二导电垫242。
接下来，形成封装材料覆盖芯片300和线路重布结构200。随后，图案化封装材料以形成封装层400。具体地，通过激光直接成型工艺来图案化封装材料以形成暴露出第导电垫241的第二开口O1和凹槽T1。须说明的是，封装材料中分散有触媒粒子，并且这些触媒粒子在图案化封装材料之后被暴露出来。如前所述，触媒粒子提供特定的技术效果。具体而言，在图案化之后被暴露出来的触媒粒子吸收激光的能量，从而被「活化」。如此一来，被「活化」的触媒粒子可作为种子，并且可直接通过化学沉积工艺来沉积金属材料于第二开口O1的侧壁上和凹槽T1中。
接下来，形成天线图案500。具体地，通过化学沉积工艺来形成天线图案500的第一部分510覆盖第二开口O1的侧壁，以及形成天线图案500的第二部分520填充于凹槽T1中。由于第二开口O1和凹槽T1暴露出被「活化」的触媒粒子，从而在化学沉积工艺之后，金属材料沉积在第二开口O1的侧壁上和凹槽T1中。值得一提的是，在此所揭露的芯片封装结构10a的制造方法，在形成天线图案时，无须执行刻蚀工艺和电镀工艺，从而降低了制造成本。
图2A绘示本发明内容实施方式的芯片封装结构10b的俯视示意图。图2B绘示沿着图2A的切线A-A’截取芯片封装结构10b的剖面示意图。须说明的是，在图2A和图2B中，与图1A和图1B相同或相似的组件被给予相同的符号，并省略相关说明。图2A和图2B的芯片封装结构10b与图1A和图1B的芯片封装结构10a相似，差异在芯片封装结构10b的封装层400不具有凹槽，且芯片封装结构10b的天线图案500不具有填充于凹槽的部分。
此外，芯片封装结构10b的天线图案500更包括第一部分530，且第一部分530取代了芯片封装结构10a的第导电垫241。具体地，天线图案500的第一部分530设置于第三线路重布层230上，并被封装层400所覆盖。第一部分530接触第三导电接触件233的暴露部分，从而与第三线路层231电性连接。另外，第二部分510覆盖第二开口O1的侧壁，并与第一部分530电性连接。详细而言，第二部分510的底部接触第一部分530。
值得一提的是，如图2A所示，第二开口O1为通孔，且芯片封装结构10b可具有多个通孔。如此一来，增加了形成在通孔侧壁上的天线图案500的第二部分510的面积。从而，可提高信号强度。
本发明也提供一种芯片封装结构10b的制造方法。此制造方法与图1A和图1B的芯片封装结构10a的制造方法差异在于，在形成第三介电层232之后，除了形成第三导电接触件233和第二导电垫242之外，更形成天线图案500的第一部分530于第三导电接触件233和第三介电层232上。例如，形成导电材料覆盖第三介电层232，并填入第一开口232a和第三介电层232的导通孔中。接着，图案化导电材料以形成第三导电接触件233、天线图案500的第一部分530、以及第二导电垫242。
另外，激光直接成型工艺仅形成暴露出天线图案500的第一部分530的第二开口O1。据此，在化学沉积工艺之后，金属材料沉积在第二开口O1的侧壁上，从而形成天线图案500的第二部分510。
图3A绘示本发明内容实施方式的芯片封装结构10c的俯视示意图。图3B绘示沿着图3A的切线A-A’截取芯片封装结构10c的剖面示意图。须说明的是，在图3A和图3B中，与图2A和图2B相同或相似的组件被给予相同的符号，并省略相关说明。图3A和图3B的芯片封装结构10c与图2A和图2B的芯片封装结构10b相似，差异在芯片封装结构10c的封装层400具有凹槽T1，且芯片封装结构10c的天线图案500更包括填充于凹槽T1的第三部分520。
值得一提的是，相较于芯片封装结构10b，在芯片封装结构10c中，增加了形成在凹槽T1中的天线图案500的第三部分520的面积。从而，可提高信号强度。
本发明也提供一种芯片封装结构10c的制造方法。此制造方法与图2A和图2B的芯片封装结构10b的制造方法差异在于，激光直接成型工艺形成暴露出天线图案500的第一部分530的第二开口O1和与第二开口O1连通的凹槽T1。因此，在化学沉积工艺之后，金属材料沉积在第二开口O1的侧壁上和凹槽T1中，从而形成天线图案500的第二部分510和第三部分520。
图4A绘示本发明内容实施方式的芯片封装结构10d的俯视示意图。图4B绘示沿着图4A的切线A-A’截取芯片封装结构10d的剖面示意图。须说明的是，在图4A和图4B中，与图2A和图2B相同或相似的组件被给予相同的符号，并省略相关说明。图4A和图4B的芯片封装结构10d与图2A和图2B的芯片封装结构10b相似，差异在芯片封装结构10d的第二开口O1为沟槽(如图4A所示)。
具体地，沟槽的形状对应天线图案500的第一部分530的形状，并暴露出天线图案500的第一部分530。如此一来，增加了形成在沟槽侧壁上的天线图案500的第二部分510的面积。从而，可提高信号强度。
图5A绘示本发明内容实施方式的芯片封装结构10e的俯视示意图。图5B绘示沿着图5A的切线A-A’截取芯片封装结构10e的剖面示意图。须说明的是，在图5A和图5B中，与图3A和图3B相同或相似的组件被给予相同的符号，并省略相关说明。图5A和图5B的芯片封装结构10e与图3A和图3B的芯片封装结构10c相似，差异在芯片封装结构10e的第二开口O1为沟槽(如图5A所示)。因此，类似地，增加了形成在沟槽侧壁上的天线图案500的第二部分510的面积。从而，可提高信号强度。
值得一提的是，由于上述芯片封装结构10a～10e中的第一线路层211也可用作天线而通过保护基板100(例如玻璃基板)接收信号，因此，根据某些实施方式，可将上述芯片封装结构10a～10e颠倒过来，并且将芯片封装结构10a～10e中的第一线路层211用作天线。
图6A绘示本发明内容实施方式的芯片封装结构10f的俯视示意图。图6B绘示沿着图6A的切线A-A’截取芯片封装结构10f的剖面示意图。须说明的是，在图6A和图6B中，与图2A和图2B相同或相似的组件被给予相同的符号，并省略相关说明。图6A和图6B的芯片封装结构10f与图2A和图2B的芯片封装结构10b相似，差异在芯片封装结构10f的线路重布结构200具有开口O2，且此开口O2与封装层400的第二开口O1连通。
此外，芯片封装结构10f的天线图案500的第一部分530设置于保护基板100上，并被线路重布结构200所覆盖。第一部分530通过第一导电接触件213而与第二线路层221电性连接。而天线图案500的第二部分510则设置于开口O2的侧壁上和第二开口O1的侧壁上，并且第二部分510的底部接触并电性连接第一部分530。
值得一提的是，天线图案500的第一部分530设置于保护基板100上提供特定的技术效果。具体而言，由于保护基板100的表面通常较线路重布结构200的表面更加平坦。因此，相较于芯片封装结构10b的第一部分530形成于线路重布结构200上，形成于保护基板100上的第一部分530相对平整。如此一来，可用于需要更加平整的天线图案的装置(例如高频装置)。
本发明也提供一种芯片封装结构10f的制造方法。此制造方法与图2A和图2B的芯片封装结构10b的制造方法差异在于，形成第一线路层211的同时，也形成天线图案500的第一部分530于保护基板100上。例如，图案化保护基板100上的导电材料，以形成第一线路层211和天线图案500的第一部分530。此外，所形成的第一介电层212更包括另一导通孔，且此导通孔暴露出第一部分530。而所形成的第一导电接触件213也填充于此导通孔中，从而接触并电性连接第一部分530与第二线路层221。
另外，在形成第三介电层232之后，仅形成第二导电垫242。据此，线路重布前驱结构形成于保护基板100上。而在设置完芯片300之后，形成封装材料覆盖芯片300和线路重布前驱结构。接着，通过激光直接成型工艺来图案化封装材料和线路重布前驱结构以形成具有第二开口O1的封装层400和开口O2的线路重布结构200。接下来，通过化学沉积工艺来形成天线图案500的第二部分510于开口O1和O2的侧壁上。
发明发明发明以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述发明的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (16)

1.一种芯片封装结构，其特征在于，包括：
线路重布结构，包括：
第一线路重布层，包括第一线路层；
第二线路重布层，设置于该第一线路重布层之上，并包括与该第一线路层电性连接的第二线路层；以及
导电垫，与该第二线路层电性连接；
芯片，设置于该线路重布结构之上，并与该第二线路层电性连接；
封装层，覆盖该芯片和该线路重布结构，其中该封装层具有开口和凹槽，该开口暴露出该导电垫，且该凹槽的一部分与该开口连通；以及
天线图案，包括：
第一部分，覆盖该开口的一侧壁，并与该导电垫电性连接；以及
第二部分，填充于该凹槽中，并与该第一部分电性连接。
2.如权利要求1所述的芯片封装结构，其特征在于，其中该天线图案的该第二部分的上表面与该封装层的上表面共平面。
3.如权利要求1所述的芯片封装结构，其特征在于，进一步包括设置于该线路重布结构之下的保护基板。
4.一种芯片封装结构，其特征在于，包括：
线路重布结构，包括：
第一线路重布层，包括第一线路层；以及
第二线路重布层，设置于该第一线路重布层之上，并包括与该第一线路层电性连接的第二线路层；
芯片，设置于该线路重布结构之上，并与该第二线路层电性连接；
封装层，覆盖该芯片和该线路重布结构，其中该封装层具有开口；以及
天线图案，包括：
第一部分，设置于该线路重布结构上，并被该封装层所覆盖，其中该第一部分与该第二线路层电性连接，且该开口暴露出该第一部分；以及
第二部分，覆盖该开口的一侧壁，并与该第一部分电性连接。
5.如权利要求4所述的芯片封装结构，其特征在于，进一步包括设置于该线路重布结构之下的保护基板。
6.如权利要求4所述的芯片封装结构，其特征在于，其中该封装层更具有凹槽，该凹槽的一部分与该开口连通，该天线图案更包括第三部分，该第三部分填充于该凹槽中，并与该第二部分电性连接。
7.如权利要求6所述的芯片封装结构，其特征在于，其中该天线图案的该第三部分的上表面与该封装层的上表面共平面。
8.如权利要求4所述的芯片封装结构，其特征在于，其中该开口为沟槽或通孔。
9.一种芯片封装结构，其特征在于，包括：
保护基板；
线路重布结构，设置于该保护基板之上，并具有第一开口，该线路重布结构包括：
第一线路重布层，包括第一线路层；以及
第二线路重布层，设置于该第一线路重布层之上，并包括与该第一线路层电性连接的第二线路层；
芯片，设置于该线路重布结构之上，并与该第二线路层电性连接；
封装层，覆盖该芯片和该线路重布结构，其中该封装层具有第二开口，该第二开口与该第一开口连通；以及
天线图案，包括：
第一部分，设置于该保护基板上，并被该线路重布结构所覆盖，其中该第一部分与该第二线路层电性连接，且该第一开口暴露出该第一部分；以及
第二部分，覆盖该第一开口的一侧壁和该第二开口的一侧壁，并与该第一部分电性连接。
10.一种芯片封装结构的制造方法，其特征在于，包括下列步骤：
(i)提供形成体，其中该形成体包括线路重布结构和设置于该线路重布结构之上的芯片，该线路重布结构包括：
第一线路重布层，包括第一线路层；以及
第二线路重布层，设置于该第一线路重布层之上，并包括与该第一线路层和该芯片电性连接的第二线路层；以及
导电垫，与该第二线路层电性连接；
(ii)形成封装材料覆盖该芯片和该线路重布结构；
(iii)图案化该封装材料以形成封装层，其中该封装层具有开口和凹槽，该开口暴露出该导电垫，且该凹槽的一部分与该开口连通：以及
(iv)形成天线图案，其中该天线图案包括：
第一部分，覆盖该开口的一侧壁，并与该导电垫电性连接；以及
第二部分，填充于该凹槽中，并与该第一部分电性连接。
11.如权利要求10所述的芯片封装结构的制造方法，其特征在于，其中步骤(iii)是通过激光直接成型工艺来执行。
12.一种芯片封装结构的制造方法，其特征在于，包括下列步骤：
(i)提供形成体，其中该形成体包括线路重布结构和设置于该线路重布结构之上的芯片，该线路重布结构包括：
第一线路重布层，包括第一线路层；以及
第二线路重布层，设置于该第一线路重布层之上，并包括与该第一线路层和该芯片电性连接的第二线路层；
(ii)形成天线图案的第一部分于该线路重布结构上；
(iii)形成封装材料覆盖该天线图案的该第一部分、该芯片、以及该线路重布结构；
(iv)图案化该封装材料以形成封装层，其中该封装层具有开口，且该开口暴露出该天线图案的该第一部分；以及
(v)形成该天线图案的第二部分于该开口的一侧壁上，其中该第二部分与该第一部分电性连接。
13.如权利要求12所述的芯片封装结构的制造方法，其特征在于，其中步骤(iii)是通过激光直接成型工艺来执行。
14.如权利要求12所述的芯片封装结构的制造方法，其特征在于，其中步骤(iv)的该封装层更具有凹槽，该凹槽的一部分与该开口连通；其中步骤(v)更包括形成该天线图案的第三部分于该凹槽中，该第三部分与该第二部分电性连接。
15.一种芯片封装结构的制造方法，其特征在于，包括下列步骤：
(i)提供形成体，其中该形成体包括保护基板、设置于该保护基板之上的天线图案的第一部分、设置于该保护基板之上的一线路重布前驱结构、以及设置于该线路重布前驱结构之上的芯片，该线路重布前驱结构包括：
第一线路层；以及
第二线路层，设置于该第一线路层之上，并与该第一线路层、该天线图案的该第一部分、以及该芯片电性连接；
(ii)形成封装材料覆盖该芯片和该线路重布前驱结构；
(iii)图案化该线路重布前驱结构和该封装材料以形成线路重布结构和封装层，其中该线路重布结构具有第一开口暴露出该天线图案的该第一部分，该封装层具有与该第一开口连通的第二开口；以及
(iv)形成该天线图案的第二部分于该第一开口的一侧壁和该第二开口的一侧壁上，其中该第二部分与该第一部分电性连接。
16.如权利要求15所述的芯片封装结构的制造方法，其特征在于，其中步骤(iii)是通过激光直接成型工艺来执行。
CN201811348816.8A 2018-11-13 2018-11-13 芯片封装结构及其制造方法 Active CN111180422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811348816.8A CN111180422B (zh) 2018-11-13 2018-11-13 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811348816.8A CN111180422B (zh) 2018-11-13 2018-11-13 芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111180422A true CN111180422A (zh) 2020-05-19
CN111180422B CN111180422B (zh) 2022-03-11

Family

ID=70648708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811348816.8A Active CN111180422B (zh) 2018-11-13 2018-11-13 芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111180422B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230134737A1 (en) * 2021-10-29 2023-05-04 Texas Instruments Incorporated Microelectronic device package with integrated antenna

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855458A (zh) * 2012-11-30 2014-06-11 台湾积体电路制造股份有限公司 在天线中嵌入低k材料
JP2014179821A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd アンテナ一体型モジュールの製造方法およびアンテナ一体型モジュール
US20160359221A1 (en) * 2012-12-13 2016-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna Apparatus and Method
CN106486422A (zh) * 2015-08-28 2017-03-08 意法半导体(格勒诺布尔2)公司 装备有导电层的电子装置及其制造方法
CN107039405A (zh) * 2016-02-04 2017-08-11 矽品精密工业股份有限公司 电子封装件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855458A (zh) * 2012-11-30 2014-06-11 台湾积体电路制造股份有限公司 在天线中嵌入低k材料
US20160359221A1 (en) * 2012-12-13 2016-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna Apparatus and Method
JP2014179821A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd アンテナ一体型モジュールの製造方法およびアンテナ一体型モジュール
CN106486422A (zh) * 2015-08-28 2017-03-08 意法半导体(格勒诺布尔2)公司 装备有导电层的电子装置及其制造方法
CN107039405A (zh) * 2016-02-04 2017-08-11 矽品精密工业股份有限公司 电子封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230134737A1 (en) * 2021-10-29 2023-05-04 Texas Instruments Incorporated Microelectronic device package with integrated antenna
US11955692B2 (en) * 2021-10-29 2024-04-09 Texas Instruments Incorporated Microelectronic device package with integrated antenna

Also Published As

Publication number Publication date
CN111180422B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
US11532575B2 (en) Integrated antenna package structure and manufacturing method thereof
JP2809115B2 (ja) 半導体装置とその製造方法
TWI695472B (zh) 晶片封裝結構及其製造方法
US6703310B2 (en) Semiconductor device and method of production of same
US9595453B2 (en) Chip package method and package assembly
TWI528625B (zh) 具有波導管天線之半導體封裝件及其製造方法
US20020190375A1 (en) Semiconductor device and method of production of same
US9153641B2 (en) Wafer level package having cylindrical capacitor and method of fabricating the same
CN107221526A (zh) 半导体封装
US10943846B2 (en) Chip package structure with heat conductive component and manufacturing thereof
US7074704B2 (en) Bump formed on semiconductor device chip and method for manufacturing the bump
CN111180422B (zh) 芯片封装结构及其制造方法
CN114068462A (zh) 半导体封装件及其制造方法
JPH11204678A (ja) 半導体装置及びその製造方法
US8653661B2 (en) Package having MEMS element and fabrication method thereof
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
US11437336B2 (en) Semiconductor package structure with landing pads and manufacturing method thereof
CN111312665B (zh) 封装结构及其制造方法
CN109637995B (zh) 基板结构、封装结构及其制造方法
US11682648B2 (en) Semiconductor device and method of fabricating the same
US20230411275A1 (en) Semiconductor package and method of fabricating the same
CN111092062B (zh) 晶片封装结构及其制造方法
US20240030145A1 (en) Semiconductor package
US20210217701A1 (en) Semiconductor device package and method of manufacturing the same
KR20020090301A (ko) 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant