JP2007042986A - 半導体装置、半導体装置の動作方法、半導体装置の検査方法、及び実装基板 - Google Patents
半導体装置、半導体装置の動作方法、半導体装置の検査方法、及び実装基板 Download PDFInfo
- Publication number
- JP2007042986A JP2007042986A JP2005227702A JP2005227702A JP2007042986A JP 2007042986 A JP2007042986 A JP 2007042986A JP 2005227702 A JP2005227702 A JP 2005227702A JP 2005227702 A JP2005227702 A JP 2005227702A JP 2007042986 A JP2007042986 A JP 2007042986A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- switching element
- semiconductor device
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 従来と比べてパッドの配置密度を高くすることができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、信号が伝送される第1の配線31と、複数のパッド11,12,13と、電気的に互いに並列であり、パッド11,12,13それぞれを第1の配線31に接続する第1のスイッチング素子33a,33b,33cとを具備する。この半導体装置は、パッド11,12,13それぞれに接続された第2のスイッチング素子34a,34b,34cと、前記複数の第2のスイッチング素子を互いに並列に接続する第2の配線32とをさらに具備してもよい。
【選択図】 図2
【解決手段】本発明に係る半導体装置は、信号が伝送される第1の配線31と、複数のパッド11,12,13と、電気的に互いに並列であり、パッド11,12,13それぞれを第1の配線31に接続する第1のスイッチング素子33a,33b,33cとを具備する。この半導体装置は、パッド11,12,13それぞれに接続された第2のスイッチング素子34a,34b,34cと、前記複数の第2のスイッチング素子を互いに並列に接続する第2の配線32とをさらに具備してもよい。
【選択図】 図2
Description
本発明は、半導体装置、半導体装置の動作方法、半導体装置の検査方法、及び実装基板に関する。特に本発明は、従来と比べてパッドの配置密度を高くすることができる半導体装置、半導体装置の動作方法、半導体装置の検査方法、及び実装基板に関する。
図9は、従来の半導体装置の構成を説明する為の平面図である。本図に示す半導体装置100は表示装置のドライバであり、長方形である。半導体装置100は入力パッド101及び出力パッド102をそれぞれ複数有している。入力パッド101は一方の長辺100aに沿って互い違いに2列に配置されており、出力パッド102は他方の長辺100bに沿って互い違いに2列に配置されている。
特開2004−214373号公報(図1)
近年、半導体装置の集積率が高くなってきており、それに伴ってパッドの配置密度を高くすることが要求されている。しかし、従来は、パッドに接続する配線が重なることを防ぐために、出力パッドを互い違いに配置する必要があった。このため、パッドの配置密度には限界があった。
本発明は上記のような事情を考慮してなされたものであり、その目的は、従来と比べてパッドの配置密度を高くすることができる半導体装置、半導体装置の動作方法、半導体装置の検査方法、及び実装基板を提供することにある。
上記課題を解決するため、本発明に係る半導体装置は、信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドとを具備する。
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドとを具備する。
この半導体装置によれば、前記第1乃至第3のスイッチング素子のオンオフ状態を制御することにより、前記第1の配線で伝送される信号を、前記第1乃至第3のパッドのいずれか一つのみに伝送することができる。このため、前記第1乃至第3のパッドに接続する配線の本数を減らすことができ、前記3つのパッドを高密度に配置することができる。
前記半導体装置の平面形状が略長方形である場合、前記第1乃至第3のパッドは、前記半導体装置の長辺に近接する位置に配置されており、かつ前記半導体装置の短辺に略平行な列を形成しているのが好ましい。
この場合、前記第1のパッドが前記第2のパッドより前記長辺に近い位置に配置されており、前記第2のパッドが前記第3のパッドより前記長辺に近い位置に配置されているのが好ましく、さらに、前記長辺に沿う方向における前記第2のパッドの幅が、前記長辺に沿う方向における前記第1のパッドの幅より広く、かつ、前記長辺に沿う方向における前記第3のパッドの幅より狭いのが好ましい。
前記半導体装置は、例えば異方性導電樹脂を介して実装基板に実装される。この際、前記第1乃至第3のパッドは、それぞれ実装基板の3つの配線に接続される。これら3つの配線は相互間が絶縁されている必要がある。前記長辺に沿う方向において、前記第1乃至第3のパッドそれぞれの幅が少しずつ変化している場合、実装基板の3つ配線を前記長辺に沿う方向に少しずつ位置を変えて配置することにより、3つの配線相互間の絶縁を確保することができる。
前記第1の配線は、例えば出力信号を伝送する配線であり、前記第1乃至第3のパッドは、例えば前記出力信号を外部に出力する出力パッドである。前記第1乃至第3のパッドは半導体基板の上方に形成されており、前記第1乃至第3のスイッチング素子は、それぞれ前記半導体基板に形成されたトランジスタである。前記半導体装置は、例えば表示装置のドライバである。
第2の配線と、前記第1のパッドを前記第2の配線に接続する第4のスイッチング素子と、前記第2のパッドを前記第2の配線に接続する第5のスイッチング素子と、前記第3のパッドを前記第2の配線に接続する第6のスイッチング素子とをさらに具備してもよい。
この場合、前記第1乃至第6のスイッチング素子それぞれのオンオフ状態を制御することにより、前記第2又は第3のパッドに伝送された信号も、前記第2の配線を介して前記第1のパッドに伝送することができる。従って、前記第1のパッドにプローブ針を接触させることにより、前記第1乃至第3のパッドすべてに関するプローブ検査を行うことができる。この場合、前記プローブ針が接触する前記パッドは、残りの二つのいずれよりも大きいのが好ましい。
前記第1乃至第3のパッドは、半導体基板の上方に形成されており、前記第4乃至第6のスイッチング素子は、例えば前記半導体基板に形成されたトランジスタである。
本発明に係る他の半導体装置は信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1のスイッチング素子及び第2のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドとを具備する。
前記第1の配線に対して並列に接続された第1のスイッチング素子及び第2のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドとを具備する。
本発明に係る他の半導体装置は、それぞれ信号が伝送される第1及び第2の配線と、
前記第1の配線に接続された第1のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2の配線に接続された第2のパッドと、
第3の配線と、
前記第1のパッドを前記第3の配線に接続する第2のスイッチング素子と、
前記第2のパッドを前記第3の配線に接続する第3のスイッチング素子と、
を具備する。
前記第1の配線に接続された第1のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2の配線に接続された第2のパッドと、
第3の配線と、
前記第1のパッドを前記第3の配線に接続する第2のスイッチング素子と、
前記第2のパッドを前記第3の配線に接続する第3のスイッチング素子と、
を具備する。
この半導体装置によれば、前記第1のスイッチング素子をオフにし、かつ前記第2及び第3のスイッチング素子をそれぞれオンにすることにより、前記第2のパッドに伝送された信号を、前記第3の配線を介して前記第1のパッドに伝送することができる。従って、前記第1のパッドにプローブ針を接触させることにより、前記第2のパッドに関する検査も行うことができる。
本発明に係る半導体装置の動作方法は、前記半導体装置が、信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドとを具備し、
前記第1のスイッチング素子をオンにして、前記第2及び第3のスイッチング素子をそれぞれオフにすることにより、前記第1の配線から前記第1のパッドに前記信号を伝送する。
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドとを具備し、
前記第1のスイッチング素子をオンにして、前記第2及び第3のスイッチング素子をそれぞれオフにすることにより、前記第1の配線から前記第1のパッドに前記信号を伝送する。
本発明に係る半導体装置の検査方法は、前記半導体装置が、信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
第2の配線と、
前記第1のパッドを前記第2の配線に接続する第4のスイッチング素子と、
前記第2のパッドを前記第2の配線に接続する第5のスイッチング素子と、
前記第3のパッドを前記第2の配線に接続する第6のスイッチング素子とを具備し、
前記第1のパッドにプローブ針を接続する工程と、
前記第1のスイッチング素子をオンにし、かつ、前記第2乃至第5のスイッチング素子をオフにすることにより、前記第1のパッドを用いたプローブ検査を行う工程と、
前記第2、第4及び第5のスイッチング素子をオンにし、前記第1、第3及び第6のスイッチング素子をオフにすることにより、前記第2のパッドを用いたプローブ検査を行う工程とを具備する。
前記第1のパッドは、前記第2及び第3のパッドより大きいのが好ましい。
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
第2の配線と、
前記第1のパッドを前記第2の配線に接続する第4のスイッチング素子と、
前記第2のパッドを前記第2の配線に接続する第5のスイッチング素子と、
前記第3のパッドを前記第2の配線に接続する第6のスイッチング素子とを具備し、
前記第1のパッドにプローブ針を接続する工程と、
前記第1のスイッチング素子をオンにし、かつ、前記第2乃至第5のスイッチング素子をオフにすることにより、前記第1のパッドを用いたプローブ検査を行う工程と、
前記第2、第4及び第5のスイッチング素子をオンにし、前記第1、第3及び第6のスイッチング素子をオフにすることにより、前記第2のパッドを用いたプローブ検査を行う工程とを具備する。
前記第1のパッドは、前記第2及び第3のパッドより大きいのが好ましい。
本発明に係る他の半導体装置の検査方法は、前記半導体装置が、信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
第2の配線と、
前記第1のパッドを前記第2の配線に接続する第4のスイッチング素子と、
前記第2のパッドを前記第2の配線に接続する第5のスイッチング素子と、
前記第3のパッドを前記第2の配線に接続する第6のスイッチング素子とを具備し、前記第1乃至第3のパッドはこの順に並んで配置されており、
前記第1のパッドにプローブ針を接続する工程と、
前記第2、第4、及び第6のスイッチング素子をオンにし、前記第1、第3及び第5のスイッチング素子をオフにし、かつ前記プローブ針と前記第1の配線の一方にハイレベル電圧を印加し、他方にローレベル電圧を印加することにより、前記第1のパッドと前記第2のパッドの間、又は前記第2のパッドと前記第3のパッドの間で電流がリークするか否かを検査する工程とを具備する。
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
第2の配線と、
前記第1のパッドを前記第2の配線に接続する第4のスイッチング素子と、
前記第2のパッドを前記第2の配線に接続する第5のスイッチング素子と、
前記第3のパッドを前記第2の配線に接続する第6のスイッチング素子とを具備し、前記第1乃至第3のパッドはこの順に並んで配置されており、
前記第1のパッドにプローブ針を接続する工程と、
前記第2、第4、及び第6のスイッチング素子をオンにし、前記第1、第3及び第5のスイッチング素子をオフにし、かつ前記プローブ針と前記第1の配線の一方にハイレベル電圧を印加し、他方にローレベル電圧を印加することにより、前記第1のパッドと前記第2のパッドの間、又は前記第2のパッドと前記第3のパッドの間で電流がリークするか否かを検査する工程とを具備する。
本発明に係る他の半導体装置の検査方法は、前記半導体装置が、
それぞれ信号が伝送される第1の配線及び第2の配線と、
前記第1の配線に並列に接続された第1乃至第3のスイッチング素子と、
前記第2の配線に並列に接続された第4乃至第6のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
前記第4のスイッチング素子を介して前記第2の配線に接続された第4のパッドと、
前記第5のスイッチング素子を介して前記第2の配線に接続された第5のパッドと、
前記第6のスイッチング素子を介して前記第2の配線に接続された第6のパッドと、
第3及び第4の配線と、
前記第1のパッドを前記第3の配線に接続する第7のスイッチング素子と、
前記第2のパッドを前記第3の配線に接続する第8のスイッチング素子と、
前記第3のパッドを前記第3の配線に接続する第9のスイッチング素子と、
前記第4のパッドを前記第4の配線に接続する第10のスイッチング素子と、
前記第5のパッドを前記第4の配線に接続する第11のスイッチング素子と、
前記第6のパッドを前記第4の配線に接続する第12のスイッチング素子と、
を具備し、
前記第2、第5、前記7乃至第12のスイッチング素子をオンにし、前記第1、第3、第4、及び第6のスイッチング素子をオフにし、かつ前記第1の配線にハイレベル電圧を入力するとともに、前記第2の配線にローレベル電圧を入力することにより、互いに隣接する前記パッドの間で電流がリークするか否かを検査する工程とを具備する。
それぞれ信号が伝送される第1の配線及び第2の配線と、
前記第1の配線に並列に接続された第1乃至第3のスイッチング素子と、
前記第2の配線に並列に接続された第4乃至第6のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
前記第4のスイッチング素子を介して前記第2の配線に接続された第4のパッドと、
前記第5のスイッチング素子を介して前記第2の配線に接続された第5のパッドと、
前記第6のスイッチング素子を介して前記第2の配線に接続された第6のパッドと、
第3及び第4の配線と、
前記第1のパッドを前記第3の配線に接続する第7のスイッチング素子と、
前記第2のパッドを前記第3の配線に接続する第8のスイッチング素子と、
前記第3のパッドを前記第3の配線に接続する第9のスイッチング素子と、
前記第4のパッドを前記第4の配線に接続する第10のスイッチング素子と、
前記第5のパッドを前記第4の配線に接続する第11のスイッチング素子と、
前記第6のパッドを前記第4の配線に接続する第12のスイッチング素子と、
を具備し、
前記第2、第5、前記7乃至第12のスイッチング素子をオンにし、前記第1、第3、第4、及び第6のスイッチング素子をオフにし、かつ前記第1の配線にハイレベル電圧を入力するとともに、前記第2の配線にローレベル電圧を入力することにより、互いに隣接する前記パッドの間で電流がリークするか否かを検査する工程とを具備する。
本発明に係る他の半導体装置の検査方法は、前記半導体装置が、
それぞれ信号が伝送される第1の配線及び第2の配線と、
前記第1の配線に並列に接続された第1乃至第3のスイッチング素子と、
前記第2の配線に並列に接続された第4乃至第6のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
前記第4のスイッチング素子を介して前記第2の配線に接続された第4のパッドと、
前記第5のスイッチング素子を介して前記第2の配線に接続された第5のパッドと、
前記第6のスイッチング素子を介して前記第2の配線に接続された第6のパッドと、
第3及び第4の配線と、
前記第1のパッドを前記第3の配線に接続する第7のスイッチング素子と、
前記第2のパッドを前記第3の配線に接続する第8のスイッチング素子と、
前記第3のパッドを前記第3の配線に接続する第9のスイッチング素子と、
前記第4のパッドを前記第4の配線に接続する第10のスイッチング素子と、
前記第5のパッドを前記第4の配線に接続する第11のスイッチング素子と、
前記第6のパッドを前記第4の配線に接続する第12のスイッチング素子と、
を具備し、
前記第1のパッドに第1のプローブ針を接続する工程と、
前記第2、前記7乃至第12のスイッチング素子をオンにし、前記第1、第3乃至第6のスイッチング素子をオフにし、かつ前記第1のプローブ針または前記第2の配線の一方にハイレベル電圧を入力するとともに、他方にローレベル電圧を入力することにより、互いに隣接する前記パッドの間で電流がリークするか否かを検査する工程とを具備する。
前記第1のパッドは前記第2及び第3のパッドよりいのが好ましい。
それぞれ信号が伝送される第1の配線及び第2の配線と、
前記第1の配線に並列に接続された第1乃至第3のスイッチング素子と、
前記第2の配線に並列に接続された第4乃至第6のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
前記第4のスイッチング素子を介して前記第2の配線に接続された第4のパッドと、
前記第5のスイッチング素子を介して前記第2の配線に接続された第5のパッドと、
前記第6のスイッチング素子を介して前記第2の配線に接続された第6のパッドと、
第3及び第4の配線と、
前記第1のパッドを前記第3の配線に接続する第7のスイッチング素子と、
前記第2のパッドを前記第3の配線に接続する第8のスイッチング素子と、
前記第3のパッドを前記第3の配線に接続する第9のスイッチング素子と、
前記第4のパッドを前記第4の配線に接続する第10のスイッチング素子と、
前記第5のパッドを前記第4の配線に接続する第11のスイッチング素子と、
前記第6のパッドを前記第4の配線に接続する第12のスイッチング素子と、
を具備し、
前記第1のパッドに第1のプローブ針を接続する工程と、
前記第2、前記7乃至第12のスイッチング素子をオンにし、前記第1、第3乃至第6のスイッチング素子をオフにし、かつ前記第1のプローブ針または前記第2の配線の一方にハイレベル電圧を入力するとともに、他方にローレベル電圧を入力することにより、互いに隣接する前記パッドの間で電流がリークするか否かを検査する工程とを具備する。
前記第1のパッドは前記第2及び第3のパッドよりいのが好ましい。
本発明に係る実装基板は、第1のパッド、第2のパッド、及び第3のパッドを有する略長方形の半導体チップが実装される実装基板であって、
前記半導体チップは、前記第1のパッド、前記第2のパッド、及び前記第3のパッドが、この順に、前記半導体チップの長辺に垂直な方向に沿って配置されており、かつ、前記長辺に沿う方向における前記第2のパッドの幅が、前記長辺に沿う方向における前記第1のパッドの幅より広く、かつ前記長辺に沿う方向における前記第3のパッドの幅より狭く、
前記実装基板は、それぞれ前記半導体装置の長辺に略垂直な方向に延伸する第1乃至第3の配線を具備し、
前記半導体基板が前記半導体基板に実装された場合に、前記第1の配線は前記第1のパッドに接続し、前記第2の配線は前記第2のパッドに接続し、前記第3の配線は前記第3のパッドに接続する。
前記半導体チップは、前記第1のパッド、前記第2のパッド、及び前記第3のパッドが、この順に、前記半導体チップの長辺に垂直な方向に沿って配置されており、かつ、前記長辺に沿う方向における前記第2のパッドの幅が、前記長辺に沿う方向における前記第1のパッドの幅より広く、かつ前記長辺に沿う方向における前記第3のパッドの幅より狭く、
前記実装基板は、それぞれ前記半導体装置の長辺に略垂直な方向に延伸する第1乃至第3の配線を具備し、
前記半導体基板が前記半導体基板に実装された場合に、前記第1の配線は前記第1のパッドに接続し、前記第2の配線は前記第2のパッドに接続し、前記第3の配線は前記第3のパッドに接続する。
以下、図面を参照して本発明の実施形態について説明する。図1(A)は第1の実施形態に係る半導体装置の平面図である。この半導体装置1は表示装置のドライバであり、略長方形である。半導体装置1は入力パッド14及び出力パッド11,12,13をそれぞれ複数有している。出力パッド11,12,13は、それぞれ長方形であるが、互いの形状は異なっている。入力パッド14は、半導体装置1の一方の長辺1aに沿って互い違いに2列に配置されている。
出力パッド11,12,13は、半導体装置1の他方の長辺1bの近傍に配置されている。複数の出力パッド11、複数の出力パッド12、及び複数の出力パッド13それぞれが、長辺1bと略平行な列を形成している。出力パッド12の列は出力パッド11の列より半導体装置1の内側に位置しており、出力パッド13の列は出力パッド12の列より内側に位置している。
また、出力パッド11,12,13は、長辺1bに沿う方向において同一の位置に配置されており、出力パッド11,12,13の組によって短辺1cと略平行なパッドの列が形成されている。このため、パッドを互い違いに配置する従来例と比べて出力パッド11,12,13を高密度に配置することができる。
図1(B)は、図1(A)において円Aで囲んだ領域を拡大した図である。長辺1bに沿う方向における出力パッドの幅は、出力パッド11より出力パッド12が広く、出力パッド12より出力パッド13が広い。短辺1cに沿う方向における出力パッド11,12,13の幅は略等しいため、出力パッド13の面積は、出力パッド11,12の面積より広い。
図1(C)は、図1(B)のB−B断面を示す図である。出力パッド11,12,13は、最上層の層間絶縁膜20上に位置しており、層間絶縁膜20上に形成されたAl合金膜21a及びUBM(Under Bump Metal)22の上に、金合金をパターニングすることにより形成される。層間絶縁膜20上にはパッシベーション膜21が形成されているが、出力パッド11,12,13は、パッシベーション膜21から突出している。
図2は、出力パッド11,12,13を含む回路の構成を説明する図である。出力パッド11,12,13は、それぞれ第1のスイッチング素子33a,33b,33cを介して第1の配線31に接続されている。第1の配線31は、表示装置の制御信号を増幅するオペアンプ35に接続している。オペアンプ35は、R(赤),G(緑),B(青)それぞれの制御信号を出力する。第1のスイッチング素子33a,33b,33cのオンオフ状態が切り替えられることにより、Rの制御信号は、例えば出力パッド11のみに出力され、Gの制御信号は、例えば出力パッド12のみに出力され、Bの出力信号は、例えば出力パッド13のみに出力される。
このように、3つの出力パッド11,12,13が、一本の第1の配線31及び一つのオペアンプ35に接続しているため、出力パッド11,12,13を高密度に配置することができる。
また、出力パッド11,12,13は、それぞれ第2のスイッチング素子34a,34b,34cに接続している。第2のスイッチング素子34a,34b,34cは、第2の配線32によって互いに並列に接続されている。第2のスイッチング素子34a,34b,34cは、半導体装置1のプローブ検査を行う場合に、第1のスイッチング素子33a〜33cとともに制御される。
尚、出力パッド11,12,13からR,G,Bの制御信号が出力される場合、第2のスイッチング素子34a〜34cは、全てオフになる。
尚、出力パッド11,12,13からR,G,Bの制御信号が出力される場合、第2のスイッチング素子34a〜34cは、全てオフになる。
第1のスイッチング素子33a,33b,33c及び第2のスイッチング素子34a,34b,34cは、それぞれ例えば半導体装置1のシリコン基板に形成されたトランジスタであり、半導体装置1が有する配線(図示しない)を介して、外部(例えば実装基板に形成された制御装置又は半導体検査装置)によって制御される。
図3(A)は、オペアンプ35がRの制御信号を出力する場合の各スイッチング素子のオンオフ状態を示している。本図において、第1のスイッチング素子33aはオンになっているが、残りの第1のスイッチング素子33b,33c及び全ての第2のスイッチング素子34a〜34cはオフになっている。このようにすることにより、Rの制御信号は出力パッド11のみに伝送される。
図3(B)は、オペアンプ35がGの制御信号を出力する場合の各スイッチング素子のオンオフ状態を示している。本図において、第1のスイッチング素子33bはオンになっているが、残りの第1のスイッチング素子33a,33c及び全ての第2のスイッチング素子34a〜34cはオフになっている。このようにすることにより、Gの制御信号は出力パッド12のみに伝送される。
図3(C)は、オペアンプ35がBの制御信号を出力する場合の各スイッチング素子のオンオフ状態を示している。本図において、第1のスイッチング素子33cはオンになっているが、残りの第1のスイッチング素子33a,33b及び全ての第2のスイッチング素子34a〜34cはオフになっている。このようにすることにより、Bの制御信号は出力パッド13のみに伝送される。
図4の各図は、出力パッド11,12,13から正常に制御信号が出力されるか否かをプローブ検査する場合における、各スイッチング素子のオンオフ状態を示している。出力パッド11,12,13のいずれを検査する場合においても、プローブ針(図示せず)は、面積が最も大きい出力パッド13に接触する。
図4(A)は、出力パッド11から正常に制御信号が出力されるか否かを検査する場合における、各スイッチング素子のオンオフ状態を示している。本図において、第1のスイッチング素子33a及び第2のスイッチング素子34a,34cはオンになっているが、残りの第1のスイッチング素子33b,33c及び第2のスイッチング素子34bは、それぞれオフになっている。このようにすることにより、出力パッド11から出力されるべき信号は、第2の配線32を介して出力パッド13に伝送され、前記したプローブ針に出力される。また、出力パッド11から出力されるべき信号が、他の出力パッド12,13によって影響されることを防止できる。
図4(B)は、出力パッド12から正常に制御信号が出力されるか否かを検査する場合における、各スイッチング素子のオンオフ状態を示している。本図において、第1のスイッチング素子33b及び第2のスイッチング素子34b,34cはオンになっているが、残りの第1のスイッチング素子33a,33c及び第2のスイッチング素子34aは、それぞれオフになっている。このようにすることにより、出力パッド12から出力されるべき信号は、第2の配線32を介して出力パッド13に伝送され、前記したプローブ針に出力される。また、出力パッド12から出力されるべき信号が、他の出力パッド11,13によって影響されることを防止できる。
図4(C)は、出力パッド13から正常に制御信号が出力されるか否かを検査する場合における、各スイッチング素子のオンオフ状態を示している。本図において、第1のスイッチング素子33cはオンになっているが、残りの第1のスイッチング素子33a,33b及びすべての第2のスイッチング素子34a,34b,34bは、それぞれオフになっている。このようにすることにより、出力パッド13に伝達された信号は、直接前記したプローブ針に出力され、かつ、出力パッド13から出力されるべき信号が、他の出力パッド11,12によって影響されることを防止できる。
第2の配線32及び第2のスイッチング素子34a〜34cを設けずに、出力パッド11,12,13それぞれにプローブ針を接触させることも考えられる。しかし、出力パッド11,12,13の相互間が狭いため、全ての出力パッドに対して同時にプローブ針を接触させることができず、出力パッド別にプローブカード及びプローブ針を形成する必要がある。この場合、コストが高くなる。また、検査の工程数が増える。
これに対し本実施形態では、出力パッド11,12から出力されるべき信号が出力パッド13に伝送されるため、出力パッド11,12に接触するプローブ針を形成する必要がない。従って、一つのプローブカードに全てのプローブ針を配置することができる。また、検査の工程数が増加しない。
図5(A)は、出力パッド11,12相互間又は出力パッド12,13相互間で、電流のリークが生じているか否かを検査する場合における、各出力パッドの電位を説明する図である。出力パッド11,12,13相互間の電流リークを検査する場合、出力パッド11,13にはハイレベル電圧が印加され、出力パッド12にはローレベル電圧が印加される。
そして、出力パッド11,13に電圧を印加している装置(図示せず)、又は出力パッド12にローレベル電圧を印加している装置(図示せず)のいずれかにおいて、電流を測定する。これにより、出力パッド11,12相互間又は出力パッド12,13相互間で、電流のリークが生じているか否かを検査することができる。
図5(B)は、図5(A)の状態における各スイッチング素子のオンオフ状態を説明する回路図である。第1のスイッチング素子33b及び第2のスイッチング素子34a,34cはオンされており、第1のスイッチング素子33a,33c及び第2のスイッチング素子34bはオフされている。この状態において、出力パッド13にプローブ針(図示せず)を接触させ、ハイレベル電圧を印加する。これにより、出力パッド11,13にはハイレベル電圧が印加される。また、出力パッド12には、第1の配線31を介してローレベル電圧が印加される。なお、リーク電流の有無は、例えば、第1の配線31に電気的に接続している外部電圧印加装置(図示せず)の電流計を用いて測定される。
図6(A)は、隣接する出力パッド11相互間、隣接する出力パッド12相互間、又は隣接する出力パッド13相互間で、電流のリークが生じているか否かを検査する場合における、各出力パッドの電位を説明する図である。出力パッド11, 12,13には、それぞれ一つおきにハイレベル電圧が印加され、残りの出力パッドにはローレベル電圧が印加される。長辺1bに沿う方向において、同一の位置にある出力パッド11,12,13には、同一の電圧が印加される。
そして、出力パッド11,12,13にローレベル電圧を印加している端子(図示せず)、又は出力パッド11,12,13にハイレベル電圧を印加している端子(図示せず)のいずれかにおいて、電流を測定する。これにより、隣接する出力パッド11相互間、隣接する出力パッド12相互間、又は隣接する出力パッド相互間で、電流のリークが生じているか否かを検査することができる。
図6(B)は、図6(A)の状態における、各スイッチング素子の第1のオンオフ状態を説明する回路図である。本図において、出力パッド11,12,13を有する回路が2つ(10a,10b)示されている。長辺1bに沿う方向において同一の位置にある出力パッド11,12,13は、同一の回路に属している。また、回路10a,10bに属する出力パッドは、互いに隣接している。
回路10a,10bそれぞれにおいて、第1のスイッチング素子33b及び全ての第2のスイッチング素子34a,34b,34cはオンしており、残りの第1のスイッチング素子33a,33cはオフしている。この状態において、回路10aの第1の配線31にはローレベル電圧が印加され、回路10bの第1の配線31にはハイレベル電圧が印加される。これにより、回路10aの出力パッド11,12,13にはローレベル電圧が印加され、回路10bの出力パッド11,12,13にはハイレベル電圧が印加される。なお、リーク電流の有無は、例えば回路10aの第1の配線31に電気的に接続している外部電圧印加装置(図示せず)の電流計を用いて測定される。
図6(C)は、図6(A)の状態における、各スイッチング素子の第2のオンオフ状態を説明する回路図である。回路10aにおいて、全ての第2のスイッチング素子34a,34b,34cはオンしており、全ての第1のスイッチング素子33a,33b,33cはオフしている。また、回路10bにおいて、第1のスイッチング素子33b及び全ての第2のスイッチング素子34a,34b,34cはオンしており、残りの第1のスイッチング素子33a,33cはオフしている。
この状態において、回路10aの出力パッド13にプローブ針(図示せず)を接触させ、このプローブ針から出力パッド13にローレベル電圧を印加する。これにより、回路10aの出力パッド11,12,13にはローレベル電圧が印加される。また、回路10bの第1の配線31にはハイレベル電圧が印加される。これにより、回路10bの出力パッド11,12,13にはハイレベル電圧が印加される。なお、リーク電流の有無は、例えば出力パッド13に接触するプローブ針に電圧を印加する外部電圧印加装置(図示せず)の電流計を用いて測定される。
尚、図5及び図6のいずれの検査においても、長辺1bに沿う方向において隣接する位置にある出力パッド11,12相互間、及び出力パッド12,13相互間(すなわち斜めに隣接しているパッド間)における、電流のリークを検出することができる。
図7(A)は、半導体装置1を実装基板60に実装した状態を示す断面図である。実装基板60に実装される場合、半導体装置1は、異方性導電樹脂70を用いて実装基板60に固定される。
実装基板60にはランド61,62,63が形成されている。ランド61,62,63と出力パッド11,12,13は、互いの間に異方性導電樹脂70の導電フィラー71が挟まれることにより、電気的に接続される。
図7(B)は、実装基板60の平面拡大図である。実装基板60のランド61,62,63は、それぞれ複数、図中X軸方向(すなわち実装される半導体装置1の長辺1a,1bに沿う方向)に並んで配置されている。
ランド61,62,63それぞれには、図中Y軸方向(すなわち実装される半導体装置1の短辺1cに沿う方向)に延伸する配線64a,64b,64cが接続している。配線64a,64b,64cは、ランド61,62,63それぞれから、実装される半導体装置1の外側に向けて延伸している。
X軸方向において、ランド62の幅はランド61の幅より広く,ランド63の幅はランド63の幅より広い。このため、配線64a,64b,64cを、互いに重ならないように配置することができる。
以上、本発明の第1の実施形態によれば、3つの出力パッド11,12,13が、一本の第1の配線31及び一つのオペアンプ35に接続しているため、出力パッド11,12,13を3列に配置することができる。このため、出力パッド11,12,13を高密度に配置することができる。
また、出力パッド11,12,13それぞれは、第1のスイッチング素子33a,33b,33cを介して第1の配線に接続している。従って、第1のスイッチング素子33a,33b,33cのオンオフ状態を制御することにより、R,G,Bの制御信号を、それぞれ出力パッド11,12,13のいずれか一つに出力することができる。
また、出力パッド11,12,13には、それぞれ第2のスイッチング素子34a,34b,34cが接続している。第2のスイッチング素子34a,34b,34cは、第2の配線32によって互いに並列に接続されている。従って、第1のスイッチング素子33a,33b,33c及び第2のスイッチング素子34a,34b,34cのオンオフ状態を制御することにより、第1の配線31から出力パッド11,12に伝達された信号を、出力パッド13に伝達することができる。
このため、半導体装置の検査時に、検査用のプローブ針を、出力パッド11,12に接触させる必要がなくなる。従って、出力パッド11,12,13それぞれ毎にプローブカードを準備する必要がなくなる。また、出力パッド13が出力パッド11,12より大きいため、容易にプローブ針を出力パッド13に接触させることができる。また、プローブ針の数を少なくすることができるため、半導体検査装置のテスタチャンネルの数を少なくすることができる。
図8は、本発明の第2の実施形態に係る半導体装置の出力パッドの回路図である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
本実施形態において、出力パッド11,12,13は同一の形状であり、互いに異なる第1の配線31及びオペアンプ35に接続している。出力パッド11,12,13は、例えば第1の実施形態の図1で示した入力パッド14と同様に、2列に互い違いに配置されている。
出力パッド13に接続する第1の配線31には、第1のスイッチング素子33cが設けられているが、他の第1の配線31には、第1の実施形態とは異なり、第1のスイッチング素子が設けられていない。一方、第2のスイッチング素子34a、34b,34c及び第2の配線32は設けられている。
本実施形態においても、第1の実施形態と同様に第1のスイッチング素子33c及び第2のスイッチング素子34a,34b,34cそれぞれのオンオフ状態を制御することにより、第1の配線31から出力パッド11,12に伝達された信号を、出力パッド13に伝達することができる。従って、検査用のプローブ針を、出力パッド11,12に接触させる必要がなくなる。
尚、本実施形態において、出力パッド13を出力パッド11,12より大きくしてもよい。この場合、プローブ針を容易に出力パッド13に接触させることができる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第1の実施形態では、長辺1aに沿う方向において、出力パッド11,12,13を互いに同一の位置に配置したが、出力パッド11,12を、それぞれ出力パッド13より狭ピッチに配置してもよい。
また、半導体装置が表示装置のドライバではない場合、出力パッド13、第1のスイッチング素子33c、及び第2のスイッチング素子34cを設けなくてもよい。また、第4の出力パッドを、第1の配線31及び第2の配線32それぞれに接続してもよい。この場合においても、第4の出力パッドと第1の配線31の間には第1のスイッチング素子が設けられ、第4の出力パッドと第2の配線32の間には第2のスイッチング素子が設けられる。
1,100…半導体装置、1a,1b,100a,100b…長辺、1c…短辺、10a,10b…回路、11,12,13,102…出力パッド、14,101…入力パッド、20…層間絶縁膜、21…パッシベーション膜、21a…Al合金膜、22…UBM、31…第1の配線、32…第2の配線、33a,33b、33c…第1のスイッチング素子、34a,34b,34c…第2のスイッチング素子、35…オペアンプ、60…実装基板、61,62,63…ランド、64a,64b,64c…配線、70…異方性導電樹脂、71…導電フィラー
Claims (19)
- 信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
を具備する半導体装置。 - 前記半導体装置の平面形状は略長方形であり、
前記第1乃至第3のパッドは、前記半導体装置の長辺に近接する位置に配置されており、かつ前記半導体装置の短辺に略平行な列を形成している請求項1に記載の半導体装置。 - 前記第1のパッドは前記第2のパッドより前記長辺に近い位置に配置されており、前記第2のパッドは前記第3のパッドより前記長辺に近い位置に配置されており、
前記長辺に沿う方向における前記第2のパッドの幅は、前記長辺に沿う方向における前記第1のパッドの幅より広く、かつ、前記長辺に沿う方向における前記第3のパッドの幅より狭い請求項2に記載の半導体装置。 - 前記第1の配線は、出力信号を伝送する配線であり、
前記第1乃至第3のパッドは、それぞれ前記出力信号を外部に出力する出力パッドである請求項1〜3のいずれか一項に記載の半導体装置。 - 前記第1乃至第3のパッドは半導体基板の上方に形成されており、
前記第1乃至第3のスイッチング素子は、それぞれ前記半導体基板に形成されたトランジスタである請求項1〜4のいずれか一項に記載の半導体装置。 - 前記半導体装置は表示装置のドライバである請求項1〜5に記載の半導体装置。
- 第2の配線と、
前記第1のパッドを前記第2の配線に接続する第4のスイッチング素子と、
前記第2のパッドを前記第2の配線に接続する第5のスイッチング素子と、
前記第3のパッドを前記第2の配線に接続する第6のスイッチング素子と、
をさらに具備する請求項1〜6のいずれか一項に記載の半導体装置。 - 前記第1乃至第3のパッドのいずれか一つは、残りの二つのいずれよりも大きい請求項7に記載の半導体装置。
- 前記第1乃至第3のパッドは、半導体基板の上方に形成されており、
前記第4乃至第6のスイッチング素子は、それぞれ前記半導体基板に形成されたトランジスタである請求項7又は8に記載の半導体装置。 - 信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1のスイッチング素子及び第2のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
を具備する半導体装置。 - それぞれ信号が伝送される第1及び第2の配線と、
前記第1の配線に接続された第1のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2の配線に接続された第2のパッドと、
第3の配線と、
前記第1のパッドを前記第3の配線に接続する第2のスイッチング素子と、
前記第2のパッドを前記第3の配線に接続する第3のスイッチング素子と、
を具備する半導体装置。 - 半導体装置の動作方法であって、
前記半導体装置は、
信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドとを具備し、
前記第1のスイッチング素子をオンにして、前記第2及び第3のスイッチング素子をそれぞれオフにすることにより、前記第1の配線から前記第1のパッドに前記信号を伝送する、半導体装置の動作方法。 - 半導体装置の検査方法であって、
前記半導体装置は、
信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
第2の配線と、
前記第1のパッドを前記第2の配線に接続する第4のスイッチング素子と、
前記第2のパッドを前記第2の配線に接続する第5のスイッチング素子と、
前記第3のパッドを前記第2の配線に接続する第6のスイッチング素子とを具備し、
前記第1のパッドにプローブ針を接続する工程と、
前記第1のスイッチング素子をオンにし、かつ、前記第2乃至第5のスイッチング素子をオフにすることにより、前記第1のパッドを用いたプローブ検査を行う工程と、
前記第2、第4及び第5のスイッチング素子をオンにし、前記第1、第3及び第6のスイッチング素子をオフにすることにより、前記第2のパッドを用いたプローブ検査を行う工程と、
を具備する半導体装置の検査方法。 - 前記第1のパッドは、前記第2及び第3のパッドより大きい請求項13に記載の半導体装置の検査方法。
- 半導体装置の検査方法であって、
前記半導体装置は、
信号が伝送される第1の配線と、
前記第1の配線に対して並列に接続された第1、第2及び第3のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
第2の配線と、
前記第1のパッドを前記第2の配線に接続する第4のスイッチング素子と、
前記第2のパッドを前記第2の配線に接続する第5のスイッチング素子と、
前記第3のパッドを前記第2の配線に接続する第6のスイッチング素子とを具備し、前記第1乃至第3のパッドはこの順に並んで配置されており、
前記第1のパッドにプローブ針を接続する工程と、
前記第2、第4、及び第6のスイッチング素子をオンにし、前記第1、第3及び第5のスイッチング素子をオフにし、かつ前記プローブ針と前記第1の配線の一方にハイレベル電圧を印加し、他方にローレベル電圧を印加することにより、前記第1のパッドと前記第2のパッドの間、又は前記第2のパッドと前記第3のパッドの間で電流がリークするか否かを検査する工程と、
を具備する半導体装置の検査方法。 - 半導体装置の検査方法であって、
前記半導体装置は、
それぞれ信号が伝送される第1の配線及び第2の配線と、
前記第1の配線に並列に接続された第1乃至第3のスイッチング素子と、
前記第2の配線に並列に接続された第4乃至第6のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
前記第4のスイッチング素子を介して前記第2の配線に接続された第4のパッドと、
前記第5のスイッチング素子を介して前記第2の配線に接続された第5のパッドと、
前記第6のスイッチング素子を介して前記第2の配線に接続された第6のパッドと、
第3及び第4の配線と、
前記第1のパッドを前記第3の配線に接続する第7のスイッチング素子と、
前記第2のパッドを前記第3の配線に接続する第8のスイッチング素子と、
前記第3のパッドを前記第3の配線に接続する第9のスイッチング素子と、
前記第4のパッドを前記第4の配線に接続する第10のスイッチング素子と、
前記第5のパッドを前記第4の配線に接続する第11のスイッチング素子と、
前記第6のパッドを前記第4の配線に接続する第12のスイッチング素子と、
を具備し、
前記第2、第5、前記7乃至第12のスイッチング素子をオンにし、前記第1、第3、第4、及び第6のスイッチング素子をオフにし、かつ前記第1の配線にハイレベル電圧を入力するとともに、前記第2の配線にローレベル電圧を入力することにより、互いに隣接する前記パッドの間で電流がリークするか否かを検査する工程と、
を具備する半導体装置の検査方法。 - 半導体装置の検査方法であって、
前記半導体装置は、
それぞれ信号が伝送される第1の配線及び第2の配線と、
前記第1の配線に並列に接続された第1乃至第3のスイッチング素子と、
前記第2の配線に並列に接続された第4乃至第6のスイッチング素子と、
前記第1のスイッチング素子を介して前記第1の配線に接続された第1のパッドと、
前記第2のスイッチング素子を介して前記第1の配線に接続された第2のパッドと、
前記第3のスイッチング素子を介して前記第1の配線に接続された第3のパッドと、
前記第4のスイッチング素子を介して前記第2の配線に接続された第4のパッドと、
前記第5のスイッチング素子を介して前記第2の配線に接続された第5のパッドと、
前記第6のスイッチング素子を介して前記第2の配線に接続された第6のパッドと、
第3及び第4の配線と、
前記第1のパッドを前記第3の配線に接続する第7のスイッチング素子と、
前記第2のパッドを前記第3の配線に接続する第8のスイッチング素子と、
前記第3のパッドを前記第3の配線に接続する第9のスイッチング素子と、
前記第4のパッドを前記第4の配線に接続する第10のスイッチング素子と、
前記第5のパッドを前記第4の配線に接続する第11のスイッチング素子と、
前記第6のパッドを前記第4の配線に接続する第12のスイッチング素子と、
を具備し、
前記第1のパッドに第1のプローブ針を接続する工程と、
前記第2、前記7乃至第12のスイッチング素子をオンにし、前記第1、第3乃至第6のスイッチング素子をオフにし、かつ前記第1のプローブ針または前記第2の配線の一方にハイレベル電圧を入力するとともに、他方にローレベル電圧を入力することにより、互いに隣接する前記パッドの間で電流がリークするか否かを検査する工程と、
を具備する半導体装置の検査方法。 - 前記第1のパッドは前記第2及び第3のパッドより大きい請求項17に記載の半導体装置の検査方法。
- 第1のパッド、第2のパッド、及び第3のパッドを有する略長方形の半導体チップが実装される実装基板であって、
前記半導体チップは、前記第1のパッド、前記第2のパッド、及び前記第3のパッドが、この順に、前記半導体チップの長辺に垂直な方向に沿って配置されており、かつ、前記長辺に沿う方向における前記第2のパッドの幅が、前記長辺に沿う方向における前記第1のパッドの幅より広く、かつ前記長辺に沿う方向における前記第3のパッドの幅より狭く、
前記実装基板は、それぞれ前記半導体装置の長辺に略垂直な方向に延伸する第1乃至第3の配線を具備し、
前記半導体基板が前記半導体基板に実装された場合に、前記第1の配線は前記第1のパッドに接続し、前記第2の配線は前記第2のパッドに接続し、前記第3の配線は前記第3のパッドに接続する実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227702A JP2007042986A (ja) | 2005-08-05 | 2005-08-05 | 半導体装置、半導体装置の動作方法、半導体装置の検査方法、及び実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227702A JP2007042986A (ja) | 2005-08-05 | 2005-08-05 | 半導体装置、半導体装置の動作方法、半導体装置の検査方法、及び実装基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007042986A true JP2007042986A (ja) | 2007-02-15 |
Family
ID=37800669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005227702A Withdrawn JP2007042986A (ja) | 2005-08-05 | 2005-08-05 | 半導体装置、半導体装置の動作方法、半導体装置の検査方法、及び実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007042986A (ja) |
-
2005
- 2005-08-05 JP JP2005227702A patent/JP2007042986A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4328970B2 (ja) | 半導体装置 | |
US7777223B2 (en) | Semiconductor device | |
JP2006350064A (ja) | 表示装置および位置ずれ検査方法 | |
US20070064192A1 (en) | Liquid crystal display apparatus | |
WO2014046099A1 (ja) | 画像表示装置およびその実装検査方法 | |
TWI572861B (zh) | 半導體模組、電性連接體以及檢查裝置 | |
US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
KR102090578B1 (ko) | 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법 | |
JP4570446B2 (ja) | 半導体ウェハーおよびその検査方法 | |
JP6231279B2 (ja) | 半導体装置 | |
US8482002B2 (en) | Semiconductor device including bonding pads and semiconductor package including the semiconductor device | |
JP2007226001A (ja) | 電気光学装置 | |
JP2007042986A (ja) | 半導体装置、半導体装置の動作方法、半導体装置の検査方法、及び実装基板 | |
JP2007042867A (ja) | 半導体装置 | |
JP2015111061A (ja) | 接合位置検査システム、方法、および回路基板 | |
JP2007067008A (ja) | 半導体検査のプローブ方法 | |
JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
JP2008218810A (ja) | 半導体装置およびその試験方法 | |
JPH07225258A (ja) | 半導体装置 | |
JP3763258B2 (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
US20050275099A1 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
JP2009239259A (ja) | 半導体装置 | |
US20150108997A1 (en) | Inspection apparatus and inspection method | |
KR20020005821A (ko) | 반도체 소자 테스트용 프루브 카드 | |
JP2024051858A (ja) | 半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090610 |