JP2007027570A - セラミック多層基板、その製造方法、およびパワー半導体モジュール - Google Patents

セラミック多層基板、その製造方法、およびパワー半導体モジュール Download PDF

Info

Publication number
JP2007027570A
JP2007027570A JP2005210289A JP2005210289A JP2007027570A JP 2007027570 A JP2007027570 A JP 2007027570A JP 2005210289 A JP2005210289 A JP 2005210289A JP 2005210289 A JP2005210289 A JP 2005210289A JP 2007027570 A JP2007027570 A JP 2007027570A
Authority
JP
Japan
Prior art keywords
ceramic
multilayer substrate
ceramic multilayer
auxiliary layer
unfired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005210289A
Other languages
English (en)
Other versions
JP4710460B2 (ja
Inventor
Osamu Chikagawa
修 近川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005210289A priority Critical patent/JP4710460B2/ja
Publication of JP2007027570A publication Critical patent/JP2007027570A/ja
Application granted granted Critical
Publication of JP4710460B2 publication Critical patent/JP4710460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/064—Fluid cooling, e.g. by integral pipes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】内部に冷媒流路を備えた冷却性能の高いセラミック多層基板、その製造方法、および、パワー半導体モジュールを提供する。
【解決手段】パワー半導体デバイス６が搭載されるべき、複数のセラミック層を積層してなるセラミック多層基板Ｓを、(ａ)セラミック多層基板本体１の内部に配設された、冷媒を流通させる冷媒流路２と、(ｂ)冷媒流路２とパワー半導体デバイス６とを熱的に接続するビアホール導体３とを備えた構成とする。
パワー半導体デバイスを製造するにあたり、未焼成セラミック積層体の内部に、難焼結性部材が配設され、未焼成セラミック積層体の表面から、難焼結性部材にまで達するビアホール導体が配設された未焼成複合積層体を形成し、これを難焼結性部材が実質的に焼結しない温度で焼成した後、焼成済み複合積層体から難焼結性部材を取り除いて、冷媒流路を形成するとともに、冷媒流路にビアホール導体の一部を露出させる。
【選択図】図１

Description

本願発明は、セラミック多層基板、その製造方法、およびパワー半導体モジュールに関し、詳しくは、動作中に多量の熱を発生するパワー半導体デバイスを冷却するための冷却機構を備えたセラミック多層基板、その製造方法、およびパワー半導体モジュールに関する。
パワーアンプやＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央演算処理装置）のような、いわゆるパワー半導体デバイスは、その動作中に多量の熱を発生するため、その熱を効率よく逃がすことが必要になる。
そのための方法としては、基板上に搭載されたパワー半導体デバイスに放熱フィンを設け、空冷する方法（いわゆる空冷式のパワー半導体モジュール）が一般的に用いられている。
一方、冷却能力をさらに向上させるため、冷媒流路を有する基板上にパワー半導体デバイスを搭載する方式（いわゆる水冷式のパワー半導体モジュール）が提案されている。
この水冷式のパワー半導体モジュールにおいては、半導体を搭載するための基板として、アルミニウムや銅のような金属板に冷媒流路を付加してなる金属基板を用いるのが一般的であるが、図２１に示すように、セラミック基板中に冷媒流路を形成したものも提案されている（特許文献１）。
このセラミック多層基板は、図２１に示すように、内部に冷媒流路５２を備えたセラミック基板５１の表面に回路５３を形成し、その上に半導体部品５４を搭載した構造を有している。そして、このセラミック多層基板においては、セラミック基板５１の内部に冷媒流路５２が形成されており、金属板に冷媒流路を付加したものに比べて軽量であるという利点を有しているとともに、製造が容易でコスト的にも有利であるとされている。
しかしながら、セラミック材料は金属材料に比べて熱伝導率が小さく、上記のセラミック多層基板のように、セラミック基板５１中に冷媒流路５２を形成しただけでは、セラミック基板５１そのものの熱伝導率が低いため、搭載された半導体部品（パワー半導体デバイス）５４を必ずしも十分に冷却することができないという問題点がある。
特開２００２−３２９９３８号公報
本願発明は、上記課題を解決するものであり、内部に冷媒流路を備え、冷却能力に優れているばかりでなく、製造が容易で、経済性にも優れたセラミック多層基板、その製造方法、および、該セラミック多層基板を用いたパワー半導体モジュールを提供することを目的とする。
上記課題を解決するために、本願発明（請求項１）のセラミック多層基板は、
パワー半導体デバイスが搭載されるべき、複数のセラミック層を積層してなるセラミック多層基板であって、
(ａ)前記セラミック多層基板本体の内部に配設された、冷媒を流通させるための冷媒流路と、
(ｂ)前記冷媒流路と前記パワー半導体デバイスとを熱的に接続するための、前記セラミック層の積層方向に延びるビアホール導体と
を備えていることを特徴としている。
また、請求項２のセラミック多層基板は、請求項１の発明の構成において、前記冷媒流路中に、前記ビアホール導体が突出していることを特徴としている。
また、請求項３のセラミック多層基板は、請求項２の発明の構成において、前記ビアホール導体の先端部に金属板が接続されていることを特徴としている。
請求項４のセラミック多層基板は、請求項１〜３のいずれかの発明の構成において、前記冷媒流路の内壁面の少なくとも一部に金属膜が配設されており、該金属膜が前記ビアホール導体に接続されていることを特徴としている。
請求項５のセラミック多層基板は、請求項１〜４のいずれかの発明の構成において、前記冷媒流路が、前記セラミック層の積層方向または該積層方向に直交する方向に複数設けられていることを特徴としている。
また、請求項６のセラミック多層基板は、請求項１〜５のいずれかに記載の発明の構成において、前記セラミック層が、低温焼結セラミック材料によって形成されており、前記ビアホール導体は、銀または銅を主成分とする金属材料によって形成されていることを特徴としている。
また、請求項７のセラミック多層基板は、請求項１〜６のいずれかに記載の発明の構成において、前記セラミック多層基板中には、インダクタまたはコンデンサを構成する内部電極が設けられていることを特徴としている。
また、本願発明（請求項８）のセラミック多層基板の製造方法は、
パワー半導体デバイスが搭載されるべき、複数のセラミック層を積層してなるセラミック多層基板の製造方法であって、
(ａ)複数の未焼成セラミック層を積層してなる未焼成セラミック積層体の内部に、前記未焼成セラミック層が焼結する温度では実質的に焼結しない所定パターンの難焼結性部材が配設され、かつ、
前記未焼成セラミック積層体の表面から、内部に配設された前記難焼結性部材にまで達するビアホール導体が配設された構造を有する未焼成複合積層体を形成する工程と、
(ｂ)前記未焼成複合積層体を、前記未焼成セラミック層が焼結し、前記難焼結性部材が実質的に焼結しない温度で焼成する工程と、
(ｃ)焼成済み複合積層体から前記難焼結性部材を取り除くことにより、内部に、冷媒を流通させるための冷媒流路を形成するとともに、前記冷媒流路に前記ビアホール導体の一部を露出させて、冷媒流路と、搭載されるパワー半導体デバイスとを熱的に接続するためのビアホール導体とを備えたセラミック多層基板を得る工程と
を備えることを特徴としている。
また、請求項９のセラミック多層基板の製造方法は、請求項８の発明の構成において、前記未焼成複合積層体の表面に、さらに、前記未焼成セラミック層が焼結する温度では実質的に焼結しない補助層を設ける工程を備えていることを特徴ととしている。
また、本願発明（請求項１０）のセラミック多層基板の製造方法は、
パワー半導体デバイスが搭載されるべき、複数のセラミック層を積層してなるセラミック多層基板の製造方法であって、
(ａ)複数の未焼成セラミック層を積層してなる未焼成セラミック積層体と、前記未焼成セラミック積層体の両主面側に配設された、前記未焼成セラミック層が焼結する温度では実質的に焼結しない材料からなる補助層とを備え、前記未焼成セラミック積層体の一方の主面側から、他方の主面側の前記補助層にまで達するビアホール導体を備えた補助層付き未焼成セラミック積層体を形成する工程と、
(ｂ)前記補助層付き未焼成セラミック積層体の、前記ビアホール導体が達している方の前記補助層が配設された面に、凸部を有する型を合わせてプレスし、前記補助層付き未焼成セラミック積層体に凹部を形成する工程と、
(ｃ)前記凹部が形成された前記補助層付き未焼成セラミック積層体を、前記未焼成セラミック層が焼結し、前記補助層が実質的に焼結しない温度で焼成する工程と、
(ｄ)焼成後の補助層付きセラミック積層体から前記補助層を取り除くことにより、前記他方の主面に凹部を有し、該凹部にビアホール導体が露出した焼成済みセラミック積層体を得る工程と、
(ｅ)前記焼成済みセラミック積層体の前記凹部が形成された面に、予め用意しておいた他の焼成済みセラミック積層体を接合し、前記凹部を封止して冷媒流路を形成することにより、内部に冷媒を流通させるための冷媒流路を備え、かつ、前記冷媒流路と前記パワー半導体デバイスとを熱的に接続するためのビアホール導体を備えたセラミック多層基板を得る工程と
を備えることを特徴としている。
また、請求項１１のセラミック多層基板の製造方法は、請求項１０の発明の構成において、
前記未焼成セラミック積層体の一方の主面側から、他方の主面側の前記補助層にまで達するビアホール導体が、
(ａ)前記補助層の表面にまで達している状態、
(ｂ)前記補助層の厚み方向の途中にまで達している状態、
(ｃ)前記補助層を貫通している状態
のいずれかの状態にあることを特徴としている。
また、本願発明（請求項１２）のパワー半導体モジュールは、
複数のセラミック層を積層してなるセラミック多層基板上にパワー半導体デバイスが搭載されているパワー半導体モジュールであって、
前記セラミック多層基板として、内部に、冷媒を流通させるための冷媒流路と、前記冷媒流路と前記パワー半導体デバイスとを熱的に接続するためのビアホール導体とを備えたセラミック多層基板が用いられていること
を特徴としている。
本願発明（請求項１）のセラミック多層基板は、(ａ)セラミック多層基板本体の内部に配設された、冷媒を流通させるための冷媒流路と、(ｂ)冷媒流路とパワー半導体デバイスとを熱的に接続するための、セラミック層の積層方向に延びるビアホール導体とを備えており、パワー半導体デバイスから熱を逃がす機能を果たすビアホール導体（サーマルビアホール導体）が冷媒によって冷却されるため、冷却能力を著しく向上させることが可能になる。その結果、少ないビアホール導体で効率よくパワー半導体デバイスを冷却することが可能になり、冷却性能に優れ、かつ、生産性にも優れたセラミック多層基板を提供することができるようになる。
また、請求項２のセラミック多層基板のように、請求項１の発明の構成において、冷媒流路中に、ビアホール導体を突出させるようにした場合、ビアホール導体と冷媒との接触面積を増大させて、冷却性能をさらに向上させることが可能になる。
また、請求項３のセラミック多層基板のように、請求項２の発明の構成において、ビアホール導体の先端部に金属板を接続するようにした場合、金属板によって冷媒との接触面積を増大させることが可能になり、冷却性能をさらに向上させることが可能になる。
請求項４のセラミック多層基板のように、請求項１〜３のいずれかの発明の構成において、冷媒流路の内壁面の少なくとも一部に金属膜を配設し、該金属膜をビアホール導体に接続するようにした場合、冷媒流路の内壁面に形成された面積の広い金属膜を介して、ビアホール導体から冷媒に効率よく熱を伝えて、より冷却性能の高いセラミック多層基板を得ることが可能になる。
また、請求項５のセラミック多層基板のように、請求項１〜４のいずれかに記載の発明の構成において、冷媒流路を、セラミック層の積層方向または該積層方向に直交する方向に複数設けるようにした場合、冷却効率の高いセラミック多層基板を得ることができる。
ただし、本願発明のセラミック多層基板において、冷媒流路の配設方向や、冷媒流路の配設数に特別の制約はなく、例えば、セラミック層の積層方向、あるいは該積層方向に直交する方向に複数の冷媒流路を設けることも可能であり、その具体的な経路は、セラミック多層基板の構造や構成などに応じて、種々の態様とすることが可能である。
また、請求項６のセラミック多層基板のように、請求項１〜５のいずれかに記載の発明の構成において、セラミック層を、低温焼結セラミック材料によって形成するとともに、ビアホール導体として、銀または銅を主成分とする金属材料によって形成するようにした場合、焼成工程を低温で実施して、冷媒流路を備え、冷却効率の高いセラミック多層基板を効率よく製造することが可能になり、本願発明をさらに実効あらしめることができる。
また、請求項７のセラミック多層基板のように、請求項１〜６のいずれかに記載の発明の構成において、セラミック多層基板中に、インダクタまたはコンデンサを構成する内部電極を設けるようにした場合、冷媒流路を備え、冷却効率が高く、しかも、種々の回路要素を備えた高機能、高密度のセラミック多層基板を提供することが可能になる。
また、本願発明（請求項８）のセラミック多層基板の製造方法は、(ａ)未焼成セラミック積層体の内部に、未焼成セラミック層が焼結する温度では実質的に焼結しない所定パターンの難焼結性部材が配設され、かつ、未焼成セラミック積層体の表面から、内部に配設された前記難焼結性部材にまで達するビアホール導体が配設された構造を有する未焼成複合積層体を形成する工程と、(ｂ)未焼成複合積層体を、未焼成セラミック層が焼結し、難焼結性部材が実質的に焼結しない温度で焼成する工程と、(ｃ)焼成済み複合積層体から難焼結性部材を取り除くことにより、内部に、冷媒を流通させるための冷媒流路を形成するとともに、冷媒流路にビアホール導体の一部を露出させて、冷媒流路と、搭載されるパワー半導体デバイスとを熱的に接続するためのビアホール導体とを備えたセラミック多層基板を得る工程とを備えているので、複雑な製造工程を必要とすることなく、冷媒流路と、搭載されるパワー半導体デバイスとを熱的に接続するためのビアホール導体とを備えた、冷却効率の高いセラミック多層基板を効率よく製造することが可能になる。
また、請求項９のセラミック多層基板の製造方法のように、請求項８の発明の構成において、未焼成複合積層体を形成する工程で、未焼成複合積層体の表面に、さらに、未焼成セラミック層が焼結する温度では実質的に焼結しない補助層を設けるようにした場合、補助層付き未焼成複合積層体が、補助層が密着した状態のまま、未焼成セラミック層が焼成されるので、補助層の、セラミック積層体の焼結時の収縮や変形を抑制する力（拘束力）により、焼成工程でセラミック積層体に収縮や変形が生じることを抑制、防止して、形状精度の高いセラミック多層基板を得ることが可能になる。
また、本願発明（請求項１０）のセラミック多層基板の製造方法は、(ａ)未焼成セラミック積層体と、その両主面側に配設された、未焼成セラミック層が焼結する温度では実質的に焼結しない材料からなる補助層とを備え、未焼成セラミック積層体の一方の主面側から、他方の主面側の補助層にまで達するビアホール導体を備えた補助層付き未焼成セラミック積層体を形成する工程と、(ｂ)補助層付き未焼成セラミック積層体の、ビアホール導体が達している方の補助層が配設された面に、凸部を有する型を合わせてプレスし、補助層付き未焼成セラミック積層体に凹部を形成する工程と、(ｃ)凹部が形成された補助層付き未焼成セラミック積層体を、未焼成セラミック層が焼結し、補助層が実質的に焼結しない温度で焼成する工程と、(ｄ)焼成後の補助層付きセラミック積層体から補助層を取り除くことにより、他方の主面に凹部を有し、該凹部にビアホール導体が露出した焼成済みセラミック積層体を得る工程と、(ｅ)焼成済みセラミック積層体の凹部が形成された面に、予め用意しておいた他の焼成済みセラミック積層体を接合し、凹部を封止して冷媒流路を形成することにより、内部に冷媒を流通させるための冷媒流路を備え、かつ、冷媒流路とパワー半導体デバイスとを熱的に接続するためのビアホール導体を備えたセラミック多層基板を得る工程とを備えているので、成型時に未焼成セラミック積層体の折損や破断、内部に内部電極パターンなどが配設されている場合には、それらの損傷や破断が発生することを抑制、防止しつつ、所望の凹部を備えた未焼成セラミック積層体を形成することが可能になる。
また、凹部が形成された補助層付き未焼成セラミック積層体を、補助層が密着した状態のまま、未焼成セラミック層が焼結し、補助層が実質的に焼結しない温度で焼成するようにしているので、補助層の、セラミック積層体の焼結時の収縮や変形を抑制する力（拘束力）により、焼成工程でセラミック積層体に収縮や変形が生じることを抑制、防止して、未焼成セラミック積層体の凹部を備えた形状を保持したまま、形状精度の高いセラミック多層基板を得ることが可能になる。
なお、未焼成セラミック積層体の表面に補助層が配設されているので、曲げ加工時に補助層付き未焼成セラミック積層体の補助層に表面割れが発生した場合にも、未焼成セラミック積層体には影響がなく、所望の特性を備えたセラミック多層基板を得ることが可能になる。
また、請求項１１のセラミック多層基板の製造方法のように、請求項１０の発明の構成において、(ａ)の補助層付き未焼成セラミック積層体を形成する工程において、未焼成セラミック積層体の一方の主面側から、他方の主面側の補助層にまで達するビアホール導体が、
(ａ)補助層の表面にまで達している状態、
(ｂ)補助層の厚み方向の途中にまで達している状態、
(ｃ)補助層を貫通している状態
のいずれかの状態にあるようにした場合、
ビアホール導体が熱媒流路の内壁面に露出した状態、ビアホール導体が熱媒流路の途中にまで突出した状態、ビアホール導体が熱媒流路を構成する凹部に大きく突出した状態など、ビアホール導体の凹部への露出状態が異なる種々のセラミック多層基板を製造することが可能になり、用途などに応じて、冷媒との接触面積を適宜調整して、目的とする冷却性能を備えたセラミック多層基板を効率よく製造することが可能になる。
また、本願発明（請求項１２）のパワー半導体モジュールは、複数のセラミック層を積層してなるセラミック多層基板上にパワー半導体デバイスが搭載されているパワー半導体モジュールであって、セラミック多層基板として、内部に、冷媒を流通させるための冷媒流路と、冷媒流路とパワー半導体デバイスとを熱的に接続するためのビアホール導体とを備えたセラミック多層基板が用いられているので、ビアホール導体を介して、効率よくパワー半導体デバイスが発生する熱を冷媒に伝えることが可能になるため、部品搭載の高密度化を図ることが可能になり、集積度が高く、信頼性の高いパワー半導体モジュールを提供することが可能になる。
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図１は本願発明の一実施例にかかるセラミック多層基板の構成を模式的に示す図、図２はその製造方法を説明するための分解斜視図、図３は製造工程で形成した補助層付き未焼成複合積層体を示す図である。なお、図１〜図３において、同一符号を付した部分は、同一または相当する部分を示す。
このセラミック多層基板Ｓは、図１に示すように、パワーアンプやＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央演算処理装置）のような、いわゆるパワー半導体デバイス６が搭載されるセラミック多層基板であって、セラミック多層基板Ｓを構成する主たる構造体であるセラミック多層基板本体１の内部には、冷媒を流通させるための冷媒流路２と、冷媒流路２とパワー半導体デバイス６とを熱的に接続するためのビアホール導体３とが配設されている。
また、セラミック多層基板本体１の内部には、例えば、インダクタやコンデンサなどの回路要素を構成する内部電極４が配設されており、また、セラミック多層基板本体１の表面には電極や配線導体などとなる表面導体５が配設されている。また、セラミック多層基板本体１の内部には、セラミック層を介して積層された内部電極４どうし、あるいは内部電極４と表面導体５とを接続する層間接続用ビアホール導体７が配設されている。
また、この実施例のセラミック多層基板Ｓにおいては、３本のビアホール導体３がセラミック層の積層方向と平行に配設されており、ビアホール導体３の下端側が冷媒流路２中に下方に向かって突出し、冷媒流路２を一方の内壁面（上面）から対向する他方の内壁面（下面）にまで達するように配設されている。
さらに、この実施例では、セラミック多層基板Ｓを構成するセラミック材料（セラミック層）として、低温焼結セラミック材料が用いられており、ビアホール導体３の構成材料としては、銅を主成分とする材料が用いられている。なお、本願発明においては、銅を主成分とする材料以外にも熱伝導の良好な種々の材料（例えば、銀（Ａｇ）、銀−パラジウム（Ａｇ−Ｐｄ）、銀−白金（Ａｇ−Ｐｔ）など）を用いることが可能であるが、特に好ましい材料としては、例えば、上記の銅を主成分とする材料以外に、銀を主成分とする材料などが例示される。
上述のように構成されたセラミック多層基板Ｓにおいては、セラミック多層基板本体１の内部に配設された、液体または気体の冷媒を流通させるための冷媒流路２と、冷媒流路２とパワー半導体デバイス６とを熱的に接続するためのビアホール導体３とを備えており、ビアホール導体３はセラミック材料よりも熱伝導率の高い金属材料で形成されているので、特に複雑な構成を必要とすることなく、パワー半導体デバイスを効率よく冷却することができる。
次に、上記構成を有するセラミック多層基板Ｓの製造方法について説明する。
(１)まず、以下の方法により、セラミック材料を含む複数の基板用グリーンシート１１を作製する。
ＣａＯ：１０〜５５重量％、ＳｉＯ2：４５〜７０重量％、Ａｌ2Ｏ3：０〜３０重量％、不純物：０〜１０重量％、及び外掛けでＢ2Ｏ3：５〜２０重量％を含む混合物を１４５０℃で溶融してガラス化し、水中で急冷した後、粉砕して、平均粒径が３．０〜３．５μｍのＣａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3系ガラス粉末を作製する。
それから、このガラス粉末：５０〜６５重量％（好ましくは６０重量％）と、不純物が０〜１０重量％のアルミナ粉末：５０〜３５重量％（好ましくは４０重量％）とを混合してセラミック粉末を作製し、このセラミック粉末に溶剤（例えばトルエン、キシレン、水系）、バインダー（例えばアクリルやブチラール系の樹脂）及び可塑剤（例えばＤＯＰやＤＢＰ）を加え、十分に混練・分散させて粘度：２０００〜４００００ｃｐｓのスラリーを作製し、通常のキャスティング法（例えばドクターブレード法）を用いてシート状に成形することにより、例えば厚み０．０１〜０．４ｍｍの、基板用グリーンシート１１（図２参照）を作製する。
この際に組成比や添加剤を調整し、下記の補助層用（拘束層用）グリーンシートよりも、適度に柔らかい性状としておくことにより、後工程の成形加工時に、基板用グリーンシートに亀裂、欠けなどが発生することを抑制、防止することが可能になる。
(２)それから、打抜き型やパンチングマシンなどを用いて基板用グリーンシート１１を所定の寸法にカットし、かつ、層間接続用ビアホール２１（図２参照）、および、冷媒流路２とパワー半導体デバイス６とを熱的に接続するビアホール導体３（図１）を形成するためのビアホール（サーマルビアホール）２２を形成する。
(３)次に、加工した複数枚の基板用グリーンシート１１の層間接続用ビアホール２１と、サーマルビアホール２２に導体ペーストを充填する。
さらに、基板用グリーンシート１１に導体ペーストを印刷することにより内部導体４，表面導体５となる所定の配線パターンを形成する。
このときに用いる導体ペーストとしては、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ｃｕ粉末などを導電成分とする導体ペーストを使用する。必要に応じて、導体ペーストとともに、あるいは、導体ペーストの代わりに、抵抗ペーストやガラスペーストを印刷することも可能である。ただし、ビアホール（サーマルビアホール）２２に充填する導電ペーストとしては、熱伝導度の高い材料（銅や銀など）を主たる成分とする導電ペーストを用いることが望ましい。
(４)また、基板用グリーンシート１１の焼成温度では焼結しないセラミックを含む、複数の補助層用（拘束層用）グリーンシート１２（図２）を作製する。
補助層用（拘束層用）グリーンシート１２は、たとえば、有機ビヒクル中にアルミナ粉末を分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することにより得ることができる。このようにして得られた補助層用（拘束層用）グリーンシート１２の焼結温度は、１５００〜１６００℃であるため、基板用グリーンシート１１が焼結する温度（例えば、８００〜１０００℃）では焼結せず、この補助層用（拘束層用）グリーンシート１２を接合させた状態で基板用グリーンシート１１を焼成することにより、基板用グリーンシート１１の平面方向に関する収縮を抑制しつつ焼結させることが可能になる。
なお、この補助層用（拘束層用）グリーンシート１２としては、プレス時に未焼成複合積層体１０（図２，図３）を傷めることなく加工することができるように、基板用グリーンシート１１よりも、硬くなるように物性を調整したものを用いることが望ましい。
(５)また、上述のように作製した補助層用（拘束層用）グリーンシート１２を所定の形状に加工して、冷媒流路２（図１）を形成するために冷媒流路用グリーンシート（難焼結性部材）１２ａを形成し、この冷媒流路用グリーンシート（難焼結性部材）１２ａに、サーマルビアホール導体充填用のビアホール２２ａを形成し、導電ペーストを充填する。
(６)それから、図２，図３に示すように、複数枚の基板用グリーンシート１１と冷媒流路用グリーンシート（難焼結性部材）１２ａを積層した未焼成複合積層体１０（図３）の両主面（上下）に、補助層用（拘束層用）グリーンシート１２を積層し、圧着することにより、未焼成セラミック積層体の内部に、難焼結性部材が配設された構造を有する補助層付き未焼成複合積層体２０（図３）を形成する。
補助層付き未焼成複合積層体２０のプレスは、１００〜２０００ｋｇ／cm2、好ましくは１０００〜２０００ｋｇ／cm2のプレス圧力で、３０〜１００℃、好ましくは５０〜８０℃の温度で実施する。
(７)そして、補助層付き未焼成複合積層体２０を、基板用グリーンシート１１が焼結する温度、例えば１０００℃以下、好ましくは８００℃から１０００℃の温度で焼成し、両主面に補助層（補助層用グリーンシート）１２を備えた状態の焼結基板１４を得る。なお、このときの８００℃から１０００℃の焼成温度では、補助層用グリーンシート１２および冷媒流路用グリーンシート（難焼結性部材）１２ａが焼結することはない、
なお、導体ペーストにＣｕを用いた場合は酸化防止のため還元雰囲気で焼成する必要があるが、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔを用いた場合には大気焼成が可能である。
(８)それから、焼結していない補助層（補助層用グリーンシート）１２および冷媒流路用グリーンシート（難焼結性部材）１２ａを焼結基板１４の表面および内部から除去することにより、セラミック多層基板本体１の内部に、冷媒を流通させるための冷媒流路２と、ビアホール導体３とを備えたセラミック多層基板Ｓを得る。
なお、補助層（補助層用グリーンシート）１２および冷媒流路用グリーンシート（難焼結性部材）１２ａを除去する方法としては、超音波洗浄やアルミナ砥粒を吹き付ける方法などの物理的処理方法や、エッチングなどの化学的処理方法のどちらの方法を用いてもよく、また、物理的処理方法と化学的処理方法を組み合わせて用いることも可能である。
特に、冷媒流路用グリーンシートの除去は、高圧水流を挿入することが好ましい。
(９)その後、セラミック多層基板Ｓにパワー半導体デバイス６を搭載することにより、図１に示すような、パワー半導体モジュールが得られる。
このパワー半導体モジュールは、冷媒流路２と、パワー半導体デバイス６とを熱的に接続するためのビアホール導体（サーマルビアホール導体）３を備えており、優れた冷却機能を備えていることから、パワー半導体デバイス６の能力を十分に発揮させることができる。
上述の製造方法によれば、未焼成セラミック層の焼結温度では実質的に焼結しない材料からなる冷媒流路用グリーンシート（難焼結性部材）１２ａが内部に配設された未焼成複合積層体１０を形成するとともに、未焼成複合積層体の表面に、未焼成セラミック層の焼結温度では実質的に焼結しない材料からなる補助層用（拘束層用）グリーンシート１２が配設された補助層付き未焼成複合積層体２０を形成し、この補助層付き未焼成複合積層体２０を、補助層１２が密着した状態のまま焼成するようにしているので、冷媒流路用グリーンシート（難焼結性部材）１２ａにより、内部に冷媒流路２が形成されたセラミック多層基板Ｓを容易かつ確実に製造することが可能になる。
また、冷媒流路用グリーンシート（難焼結性部材）１２ａにサーマルビアホール導体充填用のビアホール２２ａを形成し、導体ペーストを充填するようにしているので、冷媒流路２中にビアホール導体（サーマルビアホール導体）３が突出した構成を有するセラミック多層基板Ｓを効率よく製造することが可能になり、冷却効率を大幅に向上させることが可能になる。
また、未焼成複合積層体１０の両主面に補助層用（拘束層用）グリーンシート１２が密着した状態で焼成するようにしているので、補助層１２の、未焼成複合積層体１０を焼結する際の収縮や変形を抑制する力（拘束力）により、焼成工程で複合積層体に収縮や変形が生じることを抑制、防止して、形状精度の高いセラミック多層基板Ｓを得ることが可能になる。
以下にセラミック多層基板Ｓの製造方法の他の実施例（実施例２）について説明する。
なお、図４〜図９はこの実施例２のセラミック多層基板の製造方法を示す図であり、図１０はこの実施例２のセラミック多層基板にパワー半導体デバイスを搭載した状態を示す図である。なお、図４〜１０において、図１〜３と同一符号を付した部分は、同一または相当する部分を示す。また、図５〜図１０において、図４と同一符号を付した部分は、同一または相当する部分を示す。
(１)まず、上記実施例１の場合と同様の方法で、セラミック基板用のセラミックグリーンシート（基板用グリーンシート）を作製する。
なお、基板用グリーンシートの条件（具体的な製造条件、組成、物性など）は、上記実施例１の場合と同じである。
(２)それから、上記(１)の工程で作製した基板用グリーンシートを打ち抜き型やパンチングマシンなどを用いて所定の寸法にカットし、層間接続用ビアホール２１（図４）を形成する。
(３)上記(２)の工程で加工した複数枚の基板用グリーンシートの層間接続用ビアホール２１に導体ペーストを充填する。さらに、基板用グリーンシート１１に導体ペーストを印刷することにより表面導体５，内部電極４などとなる所定の配線パターンを形成する。
このときに用いる導体ペーストとしては、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ｃｕ粉末などを導電成分とする導体ペーストを使用する。必要に応じて、導体ペーストとともに、あるいは、導体ペーストの代わりに、抵抗ペーストやガラスペーストを印刷することも可能である。
(４)また、基板用グリーンシートの焼成温度では焼結しないセラミックを含む、複数の補助層用（拘束層用）グリーンシート１２を作製する。
なお、補助層用（拘束層用）グリーンシート１２としては、上記実施例１で用いたものと同じものを用いる。
そして、下側の補助層用（拘束層用）グリーンシート１２に、サーマルビアホール導体充填用のビアホール２２ａ（図４）を形成し、導電ペーストを充填する。
(５)また、上記(４)の工程で作製した補助層用（拘束層用）グリーンシートと同じグリーンシートを、所定の形状に打ち抜き加工したグリーンシート（型形成用グリーンシート）２５（図４）の主面２５ａ（図４）を、固定面（平板）２４に高い圧力で圧着させることにより、プレス（変形）用の型３０（図４）を作製する。
なお、型形成用グリーンシート２５は、型３０の凸部構成部材であり、この凸部構成部材が、固定面（平板）２４に圧着されて、型３０の凸部（型）３２となる。なお、凸部３２は補助層用（拘束層用）グリーンシートと同じグリーンシートから形成されており、ある程度の弾力性を有しているため、補助層付き未焼成セラミック積層体２０ａが損傷することを抑制しつつ、補助層付き未焼成セラミック積層体２０ａに、冷媒流路となる凹部３１ａ（図５）を成形することが可能になる。
なお、型３０を作製するのに用いられる平板２４としては、適度な硬さを有する材料（樹脂や金属）からなるものを用いることが好ましい。また、複数種類の材料を複合させた複合材料からなる平板を用いることも可能である。
(６)それから、図４に示すように、複数枚の基板用グリーンシート１１を積層した基板用セラミックグリーンシート積層体（未焼成セラミック積層体）１０ａの両主面（上下）に、補助層用（拘束層用）グリーンシート１２を複数枚積層して補助層１２を形成することにより、補助層付き未焼成セラミック積層体２０ａを形成する。
(７)次に、図５に示すように、補助層付き未焼成セラミック積層体２０ａにプレス（変形）用の型３０を貼り付け、可撓性フィルム８を用いて真空パックし、静水圧プレスの方法により、水９を介して補助層付き未焼成セラミック積層体２０ａの、型３０と接しない方の主面から等方的に圧力がかかるようにプレスすることにより補助層付き未焼成セラミック積層体２０ａを変形させる。
なお、プレス方法は静水圧プレスの方法に限らず、図６に示すように、弾性体９ａ（例えばシリコンラバー）を介して平板状の圧着用金型９ｂによりプレスして、補助層付き未焼成セラミック積層体２０ａに凹部３１ａを形成するようにすることも可能である。
このプレス工程において、水９または弾性体９ａは補助層付き未焼成セラミック積層体２０ａの、型３０と接しない方の主面の凹凸形状に沿うように変形するため、補助層付き未焼成セラミック積層体２０ａは水９または弾性体９ａからの圧力によって滑らかに変形し、意図する形状を有する補助層付き未焼成セラミック積層体２０ａを形成することができる。
なお、型３０による補助層付き未焼成セラミック積層体２０ａのプレスは、１００〜２０００ｋｇ／cm2、好ましくは１０００〜２０００ｋｇ／cm2のプレス圧力で、３０〜１００℃、好ましくは５０〜８０℃の温度で実施する。
このとき、プレス用の型３０を構成する凸部３２（打ち抜き加工された補助層用（拘束層用）グリーンシート２５）は、予め平板２４に高い圧力で圧着させているため、上述のようにある程度の弾力性を有している一方で、補助層付き未焼成セラミック積層体２０ａを変形させるのに十分な硬さを有している。
また、補助層付き未焼成セラミック積層体２０ａの主要部を構成する基板用グリーンシート１１は、プレス用の型３０の凸部３２よりも柔らかいため、未焼成セラミック積層体１０ａを容易かつ確実に変形させることができる。
(８)次に、変形させた圧着体（型３０を含む補助層付き未焼成セラミック積層体２０ａ）から固定面として使用した平板２４を剥がし、補助層１２ならびに凸部３２を付けたまま、未焼成セラミック積層体１０ａが焼結する温度、例えば１０００℃以下、好ましくは８００〜１０００℃の温度で焼成する。
なお、導体ペーストにＣｕ粉末などの卑金属粉末を導電成分とするものを用いた場合には、酸化防止のため還元雰囲気で焼成することが必要になるが、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔなどの貴金属粉末を導電成分とする導電ペーストを用いた場合には大気中で焼成することも可能である。
(９)それから、焼結していない補助層を焼結基板の表面から除去することにより、図７に示すような、一方の面（上面）に凸部３３ａ、他方の面（下面）に凹部３１ａを備え、下面の凹部３１ａには、ビアホール導体（サーマルビアホール導体）３が突出した構造を有する焼結基板（一方の焼結基板）１４ａを得る。
なお、補助層を除去する方法としては、超音波洗浄やアルミナ砥粒を吹き付ける方法などの物理的処理方法や、エッチングなどの化学的処理方法のどちらの方法を用いてもよく、また、物理的処理方法と化学的処理方法を組み合わせて用いることも可能である。
(10)また、上記焼結基板（セラミック基板）１４ａを形成する方法と同様の方法により、図８に示すように、ビアホール導体を備えていない点を除いては、焼結基板１４ａ（図７）とほぼ同様の、一方の面（下面）に凸部３３ｂ、他方の面（上面）に凹部３１ｂを備えた構造を有する焼結基板（他方の焼結基板）１４ｂを作製する。
(11)それから、図９に示すように、一方の焼結基板１４ａと、他方の焼結基板（セラミック基板）１４ｂとを、凹部３１ａ，３１ｂが形成された面が対向するような態様で、例えば、樹脂やガラス等の接合材を介して接合することにより、内部に、冷媒を流通させるための冷媒流路２と、冷媒流路２と搭載されるパワー半導体デバイス６（図１０）とを熱的に接続するためのビアホール導体３とを備えたセラミック多層基板Ｓを得る。
(12)その後、セラミック多層基板Ｓにパワー半導体デバイス６を搭載することにより、図１０に示すような、パワー半導体モジュールを得る。
このパワー半導体モジュールは、冷媒流路２とパワー半導体デバイス６とを熱的に接続するためのビアホール導体（サーマルビアホール導体）３を備えており、優れた冷却機能を備えていることから、パワー半導体デバイス６の能力を十分に発揮させることができる。
この実施例２のセラミック多層基板の製造方法によれば、未焼成セラミック積層体１０ａの両主面側に補助層１２が密着した状態で、凸部３２を有する型を合わせてプレスし、補助層付き未焼成セラミック積層体２０ａの型３０を合わせた面に凹部３１ａを形成するようにしているので、成型時に未焼成セラミック積層体や、その内部に配設された内部電極パターンなどに折損や破断が発生することを抑制、防止しつつ、所望の凹部を備えた未焼成セラミック積層体を形成することが可能になる。
なお、焼結基板１４ａおよび１４ｂの凹部３１ａおよび３１ｂの内面形状は、上述のような製造方法から、図７〜１０に示すように、丸みを帯びた形状となるのが一般的である。
また、サーマルビアホール導体充填用のビアホール２２ａを設けて、導電ペーストを充填した補助層１２を未焼成セラミック積層体１０ａと積層して補助層付き未焼成セラミック積層体２０ａを形成し、これを一体に焼成した後、補助層１２を除去するようにしているので、容易に、冷媒流路２に下端側が突出したビアホール導体３を形成することが可能で、効率よく冷却性能の高いセラミック多層基板Ｓを製造することができる。
また、凹部３１ａが形成された補助層付き未焼成セラミック積層体２０ａを、補助層１２が密着した状態のまま、未焼成セラミック積層体１０ａが焼結し、補助層１２が実質的に焼結しない温度で焼成するようにしているので、補助層１２の、セラミック積層体の焼結時の収縮や変形を抑制する力（拘束力）により、焼成工程でセラミック積層体に収縮や変形が生じることを抑制、防止して、凹部３１ａを備えた形状を保持したまま、形状精度の高いセラミック基板（一方の焼結基板）１４ａを得ることが可能になり、この一方の焼結基板１４ａと、上述の他方の焼結基板１４ｂとを、接合することにより、内部に、冷媒を流通させるための冷媒流路２とビアホール導体３とを備えたセラミック多層基板Ｓを効率よく製造することができる。
なお、上記実施例では、セラミック多層基板本体１を構成する、一方の焼結基板（セラミック基板）１４ａと、他方の焼結基板（セラミック基板）１４ｂのいずれにも凹部（３１ａ，３１ｂ）が形成されている場合を例にとって説明したが、図１１(ａ)に示すように、ビアホール導体３を備えた一方の焼結基板（セラミック基板）１４ａには凹部３１ａが形成されているが、他方の焼結基板（セラミック基板）１４ｂには凹部が形成されておらず、平坦であるような構成とすることも可能である。
また、図１１(ｂ)に示すように、ビアホール導体３を備えた一方の焼結基板（セラミック基板）１４ａには凹部を形成せず、他方の焼結基板（セラミック基板）１４ｂに凹部３１ｂを形成するように構成することも可能である。
なお、図１１(ａ)，(ｂ)において、図１０と同一符号を付した部分は、同一または相当する部分を示している。
［変形例］
また、図１２〜図２０は、本願発明の実施例にかかるセラミック多層基板Ｓの変形例を示す図である。
図１２のセラミック多層基板Ｓは、ビアホール導体３の下端面のみが冷媒流路２に露出した構造を有している。このセラミック多層基板Ｓにおいては、冷媒流路２へのビアホール導体３の露出面積は小さいが、製造が容易であり、それほど大きな冷却能力が要求されない場合には十分に実用が可能である。
図１３のセラミック多層基板Ｓは、ビアホール導体３の下端部が少し冷媒流路２に突出した構造を有している。このセラミック多層基板Ｓにおいては、冷媒流路２へのビアホール導体３の露出面積はそれほど大きくはないが、図１２のセラミック多層基板Ｓよりも冷媒流路２へのビアホール導体３の露出面積は大きく、それだけ冷却能力も大きくなる。
図１４のセラミック多層基板Ｓは、ビアホール導体３の下端部が、冷媒流路の内壁面の一部に配設された金属膜３４に接続された構造を有しており、冷媒と金属膜３４の接触面積が大きく、その分だけ大きな冷却能力を得ることができる。
この金属膜は、上述した製法において、基板用グリーンシートと補助層用グリーンシートの間に焼成後に金属膜となる導体ペーストを所定のパターンで形成しておくことにより、形成できる。
図１５のセラミック多層基板Ｓは、冷媒流路２の内壁面の全体に形成された金属膜３４にビアホール導体３の下端部が接続された構造を有するものであり、冷媒と金属膜の接触面積が大きく、十分な冷却能力を実現することができる。
図１６のセラミック多層基板Ｓは、冷媒流路の内壁面の全体に金属膜３４が形成され、かつ、ビアホール導体３が、上記金属膜３４と接続されているとともに、下端部が金属膜３４から突出するように配設された構造を有している。このセラミック多層基板Ｓの場合、金属膜３４およびビアホール導体３の下端部が冷媒と十分に接触するため、大きな冷却能力を得ることができる。
図１７のセラミック多層基板Ｓは、冷媒流路２の上面と下面の全体に金属膜３４が形成され、かつ、ビアホール導体３の下端部が、上記冷媒流路２の上面の金属膜３４と下面の金属膜３４の両方に接続された構造を有しており、金属膜３４およびビアホール導体３の下端部が冷媒と十分に接触するため、大きな冷却能力を得ることができる。
図１８のセラミック多層基板Ｓは、左右に配設された２つの冷媒流路２ａ，２ｂと、２本のビアホール導体３とを備えており、２本のビアホール導体３の下端部が、それぞれの冷媒流路２ａ，２ｂに露出した構造を有している。なお、冷媒流路２およびビアホール導体３の数はそれぞれ３以上に増やすことも可能である。
図１９のセラミック多層基板Ｓは、上下に配設された２つの冷媒流路２ａ，２ｂと２本のビアホール導体３とを備え、２本のビアホール導体３の下端部が、上側の冷媒流路２ａを貫通して、下側の冷媒流路２にまで達するような構造を有している。なお、この構成の場合においても、冷媒流路２およびビアホール導体３の数はそれぞれ３以上に増やすことも可能である。
また、図２０のセラミック多層基板Ｓは、ビアホール導体３の下端部が、冷媒流路２に突出しており、かつ、冷媒流路２に突出したビアホール導体３の下端部が、冷媒流路２に配設された金属膜（金属板）３４に接続された構造を有している。このセラミック多層基板においても、冷媒と金属膜の接触面積は大きく、十分な冷却能力を確保することができる。
この金属板は、上述した製法において、２つの補助層用グリーンシートの間に焼成後に金属板となる導体ペーストを所定のパターンに設けておくことにより、形成できる。
なお、本願発明のセラミック多層基板は、上記実施例の構成に限定されるものではなく、セラミック多層基板本体の内部に配設された冷媒流路の具体的な構成や経路、配設数、冷媒流路とパワー半導体デバイスとを熱的に接続するためのビアホール導体の構成材料や配設態様などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
本願発明のセラミック多層基板は、セラミック多層基板本体の内部に配設された、冷媒を流通させるための冷媒流路と、冷媒流路とパワー半導体デバイスとを熱的に接続するためのビアホール導体とを備えているので、パワー半導体デバイスから熱を逃がす機能を果たすビアホール導体（サーマルビアホール導体）が冷媒によって確実に冷却されるため、冷却効率を著しく向上させることが可能になる。その結果、複雑な構造を必要とせず、効率よくパワー半導体デバイスを冷却することが可能で、冷却性能に優れ、かつ、生産性にも優れたセラミック多層基板を提供することが可能になる。
したがって、本願発明のセラミック多層基板は、パワーアンプやＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央演算処理装置）のような、いわゆるパワー半導体デバイスが搭載されるセラミック多層基板として、広く利用することが可能である。
本願発明の一実施例（実施例１）にかかるセラミック多層基板の構成を模式的に示す図である。 本願発明の一実施例（実施例１）にかかるセラミック多層基板の製造方法を説明するための分解斜視図である。 本願発明の一実施例（実施例１）にかかるセラミック多層基板の製造工程で形成した補助層付き未焼成複合積層体を示す図である。 本願発明の一実施例（実施例２）にかかるセラミック多層基板の製造方法の一工程を示す図である。 本願発明の一実施例（実施例２）にかかるセラミック多層基板の製造方法の他の一工程を示す図である。 本願発明の一実施例（実施例２）にかかるセラミック多層基板の製造方法のさらに他の一工程を示す図である。 本願発明の一実施例（実施例２）にかかるセラミック多層基板の製造方法のさらに他の一工程を示す図である。 本願発明の一実施例（実施例２）にかかるセラミック多層基板の製造方法のさらに他の一工程を示す図である。 本願発明の一実施例（実施例２）にかかるセラミック基板の製造方法のさらに他の一工程を示す図である。 本願発明の一実施例（実施例２）のセラミック多層基板にパワー半導体デバイスを搭載した状態を示す図である。 (ａ)、(ｂ)は、本願発明の実施例（実施例２）にかかるセラミック多層基板の変形例を示す図である。 本願発明の実施例にかかるセラミック多層基板の他の変形例を示す図である。 本願発明の実施例にかかるセラミック多層基板のさらに他の変形例を示す別の図である。 本願発明の実施例にかかるセラミック多層基板のさらに他の変形例を示すさらに別の図である。 本願発明の実施例にかかるセラミック多層基板のさらに他の変形例を示すさらに別の図である。 本願発明の実施例にかかるセラミック多層基板のさらに他の変形例を示すさらに別の図である。 本願発明の実施例にかかるセラミック多層基板のさらに他の変形例を示すさらに別の図である。 本願発明の実施例にかかるセラミック多層基板のさらに他の変形例を示すさらに別の図である。 本願発明の実施例にかかるセラミック多層基板のさらに他の変形例を示すさらに別の図である。 本願発明の実施例にかかるセラミック多層基板のさらに他の変形例を示すさらに別の図である。 従来のセラミック多層基板およびパワー半導体モジュールを示す図である。
符号の説明
１ セラミック多層基板本体
２，２ａ，２ｂ 冷媒流路
３ ビアホール導体（サーマルビアホール導体）
４ 内部電極
５ 表面導体
６ パワー半導体デバイス
７ 層間接続用ビアホール導体
８ 可撓性フィルム
９ 水
９ａ 弾性体
９ｂ 平板状の圧着用金型
１０ 未焼成複合積層体
１０ａ 未焼成セラミック積層体
１１ 基板用グリーンシート
１２ 補助層用（拘束層用）グリーンシート（補助層）
１２ａ 冷媒流路用グリーンシート（難焼結性部材）
１４ 焼結基板
１４ａ 一方の焼結基板（セラミック基板）
１４ｂ 他方の焼結基板（セラミック基板）
２０ 補助層付き未焼成複合積層体
２０ａ 補助層付き未焼成セラミック積層体
２１ 層間接続用ビアホール
２２ ビアホール（サーマルビアホール）
２２ａ サーマルビアホール導体充填用のビアホール
２４ 固定面（平板）
２５ グリーンシート（型形成用グリーンシート）
２５ａ 型形成用グリーンシートの主面
３０ プレス（変形）用の型
３１ａ、３１ｂ 凹部
３２ 型の凸部（型）
３３ａ，３３ｂ 凸部
３４ 金属膜
Ｓ セラミック多層基板

Claims (12)

  1. パワー半導体デバイスが搭載されるべき、複数のセラミック層を積層してなるセラミック多層基板であって、
    (ａ)前記セラミック多層基板本体の内部に配設された、冷媒を流通させるための冷媒流路と、
    (ｂ)前記冷媒流路と前記パワー半導体デバイスとを熱的に接続するための、前記セラミック層の積層方向に延びるビアホール導体と
    を備えていることを特徴とするセラミック多層基板。
  2. 前記冷媒流路中に、前記ビアホール導体が突出していることを特徴とする、請求項１のセラミック多層基板。
  3. 前記ビアホール導体の先端部に金属板が接続されていることを特徴とする、請求項２のセラミック多層基板。
  4. 前記冷媒流路の内壁面の少なくとも一部に金属膜が配設されており、該金属膜が前記ビアホール導体に接続されていることを特徴とする、請求項１〜３のいずれかに記載のセラミック多層基板。
  5. 前記冷媒流路が、前記セラミック層の積層方向または該積層方向に直交する方向に複数設けられていることを特徴とする、請求項１〜４のいずれかに記載のセラミック多層基板。
  6. 前記セラミック層が、低温焼結セラミック材料によって形成されており、前記ビアホール導体は、銀または銅を主成分とする金属材料によって形成されていることを特徴とする、請求項１〜５に記載のセラミック多層基板。
  7. 前記セラミック多層基板中には、インダクタまたはコンデンサを構成する内部電極が設けられていることを特徴とする、請求項１〜６のいずれかに記載のセラミック多層基板。
  8. パワー半導体デバイスが搭載されるべき、複数のセラミック層を積層してなるセラミック多層基板の製造方法であって、
    (ａ)複数の未焼成セラミック層を積層してなる未焼成セラミック積層体の内部に、前記未焼成セラミック層が焼結する温度では実質的に焼結しない所定パターンの難焼結性部材が配設され、かつ、
    前記未焼成セラミック積層体の表面から、内部に配設された前記難焼結性部材にまで達するビアホール導体が配設された構造を有する未焼成複合積層体を形成する工程と、
    (ｂ)前記未焼成複合積層体を、前記未焼成セラミック層が焼結し、前記難焼結性部材が実質的に焼結しない温度で焼成する工程と、
    (ｃ)焼成済み複合積層体から前記難焼結性部材を取り除くことにより、内部に、冷媒を流通させるための冷媒流路を形成するとともに、前記冷媒流路に前記ビアホール導体の一部を露出させて、冷媒流路と、搭載されるパワー半導体デバイスとを熱的に接続するためのビアホール導体とを備えたセラミック多層基板を得る工程と
    を備えることを特徴とする、セラミック多層基板の製造方法。
  9. 前記(ａ)の未焼成複合積層体を形成する工程において、前記未焼成複合積層体の表面に、さらに、前記未焼成セラミック層が焼結する温度では実質的に焼結しない補助層を設ける工程を備えていることを特徴とする、請求項８のセラミック多層基板の製造方法。
  10. パワー半導体デバイスが搭載されるべき、複数のセラミック層を積層してなるセラミック多層基板の製造方法であって、
    (ａ)複数の未焼成セラミック層を積層してなる未焼成セラミック積層体と、前記未焼成セラミック積層体の両主面側に配設された、前記未焼成セラミック層が焼結する温度では実質的に焼結しない材料からなる補助層とを備え、前記未焼成セラミック積層体の一方の主面側から、他方の主面側の前記補助層にまで達するビアホール導体を備えた補助層付き未焼成セラミック積層体を形成する工程と、
    (ｂ)前記補助層付き未焼成セラミック積層体の、前記ビアホール導体が達している方の前記補助層が配設された面に、凸部を有する型を合わせてプレスし、前記補助層付き未焼成セラミック積層体に凹部を形成する工程と、
    (ｃ)前記凹部が形成された前記補助層付き未焼成セラミック積層体を、前記未焼成セラミック層が焼結し、前記補助層が実質的に焼結しない温度で焼成する工程と、
    (ｄ)焼成後の補助層付きセラミック積層体から前記補助層を取り除くことにより、前記他方の主面に凹部を有し、該凹部にビアホール導体が露出した焼成済みセラミック積層体を得る工程と、
    (ｅ)前記焼成済みセラミック積層体の前記凹部が形成された面に、予め用意しておいた他の焼成済みセラミック積層体を接合し、前記凹部を封止して冷媒流路を形成することにより、内部に冷媒を流通させるための冷媒流路を備え、かつ、前記冷媒流路と前記パワー半導体デバイスとを熱的に接続するためのビアホール導体を備えたセラミック多層基板を得る工程と
    を備えることを特徴とする、セラミック多層基板の製造方法。
  11. 前記(ａ)の補助層付き未焼成セラミック積層体を形成する工程において、前記未焼成セラミック積層体の一方の主面側から、他方の主面側の前記補助層にまで達するビアホール導体が、
    (ａ)前記補助層の表面にまで達している状態、
    (ｂ)前記補助層の厚み方向の途中にまで達している状態、
    (ｃ)前記補助層を貫通している状態
    のいずれかの状態にあることを特徴とする、請求項１０記載のセラミック多層基板の製造方法。
  12. 複数のセラミック層を積層してなるセラミック多層基板上にパワー半導体デバイスが搭載されているパワー半導体モジュールであって、
    前記セラミック多層基板として、内部に、冷媒を流通させるための冷媒流路と、前記冷媒流路と前記パワー半導体デバイスとを熱的に接続するためのビアホール導体とを備えたセラミック多層基板が用いられていること
    を特徴とする、パワー半導体モジュール。
JP2005210289A 2005-07-20 2005-07-20 セラミック多層基板、その製造方法、およびパワー半導体モジュール Active JP4710460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005210289A JP4710460B2 (ja) 2005-07-20 2005-07-20 セラミック多層基板、その製造方法、およびパワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005210289A JP4710460B2 (ja) 2005-07-20 2005-07-20 セラミック多層基板、その製造方法、およびパワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2007027570A true JP2007027570A (ja) 2007-02-01
JP4710460B2 JP4710460B2 (ja) 2011-06-29

Family

ID=37787907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005210289A Active JP4710460B2 (ja) 2005-07-20 2005-07-20 セラミック多層基板、その製造方法、およびパワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP4710460B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192814A (ja) * 2007-02-05 2008-08-21 Fujitsu Ltd プリント配線板、電子装置、およびプリント配線板の製造方法
US7738249B2 (en) * 2007-10-25 2010-06-15 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal cooling structure and electrical assembly utilizing same
JP2010526427A (ja) * 2007-04-26 2010-07-29 セラムテック アクチエンゲゼルシャフト 構成素子又は回路のためのクーリングボックス
WO2010147199A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 配線基板および電力変換装置
JP2011511291A (ja) * 2008-02-01 2011-04-07 カスタム センサーズ アンド テクノロジーズ インコーポレイテッド Ｐｃｂ圧力センサにおける一体型空洞
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
WO2012165559A1 (ja) * 2011-05-31 2012-12-06 株式会社ザイキューブ インターポーザを用いた積層モジュールの実装構造
WO2012165594A1 (ja) * 2011-05-31 2012-12-06 株式会社ザイキューブ 積層モジュール及びそれに用いるインターポーザ
JP2014049634A (ja) * 2012-08-31 2014-03-17 Fujitsu Ltd 冷却モジュールおよび半導体装置
WO2014008891A3 (de) * 2012-07-11 2014-04-10 Curamik Electronics Gmbh Metall-keramik-substrat
CN112566358A (zh) * 2020-12-01 2021-03-26 吉安满坤科技股份有限公司 用于5g通信的多层电路板制备方法及其多层电路板
WO2022218906A1 (en) * 2021-04-16 2022-10-20 Danfoss Silicon Power Gmbh Electronic device and method of manufacturing it

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010566B (zh) * 2018-12-29 2021-02-26 浙江臻镭科技股份有限公司 一种竖立放置的液冷散热射频结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289297A (ja) * 1988-02-25 1989-11-21 Alcatel Nv 冷却装置を備えた回路板
JPH0677347A (ja) * 1992-08-28 1994-03-18 Toshiba Corp 基 板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289297A (ja) * 1988-02-25 1989-11-21 Alcatel Nv 冷却装置を備えた回路板
JPH0677347A (ja) * 1992-08-28 1994-03-18 Toshiba Corp 基 板

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192814A (ja) * 2007-02-05 2008-08-21 Fujitsu Ltd プリント配線板、電子装置、およびプリント配線板の製造方法
JP2010526427A (ja) * 2007-04-26 2010-07-29 セラムテック アクチエンゲゼルシャフト 構成素子又は回路のためのクーリングボックス
US7738249B2 (en) * 2007-10-25 2010-06-15 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal cooling structure and electrical assembly utilizing same
JP2011511291A (ja) * 2008-02-01 2011-04-07 カスタム センサーズ アンド テクノロジーズ インコーポレイテッド Ｐｃｂ圧力センサにおける一体型空洞
JPWO2010147199A1 (ja) * 2009-06-19 2012-12-06 株式会社安川電機 配線基板および電力変換装置
US8537550B2 (en) 2009-06-19 2013-09-17 Kabushiki Kaisha Yaskawa Denki Wiring board and power conversion device
CN102460695A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 布线基板以及电力变换装置
WO2010147199A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 配線基板および電力変換装置
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
CN103748676A (zh) * 2011-05-31 2014-04-23 赛方塊股份有限公司 使用中介层的堆叠模块封装结构
WO2012165594A1 (ja) * 2011-05-31 2012-12-06 株式会社ザイキューブ 積層モジュール及びそれに用いるインターポーザ
CN103748682A (zh) * 2011-05-31 2014-04-23 赛方塊股份有限公司 堆叠模块以及所用中介层
WO2012165559A1 (ja) * 2011-05-31 2012-12-06 株式会社ザイキューブ インターポーザを用いた積層モジュールの実装構造
WO2014008891A3 (de) * 2012-07-11 2014-04-10 Curamik Electronics Gmbh Metall-keramik-substrat
JP2014049634A (ja) * 2012-08-31 2014-03-17 Fujitsu Ltd 冷却モジュールおよび半導体装置
CN112566358A (zh) * 2020-12-01 2021-03-26 吉安满坤科技股份有限公司 用于5g通信的多层电路板制备方法及其多层电路板
CN112566358B (zh) * 2020-12-01 2021-08-13 吉安满坤科技股份有限公司 用于5g通信的多层电路板制备方法及其多层电路板
WO2022218906A1 (en) * 2021-04-16 2022-10-20 Danfoss Silicon Power Gmbh Electronic device and method of manufacturing it

Also Published As

Publication number Publication date
JP4710460B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4710460B2 (ja) セラミック多層基板、その製造方法、およびパワー半導体モジュール
KR100451949B1 (ko) 다층 세라믹 기판의 제조 방법
JP2004056112A (ja) 回路部品、回路部品実装体、および回路部品内蔵モジュールと、回路部品実装体および回路部品内蔵モジュールの製造方法
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP4826356B2 (ja) セラミック基板の製造方法
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
JP2005243831A (ja) セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP2005093945A (ja) セラミック配線基板の製造方法
JP4718314B2 (ja) 誘電体積層構造体、その製造方法、及び配線基板
JP5960522B2 (ja) セラミック回路基板およびそれを用いた電子装置
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP5019106B2 (ja) 多層セラミックス基板の製造方法
JP4696443B2 (ja) 多層セラミック基板の製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP2006108483A (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP2006229093A (ja) ガラスセラミック基板の製造方法
JP2021158283A (ja) コイル部品の製造方法
JP2008172029A (ja) 多層セラミック基板の製造方法
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法
JP4070198B2 (ja) 配線基板
JP2005286303A (ja) 積層セラミック基板およびその製造方法
JP2008186897A (ja) 多層セラミック基板の製造方法
JP4308791B2 (ja) ガラスセラミック基板の製造方法および電子部品実装基板の製造方法
JP4645962B2 (ja) 多層セラミック基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R150 Certificate of patent or registration of utility model

Ref document number: 4710460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150