JP2007025708A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007025708A JP2007025708A JP2006219427A JP2006219427A JP2007025708A JP 2007025708 A JP2007025708 A JP 2007025708A JP 2006219427 A JP2006219427 A JP 2006219427A JP 2006219427 A JP2006219427 A JP 2006219427A JP 2007025708 A JP2007025708 A JP 2007025708A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- diffusion region
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】液晶表示装置において、薄膜トランジスタ(11aTFT)は第1のガラス基板上(10A)に形成された半導体層(10B)中に形成されており、蓄積容量30は、前記半導体層(10B)上に形成された絶縁膜(10C)と、前記絶縁膜(10C)上に形成されたキャパシタ電極(11c)と、前記半導体層中、前記キャパシタ電極に隣接して形成された第1の拡散領域(11b)と、前記半導体層中、前記キャパシタ電極に隣接して形成された第2の拡散領域(11c)とよりなり、前記第1の拡散領域は第1の導電型に、また前記第2の拡散領域は第2の、逆導電型にドープされている。
【選択図】図14
Description
請求項1に記載したように、
第1のガラス基板と、
前記第1のガラス基板に対向する第2のガラス基板と、
前記第1のガラス基板と前記第2のガラス基板との間に封入された液晶層と、
前記第1のガラス基板上を延在する信号電極と、
前記第1のガラス基板上を延在する走査電極と、
前記第1のガラス基板上を延在する共通電位線と、
前記信号電極線と前記走査電極との交点に形成された薄膜トランジスタと、
前記薄膜トランジスタに電気的に接続された画素電極と、
前記画素電極に並列に接続された蓄積容量とよりなる液晶表示装置において、
前記薄膜トランジスタは前記第1のガラス基板上に形成された半導体層中に形成されており、
前記蓄積容量は、
前記半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成されたキャパシタ電極と、
前記半導体層中、前記キャパシタ電極に隣接して形成された第1の拡散領域と、
前記半導体層中、前記キャパシタ電極に隣接して形成された第2の拡散領域とよりなり、
前記第1の拡散領域は第1の導電型に、また前記第2の拡散領域は第2の、逆導電型にドープされていることを特徴とする液晶表示装置により、または
請求項2に記載したように、
前記薄膜トランジスタは、前記半導体層中に、前記第1の拡散領域からチャネル領域により隔てられて形成された、前記第1の導電型を有する第3の拡散領域と、前記絶縁膜上に、前記半導体層中の前記チャネル領域を覆うように形成されたゲート電極とよりなり、前記第1および第2の拡散領域は共通に前記画素電極に接続され、前記キャパシタ電極は前記共通電位線に接続され、前記第3の拡散領域は前記信号線に接続され、さらに前記ゲート電極は前記走査電極に接続されていることを特徴とする請求項1記載の液晶表示装置により、または
請求項3に記載したように、
前記第1の拡散領域は前記半導体層中において前記キャパシタ電極の一の側に形成された第1の縁部に実質的に一致して形成されており、前記第2の拡散領域は前記半導体層中において前記キャパシタ電極の他の側に形成された第2の縁部に実質的に一致して形成されていることを特徴とする請求項1または2記載の液晶表示装置により、または
請求項4に記載したように、
前記第1の拡散領域は前記半導体層中において前記キャパシタ電極の一の側に形成された第1の縁部の外側に、前記キャパシタ電極直下の領域との間に前記第1の導電型の第1のLDD領域を介して形成されており、前記第2の拡散領域は前記半導体層中において前記キャパシタ電極の他の側に形成された第2の縁部の外側に、前記キャパシタ電極直下の領域との間に前記第2の導電型の第2のLDD領域を介して形成されていることを特徴とする請求項1または2記載の液晶表示装置により、または
請求項5に記載したように、
前記第1の拡散領域は前記半導体層中において前記キャパシタ電極の一の側に形成された第1の縁部の外側に、前記キャパシタ電極直下の領域との間に第1のオフセット領域を介して形成されており、前記第2の拡散領域は前記半導体層中において前記キャパシタ電極の他の側に形成された第2の縁部の外側に、前記キャパシタ電極直下の領域との間に第2のオフセット領域を介して形成されていることを特徴とする請求項1または2記載の液晶表示装置により、または
請求項6に記載したように、
前記第1の拡散領域と前記第2の拡散領域とは、前記キャパシタ電極の縁部に隣接して、しかも相互にも隣接して形成されていることを特徴とする請求項1または2記載の液晶表示装置により、または
請求項7に記載したように、
MOS型容量素子を有する液晶表示装置の製造方法において、前記MOS型容量素子を、
ガラス基板上に半導体膜を形成する工程と、
前記半導体膜上に絶縁膜を形成する工程と、
前記絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクに、前記ゲート電極の一の側において前記半導体膜中に第1の導電型の不純物元素を導入する工程と、
前記ゲート電極をマスクに、前記ゲート電極の他の側において前記半導体膜中に第2の、逆導電型の不純物元素を導入する工程とにより形成することを特徴とする液晶表示装置の製造方法により、解決する。
[作用]
図6(A)は、本発明によるMOS型容量素子の原理を示す図、また図6(B)は、その等価回路図を示す。ただし、図中先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図9(A)〜9(E)は、本発明の第1実施例によるMOS型容量素子30の製造工程を示す。
[第2実施例]
図13(A)〜13(E)は、ボトムゲート構成のTFTの製造工程に両立する、本発明の第2実施例によるMOS型容量素子40の製造工程を示す。
[第3実施例]
図14(A),(B)は、先に説明したMOS型容量素子30を図3に示すアクティブマトリクス型液晶表示装置の液晶セル駆動回路に適用した例を、本発明の第3実施例による駆動回路50として示す。ただし、図14(A),(B)中、先に説明した部分には同一の参照符号を付し、説明を省略する。
[第4実施例]
図15は、図14(A),(B)の液晶セル駆動回路50を使った直視型液晶表示装置の液晶パネル60の構成を示す。ただし、図中先に説明した部分には同一の参照符号を付し、説明を省略する。
[第5実施例]
図16は、図14(A),(B)の液晶セル駆動回路50を使った投写型液晶表示装置に使われる液晶パネル70の構成を示す。ただし、図中先に説明した部分には同一の参照符号を付し、説明を省略する。
[第6実施例]
図18は、本発明によるMOS型容量素子10あるいは30を使った半導体集積回路100の構成を示す。
[第7実施例]
図19は、図18の相補接続されたMOS型容量素子100Bを使って光栄した本発明の第7実施例によるトランスファゲート回路110の構成を示す。
[第8実施例]
図20は、図19のトランスファゲート回路110の一変形例になる本発明の第8実施例によるトランスファゲート回路115の構成を示す。ただし図20中、先に説明した部分には同一の参照符号を付し、説明を省略する。
[第9実施例]
図21は、図18の相補接続されたMOS型容量素子100Bを使った本発明の第9実施例によるサンプリング回路120の例を示す。
[第10実施例]
図22は、図18の相補接続されたMOS型容量素子100Bを使った、本発明の第10実施例による光電変換回路130の構成を示す。
[第11実施例]
図23は、図18の相補接続されたMOS型容量素子100Bを使った、本発明の第11実施例による光電変換回路140の構成を示す。
[第12実施例]
図24(A),(B)は、本発明の第12実施例による液晶セルの駆動回路150の構成を示す断面図および平面図である。
1A,10A TFT基板
1B 対向基板
1Bc 対向電極コンタクト
1C シール
1G ゲート側周辺回路
1V 信号側周辺回路
10 MOS型容量素子
10B 半導体パターン
10C 絶縁膜
10a,10b,10c,10d,10e,10h n+ 型拡散領域
10f 低濃度ドープ領域
10i p+ 型拡散領域
11,11A,11B TFT
11a,11b ゲート電極
11c キャパシタ電極
12 信号電極(信号線)
12A,13A 電極パッド
13 走査電極(制御線)
14 画素電極
15 液晶セル
16 蓄積容量
17 容量線
21 交流電源
22 直流バイアス電源
30,30A,30B,30C,30D,30E MOS型容量素子
31,41 基板
32,44 半導体パターン
32A,44A n+ 型拡散領域
32A',32B' オーミックコンタクト
32a n− 型LDD領域
32B,44B p+ 型拡散領域
32b p− 型LDD領域
32c,32d オフセット領域
33,43 絶縁膜
34,42 キャパシタ電極
50,150 液晶セル駆動回路
60 直視型液晶表示パネル
70 投写型液晶表示パネル
80 投写型液晶表示装置
81 光源
81A 紫外線カットフィルタ
82 光ビーム
91,92,94,96 ダイクロイックミラー
93,95 ミラー
90R,90G,90B 入射側偏光素子
93R,93G,93B 液晶パネル
94R,94G,94B 出射側偏光素子
97 投写光学系
98 スクリーン
100 半導体集積回路装置
101 半導体基板
101A,101B,101C n+ 型拡散領域
101D p+ 型拡散領域
102 熱酸化膜
102A フィールド酸化膜
103A ゲート電極
103B キャパシタ電極
110,115 トランスファゲート回路
111,121 入力端子
112,124,134,146 出力端子
113,114,122,123,132,144 制御入力端子
120 サンプリング回路 130,140 光電変換回路
131 バイアス入力端
133,145 増幅器
135,141 リセット入力端子 142 バイアス回路
Claims (7)
- 第1のガラス基板と、
前記第1のガラス基板に対向する第2のガラス基板と、
前記第1のガラス基板と前記第2のガラス基板との間に封入された液晶層と、
前記第1のガラス基板上を延在する信号電極と、
前記第1のガラス基板上を延在する走査電極と、
前記第1のガラス基板上を延在する共通電位線と、
前記信号電極線と前記走査電極との交点に形成された薄膜トランジスタと、
前記薄膜トランジスタに電気的に接続された画素電極と、
前記画素電極に並列に接続された蓄積容量とよりなる液晶表示装置において、
前記薄膜トランジスタは前記第1のガラス基板上に形成された半導体層中に形成されており、
前記蓄積容量は、
前記半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成されたキャパシタ電極と、
前記半導体層中、前記キャパシタ電極に隣接して形成された第1の拡散領域と、
前記半導体層中、前記キャパシタ電極に隣接して形成された第2の拡散領域とよりなり、
前記第1の拡散領域は第1の導電型に、また前記第2の拡散領域は第2の、逆導電型にドープされていることを特徴とする液晶表示装置。 - 前記薄膜トランジスタは、前記半導体層中に、前記第1の拡散領域からチャネル領域により隔てられて形成された、前記第1の導電型を有する第3の拡散領域と、前記絶縁膜上に、前記半導体層中の前記チャネル領域を覆うように形成されたゲート電極とよりなり、前記第1および第2の拡散領域は共通に前記画素電極に接続され、前記キャパシタ電極は前記共通電位線に接続され、前記第3の拡散領域は前記信号線に接続され、さらに前記ゲート電極は前記走査電極に接続されていることを特徴とする請求項1記載の液晶表示装置。
- 前記第1の拡散領域は前記半導体層中において前記キャパシタ電極の一の側に形成された第1の縁部に実質的に一致して形成されており、前記第2の拡散領域は前記半導体層中において前記キャパシタ電極の他の側に形成された第2の縁部に実質的に一致して形成されていることを特徴とする請求項1または2記載の液晶表示装置。
- 前記第1の拡散領域は前記半導体層中において前記キャパシタ電極の一の側に形成された第1の縁部の外側に、前記キャパシタ電極直下の領域との間に前記第1の導電型の第1のLDD領域を介して形成されており、前記第2の拡散領域は前記半導体層中において前記キャパシタ電極の他の側に形成された第2の縁部の外側に、前記キャパシタ電極直下の領域との間に前記第2の導電型の第2のLDD領域を介して形成されていることを特徴とする請求項1または2記載の液晶表示装置。
- 前記第1の拡散領域は前記半導体層中において前記キャパシタ電極の一の側に形成された第1の縁部の外側に、前記キャパシタ電極直下の領域との間に第1のオフセット領域を介して形成されており、前記第2の拡散領域は前記半導体層中において前記キャパシタ電極の他の側に形成された第2の縁部の外側に、前記キャパシタ電極直下の領域との間に第2のオフセット領域を介して形成されていることを特徴とする請求項1または2記載の液晶表示装置。
- 前記第1の拡散領域と前記第2の拡散領域とは、前記キャパシタ電極の縁部に隣接して、しかも相互にも隣接して形成されていることを特徴とする請求項1または2記載の液晶表示装置。
- MOS型容量素子を有する液晶表示装置の製造方法において、前記MOS型容量素子を、
ガラス基板上に半導体膜を形成する工程と、
前記半導体膜上に絶縁膜を形成する工程と、
前記絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクに、前記ゲート電極の一の側において前記半導体膜中に第1の導電型の不純物元素を導入する工程と、
前記ゲート電極をマスクに、前記ゲート電極の他の側において前記半導体膜中に第2の、逆導電型の不純物元素を導入する工程とにより形成することを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006219427A JP4512570B2 (ja) | 2006-08-11 | 2006-08-11 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006219427A JP4512570B2 (ja) | 2006-08-11 | 2006-08-11 | 液晶表示装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31124998A Division JP4332244B2 (ja) | 1998-10-30 | 1998-10-30 | Mos型容量素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007025708A true JP2007025708A (ja) | 2007-02-01 |
JP4512570B2 JP4512570B2 (ja) | 2010-07-28 |
Family
ID=37786434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006219427A Expired - Fee Related JP4512570B2 (ja) | 2006-08-11 | 2006-08-11 | 液晶表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4512570B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289917A (ja) * | 1988-05-17 | 1989-11-21 | Seiko Epson Corp | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JPH02137255A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 半導体集積回路 |
JPH0582733A (ja) * | 1991-09-24 | 1993-04-02 | Matsushita Electron Corp | 容量素子 |
JPH0720494A (ja) * | 1993-06-23 | 1995-01-24 | Sharp Corp | アクティブマトリックス基板及びその製造方法 |
JPH07335903A (ja) * | 1994-06-13 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路 |
JPH09283708A (ja) * | 1996-04-17 | 1997-10-31 | Nec Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-08-11 JP JP2006219427A patent/JP4512570B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289917A (ja) * | 1988-05-17 | 1989-11-21 | Seiko Epson Corp | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JPH02137255A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 半導体集積回路 |
JPH0582733A (ja) * | 1991-09-24 | 1993-04-02 | Matsushita Electron Corp | 容量素子 |
JPH0720494A (ja) * | 1993-06-23 | 1995-01-24 | Sharp Corp | アクティブマトリックス基板及びその製造方法 |
JPH07335903A (ja) * | 1994-06-13 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路 |
JPH09283708A (ja) * | 1996-04-17 | 1997-10-31 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4512570B2 (ja) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6633359B1 (en) | Liquid crystal display having signal lines on substrate intermittently extending and its manufacture | |
US8362491B2 (en) | Liquid crystal display device and method for fabricating the same | |
US6066860A (en) | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device | |
TWI245950B (en) | Liquid crystal display apparatus | |
JP4332244B2 (ja) | Mos型容量素子 | |
US7662704B2 (en) | Electro-optical device, method of manufacturing the same, electronic apparatus, and semiconductor device | |
US20070181885A1 (en) | Display device and method of manufacturing the same | |
US6836302B2 (en) | Active matrix substrate, electro-optical device and electronic equipment | |
JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
US20050036080A1 (en) | Thin film transistor, active matrix substrate, display device, and electronic apparatus | |
US8263982B2 (en) | Thin film transistor with a high impurity region overlapping the gate electrode | |
US7123230B2 (en) | System and method for reducing off-current in thin film transistor of liquid crystal display device | |
JP4512570B2 (ja) | 液晶表示装置およびその製造方法 | |
JPH08190106A (ja) | アクティブマトリクス装置及びその駆動方法 | |
JP2000241829A (ja) | 電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置 | |
JP2003243658A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 | |
US6940480B2 (en) | Pixel structure | |
JP2006319370A (ja) | Mos型容量素子および液晶表示装置の製造方法 | |
JP3965946B2 (ja) | 基板装置及びその製造方法、電気光学装置並びに電子機器 | |
JP2002164543A (ja) | 半導体装置、電気光学装置およびそれらの製造方法 | |
JP2002217417A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
JP2003084307A (ja) | 電気光学装置、その製造方法、および投射型表示装置 | |
JP2004111562A (ja) | 素子基板及びその製造方法、電気光学装置、投射型表示装置 | |
JP3794172B2 (ja) | アクティブマトリクス基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |