JP2007012782A - 基板処理方法 - Google Patents
基板処理方法 Download PDFInfo
- Publication number
- JP2007012782A JP2007012782A JP2005190011A JP2005190011A JP2007012782A JP 2007012782 A JP2007012782 A JP 2007012782A JP 2005190011 A JP2005190011 A JP 2005190011A JP 2005190011 A JP2005190011 A JP 2005190011A JP 2007012782 A JP2007012782 A JP 2007012782A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processing
- relative speed
- defects
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 207
- 238000003672 processing method Methods 0.000 title claims abstract description 33
- 238000012545 processing Methods 0.000 claims abstract description 68
- 230000007547 defect Effects 0.000 claims abstract description 67
- 239000002245 particle Substances 0.000 claims abstract description 42
- 238000005468 ion implantation Methods 0.000 claims description 39
- 239000007788 liquid Substances 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000001035 drying Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 35
- 238000000034 method Methods 0.000 abstract description 25
- 235000012431 wafers Nutrition 0.000 description 18
- 239000012535 impurity Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000006378 damage Effects 0.000 description 8
- 238000010884 ion-beam technique Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 239000011859 microparticle Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000010419 fine particle Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000011835 investigation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000008155 medical solution Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
- H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- High Energy & Nuclear Physics (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 半導体ウエハ等の基板及び基板上に形成されたパターンに発生する欠陥を減少させる。
【解決手段】 本発明の基板処理方法は、パーティクルを含む真空雰囲気である容器２１０の内部に基板２０１を設置する工程と、容器２１０の内部において、基板２０１を容器２１０に対して所定の相対速度をもって移動させながら基板２０１の処理を行なう工程とを備え、処理を行なう際にパーティクルに起因して基板２０１に生じる欠陥の数又は密度について、許容される上限値を決定し、所定の相対速度を、欠陥の数又は密度が上限値となる時の相対速度以下に設定する。
【選択図】 図１
【解決手段】 本発明の基板処理方法は、パーティクルを含む真空雰囲気である容器２１０の内部に基板２０１を設置する工程と、容器２１０の内部において、基板２０１を容器２１０に対して所定の相対速度をもって移動させながら基板２０１の処理を行なう工程とを備え、処理を行なう際にパーティクルに起因して基板２０１に生じる欠陥の数又は密度について、許容される上限値を決定し、所定の相対速度を、欠陥の数又は密度が上限値となる時の相対速度以下に設定する。
【選択図】 図１
Description
本発明は、半導体集積回路の製造等における基板処理方法に関し、特に、基板を高速で移動させながらイオン注入、洗浄等の処理を行なう基板処理方法に関する。
半導体集積回路装置の高集積化に伴い、ＭＯＳ（Metal Oxide Semiconductor ）トランジスタのゲート電極の寸法は、細線化が進行し続けている。このため、ゲート電極は物理的な強度が低下し、衝撃による損傷を受けやすくなって来ている。
また、高集積化に伴い、ＭＯＳトランジスタのソース領域及びドレイン領域をイオン注入によって形成する場合、ウエハ面内における不純物プロファイルには高度な均一性が要求される。更に、スケーリングにより数ｎｍ程度にまで薄膜化したゲート絶縁膜は、ゲート電極に対するイオン注入又はゲート電極をマスクとして用いた基板に対するイオン注入等に起因するチャージアップ絶縁破壊に対し、極めて敏感になってきている。
従来、不純物導入のためには、細く径を絞ったイオンビームによりウェーハ面上を走査することによって不純物の導入を行なうことが一般に行なわれている。これは、１つには、特にソース領域・ドレイン領域を形成するためのイオン注入等のような、大電流イオン注入において、ウエハ面内の不純物プロファイル及び不純物濃度等の均一性を向上するためである。また、高イオン濃度ビームの連続的照射の結果として、チャージアップによる絶縁破壊が発生して損傷が生じるのを抑制するためでもる。
このような、細い径のイオンビームを用いてウエハ面の全面に均一に不純物の導入を行なう具体的方法として、イオンビームを走査するのではなく、固定された入射イオンビームに対して垂直な方向に半導体基板を高速運動させる方法がある。これは、例えば特許文献１に記載されている。
図４（ａ）に、そのような方法によるイオン注入をバッチ式で行なうためのイオン注入装置において、半導体基板を設置するエンドステーション部を示す。図４（ａ）に示すように、大口径のディスク１０上に半導体基板１１が複数固定して設置され、ディスク１０は回転軸１２を中心として回転可能になっている。このようなエンドステーション部等は、全体として高真空雰囲気下に置かれている。
図４（ｂ）には、イオン注入を行なう際の斜めから見た様子を示している。イオン注入を行なう際には、ディスク１０が通常は１０００ｒｐｍ（Revolutions per minute）以上の回転速度をもって高速回転する。これと同時に、ディスク１０自体が上下に直線的に移動する。ディスク１０がこのような移動をしている状態において、イオンビーム１３が照射される。
以上のようにすると、半導体基板１１上にイオンビーム１３が一様にスキャンされることになり、半導体基板１１に対して概ね均一に不純物の導入が行なわれる。
特開平５−１３５７３１号公報
しかしながら、半導体集積回路装置上に形成する半導体素子のパターン寸法が微細になるにつれて、図４（ａ）のイオン注入装置を用いて不純物の導入を行なったデバイスにおいて、パターン欠陥が増加するという問題があった。
そこで、本発明の目的は、このようなパターン欠陥の増加を抑制しながら基板の処理を行なうことができる基板処理方法を提供することである。また、これにより、基板の処理に伴う製造歩留ロスを削減すると共に、信頼性の高い半導体装置を供給することである。
前記の目的を達成するため、本願発明者等は、先に説明したようなパターン欠陥が発生する原因について調査した。この結果、パターン欠陥の発生は、処理を行なうための雰囲気中に存在するパーティクルが原因と考えられることが見出された。また、特にパターン寸法が１３０ｎｍ以下になると、このようなパターン欠陥が顕著に増加することが発見された。以下、これについて説明する。
基板の処理に際し、基板は処理装置又は処理雰囲気に対して相対的に高速で移動する。例えば、図４（ａ）及び（ｂ）に示した装置を用いる場合には、ディスク１０上に固定された半導体基板１１は、ディスク１０の回転によって回転すると共に、ディスク１０の上下移動によって上下にも移動する。これによって、半導体基板１１は容器に対して相対的に高速で移動する。
このようにして処理を行なう際には、真空チャンバー内（図示せず）又は真空雰囲気から微小パーティクル（ここでは、径が約０．２μｍ以下であるパーティクルを微小パーティクルと呼ぶ）が除去されていることが望ましいが、完全に無くすのは極めて困難である。
このため、基板１１の表面近傍に存在していた微小パーティクルは基板１１に対して相対的な速度を持つことになり、更には基板１１に対して相対的な運動エネルギーを持つことになる。このような運動エネルギーが十分に大きい場合、基板１１又は基板１１上に形成された素子パターンに微小パーティクルが衝突すると、素子パターン等に損傷を与え、パターン欠陥を生じる。
図５（ａ）及び（ｂ）は、基板処理の１つとしてイオン注入を行なった後に発見されたパターン欠陥を示すＳＥＭ（Scanning Electron Microscope）写真である。ここで、図５（ａ）は、基板上に塗布されたフォトレジストに生じた傷を示す。また、図５（ｂ）は、幅約０．１μｍのフォトレジストパターンをマスクとしてエッチング形成されたＭＯＳトランジスタにおいて、ゲート電極上からレジストが付いたままイオン注入を行なった後に生じていた欠陥を示す。図５（ｂ）においては、フォトレジストだけではなく、フォトレジストの下層に在る多結晶シリコンのパターンについても破壊されている。
次に、図６（ａ）〜（ｄ）は、図５（ａ）及び（ｂ）に示した欠陥が生じる過程を説明する図である。まず、図５（ａ）の欠陥の発生過程を、図６（ａ）及び（ｂ）を用いて説明する。
図６（ａ）には、素子パターンの形成された基板１００が示されている。具体的には、例えば半導体基板１０１上にＳＴＩ（Shallow Trench Isolation）１０２が形成され、半導体基板１０１及びＳＴＩ１０２を覆うようにＳｉＯ2 膜１０３が形成され、更にＳｉＯ2 膜１０３を覆うフォトレジスト１０４が形成されている。また、基板１００の近傍に、シリコン酸化膜の微小な破片等からなる微小パーティクル１０５を示してある。
基板１００に対する処理の一例として、イオン注入を行なう場合を説明する。この場合、基板１００を高真空雰囲気中に設置し、高真空雰囲気に対する相対速度Ｖをもって主面方向に移動させる。また、微小パーティクル１０５は、基板１００に対して垂直に、近づくように移動しているものとする。
このような基板１００及び微小パーティクル１０５の移動の結果、図６（ｂ）に示すように、微小パーティクル１０５は基板１００に対して相対的には斜めに衝突し、フォトレジスト１０４を削り取るようにしてスクラッチ状の損傷１２０を生じる。尚、図６（ａ）及び（ｂ）は、いずれも両端を省略して示しているが、図示されているのは基板１００の同じ範囲である。微小パーティクル１０５が主面方向に移動しているように見えるのは、基板１００が移動したことによる。
次に、図５（ｂ）の欠陥の発生過程を、図６（ｃ）及び（ｄ）を用いて説明する。
図６（ｃ）には、素子パターンの形成された基板１５０が示されている。具体的には、例えば半導体基板１０１上にＳＴＩ１０２が形成されていると共に、ＳＴＩ１０２によって区画された領域に、ゲート絶縁膜１０６を介して多結晶シリコンからなるゲート電極１０７が形成されている。更に、ゲート電極１０７上には、フォトレジストパターン１０８が形成されている。また、基板１５０の近傍に、シリコン酸化膜の微小な破片等からなる微小パーティクル１０５が示されている。
図６（ａ）及び（ｂ）に示した場合と同様、基板１５０についてイオン注入等の処理を行なう際には、基板１５０は相対速度Ｖをもって主面方向に移動される。この状態において微小パーティクル１０５が基板１５０に接近して行くと、相対的には斜めに衝突することになる。この結果、例えば図６（ｄ）に示すように、ゲート絶縁膜１０６、ゲート電極１０７及びフォトレジストパターン１０８からなる積層構造に衝突し、該積層構造（ゲートパターン）を破壊する。
特に、最近のシステムＬＳＩ（Large Scale Integration ）のように、高速動作のために設計ルール以上に細線化した（例えば、幅０．１μｍ以下である）ゲート電極は、物理的な強度が低下してるために破壊されやすい。つまり、小さな衝撃に対してもゲートパターンが損傷を受けやすい。
また、微小パーティクルが基板に衝突する際のエネルギーは、微小パーティクルの基板に対する相対的な運動エネルギーに基づくため、基板の移動速度又は基板を載置したディスクの回転数等の二乗に比例して増加することになる。
このような調査の結果に基づき、前記の目的を達成するため、本発明に係る第１の基板処理方法は、パーティクルを含む真空雰囲気である容器の内部に基板を設置する工程と、容器の内部において、基板を容器に対して所定の相対速度をもって移動させながら基板の処理を行なう工程とを備え、処理を行なう際にパーティクルに起因して基板に生じる欠陥の数又は密度について、許容される上限値を決定し、所定の相対速度を、欠陥の数又は密度が上限値となる時の相対速度以下に設定する。
第１の基板処理方法によると、真空雰囲気中に存在するパーティクルに起因して基板に生じる欠陥について、製造上許容できる数又は密度の上限を決定し、これに応じて容器に対する基板の相対速度について、上限を求めておく。つまり、欠陥の数又は密度が予め決定した上限となるときの相対速度を実験等により求めておく。この時の相対速度以下に設定した相対速度をもって基板を移動させながら基板の処理を行なうことにより、パーティクルに起因する基板の欠陥は、許容される上限以下の数又は密度となる。尚、欠陥の密度とは、基板面の単位面積当たりに生じた欠陥の数で表される。
ここで、欠陥は、真空雰囲気中に存在するパーティクルが基板表面に衝突することにより、パーティクルと基板表面との相対速度に基づく運動エネルギーのために基板表面が損傷を受けることから発生する。このため、容器に対する基板の相対速度を低くすることにより前記の運動エネルギーを小さくすることができ、この結果として欠陥の発生を抑制し、欠陥の数又は密度を減少させることができる。
尚、第１の基板処理方法において、容器は、イオン注入装置の処理容器であり、処理は、イオン注入であることが好ましい。
このようにすると、イオン注入装置を用いて基板にイオンを注入する際に、欠陥の数又は密度を減少させ、許容される上限以下にすることができる。
また、前記の目的を達成するため、本発明に係る第２の基板処理方法は、処理を行なうためのパーティクルを含む雰囲気中に基板を設置する工程と、雰囲気中において、基板を雰囲気に対して所定の相対速度をもって移動させながら基板の処理を行なう工程とを備え、処理を行なう際にパーティクルに起因して基板に生じる欠陥の数又は密度について、許容される上限値を決定し、所定の相対速度を、欠陥の数又は密度が上限値となる時の相対速度以下に設定する。
第２の基板処理方法によると、処理のための雰囲気中に存在するパーティクルに起因して基板に生じる欠陥について、製造上許容できる数又は密度の上限を決定し、これに応じて処理のための雰囲気に対する基板の相対速度について、上限を求めておく。つまり、欠陥の数又は密度が予め決定した上限となるときの相対速度を実験等により求めておく。この時の相対速度以下に設定した相対速度をもって基板を移動させながら基板の処理を行なうことにより、パーティクルに起因する基板の欠陥は、許容される上限以下の数又は密度となる。
これは、第１の処理方法と同様、処理のための雰囲気中に存在するパーティクルと基板との相対速度を小さくすることにより、パーティクルが基板に衝突した場合にも基板が損傷を受けにくくすることができるためである。この結果、欠陥の発生を抑制し、欠陥の数又は密度を減少させることができる。
尚、第２の基板処理方法において、雰囲気は、気体であることが好ましい。
このようにすると、気体中において基板を処理する場合において、基板に生じる欠陥を減少させることができる。
基板の処理は、乾燥であることが好ましい。このようにすると、気体である雰囲気において基板の乾燥を行なう際に、基板に生じる欠陥を減少させることができる。
また、第２の基板処理方法において、雰囲気は、液体であることが好ましい。
このようにすると、液体である雰囲気において基板を処理する場合において、基板に生じる欠陥を減少させることができる。
基板の処理は、洗浄であることが好ましい。このようにすると、液体中で基板を洗浄する際に、基板に生じる欠陥を減少させることができる。
また、基板の処理は、基板上に液体を塗布する処理であることも好ましい。このようにすると、フォトリソグラフィ工程等において基板上に液体を塗布する際に、基板に欠陥が発生するのを抑制することができる。更に具体的な処理の例としては、例えば、基板上にレジスト又は反射防止膜の液体である材料等を塗布し、該液体を振り切る処理等がある。
また、本発明の基板処理方法において、処理の基板面内における均一性について、許容される下限値を決定し、所定の相対速度を、均一性が下限値となる時の相対速度以上に設定することが好ましい。
容器又は処理のための雰囲気に対する基板の相対速度が小さくなると、基板面内における処理の均一性が低下する。そこで、許容できる均一性の下限を予め決定し、均一性が決定した下限となるときの相対速度を求めておく。このような下限以上に設定した相対速度をもって基板を移動させながら処理を行なうと、許容される処理の均一性を実現することができる。
また、本発明の基板処理方法において、基板上には、最小パターン幅が０．２μｍを越え且つ１．５μｍ以下である島状のパターンが形成され、相対速度は、５ｍ／秒以上で且つ５０ｍ／秒以下であることが好ましい。
コンタクトホール等の開口型のパターンについては、微細化して寸法が小さくなってもパターンを形成する膜の面積が大きいため、パーティクルの衝突による欠陥は問題となりにくい。これに対し、ゲート電極等のような島状のパターンについては、パターンの微細化に伴ってパーティクルの衝突による損傷の影響を顕著に受けるようになる。このことから、基板に形成される島状のパターンの寸法に基づいて、発生する欠陥の数又は密度が上限以下になる相対速度を決定するのがよい。
具体的には、最も狭い部分の幅が０．２μｍを越え且つ１．５μｍ以下である島状のパターンが形成されているのであれば、相対速度を５ｍ／秒以上で且つ５０ｍ／秒とすると、確実に欠陥の発生を許容できる上限以下にすることができる。
同様に、基板上には、最小パターン幅が０．１３μｍを越え且つ０．２μｍ以下である島状のパターンが形成され、相対速度は、１０ｍ／秒以上で且つ３４ｍ／秒以下であることが好ましい。
また、更に同様に、基板上には、最小パターン幅が０．１３μｍ以下である島状のパターンが形成され、相対速度は、１０ｍ／秒以上で且つ３０ｍ／秒であることが好ましい。
このようなパターン幅と相対速度との関係を有していると、基板に発生する欠陥の数又は密度について、許容される上限以下とすることが確実にできると共に、基板面内における処理を均一に行なうことが確実にできる。
本発明によると、基板を容器又は処理雰囲気に対して移動させながら処理を行なう際に、基板の移動速度を予め求めた上限以下とすることにより、パーティクルの衝突による欠陥の発生を抑制することができる。また、基板の移動速度を予め求めた下限以上とすることにより、基板面内における処理の均一性低下を抑制することができる。この結果、半導体装置等の歩留ロスを削減できると共に、信頼性の高い半導体装置を製造することができる。
以下、本発明の実施形態に係る基板処理方法について、図面を参照して説明する。
図１（ａ）に、本実施形態の基板処理方法に用いる装置、具体的にはイオン注入装置のうち、処理に際して高真空雰囲気にされる処理容器２１０の中に置かれるエンドステーション部を平面図として示す。該装置は高電流タイプで且つバッチ式であり、そのエンドステーション部は、基板２０１が複数固定して設置される大皿状の大口径のディスク２００を備える。ディスク２００は中心に取り付けられた回転軸２０２によって回転することができるようになっている。
図１（ｂ）には、イオン注入を行なう際の斜めから見た様子を示している。イオン注入を行なう際には、ディスク２００を所定の回転速度を持って回転させると共に、ディスク２００自体を上下に直線的に移動させる。ディスク２００がこのような移動をしている状態において、イオンビーム２０３が照射され、基板２０１に対して一様にスキャンされてイオン注入が行なわれる。尚、処理雰囲気が真空雰囲気であるから、基板２０１の処理容器２１０に対する相対速度と、基板２０１の真空雰囲気に対する相対速度とは、同じである。
次に、所定の回転速度、つまり、本実施形態の基板処理方法において、パターン欠陥の発生を抑制するためのディスク２００の回転速度について説明する。まず、図２に、基板に対する処理の一例としてイオン注入を行なう場合に、イオン注入装置におけるディスク２００の回転速度と、パターン欠陥の発生数との関係を示す実験結果を示している。
この実験においては、幅が０．１３μｍのＭＯＳトランジスタのゲート電極パターンを形成した半導体基板を試料として用いている。また、パターン欠陥の発生数は、１ｃｍ2
あたりの数である。
あたりの数である。
また、本実施形態では、基板２０１は口径が２００ｍｍの半導体ウエハであり、ディスク２００の回転数は２００ｒｐｍから１２００ｒｐｍまで変化させ、上下方向の直線運動については２０ｍｍ／秒程度の低速スキャンとした。
この結果が図２に示されており、ディスク２００の回転速度が増加するのに伴って、ゲート電極のパターン欠陥の発生数が増加することが判る。これは、ディスク２００の回転が高速であるほど、基板２０１に対する微小な（例えば、径が０．２μｍ以下の）パーティクルの相対的な運動エネルギーが大きくなるため、パーティクルが基板２０１に衝突した際にゲート電極パターンが損傷して欠陥となる確率が高くなるためと考えられる。
図２の結果によると、ゲート電極パターンの寸法が０．１３μｍである場合、欠陥の密度を製造歩留が劣化しないと考えられる欠陥密度である許容欠陥密度０．０５個／ｃｍ2 以下とするには、ディスク２００の回転数を６００ｒｐｍ以下とすればよい。これは、基板２０１が移動する直線速度（図６（ａ）等における相対速度Ｖに相当）に換算すると、３０ｍ／秒以下となる。
尚、このような回転数と直線速度との換算は、次の関係式
２π・ディスクの半径（ｍ）・回転数（ｒｐｍ）／６０＝直線速度（ｍ／秒）
によって行なう。ここで、ディスク２００の半径は０．５ｍ程度である。
２π・ディスクの半径（ｍ）・回転数（ｒｐｍ）／６０＝直線速度（ｍ／秒）
によって行なう。ここで、ディスク２００の半径は０．５ｍ程度である。
ディスク２００の回転数又は真空雰囲気に対する基板２０１の相対速度を更に小さくすると、ゲート電極パターンの欠陥の発生数は更に減少する。特に、図２に示す例の場合、ディスク２００の回転数を２００ｒｐｍ以下とすると、微小パーティクルの衝突に起因する欠陥の密度は概ね０となる。このように、欠陥の発生数については、回転数は小さいほど良好な結果が得られる。
しかしながら、半導体集積回路を製造するための生産レベルにおけるイオン注入の場合には、ディスク２００の回転数について、欠陥の抑制とは別の理由から下限が存在する。これについて次に説明する。
図３には、本実施形態におけるイオン注入の実験に関し、ディスク２００の回転数を２００ｒｐｍから１２００ｒｐｍまで変化させた場合の半導体ウエハ（基板２０１）面内におけるドーズ量の均一性について示している。ここで、図３において、横軸は半導体ウエハの中心を０とし、外周方向の一方に向かってプラス、反対側に向かってマイナスとしてｍｍ単位の距離を示してる。また、縦軸は、半導体ウエハ上の各位置について、不純物のドーズ量を相対的に示している。
ここで、各回転数についてそれぞれ記されているσは、ドーズ量の不均一性を示しており、０．５％以下であることが望ましい。
図３に示されているように、ディスク２００の回転数が２５０ｒｐｍ以下である場合、半導体ウエハ面内におけるドーズ量の変動が顕著になっている。このように、基板２０１の移動速度が一定の下限よりも小さくなると、半導体ウエハ面内における処理の均一性（ここでは、ドーズ量の均一性）が悪化する。
逆に、この結果から、基板２０１の移動速度について下限を決めることができる。つまり、半導体ウエハ面内におけるドーズ量の均一性が悪化するのを抑制することのできる基板の移動速度を読み取ることができる。具体的には、半導体ウエハの真空雰囲気に対する相対的な直線速度に換算して、直線速度が１０ｍ／秒以上であれば良い。
以上のことから、イオン注入を行なう際には、半導体ウエハ（基板２０１）の移動速度を真空雰囲気に対して１０ｍ／秒以上で且つ３０ｍ／秒以下とすると、微小パーティクルの衝突による欠陥の発生及び不純物の導入量の均一性悪化を共に抑制することができる。但し、これは幅０．１３μｍのゲート電極パターンが基板に形成されている場合である。
コンタクトホールのように、膜に対して開口を設けた開口型のパターンについては、開口の寸法が縮小化された場合にも、パターンを形成する膜の面積が非常に大きい。このことから、微小パーティクルの衝突に起因する欠陥に関して、影響は小さい。しかし、ゲート電極のように膜等を島状に残すパターンが微細化されると、微小パーティクルの衝突による欠陥発生の影響は顕著に現われる。
先に述べたように、最小パターン幅が０．１３μｍである島状のパターンが基板２０１に形成されている場合、真空雰囲気に対する基板２０１の相対速度は、１０ｍ／秒以上で且つ３０ｍ／秒以下するのが好ましい。しかし、最小パターン幅が異なる場合には、適切な相対速度は最小パターン幅に依存して異なる。
本実施形態で説明したのと同様の実験を行なって検討した結果、まず、最小パターン幅が０．１３μｍ以下である場合、真空雰囲気に対する基板の相対速度は、１０ｍ／秒以上で且つ３０ｍ／秒以下するのが好ましく、２０ｍ／秒以上で且つ３０ｍ／秒以下であることが更に好ましい。
また、最小パターン幅が０．１３μｍを越え且つ０．２μｍ以下である場合、基板の相対速度は、１０ｍ／秒以上で且つ３４ｍ／秒以下であることが好ましく、２０ｍ／秒以上で且つ３４ｍ／秒以下であることが更に好ましい。
更に、最小パターン幅が０．２μｍを越え且つ１．５μｍ以下である場合、基板の相対速度は、５ｍ／秒以上で且つ５０ｍ／秒以下であることが好ましい。
また、以上では、ディスク２００の回転及び上下運動によって基板２０１を移動しながらバッチ式イオン注入を行なう場合について説明したが、これに限るものではない。つまり、基板２０１を移動させながら処理を行なう工程はイオン注入の他にも存在し、それらの処理にも本実施形態の基板処理方法が適用可能である。例えば、（ａ）半導体基板上のゴミ検査装置、（ｂ）ＣＭＰ（Chemical Mechanical Polishing ）後のウエハ洗浄装置、（ｃ）フォトリソグラフィ工程におけるコーター、（ｄ）スクラバー洗浄装置、及び（ｅ）バッチ式スピン洗浄・乾燥装置等による処理である。このような処理について、以下に説明する。
（ａ）〜（ｄ）の装置は、通常は枚葉式であり、円形である半導体基板等の回転対称軸付近を中心として半導体基板等を高速で回転させながら、それぞれの処理を行なう。特に、（ｄ）のスクラバー洗浄装置においては、従来、回転数が４０００ｒｐｍを超える。このため、現在広く用いられるようになっている３００ｍｍの大口径ウエハの処理を行なう場合、特に周縁部では相対速度が大きくなり、直線速度に換算すると、３０ｍ／秒を遙かに超えていた。
また、（ｅ）のバッチ式スピン洗浄・乾燥装置の場合は、複数のウエハをカセットに収め、このようなカセットを複数、回転台に中心対称に配置する。そして、回転台を高速回転しながら薬液洗浄又は乾燥処理を行なう。
また、イオン注入の場合、処理を行なう際に基板周辺の処理雰囲気は高真空であったが、他の種類の処理雰囲気であっても良い。例えば、（ａ）及び（ｃ）の装置では大気、（ｅ）の装置ではＮ2 等の気体雰囲気である。また、（ｂ）、（ｄ）及び（ｅ）の各洗浄装置では、純水又は薬液等の液体雰囲気である。
雰囲気が真空の場合とは異なり、液体又は気体は流動するため、基板の雰囲気に対する相対速度と、基板の処理容器に対する相対速度とは必ずしも同じではない。雰囲気中に含まれているパーティクルと基板との相対速度によってパターン欠陥が発生するのであるから、基板の移動速度の上限及び下限については、基板と雰囲気との相対速度を考える。
以上のような（ａ）〜（ｅ）の装置を用いる工程の場合にも、イオン注入の場合と同様に、基板周囲の処理雰囲気中に微小パーティクルが含まれている場合がある。このため、気体中又は液体中の微小パーティクルが処理の際に基板上に形成されたパターンに衝突し、パターンの破壊が起こる。
これに対し、本実施形態で説明したように、処理の際の基板の移動速度を所定の上限以下に設定すると、パターンの破壊を抑制し、欠陥の数又は密度を許容される上限以下に抑えることができる。
また、処理の際の基板の移動速度が小さくなると、（ａ）〜（ｅ）の装置を用いる工程の場合にも、基板面内における処理の均一性が低下することがある。そこで、許容される均一性を得ることができる基板の移動速度について、下限を予め求めておき、処理の際には、そのような下限以上の移動速度を設定する。
相対速度の範囲としては、具体的には、例えば、イオン注入の場合について説明した最小パターン幅と速度の範囲との関係を（ａ）〜（ｅ）の装置による処理等についても適用することができる。但し、個々の処理について、それぞれ実験を行なう等によって個別に条件（相対速度の上限及び下限）を求めることは、当然可能である。また、基板に発生する欠陥を抑制することだけが求められるような場合には、相対速度の上限だけを設定すればよい。
また、基板を移動させる方法としては、以上に説明してきた他に、例えば、枚葉式の（ａ）〜（ｄ）の装置のように、基板をその回転対称軸で回転させる等であっても良い。このような場合にも、基板表面に形成されているパターンと、処理雰囲気中に存在する微小パーティクルとは相対的に運動しており、パーティクルの衝突によって、基板に形成されているパターンに欠陥が発生しうる。そのため、基板の移動速度を設定することによりパターン欠陥の発生を抑制する本発明の効果が実現する。
以上のように、本実施形態の基板処理方法によると、処理を行なう際の基板の移動速度を所定の上限以下とすることによりパーティクルに起因するパターン欠陥の発生を抑制することができると共に、基板の移動速度を所定の下限以上とすることにより、基板面内における処理の均一性の低下を抑制することができる。
本発明の基板処理方法によると、基板を高速で移動させながら処理を行なう際に、基板上に形成されたパターンの破壊を抑制することができる。このため、特に、微細なパターンの形成された基板の処理に有用であり、半導体装置の製造等にも利用できる。
１００、１５０、２０１ パターンの形成された基板
１０１ 半導体基板
１０２ ＳＴＩ
１０３ ＳｉＯ2 膜
１０４ フォトレジスト
１０５ 微小パーティクル
１０６ ゲート絶縁膜
１０７ ゲート電極
１０８ フォトレジストパターン
１２０ 損傷
２０２ 回転軸
２０３ イオンビーム
２１０ 処理容器
１０１ 半導体基板
１０２ ＳＴＩ
１０３ ＳｉＯ2 膜
１０４ フォトレジスト
１０５ 微小パーティクル
１０６ ゲート絶縁膜
１０７ ゲート電極
１０８ フォトレジストパターン
１２０ 損傷
２０２ 回転軸
２０３ イオンビーム
２１０ 処理容器
Claims (12)
- パーティクルを含む真空雰囲気である容器の内部に基板を設置する工程と、
前記容器の内部において、前記基板を前記容器に対して所定の相対速度をもって移動させながら前記基板の処理を行なう工程とを備え、
前記処理を行なう際に前記パーティクルに起因して前記基板に生じる欠陥の数又は密度について、許容される上限値を決定し、
前記所定の相対速度を、前記欠陥の数又は密度が前記上限値となる時の相対速度以下に設定することを特徴とする基板処理方法。 - 請求項１において、
前記容器は、イオン注入装置の処理容器であり、
前記処理は、イオン注入であることを特徴とする基板処理方法。 - 処理を行なうためのパーティクルを含む雰囲気中に基板を設置する工程と、
前記雰囲気中において、前記基板を前記雰囲気に対して所定の相対速度をもって移動させながら前記基板の処理を行なう工程とを備え、
前記処理を行なう際に前記パーティクルに起因して前記基板に生じる欠陥の数又は密度について、許容される上限値を決定し、
前記所定の相対速度を、前記欠陥の数又は密度が前記上限値となる時の相対速度以下に設定することを特徴とする基板処理方法。 - 請求項３において、
前記雰囲気は、気体であることを特徴とする基板処理方法。 - 請求項４において、
前記基板の処理は、乾燥であることを特徴とする基板処理方法。 - 請求項３において、
前記雰囲気は、液体であることを特徴とする基板処理方法。 - 請求項６において、
前記基板の処理は、洗浄であることを特徴とする基板処理方法。 - 請求項６において、
前記基板の処理は、前記基板上に液体を塗布する処理であることを特徴とする基板処理方法。 - 請求項１〜８のいずれか１つにおいて、
前記処理の前記基板面内における均一性について、許容される下限値を決定し、
前記所定の相対速度を、前記均一性が前記下限値となる時の相対速度以上に設定することを特徴とする基板処理方法。 - 請求項１〜９のいずれか１つにおいて、
前記基板上には、最小パターン幅が０．２μｍを越え且つ１．５μｍ以下である島状のパターンが形成され、
前記相対速度は、５ｍ／秒以上で且つ５０ｍ／秒以下であることを特徴とする基板処理方法。 - 請求項１〜９のいずれか１つにおいて、
前記基板上には、最小パターン幅が０．１３μｍを越え且つ０．２μｍ以下である島状のパターンが形成され、
前記相対速度は、１０ｍ／秒以上で且つ３４ｍ／秒以下であることを特徴とする基板処理方法。 - 請求項１〜９のいずれか１つにおいて、
前記基板上には、最小パターン幅が０．１３μｍ以下である島状のパターンが形成され、
前記相対速度は、１０ｍ／秒以上で且つ３０ｍ／秒であることを特徴とする基板処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005190011A JP2007012782A (ja) | 2005-06-29 | 2005-06-29 | 基板処理方法 |
| TW095107842A TW200710964A (en) | 2005-06-29 | 2006-03-08 | Substrate processing method |
| US11/389,117 US7476554B2 (en) | 2005-06-29 | 2006-03-27 | Substrate processing method |
| KR1020060049215A KR20070001795A (ko) | 2005-06-29 | 2006-06-01 | 기판처리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005190011A JP2007012782A (ja) | 2005-06-29 | 2005-06-29 | 基板処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007012782A true JP2007012782A (ja) | 2007-01-18 |
Family
ID=37590070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005190011A Pending JP2007012782A (ja) | 2005-06-29 | 2005-06-29 | 基板処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7476554B2 (ja) |
| JP (1) | JP2007012782A (ja) |
| KR (1) | KR20070001795A (ja) |
| TW (1) | TW200710964A (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63109166A (ja) * | 1986-10-23 | 1988-05-13 | イオネツクス／エツチイ−アイ コ−ポレ−シヨン | イオンインプランテ−ション装置 |
| JPH05152269A (ja) * | 1991-03-18 | 1993-06-18 | Taiyo Sanso Co Ltd | 表面処理装置 |
| JP2002279927A (ja) * | 2001-03-22 | 2002-09-27 | Nec Kansai Ltd | イオン注入装置 |
| JP2004105886A (ja) * | 2002-09-19 | 2004-04-08 | Toshiba Corp | 基板製造装置及び基板の姿勢修正方法 |
| JP2004281463A (ja) * | 2003-03-12 | 2004-10-07 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
| JP2004335671A (ja) * | 2003-05-07 | 2004-11-25 | Renesas Technology Corp | 枚葉式２流体洗浄装置及び半導体装置の洗浄方法 |
| JP2006135000A (ja) * | 2004-11-04 | 2006-05-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006294279A (ja) * | 2005-04-06 | 2006-10-26 | Seiko Epson Corp | イオン注入装置及び半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05135731A (ja) | 1991-07-08 | 1993-06-01 | Sony Corp | イオン注入装置 |
| JP3516195B2 (ja) * | 1996-05-28 | 2004-04-05 | 東京エレクトロン株式会社 | 塗布膜形成方法及びその装置 |
| US6558964B2 (en) * | 2000-12-27 | 2003-05-06 | Lam Research Corporation | Method and apparatus for monitoring a semiconductor wafer during a spin drying operation |
| US6807455B2 (en) * | 2002-06-26 | 2004-10-19 | Dainippon Screen Mfg. Co. Ltd. | System for and method of processing substrate |
-
2005
- 2005-06-29 JP JP2005190011A patent/JP2007012782A/ja active Pending
-
2006
- 2006-03-08 TW TW095107842A patent/TW200710964A/zh unknown
- 2006-03-27 US US11/389,117 patent/US7476554B2/en active Active
- 2006-06-01 KR KR1020060049215A patent/KR20070001795A/ko not_active Application Discontinuation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63109166A (ja) * | 1986-10-23 | 1988-05-13 | イオネツクス／エツチイ−アイ コ−ポレ−シヨン | イオンインプランテ−ション装置 |
| JPH05152269A (ja) * | 1991-03-18 | 1993-06-18 | Taiyo Sanso Co Ltd | 表面処理装置 |
| JP2002279927A (ja) * | 2001-03-22 | 2002-09-27 | Nec Kansai Ltd | イオン注入装置 |
| JP2004105886A (ja) * | 2002-09-19 | 2004-04-08 | Toshiba Corp | 基板製造装置及び基板の姿勢修正方法 |
| JP2004281463A (ja) * | 2003-03-12 | 2004-10-07 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
| JP2004335671A (ja) * | 2003-05-07 | 2004-11-25 | Renesas Technology Corp | 枚葉式２流体洗浄装置及び半導体装置の洗浄方法 |
| JP2006135000A (ja) * | 2004-11-04 | 2006-05-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006294279A (ja) * | 2005-04-06 | 2006-10-26 | Seiko Epson Corp | イオン注入装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070004057A1 (en) | 2007-01-04 |
| US7476554B2 (en) | 2009-01-13 |
| KR20070001795A (ko) | 2007-01-04 |
| TW200710964A (en) | 2007-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010013661A1 (ja) | 基板の洗浄方法、基板の洗浄装置及び記憶媒体 | |
| TWI512806B (zh) | 半導體基板用表面處理裝置及方法 | |
| US20190011734A1 (en) | Substrate processing method | |
| JP5796412B2 (ja) | 半導体素子の製造方法 | |
| JP4969781B2 (ja) | プラズマドーピング装置 | |
| JP4619144B2 (ja) | 基板処理装置 | |
| CN108028195B (zh) | 基板处理方法、基板处理装置以及存储介质 | |
| JP2008027931A (ja) | 基板処理装置および基板処理方法 | |
| US6713401B2 (en) | Method for manufacturing semiconductor device | |
| JP2007214347A (ja) | 電子デバイスの洗浄装置及び電子デバイスの洗浄方法 | |
| JP5012632B2 (ja) | 半導体装置の製造方法 | |
| JP4931285B2 (ja) | 基板の表面の局所化された液体処理のための方法及び装置 | |
| JP2007088262A (ja) | 電子デバイスの洗浄装置及び電子デバイスの洗浄方法 | |
| TWI659464B (zh) | Substrate processing method and memory medium | |
| JP2013214757A (ja) | 基板処理方法 | |
| JP2018129432A (ja) | 基板処理方法および基板処理装置 | |
| JP5276559B2 (ja) | 基板処理方法および基板処理装置 | |
| JP2007012782A (ja) | 基板処理方法 | |
| JP7437154B2 (ja) | 基板処理装置、および、基板処理方法 | |
| WO2020195695A1 (ja) | 基板処理装置、基板処理方法および半導体製造方法 | |
| CN110571166B (zh) | 晶边刻蚀方法和半导体器件制造方法 | |
| US11145521B2 (en) | Method for cleaning a semiconductor substrate | |
| US8748279B2 (en) | Method of manufacturing a semiconductor device | |
| KR100846690B1 (ko) | 기판 세정 방법 및 컴퓨터로 판독 가능한 기억 매체 | |
| KR20100048407A (ko) | 기판 지지 부재 및 이를 구비하는 기판 처리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |