JP2007005706A - 加工方法、表示装置及び半導体装置 - Google Patents

加工方法、表示装置及び半導体装置 Download PDF

Info

Publication number
JP2007005706A
JP2007005706A JP2005186723A JP2005186723A JP2007005706A JP 2007005706 A JP2007005706 A JP 2007005706A JP 2005186723 A JP2005186723 A JP 2005186723A JP 2005186723 A JP2005186723 A JP 2005186723A JP 2007005706 A JP2007005706 A JP 2007005706A
Authority
JP
Japan
Prior art keywords
conductive film
conductive
conductive films
processing method
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005186723A
Other languages
English (en)
Other versions
JP4992205B2 (ja
Inventor
Akira Koshiishi
亮 輿石
Naoji Nada
直司 名田
Hideo Kawabe
英雄 川部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005186723A priority Critical patent/JP4992205B2/ja
Publication of JP2007005706A publication Critical patent/JP2007005706A/ja
Application granted granted Critical
Publication of JP4992205B2 publication Critical patent/JP4992205B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 表示装置などの半導体装置において、配線などの導電膜を安定的に修復することが可能な加工方法を提供する。
【解決手段】 基板3上に設けられた多数の導電膜のうち、互いに分離された第1及び第2の導電膜10及び11を、それぞれ、第1及び第2の結線部材12及び13の被着によって第3導電膜14と結合させる結合工程と、この第3導電膜の少なくとも一部を、第1の結線部材12から第2の結線部材13に至る連結部15を残して除去する除去工程とによって加工を行う。
【選択図】 図1

Description

本発明は、加工方法と、この加工方法により得られる表示装置及び半導体装置に関する。
表示装置などの半導体装置においては、所定の経路による電気的導通を、配線などを構成する導電膜の位置及び形状を選定することによって図ることが求められている。
例えば、多数の画素が2次元マトリクス状に配置される表示装置においては、各画素における発光の制御のために設けられるTFT(Thin Film Transistor;薄膜トランジスタ)素子の、配線に用いられる導電膜が、多数の画素の配列に対応した位置形状によって、所定の導通経路を形成して設けられている。
このような表示装置の場合には、目的とするTFT素子の素子特性に応じて、複数種の配線が設けられる。
具体的には、例えば図4A及び図4Bに示すように、有機エレクトロルミネッセンス(有機EL)を用いた表示装置101では、基板103上に、陽極104とその駆動素子であるTFT素子105を有する画素106が設けられ、この画素106を区画するように、それぞれ独立して縦方向に延在する信号線107及び電流供給線108と、これらとは絶縁されて横方向に延在する走査線109(破線図示)とが、それぞれ画素の配列に応じて多数設けられる。
各画素106においては、前述した陽極104上に、少なくとも有機発光材料からなる有機層117と陰極118が積層形成され、これによって主たる発光構造が形成される。
この表示装置101における、各配線107〜109による画素106の動作について、図5に示す単位画素の等価回路を用い、信号線107をY、電流供給線108をY、走査線109をX及びXとして説明する。
この等価回路は、有機ELの発光部ELと、第1のTFTトランジスタ(MOSトランジスタ)Tr1と、第2のTFTトランジスタ(MOSトランジスタ)Tr2と、容量Cとを有して成る。第2のTFTトランジスタTr2の一方の主電極(例えばソース)が信号線Y1に接続され、他方の主電極(例えばドレイン)が容量Cを介して電流供給線Y2に接続され、ゲート電極が走査線X1に接続される。一方、発光部ELの陽極が第1のTFTトランジスタTr1を介して電流供給線Y2に接続され、第1のTFTトランジスタTr1のゲート電極が第2のTFTトランジスタTr2と容量Cの接続中点に接続される。
この等価回路の動作は次の通りである。
電流供給線Y2には常時電流が供給されている。走査線X1に走査パルスが印加され、信号線Y1に所要の信号が供給されると、第2のTFTトランジスタTr2がオン状態になり、容量Cに所要の信号が書き込まれる。この書き込まれた信号に基づいて第1のTFTトランジスタTr1がオン状態になり、信号量に応じた電流が電流供給部Y2を通して発光部ELに供給されて、発光部ELが発光表示される。
この単位画素が複数個、XYマトリックス状に配列されて表示装置101が構成される。
ところで、この表示装置101の製造において、例えば基板表面における傷(クラック)や異物の付着などによって、配線を構成する導電膜に断線が生じてしまうことがある。具体的には、例えば図6に示すように、配線を構成する導電膜、すなわち本例では信号線107が、分離箇所116を挟んで第1導電膜110と第2導電膜111に分離されてしまう。
このような、多数の画素の駆動が共通の配線によってなされる表示装置において、断線の生じた配線が例えば電流供給線108のような両側駆動配線である場合には、この断線によって発光しなくなる画素(滅点)が生じるおそれはあるものの、その数は1画素程度にとどまり、分離箇所116の位置によっては、発光に支障を生じることなく滅点の発生を回避できる場合もある。
しかし図6に示して前述したように、断線の生じた配線が、信号線107のような片側駆動配線である場合には、例えば分離箇所116を挟んで対向する第1導電膜110と第2導電膜111とが電気的に分離されてしまい、下流側の第2導電膜111に対する導通がとれなくなってしまう。
この場合、断線位置つまり分離箇所116に対応する画素よりも電気的に下流側に位置する画素は、信号線107についての電気的導通がなされないために全て滅点となってしまい、滅点の集合体として所謂滅線が発生してしまう。滅線は、個々に生じる滅点に比べて、表示装置の使用時に故障箇所として視認されやすいことから、その発生は著しく深刻な問題となる。
これに対し、図7Aに示すように、分離箇所(欠陥)に対してレーザCVD(Chemical Vapor Deposition;化学気相成長)法による導電性の補助部材119を直接的に被着形成することによって修復を図る手法が知られている。しかし、分離箇所116には前述したクラックや異物などの断線原因が残存している場合が多く、修復作業による電気的導通の復旧はクラックの深さや異物の形状に大きく影響されることから、図7Bに示すように、修復作業を行ったにも関わらず、段差による断線を補いきれずに電気的導通を形成できない事態が生じるほか、過度の修復作業によって配線への各種悪影響が生じるおそれもある。
この問題に対し、導電膜によって配線を形成し、この配線に断線箇所が生じた場合に、配線の上に絶縁層を形成した後で、この絶縁層にコンタクトホールを形成して絶縁層越しに結線部材を被着形成することにより、電気的導通を図る手法が提案されている(例えば特許文献1参照)。
特開2003-280021号公報
しかしながら、この特許文献1に記載の手法による場合、絶縁層上に露出した結線部材が剥き出しになるため、この結線部材の導電特性が酸化などによって劣化するおそれがあり、長期信頼性の低下にもつながる。
また、コンタクトホールを極端に広く形成することはかえって歩留まりを低下させてしまうため、コンタクトホールを通じての結線部材の被着は狭いコンタクトホールを通じて行わざるを得ないが、これは難度の高い作業であって製造期間が長期化するほか、細く形成される結線部材自体の断線も発生しやすいという問題が残る。
本発明は、このような状況に鑑みてなされたものであって、その目的は、配線等を構成する導電膜を安定的に修復する加工方法と、この加工方法によって得られる信頼性の高い表示装置及び半導体装置を提供することにある。
本発明に係る加工方法は、基板上に設けられた多数の導電膜のうち、互いに分離された第1及び第2の導電膜を、それぞれ、第1及び第2の結線部材の被着によって第3導電膜と結合させる結合工程と、前記第3導電膜の少なくとも一部を、前記第1の結線部材から前記第2の結線部材に至る連結部を残して除去する除去工程とを有することを特徴とする。
本発明に係る表示装置は、基板上に多数の導電膜が設けられた表示装置であって、第1及び第2の導電膜が、それぞれ、第1及び第2の結線部材の被着によって第3導電膜と結合され、第3導電膜が、第1導電膜と前記第2導電膜の連結部を残して、少なくとも一部除去され、第1及び第2の導電膜と第3の導電膜とが、それぞれ、各画素を規定する信号配線の構成部材と、電源供給線の構成部材であることを特徴とする。
本発明に係る半導体装置は、基板上に多数の導電膜が設けられた半導体装置であって、第1及び第2の導電膜が、それぞれ、第1及び第2の結線部材の被着によって第3導電膜と結合され、前記第3導電膜が、前記第1導電膜と前記第2導電膜の連結部を残して、少なくとも一部除去されて成ることを特徴とする。
本発明に係る加工方法によれば、多数の導電膜のうち、互いに分離された第1及び第2の導電膜を、それぞれ、第1及び第2の結線部材の被着によって第3導電膜と結合させる結合工程と、前記第3導電膜の少なくとも一部を、前記第1の結線部材から前記第2の結線部材に至る連結部を残して除去する除去工程とを有することから、例えば有機EL(Electro Luminescence)などの表示装置等の半導体装置の配線を、安定的に修復することが可能となる。
また、本発明に係る表示装置によれば、基板上の第1及び第2の導電膜が、それぞれ、第1及び第2の結線部材の被着によって第3導電膜と結合され、前記第3導電膜が、前記第1導電膜と前記第2導電膜の連結部を残して、少なくとも一部除去されたことから、基板上に残存しているクラックや異物などの断線原因を回避して電気的導通を図ることができる。したがって、滅線の発生を抑制して、表示品質の維持向上を図ることが可能となり、信頼性の高い表示装置を提供することができる。
また、本発明に係る半導体装置によれば、基板上の第1及び第2の導電膜が、それぞれ、第1及び第2の結線部材の被着によって第3導電膜と結合され、前記第3導電膜が、前記第1導電膜と前記第2導電膜の連結部を残して、少なくとも一部除去されたことから、基板上に残存しているクラックや異物などの断線原因を回避して電気的導通の修復を図ることができる。したがって、信頼性の高い半導体装置を提供することができる。
以下、図面を参照して本発明の実施の形態を説明する。
<表示装置の実施形態>
まず、本発明に係る半導体装置及び表示装置の実施形態について説明する。
図1は、本実施形態に係る表示装置の、要部の概略斜視図を示す。
本実施形態に係る表示装置は、後述する加工方法により得られる主要基板、すなわち主面上に陽極、TFT素子及び各配線が形成された基板によって構成される表示装置である。
本実施形態に係る表示装置1は、図1に示すように、基板3上に、陽極4とその駆動素子であるTFT素子5を有する画素6が、複数個2次元マトリクス状に設けられ、これらの各画素6を区画するように、縦方向に延在する信号線7及び電流供給線8と、これらの配線とは絶縁されて横方向に延在する走査線9(破線図示)とが、それぞれ設けられた主要基板2を有して成る。この主要基板2上に、後述の図2で示す有機層及び陰極が積層される。
本実施形態においては、複数個の画素6の配置に対応して設けられた、導電膜による多数の配線である信号線7、電流供給線8、走査線9のうち、例えば片側駆動の信号線7において断線により分離箇所16が生じており、この分離箇所16を挟んで、電気的導通の上流側つまり電源に近い側の第1導電膜10と、より電気的導通の下流側に位置する第2導電膜11とが対向する構成となっている。
しかしながら、本実施形態に係る表示装置においては、後述する加工方法により、第1及び第2の導電膜10及び11が、それぞれ、第1及び第2の結線部材12及び13の被着によって、両側駆動による電流供給線を構成する第3導電膜14と結合される。更に、この第3導電膜14のうち、第1導電膜12と第2導電膜13の連結部15を残して、少なくとも一部、例えば第1結線部材12及びと第2結線部材13の、前記連結部15に対する外側2箇所が除去された構成を有する。これにより、第1及び第2の導電膜10及び11と、連結部15を除く第3の導電膜14との短絡が回避される。
また、本実施形態においては、前述の第1及び第2の導電膜10及び11と、第3の導電膜14とを結合する第1及び第2の結線部材12及び13が、分離箇所16の発生要因となった前述のクラックや異物などとは離れて設けられることから、結線部材自体の断線による新たな分離箇所の発生を抑制することができる。
また、これらの第1及び第2の結線部材12及び13は、第1及び第2の導電膜10及び11が構成する信号線7や、その他の導電膜による電流供給線8などの少なくとも一部を被覆する絶縁層(図示せず)に先立って形成されている。
したがって、本実施形態に係る半導体装置2においては、これらの第1及び第2の導電膜10及び11と、第3の導電膜12の少なくとも連結部15、そして更に第1及び第2の結線部材12及び13までもが共通の絶縁層によって被覆された構成となることから、従来におけるようなコンタクトホールの形成による場合に比して、安定的な電気的導通を図ることが可能となる。
図2は、この本実施形態に係る表示装置1の概略斜視図を示す。表示装置1は、前述の図1に示す、陽極4及びTFT素子5による多数の画素6が、信号線7、電流供給線8、走査線9によって区画された主要基板2上に、各画素に共通するように有機層17及び陰極18が積層されて構成される。
前述したように、本実施形態に係る表示装置1は、少なくとも第1及び第2の導電膜10及び11と第3の導電膜14とが、図示しない共通の絶縁層によって被覆された構成を有することから、コンタクトホールを通じて結線部材が露出することを回避することができる。
したがって、例えば本実施形態におけるように、第1及び第2の導電膜10及び11が片側駆動による信号配線の構成部材であり、第3の導電膜14が両側駆動による電源供給線の構成部材である場合においても、結線部材の露出を回避できることから、図2に示すように、この半導体装置2の表面の絶縁層(図示せず)に形成される、画素6を構成する陽極4に対応する開口を通じて、少なくとも有機発光材料からなる有機層17と陰極18とが、直接に積層された構成による発光構造が可能となる。
<加工方法の実施形態>
続いて、本発明に係る加工方法の実施形態について説明する。
図3A及び図3Bは、それぞれ、本発明に係る加工方法に用いて好適な加工装置の一例を示す概略構成図と、この加工装置を構成する局所排気装置の概略断面図を示す。
この加工装置21は、所謂レーザリペア装置であり、液晶や有機エレクトロルミネッセンスディスプレイなどの表示装置の製造において、断線部に対してレーザCVD法により例えばタングステン(W)膜を形成して結線を施すことや、短絡部に対してレーザ光照射により一部の除却を施すことによって、所謂欠陥となるおそれのある箇所を修正するために用いられるものである。
本実施形態のレーザ加工装置21は、少なくとも図3Aに示すように、パルスレーザ光源部22と、CW(Continuous Wave;連続発振)レーザ光源部23と、共通のチャンバー内に設けられる局所排気装置24及び支持台25とを有する。
すなわち、この構成によるレーザ加工装置21は、最終的に前述の表示装置を構成する主要基板となる被加工基板26に対して、例えばパルスレーザ光源部22による光照射に基づいて前述の短絡部に対する除却を行うことが可能とされながらも、CWレーザ光源部23による光照射に基づいて前述の断線部に対する結線を行うことも可能とされた構成を有する。
パルスレーザ光源部22及びCWレーザ光源部23からのレーザ光は、それぞれミラー27及びレンズ28を介し、光路を規定する透過孔40内の透明窓38を経て、局所排気装置24内に導入される。
局所排気装置24には、圧縮した窒素を支持台25に向けて噴射することによって局所排気装置24を静圧浮上させる圧縮ガス供給手段29と、支持台25に向けて噴射された圧縮ガスをリング状の排気流路(吸引溝)36から排気する排気手段30と、レーザ光の主たる被照射部となる局所排気部38にパージガスを供給するパージガス供給手段31と、局所排気部38におけるレーザCVDの原料ガスとなる材料ガスの供給手段32とが設けられる。
圧縮ガス供給手段31からの圧縮ガスは、供給路及び通気孔を構成するリング状の圧縮ガス供給路34及びその開口部に配置された多孔質通気膜33により、局所排気装置24に対向する支持台25に向けて出射され、所謂静圧浮上パッド構成による浮上がなされる。
また、パージガス供給手段31及び材料ガス供給手段32に対応して、それぞれ局所排気部38につながる流路36及び37が設けられる。
一方、図3Bに示すように、排気流路35の端部を構成する吸引溝によって囲まれた領域内で、透明窓39と被加工基板26の配置部との間に局所排気部38が形成される。この局所排気部38は、局所排気装置24内の透明窓39から支持台25上に載置された被加工基板26までの高さを有し、かつ吸引溝35が形成する同心環に比して内側に、略円筒状空間として形成されると考えられる。
局所排気部38には主に、材料ガス供給手段32による原料ガスのほか、パージガス供給手段31によるパージガスが導入され、このパージガスを導入する圧力、速度、位置、角度等を選定することにより、透明窓39の表面における付着物の発生を抑制することなどが可能となる。
また、局所排気装置24は、支持台25上の被加工基板26に対して相対的に変位可能とされ、材料ガス供給手段32と、パージガス供給手段31と、排気手段30とによって、浮上剛性の向上が図られる。
なお、ここで浮上剛性とは、局所排気装置24と被加工基板26との間の吸着力であり、この浮上剛性が十分でない場合には、局所排気装置24の被加工基板26に対する高さ(ギャップ)の安定性が不十分となるとか、局所排気装置24の機械的もしくは力学的な安定性が不十分になるなどの問題が生じることから、浮上剛性を十分に確保しておくことが望ましい。
このような加工装置21を用いて、本実施形態に係る加工方法の実施形態を説明する。
まず、支持台25上に、パルスレーザ光源部22及びCWレーザ光源部23からのレーザ光Lの照射対象となる被加工基板26を載置した後、局所排気装置24の下へと移動させる。
このとき、予め圧縮ガス供給手段29によって、例えば0.2MPaの圧縮窒素を圧縮ガス供給路34及び多孔質通気膜33を経て噴射するとともに、排気手段30からの排気を開始して、局所排気装置24を十分安定して静圧浮上させることによって、移動してきた被加工基板26との衝突回避を図ることが好ましい。
次に、パージガス供給手段31からアルゴンガスを50sccm導入するとともに、排気手段30と局所排気部24の主たる圧力調整手段となる局所排気手段(図示せず)によって、最終的に行うレーザ光Lの照射における被照射部となる被加工基板26の所定位置の雰囲気、すなわち局所排気部38の雰囲気を十分減圧する。同時に、局所排気部38以外すなわち周辺部の圧力の調整を行って、局所排気装置24と被加工基板26との間の高さ及び剛性を確保する。高さは、例えば10μmの距離とすることができる。
次に、レーザCVD用の材料ガスである気体状態のタングステンカルボニルを、材料ガス供給源32に、アルゴン(Ar)ガス50sccmと共に、例えば7×10−3sccm導入し、更にCWレーザ光源部23からレーザ光Lを照射してレーザCVDを行う。このレーザCVD法によって、第1及び第2の結線部材12及び13を被着形成し、互いに分離された第1及び第2の導電膜10及び11と第3導電膜14を、それぞれ、第1及び第2の結線部材12及び13を介して結合する。
このようにして、第1導電膜10と第2導電膜11との間の分離箇所16による断線を、第3導電膜14との結線によって修正する結合工程を行う。
次に、局所排気装置24の透明窓39を通してレーザ照射部を観察しながら、支持台25を移動させて、被加工基板26を所望の位置に移動させる。その後、局所排気手段による局所排気部38に対する局所排気を継続しながら、パルスレーザ光源部22から短パルス幅レーザ光Lを出射することにより、第3導電膜14のうち、第1導電膜12と第2導電膜13の連結部15を残して、少なくとも一部、例えば第1結線部材12及び第2結線部材13の連結部15に対する外側2箇所を除去する。
このようにして、第1及び第2の導電膜10及び11と、連結部15を除く第3の導電膜14との短絡が回避されるように、第3導電膜14の少なくとも一部を、第1の結線部材12から第2の結線部材13に至る連結部15を残して除去する除去工程を行う。
なお、これらの結合工程及び除去工程を、最終的に設けられる多数の導電膜の少なくとも一部、例えば第1導電膜10と第2導電膜11の少なくとも一部を被覆する絶縁層の形成に先立って行うことにより、第1及び第2の導電膜10及び11の間の電気的導通を確保しながらも、例えばコンタクトホールを通じて結線部材が露出することによる信頼性の低下や、この露出した結線部材を被覆するために再度絶縁層を設ける必要性の発生などを回避することができる。
また、本実施形態では、構成する第1及び第2の導電膜が10及び11が片側駆動による信号線の構成部材として形成され、第3の導電膜が両側駆動による電流供給線の構成部材として形成される。したがって、前述の除去工程によって第3導電膜14に断線を生じても、第3導電膜14による電流供給線のうち、連結部15を除く全域に必要な電流供給がなされることから、最終的に得る表示装置で滅線の発生を抑制しながらも、滅点の発生を最大でも連結部15に対応する画素に限ることが可能となる。
更に、電流供給線などの第3導電膜のうち、どの部分を連結部15に用いるかは適宜選定することが好ましい。すなわち第3導電膜については、隣接する画素間部など、前述の除去工程による除去をなされても最終的に滅点の発生をきたさない部分を選定して第1及び第2の結線部材12及び13を被着形成することによって連結工程を行い、その連結部15の近傍の第3導電膜14のみを除去して連結部15を残すように除去工程を行うことができる。
すなわち、このように、第3導電膜14のうち、分離箇所16に直近の部分以外を連結部15に用いることにより、滅点の発生をより低減させられると考えられる場合などには被着される結線部材の形状を長大化させるなど、被着位置を選定することによって、より適切な加工を行うことができ、例えば表示装置における滅点の発生を完全に抑制することも可能となる。
更に、結合工程及び除去工程に先立って、第1及び第2の導電膜10及び11と、第3導電膜14との、少なくともいずれかにおける結線部材の被着位置をテーパー形状とすることが好ましい。
これにより、各配線を構成する導電膜と基板面との高低差によって結線部材に段差が生じることを回避することができる。
なお、本実施形態においては、片側駆動による配線部材である第1導電膜10と第2導電膜11との間の分離箇所16による電気的導通不良を、両側駆動による配線部材である第3導電膜14内に選択的に設ける連結部15との結線によって修正する例を説明したが、この場合、少なくとも第1導電膜10及び第2導電膜11の抵抗値は100μΩcm以下とすることが好ましく、第3導電膜14の抵抗値も可能な限り同程度に揃えることが好ましい。
また、このような抵抗値を有する、前述の各導電膜及び各結線部材を構成するのに適した材料としては、アルミニウム(Al)、チタン(Ti)、アルミニウム・ネオジウム合金(Al−Nd)、モリブデン(Mo)、銅(Cu)、タングステン(W)などに例示される金属を少なくとも一部含む材料を用いることが好ましく、これによって配線などを構成することができる。
<実施例>
続いて、本発明に係る加工方法の実施例を説明する。
まず、局所排気装置24の透明窓39を通して観察しながら、支持台25上を操作して所定の位置に移動させる。
次に、ミラー27とレンズ28の間に設けられるスリット(図示せず)のサイズを5μm□に合わせ、パルスレーザ光源部22のアッテネーターを、波長390nm、パルス幅3ピコ秒、加工パワー(レーザパワー)0.5J/cm以上として設定する。
所定の条件で、パルスレーザ光源部22によって複数回レーザーパルスを照射し、第1及び第2の導電膜10及び11と第3の導電膜14における結線部材の被着位置に、低角度(90°未満)のテーパーを形成する。
次に、波長355nmのCWレーザ光源部23のアッテネーターを、波長355nm、20000Hz、0.1Wに設定する。前述のスリットサイズを10μm□とし、スキャン速度10μm/secでレーザ照射を行って、例えばタングステンカルボニルなどの材料ガスを流したレーザCVD法により、タングステンなどの金属膜による第1及び第2の結線部材12及び13を2箇所に被着形成して、結合工程を行う。
次に、第1及び第2の導電膜10及び11と第3の導電膜14との短絡を回避するために、第3導電膜14のうち少なくとも一部を、パルスレーザ光源部22による所定のレーザ光照射によって除去して、除去工程を行う。
これら結合工程及び除去工程により、滅点の発生を最小限に抑えながらも、片側駆動の信号線を修復することで滅線の発生を回避することができる。
以上、本発明に係る加工方法、表示装置の実施形態及び実施例を説明したが、以上の実施形態の説明で挙げた使用材料及びその量などの数値的条件は好適例に過ぎず、説明に用いた各図における寸法形状及び配置関係も概略的なものである。すなわち、本発明は、この実施の形態に限られるものではなく、種々の変形及び変更をなされうるものである。
例えば、本発明に係る加工方法によって加工を施した後に絶縁層を形成し、絶縁層にコンタクトホールを空ける手法による加工を併せて行うことも可能である。
すなわち例えば、本発明に係る加工方法によって信号線の修復を行った後、更に電流供給線を構成する第3導電膜を、コンタクトホールを介した結線手法によって別途結線することも可能である。
また例えば、本実施形態においては信号線の修復を例として本発明に係る加工方法を説明したが、本発明に係る加工方法によれば、例えば走査線など他の配線を修復することもできる。
また例えば、電流供給線以外の配線等を第3導電膜として用いた連結部の形成によって加工を行うことも可能である。ここで、少なくとも第1導電膜及び第2導電膜に例示される多数の導電膜の形成に先立って行う限り、最終的に連結部となる第3導電膜とは必ずしも接近している必要はなく、前述したように、必要に応じて結線部材の形状が長大化しても良い。
また、上述の実施の形態は、半導体装置としての有機EL型表示装置に適用した場合であるが、その他、表示装置以外の半導体装置、例えば複数の配線が形成され、更に片側駆動の配線と両側駆動の配線を含む複数の配線を有した半導体装置に対しても適用することができる。
すなわち例えば、半導体装置を構成する片側駆動の所要の配線が一部で断線したときに、前述の本発明による加工方法、すなわちレーザリペア方法を用いて、両側駆動配線と断線した両導電膜とを接続し、接続部分を挟んで両側駆動配線の少なくとも一部を切断するようにして配線の修復加工を行うことができる。この加工がなされた半導体装置によれば、基板上に残存したクラックや異物に起因した配線の断線による不良が再生されたことから、製造の歩留まりと品質の向上を図ることができ、信頼性の高い半導体装置を提供することができる。
本発明に係る加工方法によって作製することのできる、本発明に係る半導体装置により構成される表示装置の一例の、要部の構成を示す概略斜視図である。 本発明に係る加工方法によって作製することのできる、本発明に係る半導体装置により構成される表示装置の一例の構成を示す概略斜視図である。 A,B それぞれ、本発明に係る加工方法に好適な加工装置の一例の構成を示す概略構成図と、この加工装置を構成する局所排気装置の概略断面図である。 それぞれ、従来の半導体装置による従来の表示装置の構成を示す概略斜視図と、その一部の概略断面図である。 多数の画素により構成される表示装置の、駆動方法の説明に供する等価回路図である。 従来の半導体装置による従来の表示装置の構成を示す概略斜視図である。 従来の半導体装置による従来の表示装置の構成を示す概略斜視図である。
符号の説明
1・・・表示装置、2・・・主要基板、3・・・基板、4・・・陽極、5・・・TFT素子、6・・・画素、7・・・信号線、8・・・電流供給線、9・・・走査線、10・・・第1導電膜、11・・・第2導電膜、12・・・第1結線部材、13・・・第2結線部材、14・・・第3導電膜、15・・・連結部、16・・・分離箇所、17・・・有機層、18・・・陰極、21・・・加工装置、22・・・パルスレーザ光源部、23・・・CWレーザ光源部、24・・・局所排気装置、25・・・支持台、26・・・被加工基板、27・・・ミラー、28・・・レンズ、29・・・圧縮ガス供給手段、30・・・排気手段、31・・・パージガス供給手段、32・・・材料ガス供給手段、33・・・多孔質通気膜、34・・・圧縮ガス供給路、35・・・排気流路(吸引溝)、36・・・パージガス流路、37・・・材料ガス流路、38・・・局所排気部、39・・・透明窓、40・・・透過孔、101・・・従来の表示装置、103・・・基板、104・・・陽極、105・・・TFT素子、106・・・画素、107・・・信号線、108・・・電流供給線、109・・・走査線、116・・・分離箇所、117・・・有機層、118・・・陰極、119・・・補助部材

Claims (12)

  1. 基板上に設けられた多数の導電膜のうち、互いに分離された第1及び第2の導電膜を、それぞれ、第1及び第2の結線部材の被着によって第3導電膜と結合させる結合工程と、
    前記第3導電膜の少なくとも一部を、前記第1の結線部材から前記第2の結線部材に至る連結部を残して除去する除去工程とを有する
    ことを特徴とする加工方法。
  2. 前記多数の導電膜の少なくとも一部を被覆する絶縁層の形成に先立って、前記結合工程及び前記除去工程を行う
    ことを特徴とする請求項1に記載の加工方法。
  3. 前記第1及び第2の導電膜の少なくとも一方を被覆する絶縁層の形成に先立って、前記結合工程及び前記除去工程を行う
    ことを特徴とする請求項1に記載の加工方法。
  4. 前記第1及び第2の導電膜が、100μΩcm以下の抵抗値を有する
    ことを特徴とする請求項1に記載の加工方法。
  5. 前記第1及び第2の導電膜が、片側駆動による配線の構成部材である
    ことを特徴とする請求項1に記載の加工方法。
  6. 前記第3導電膜が、両側駆動による配線の構成部材である
    ことを特徴とする請求項1に記載の加工方法。
  7. 前記基板が、表示装置用の基板であって、
    前記第1及び第2の導電膜と前記第3の導電膜とが、それぞれ、各画素を規定する信号配線の構成部材と、電源供給線の構成部材である
    ことを特徴とする請求項1に記載の加工方法。
  8. 前記結合工程及び前記除去工程に先立って、前記第1〜第3の導電膜のうち少なくとも1つについて、前記結線部材の被着位置をテーパー形状とする
    ことを特徴とする請求項1に記載の加工方法。
  9. 基板上に多数の導電膜が設けられた表示装置であって、
    第1及び第2の導電膜が、それぞれ、第1及び第2の結線部材の被着によって第3導電膜と結合され、
    前記第3導電膜が、前記第1導電膜と前記第2導電膜の連結部を残して、少なくとも一部除去され、
    前記第1及び第2の導電膜と前記第3の導電膜とが、それぞれ、各画素を規定する信号配線の構成部材と、電源供給線の構成部材である
    ことを特徴とする表示装置。
  10. 前記信号配線が片側駆動であり、前記電源供給線が両側駆動である
    ことを特徴とする請求項9に記載の表示装置。
  11. 前記第1導電膜及び第2導電膜と、前記第3導電膜の少なくとも前記連結部とが、絶縁層によって被覆される
    ことを特徴とする請求項9に記載の表示装置。
  12. 基板上に多数の導電膜が設けられた半導体装置であって、
    第1及び第2の導電膜が、それぞれ、第1及び第2の結線部材の被着によって第3導電膜と結合され、
    前記第3導電膜が、前記第1導電膜と前記第2導電膜の連結部を残して、少なくとも一部除去されて成る
    ことを特徴とする半導体装置。
JP2005186723A 2005-06-27 2005-06-27 加工方法、表示装置及び半導体装置 Expired - Fee Related JP4992205B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005186723A JP4992205B2 (ja) 2005-06-27 2005-06-27 加工方法、表示装置及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005186723A JP4992205B2 (ja) 2005-06-27 2005-06-27 加工方法、表示装置及び半導体装置

Publications (2)

Publication Number Publication Date
JP2007005706A true JP2007005706A (ja) 2007-01-11
JP4992205B2 JP4992205B2 (ja) 2012-08-08

Family

ID=37690984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005186723A Expired - Fee Related JP4992205B2 (ja) 2005-06-27 2005-06-27 加工方法、表示装置及び半導体装置

Country Status (1)

Country Link
JP (1) JP4992205B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044353A (ja) * 2008-08-14 2010-02-25 Samsung Mobile Display Co Ltd 有機電界発光表示装置の配線修理構造及びその修理方法
JP2013174763A (ja) * 2012-02-27 2013-09-05 Omron Corp レーザ加工装置およびレーザ加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184842A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 配線の断線修正方法並びにtft基板及びその配線修正方法
JPH09311642A (ja) * 1995-11-01 1997-12-02 Samsung Electron Co Ltd 行列型表示装置、データ線の断線修理方法及び液晶表示装置の画素欠陥修理方法
JPH10240150A (ja) * 1997-02-26 1998-09-11 Samsung Electron Co Ltd 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
JP2005186723A (ja) * 2003-12-25 2005-07-14 Suzuki Motor Corp エンジンの排気系構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184842A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 配線の断線修正方法並びにtft基板及びその配線修正方法
JPH09311642A (ja) * 1995-11-01 1997-12-02 Samsung Electron Co Ltd 行列型表示装置、データ線の断線修理方法及び液晶表示装置の画素欠陥修理方法
JPH10240150A (ja) * 1997-02-26 1998-09-11 Samsung Electron Co Ltd 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
JP2005186723A (ja) * 2003-12-25 2005-07-14 Suzuki Motor Corp エンジンの排気系構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044353A (ja) * 2008-08-14 2010-02-25 Samsung Mobile Display Co Ltd 有機電界発光表示装置の配線修理構造及びその修理方法
US8227977B2 (en) 2008-08-14 2012-07-24 Samsung Mobile Display Co., Ltd. Structure for repairing a line defect of an organic light emitting display and a method of repairing the defect
TWI409945B (zh) * 2008-08-14 2013-09-21 Samsung Display Co Ltd 用於修補有機發光顯示器的線缺陷之結構以及修補缺陷的方法
JP2013174763A (ja) * 2012-02-27 2013-09-05 Omron Corp レーザ加工装置およびレーザ加工方法

Also Published As

Publication number Publication date
JP4992205B2 (ja) 2012-08-08

Similar Documents

Publication Publication Date Title
KR101813293B1 (ko) 표시 장치 및 그 제조 방법
US8013270B2 (en) Laser processing apparatus, laser processing method, manufacturing method of wiring substrate, manufacturing method of display apparatus and wiring substrate
JP2006269108A (ja) 有機発光表示装置及びその欠陥画素の修復方法
JP4622532B2 (ja) 表示装置および表示装置の欠陥修復方法
JP2010185928A (ja) 表示装置の製造方法および表示装置
CN101930699B (zh) 图像显示元件及其制造方法
KR101723255B1 (ko) 표시 장치 및 그 제조 방법
KR100676355B1 (ko) 표시 장치
JP4403427B2 (ja) レーザ加工装置、レーザ加工方法、配線基板の製造方法、表示装置の製造方法、及び配線基板
JP4992205B2 (ja) 加工方法、表示装置及び半導体装置
JP2002278476A (ja) 点欠陥を矯正したアレイ基板、及び、その製造方法
JP4784372B2 (ja) 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置
JP2010056356A (ja) 電子基板、電子基板の製造方法、および表示装置
US10712624B2 (en) Method for producing active matrix substrate and active matrix substrate
JP4674453B2 (ja) 素子接続配線、画像表示装置及び配線切断方法
JP2007241183A (ja) 表示装置および表示装置の修復方法
JP2008110401A (ja) レーザ加工装置、レーザ加工方法、配線基板の製造方法、表示装置の製造方法、及び配線基板
JP4760270B2 (ja) 配線基板の製造方法及び表示装置の製造方法
JP2009042680A (ja) Tft基板及びその製造方法
JP2007204818A (ja) 配線基板の製造方法、及びディスプレイ装置の製造方法
JP2006278728A (ja) 導電膜修正方法、積層構造物及び薄膜トランジスタ
JP2007005049A (ja) 画像表示装置
JP2007114477A (ja) 表示装置
JP2009301934A (ja) 有機el表示装置の製造方法
JP2009139871A (ja) アクティブマトリックス型表示装置及びアクティブマトリックス型表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees