JP2007005666A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2007005666A
JP2007005666A JP2005185974A JP2005185974A JP2007005666A JP 2007005666 A JP2007005666 A JP 2007005666A JP 2005185974 A JP2005185974 A JP 2005185974A JP 2005185974 A JP2005185974 A JP 2005185974A JP 2007005666 A JP2007005666 A JP 2007005666A
Authority
JP
Japan
Prior art keywords
wafer
electrode
semiconductor wafer
laser beam
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005185974A
Other languages
English (en)
Other versions
JP4579066B2 (ja
Inventor
Keiichi Kajiyama
啓一 梶山
Koichi Kondo
広一 近藤
Yasutomi Kaneuchi
靖臣 金内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2005185974A priority Critical patent/JP4579066B2/ja
Priority to US11/471,532 priority patent/US7625810B2/en
Publication of JP2007005666A publication Critical patent/JP2007005666A/ja
Application granted granted Critical
Publication of JP4579066B2 publication Critical patent/JP4579066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/60—Preliminary treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

【課題】 ウエーハの搬送等の取り扱いに支障を来たすことなく、貫通孔（ビアホール）を容易に形成することができるウエーハの加工方法を提供する。
【解決手段】 表面に複数のデバイスが形成されたデバイス領域とデバイス領域を囲繞する余剰領域とを備え、デバイス領域に電極が形成されているウエーハの加工方法であって、ウエーハの裏面におけるデバイス領域に対応する領域を除去してデバイス領域の厚さを所定厚さに形成するとともに、ウエーハの裏面における余剰領域に対応する領域を残存させて環状の補強部を形成する補強部形成工程と、補強部形成工程が実施されたウエーハ該電極部に貫通孔を穿設するビアホール形成工程とを含む。
【選択図】 図８

Description

本発明は、表面に複数のデバイスが形成されたウエーハの加工方法、更に詳しくは複数のデバイスにおける電極が形成された箇所に貫通孔（ビアホール）を形成するウエーハの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハの裏面を研削して所定の厚さに形成した後に、半導体ウエーハを分割予定ラインに沿って切断することによりデバイスが形成された領域を分割して個々の半導体チップを製造している。
装置の小型化、高機能化を図るため、複数の半導体チップを積層し、積層された半導体チップの電極を接続するモジュール構造が実用化されている。このモジュール構造は、半導体チップにおける電極が形成された箇所に直径が３０〜５００μmの貫通孔（ビアホール）を形成し、この貫通孔に電極と接続する銅等の導電性材料からなる電極を埋め込む構成である。（例えば、特許文献１参照。）
特開２００３−１６３３２３号公報
而して、裏面を研削して所定の厚さに形成する前のウエーハの厚さは７００μm程度であり、直径が３０〜５００μmの貫通孔（ビアホール）を穿設することは非常に難しい。
また、ウエーハの裏面を研削して所定の厚さ（例えば３０〜５０μm）に形成した後に貫通孔（ビアホール）を穿設すると、比較的容易に貫通孔（ビヤホール）を穿設することができるが、ウエーハが薄いために破損し易いとともに、湾曲して搬送等の取り扱いが困難となる。
更に、裏面を研削して所定の厚さに形成する前のウエーハの表面側からデバイスの仕上がり厚さに相当する深さの貫通孔（ビアホール）を穿設し、この貫通孔（ビアホール）に銅等の導電性材料からなる電極を埋設した後に、ウエーハの裏面を研削して所定の仕上がり厚さに形成することにより、ウエーハの裏面に埋設した電極を露出される方法も試みられている。しかしながら、ウエーハの裏面を研削して電極を露出せしめると、電極が延性により髭状に延び隣接する電極と短絡したり、銅イオンがウエーハの裏面から内部に侵入してデバイスの品質を低下させるという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、ウエーハの搬送等の取り扱いに支障を来たすことなく、貫通孔（ビアホール）を容易に形成することができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、表面に複数のデバイスが形成されたデバイス領域と該デバイス領域を囲繞する余剰領域とを備え、該デバイス領域に電極が形成されているウエーハの加工方法であって、
ウエーハの裏面における該デバイス領域に対応する領域を除去して該デバイス領域の厚さを所定厚さに形成するとともに、ウエーハの裏面における該余剰領域に対応する領域を残存させて環状の補強部を形成する補強部形成工程と、
該補強部形成工程が実施されたウエーハの該電極部に貫通孔を穿設するビアホール形成工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記補強部形成工程は、ウエーハの裏面におけるデバイス領域に対応する領域を研削して円形状の凹部を形成する。また、上記ビアホール形成工程は、ウエーハの電極部にレーザー光線を照射して貫通孔を穿設する。
本発明によれば、補強部形成工程を実施することによりウエーハの裏面におけるデバイス領域に対応する領域を除去して凹部が形成され、デバイス領域の厚さが所定厚さに形成されているので、ビアホール形成工程においてウエーハの電極部に貫通孔を容易に穿設することができる。また、補強部形成工程が実施されたウエーハは余剰領域に対応する領域を残存されて環状の補強部が形成され剛性が維持されているので、ウエーハの搬送や貫通孔内の絶縁膜工程、貫通孔内の電極埋設加工工程、テスティング工程、ダイシング加工工程等の以後の加工工程および搬送工程において破損することはない。
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して更に詳細に説明する。
図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの平面図が示されている。図１に示す半導体ウエーハ１０は、例えば厚さが７００μmのシリコンウエーハからなっており、表面１０ａに複数のストリート１０１が格子状に形成されているとともに、該複数のストリート１０１によって区画された複数の領域にIC、LSI等のデバイス１０２が形成されている。この各デバイス１０２は、全て同一の構成をしている。デバイス１０２の表面にはそれぞれ図２に示すように複数の電極１０３（１０３a〜１０３j）が形成されている。なお、図示の実施形態においては、１０３aと１０３f、１０３bと１０３g、１０３cと１０３h、１０３dと１０３i、１０３eと１０３jは、X方向位置が同一である。この複数の電極１０３（１０３a〜１０３j）部にそれぞれ貫通孔（ビヤホール）が形成される。各デバイス１０２における電極１０３（２０３a〜２０３j）のX方向（図２において左右方向）の間隔Ａ、および各デバイス１０２に形成された電極１０３におけるストリート１０１を挟んでX方向（図２において左右方向）に隣接する電極即ち電極１０３eと電極１０３aとの間隔Bは、図示の実施形態においては同一間隔に設定されている。また、各デバイス１０２における電極１０３（２０３a〜２０３j）のY方向（図２において上下方向）の間隔C、および各デバイス１０２に形成された電極１０３におけるストリート１０１を挟んでY方向（図２において上下方向）に隣接する電極即ち電極１０３fと電極１０３aおよび電極１０３jと電極１０３eとの間隔Dは、図示の実施形態においては同一間隔に設定されている。このように構成された半導体ウエーハ１０は、デバイス１０２が形成されているデバイス領域１０４と、該デバイス領域１０４を囲繞する余剰領域１０５を備えている。
上記のように構成された半導体ウエーハ１０の表面１０ａには、図３に示すように保護部材１１を貼着する（保護部材貼着工程）。従って、半導体ウエーハ１０の裏面１０bが露出する形態となる。
保護部材貼着工程を実施したならば、半導体ウエーハ１０の裏面１０bにおけるデバイス領域１０４に対応する領域を除去してデバイス領域１０４の厚さを所定厚さ（デバイスの仕上がり厚さ）に形成するとともに、半導体ウエーハ１０の裏面１０bにおける余剰領域１０５に対応する領域を残存させて環状の補強部を形成する補強部形成工程を実施する。
この補強部形成工程は、図示の実施形態においては図４(a)に示す研削装置１２によって実施する。図４(a)に示す研削装置１２は、被加工物を保持するチャックテーブル１２１と、該チャックテーブル１２１に保持された被加工物を研削する研削砥石１２２を備えた研削手段１２３を具備している。この研削装置１２を用いて補強部形成工程を実施するには、チャックテーブル１２１上に半導体ウエーハ１０の保護部材１１を載置し、半導体ウエーハ１０をチャックテーブル１２１上に吸引保持する。ここで、チャックテーブル１２１に保持された半導体ウエーハ１０と研削砥石１２２の関係について説明する。チャックテーブル１２１の回転中心P1と研削砥石１２２の回転中心P2は偏芯しており、研削砥石１２２の直径は、半導体ウエーハ１０の余剰領域１０５の内側とチャックテーブル１２１の回転中心P1（半導体ウエーハ１０の中心）を通過する寸法に設定されている。半導体ウエーハ１０をチャックテーブル１２１上に吸引保持したならば、チャックテーブル１２１を矢印１２１aで示す方向に３００ｒｐｍで回転しつつ、研削手段１２３の研削砥石１２２を矢印１２２aで示す方向に６０００ｒｐｍで回転せしめて半導体ウエーハ１０の裏面２ｂに接触する。そして、研削手段１２３を所定の研削送り速度で下方に所定量研削送りする。この結果、半導体ウエーハ１０の裏面１０bには、図４の(b)に示すようにデバイス領域１０４に対応する領域が研削除去されて所定厚さ（例えば３０μm）の円形状の凹部１０４bに形成されるとともに、余剰領域１０５に対応する領域が残存されて環状の補強部１０５bに形成される。
次に、上述した補強部形成工程が実施された半導体ウエーハ１０を環状のフレームに装着された支持テープに貼着する支持テープ貼着工程を実施する。なお、図５の（ａ）に示すように環状のフレーム１３の内側開口部を覆うように外周部が装着されたポリオレフィン等の合成樹脂シートからなる支持テープ１４の表面１４aには、半導体ウエーハ１０の裏面１０bに形成された円形状の凹部１０４bに対応する大きさと厚さを有する円形状の段差部１４１が設けられている。このように形成された支持テープ１４の表面１４aに半導体ウエーハ１０の裏面１０bを貼着する。このとき、半導体ウエーハ１０の裏面１０bに形成された凹部１０４b（図４の(b)参照）を支持テープ１４の表面１４aに設けられた段差部１４１に嵌合する。従って、図５の(b)に示すように支持テープ１４の表面１４aに貼着された半導体ウエーハ１０は、表面１０aが上側となる。そして、保護部材１１を剥離する。
上述した図５に示す支持テープ貼着工程を実施したならば、半導体ウエーハ１０の電極板１０３（１０３a〜１０３j）部に貫通孔（ビアホール）を穿設するビアホール形成工程を実施する。このビアホール形成工程は、図６に示すレーザー加工装置を用いて実施する。
図６に示すレーザー加工装置１は、静止基台２と、該静止基台２に矢印Ｘで示す加工送り方向に移動可能に配設され被加工物を保持するチャックテーブル機構３と、静止基台２に上記矢印Ｘで示す方向と直角な矢印Ｙで示す割り出し送り方向に移動可能に配設されたレーザー光線照射ユニット支持機構４と、該レーザー光線ユニット支持機構４に矢印Ｚで示す方向に移動可能に配設されたレーザー光線照射ユニット５とを具備している。
上記チャックテーブル機構３は、静止基台２上に矢印Ｘで示す加工送り方向に沿って平行に配設された一対の案内レール３１、３１と、該案内レール３１、３１上に矢印Ｘで示す加工送り方向に移動可能に配設された第一の滑動ブロック３２と、該第１の滑動ブロック３２上に矢印Ｙで示す割り出し送り方向に移動可能に配設された第２の滑動ブロック３３と、該第２の滑動ブロック３３上に円筒部材３４によって支持された支持テーブル３５と、被加工物保持手段としてのチャックテーブル３６を具備している。このチャックテーブル３６は多孔性材料から形成された吸着チャック３６１を具備しており、吸着チャック３６１上に被加工物である例えば円盤状の半導体ウエーハを図示しない吸引手段によって保持するようになっている。このように構成されたチャックテーブル３６は、円筒部材３４内に配設された図示しないパルスモータによって回転せしめられる。なお、チャックテーブル３６には、後述する環状のフレームを固定するためのクランプ３６２が配設されている。
上記第１の滑動ブロック３２は、その下面に上記一対の案内レール３１、３１と嵌合する一対の被案内溝３２１、３２１が設けられているとともに、その上面に矢印Ｙで示す割り出し送り方向に沿って平行に形成された一対の案内レール３２２、３２２が設けられている。このように構成された第１の滑動ブロック３２は、被案内溝３２１、３２１が一対の案内レール３１、３１に嵌合することにより、一対の案内レール３１、３１に沿って矢印Ｘで示す加工送り方向に移動可能に構成される。図示の実施形態におけるチャックテーブル機構３は、第１の滑動ブロック３２を一対の案内レール３１、３１に沿って矢印Ｘで示す加工送り方向に移動させるための加工送り手段３７を具備している。加工送り手段３７は、上記一対の案内レール３１と３１の間に平行に配設された雄ネジロッド３７１と、該雄ネジロッド３７１を回転駆動するためのパルスモータ３７２等の駆動源を含んでいる。雄ネジロッド３７１は、その一端が上記静止基台２に固定された軸受ブロック３７３に回転自在に支持されており、その他端が上記パルスモータ３７２の出力軸に伝動連結されている。なお、雄ネジロッド３７１は、第１の滑動ブロック３２の中央部下面に突出して設けられた図示しない雌ネジブロックに形成された貫通雌ネジ穴に螺合されている。従って、パルスモータ３７２によって雄ネジロッド３７１を正転および逆転駆動することにより、第一の滑動ブロック３２は案内レール３１、３１に沿って矢印Ｘで示す加工送り方向に移動せしめられる。
図示の実施形態におけるレーザー加工装置は、上記チャックテーブル３６の加工送り量を検出するための加工送り量検出手段３７４を備えている。加工送り量検出手段３７４は、案内レール３１に沿って配設されたリニアスケール３７４aと、第１の滑動ブロック３２に配設され第１の滑動ブロック３２とともにリニアスケール３７４aに沿って移動する読み取りヘッド３７４bとからなっている。この送り量検出手段３７４の読み取りヘッド３７４bは、図示に実施形態においては1μm毎に１パルスのパルス信号を後述する制御手段に送る。そして後述する制御手段は、入力したパルス信号をカウントすることにより、チャックテーブル３６の加工送り量を検出する。なお、上記加工送り手段３７の駆動源としてパルスモータ３７２を用いた場合には、パルスモータ３７２に駆動信号を出力する後述する制御手段の駆動パルスをカウントすることにより、チャックテーブル３６の加工送り量を検出することができる。また、上記加工送り手段３７の駆動源としてサーボモータを用いた場合には、サーボモータの回転数を検出するロータリーエンコーダが出力するパルス信号を後述する制御手段に送り、制御手段が入力したパルス信号をカウントすることにより、チャックテーブル３６の加工送り量を検出することができる。
上記第２の滑動ブロック３３は、その下面に上記第１の滑動ブロック３２の上面に設けられた一対の案内レール３２２、３２２と嵌合する一対の被案内溝３３１、３３１が設けられており、この被案内溝３３１、３３１を一対の案内レール３２２、３２２に嵌合することにより、矢印Ｙで示す割り出し送り方向に移動可能に構成される。図示の実施形態におけるチャックテーブル機構３は、第２の滑動ブロック３３を第１の滑動ブロック３２に設けられた一対の案内レール３２２、３２２に沿って矢印Ｙで示す割り出し送り方向に移動させるための第１の割り出し送り手段３８を具備している。第１の割り出し送り手段３８は、上記一対の案内レール３２２と３２２の間に平行に配設された雄ネジロッド３８１と、該雄ネジロッド３８１を回転駆動するためのパルスモータ３８２等の駆動源を含んでいる。雄ネジロッド３８１は、その一端が上記第１の滑動ブロック３２の上面に固定された軸受ブロック３８３に回転自在に支持されており、その他端が上記パルスモータ３８２の出力軸に伝動連結されている。なお、雄ネジロッド３８１は、第２の滑動ブロック３３の中央部下面に突出して設けられた図示しない雌ネジブロックに形成された貫通雌ネジ穴に螺合されている。従って、パルスモータ３８２によって雄ネジロッド３８１を正転および逆転駆動することにより、第２の滑動ブロック３３は案内レール３２２、３２２に沿って矢印Ｙで示す割り出し送り方向に移動せしめられる。
上記レーザー光線照射ユニット支持機構４は、静止基台２上に矢印Ｙで示す割り出し送り方向に沿って平行に配設された一対の案内レール４１、４１と、該案内レール４１、４１上に矢印Ｙで示す方向に移動可能に配設された可動支持基台４２を具備している。この可動支持基台４２は、案内レール４１、４１上に移動可能に配設された移動支持部４２１と、該移動支持部４２１に取り付けられた装着部４２２とからなっている。装着部４２２は、一側面に矢印Ｚで示す方向に延びる一対の案内レール４２３、４２３が平行に設けられている。図示の実施形態におけるレーザー光線照射ユニット支持機構４は、可動支持基台４２を一対の案内レール４１、４１に沿って矢印Ｙで示す割り出し送り方向に移動させるための第２の割り出し送り手段４３を具備している。第２の割り出し送り手段４３は、上記一対の案内レール４１、４１の間に平行に配設された雄ネジロッド４３１と、該雄ねじロッド４３１を回転駆動するためのパルスモータ４３２等の駆動源を含んでいる。雄ネジロッド４３１は、その一端が上記静止基台２に固定された図示しない軸受ブロックに回転自在に支持されており、その他端が上記パルスモータ４３２の出力軸に伝動連結されている。なお、雄ネジロッド４３１は、可動支持基台４２を構成する移動支持部４２１の中央部下面に突出して設けられた図示しない雌ネジブロックに形成された雌ネジ穴に螺合されている。このため、パルスモータ４３２によって雄ネジロッド４３１を正転および逆転駆動することにより、可動支持基台４２は案内レール４１、４１に沿って矢印Ｙで示す割り出し送り方向に移動せしめられる。
図示の実施形態におけるレーザー加工装置は、上記レーザー光線照射ユニット支持機構４の可動支持基台４２の割り出し送り量を検出するための割り出し送り量検出手段４３３を備えている。割り出し送り量検出手段４３３は、案内レール４１に沿って配設されたリニアスケール４３３aと、可動支持基台４２に配設されリニアスケール４３３aに沿って移動する読み取りヘッド４３３bとからなっている。この送り量検出手段４３３の読み取りヘッド４３３bは、図示に実施形態においては1μm毎に１パルスのパルス信号を後述する制御手段に送る。そして後述する制御手段は、入力したパルス信号をカウントすることにより、レーザー光線照射ユニット５の割り出し送り量を検出する。なお、上記第２の割り出し送り手段４３の駆動源としてパルスモータ４３２を用いた場合には、パルスモータ４３２に駆動信号を出力する後述する制御手段の駆動パルスをカウントすることにより、レーザー光線照射ユニット５の割り出し送り量を検出することができる。また、上記第２の割り出し送り手段４３の駆動源としてサーボモータを用いた場合には、サーボモータの回転数を検出するロータリーエンコーダが出力するパルス信号を後述する制御手段に送り、制御手段が入力したパルス信号をカウントすることにより、レーザー光線照射ユニット５の割り出し送り量を検出することができる。
図示の実施形態のおけるレーザー光線照射ユニット５は、ユニットホルダ５１と、該ユニットホルダ５１に取り付けられたレーザー光線照射手段５２を具備している。ユニットホルダ５１は、上記装着部４２２に設けられた一対の案内レール４２３、４２３に摺動可能に嵌合する一対の被案内溝５１１、５１１が設けられており、この被案内溝５１１、５１１を上記案内レール４２３、４２３に嵌合することにより、矢印Ｚで示す方向に移動可能に支持される。
図示のレーザー光線照射手段５２は、実質上水平に配置された円筒形状のケーシング５２１の先端に装着された集光器５２２からパルスレーザー光線を照射する。また、レーザー光線照射手段５２を構成するケーシング５２１の前端部には、上記レーザー光線照射手段５２によってレーザー加工すべき加工領域を検出する撮像手段６が配設されている。この撮像手段６は、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子（ＣＣＤ）等を備え、撮像した画像信号を後述する制御手段に送る。
図示の実施形態におけるレーザー光線照射ユニット５は、ユニットホルダ５１を一対の案内レール４２３、４２３に沿って矢印Ｚで示す方向に移動させるための移動手段５３を具備している。移動手段５３は、一対の案内レール４２３、４２３の間に配設された雄ネジロッド（図示せず）と、該雄ネジロッドを回転駆動するためのパルスモータ５３２等の駆動源を含んでおり、パルスモータ５３２によって図示しない雄ネジロッドを正転および逆転駆動することにより、ユニットホルダ５１およびレーザビーム照射手段５２を案内レール４２３、４２３に沿って矢印Ｚで示す方向に移動せしめる。なお、図示の実施形態においてはパルスモータ５３２を正転駆動することによりレーザビーム照射手段５２を上方に移動し、パルスモータ５３２を逆転駆動することによりレーザビーム照射手段５２を下方に移動するようになっている。
図示の実施形態におけるレーザー加工装置は、制御手段８を具備している。制御手段８はコンピュータによって構成されており、制御プログラムに従って演算処理する中央処理装置（ＣＰＵ）８１と、制御プログラム等を格納するリードオンリメモリ（ＲＯＭ）８２と、後述する被加工物の設計値のデータや演算結果等を格納する読み書き可能なランダムアクセスメモリ（ＲＡＭ）８３と、カウンター８４と、入力インターフェース８５および出力インターフェース８６とを備えている。制御手段８の入力インターフェース８５には、上記加工送り量検出手段３７４、割り出し送り量検出手段４３３および撮像手段６等からの検出信号が入力される。そして、制御手段８の出力インターフェース８６からは、上記パルスモータ３７２、パルスモータ３８２、パルスモータ４３２、パルスモータ５３２、レーザー光線照射手段５２等に制御信号を出力する。なお、上記ランダムアクセスメモリ（ＲＡＭ）８３は、後述する被加工物の設計値のデータを記憶する第１の記憶領域８３aや、後述する検出値のデータを記憶する第２の記憶領域８３bおよび他の記憶領域を備えている。
上述したレーザー加工装置１を用いて、上記半導体ウエーハ１０に形成された各デバイス１０２の電極１０３（１０３a〜１０３j）部に貫通孔（ビアホール）を穿設するビアホール形成工程について説明する。
なお、上述した半導体ウエーハ１０の図１に示す各行Ｅ1・・・・Enおよび各列F1・・・・Fnに配設されたデバイス１０２の個数と図２に示す各間隔A,B,C,Dは、その設計値のデータが制御手段８のランダムアクセスメモリ（ＲＡＭ）８３の第１に記憶領域８３aに格納されている。
上記図５に示すように環状のフレーム１３に支持テープ１４を介して支持された半導体ウエーハ１０は、図６に示すレーザー加工装置１のチャックテーブル３６上に支持テープ１４側を載置する。そして、図示しない吸引手段を作動することにより半導体ウエーハ１０は、支持テープ１４を介してチャックテーブル３６上に吸引保持される。また、環状のフレーム１３は、クランプ３６２によって固定される。
上述したように半導体ウエーハ１０を吸引保持したチャックテーブル３６は、加工送り手段３７によって撮像手段６の直下に位置付けられる。チャックテーブル３６が撮像手段６の直下に位置付けられると、チャックテーブル３６上の半導体ウエーハ１０は、図７に示す座標位置に位置付けられた状態となる。この状態で、チャックテーブル３６に保持された半導体ウエーハ１０に形成されている格子状のストリート１０１がX方向とY方向に平行に配設されているか否かのアライメント作業を実施する。即ち、撮像手段６によってチャックテーブル３６に保持された半導体ウエーハ１０を撮像し、パターンマッチング等の画像処理を実行してアライメント作業を行う。
次に、チャックテーブル３６を移動して、半導体ウエーハ１０に形成されたデバイス１０２における最上位の行E1の図７において最左端のデバイス１０２を撮像手段６の直下に位置付ける。そして、更にデバイス１０２に形成された電極１０３（１０３a〜１０３j）における図７において左上の電極１０３aを撮像手段６の直下に位置付ける。この状態で撮像手段６が電極１０３aを検出したならばその座標値(a1)を第１の加工送り開始位置座標値として制御手段８に送る。そして、制御手段８は、この座標値(a1)を第１の加工送り開始位置座標値としてランダムアクセスメモリ（ＲＡＭ）８３に格納する（加工送り開始位置検出工程）。このとき、撮像手段６とレーザー光線照射手段５２の集光器５２２はX座標方向に所定の間隔を置いて配設されているので、X座標値は上記撮像手段６と集光器５２２との間隔を加えた値が格納される。
このようにして図７において最上位の行E1のデバイス１０２における第１の加工送り開始位置座標値(a1)を検出したならば、チャックテーブル３６をストリート１０１の間隔だけ矢印Ｙで示す方向に割り出し送りするとともに矢印Xで示す加工送り方向に移動して、図７において最上位から２番目の行E2における最左端のデバイス１０２を撮像手段６の直下に位置付ける。そして、更にデバイス１０２に形成された電極１０３(１０３a〜１０３j）における図７において左上の電極１０３aを撮像手段６の直下に位置付ける。この状態で撮像手段６が電極１０３aを検出したならばその座標値(a2)を第２の加工送り開始位置座標値として制御手段８に送る。そして、制御手段８は、この座標値(a2)を第２の加工送り開始位置座標値としてランダムアクセスメモリ（ＲＡＭ）８３の第２に記憶領域８３bに格納する。このとき、撮像手段６とレーザー光線照射手段５２の集光器５２２は上述したように座標方向に所定の間隔を置いて配設されているので、X座標値は上記撮像手段６と集光器５２２との間隔を加えた値が格納される。以後、上述した割り出し送りと加工送り開始位置検出工程を図７において最下位の行Ｅｎまで繰り返し実行し、各行に形成されたデバイス１０２の加工送り開始位置座標値（a３〜aｎ）を検出して、これをランダムアクセスメモリ（ＲＡＭ）８３の第２に記憶領域８３bに格納する。
次に、半導体ウエーハ１０の各デバイス１０２に形成された各電極１０３(１０３a〜１０３j）部に貫通孔（ビアホール）を穿設するビアホール形成工程を実施する。ビアホール形成工程は、先ず加工送り手段３７を作動しチャックテーブル３６を移動して、上記ランダムアクセスメモリ（ＲＡＭ）８３の第２に記憶領域８３bに格納されている第１の加工送り開始位置座標値（a１）をレーザー光線照射手段５２の集光器５２２の直下に位置付ける。このように第１の加工送り開始位置座標値（a１）が集光器５２２の直下に位置付けられた状態が図８の(a)に示す状態である。図８の(a)に示す状態で制御手段８は、レーザー光線照射手段５２を作動し集光器５２２から１パルスのレーザー光線を照射するように制御するとともに、チャックテーブル３６を図８の(a)において矢印Ｘ１で示す方向に所定の移動速度で加工送りするように上記加工送り手段３７を制御する。従って、第１の加工送り開始位置座標値（a１）の電極１０３a部に１パルスのレーザー光線が照射される。このとき、集光器５２２から照射されるレーザー光線の集光点Pは、半導体ウエーハ１０の表面２０a付近に合わせる。一方、制御手段８は、加工送り量検出手段３７４の読み取りヘッド３７４bからの検出信号を入力しており、この検出信号をカウンター８４によってカウントしている。そして、カウンター８４によるカウント値が電極１０３の図２においてX方向の間隔Ａに相当する値に達したら、制御手段８はレーザー光線照射手段５２を作動し集光器５２２から１パルスのレーザー光線を照射するように制御する。その後も制御手段８は、カウンター８４によるカウント値が電極１０３の図２においてX方向の間隔ＡおよびBに達する都度、制御手段８はレーザー光線照射手段５２を作動し集光器５２２から１パルスのレーザー光線を照射するように制御する。そして、図８の（ｂ）で示すように半導体ウエーハ１０のE1行の最右端のデバイス１０２に形成された電極１０３における図１において最右端の電極１０３eが集光器５２２に達したら、制御手段８はレーザー光線照射手段５２を作動し集光器５２２から１パルスのレーザー光線を照射するように制御した後、上記加工送り手段３７の作動を停止してチャックテーブル３６の移動を停止する。この結果、半導体ウエーハ１０には、図８の（ｂ）で示すように各電極１０３（図示せず）部に貫通孔（ビアホール）１０７が形成される。
なお、上記ビアホール形成工程における加工条件は、例えば次のように設定されている。
光源 ：ＬＤ励起ＱスイッチＮｄ：ＹＶＯ４
波長 ：３５５ｎｍ
出力 ：６W
集光スポット径 ：５０μｍ
加工送り速度 ：１００ｍｍ／秒
次に、制御手段８は、レーザー光線照射手段５２の集光器５２２を図８の（ｂ）において紙面に垂直な方向に割り出し送りするように上記第２の割り出し送り手段４３を制御する。一方、制御手段８は、割り出し送り量検出手段４３３の読み取りヘッド４３３bからの検出信号を入力しており、この検出信号をカウンター８４によってカウントしている。そして、カウンター８４によるカウント値が電極１０３の図２においてY方向の間隔Cに相当する値に達したら、第２の割り出し送り手段４３の作動を停止し、レーザー光線照射手段５２の集光器５２２の割り出し送りを停止する。この結果、集光器５２２は上記電極１０３eと対向する電極１０３j（図２参照）の直上に位置付けられる。この状態が図９の(a)に示す状態である。図９の(a)に示す状態で制御手段８は、レーザー光線照射手段５２２を作動し集光器５２２から１パルスのレーザー光線を照射するように制御するとともに、チャックテーブル３６を図９の(a)において矢印Ｘ２で示す方向に所定の移動速度で加工送りするように上記加工送り手段３７を制御する。そして、制御手段８は、上述したように加工送り量検出手段３７４の読み取りヘッド３７４bからの検出信号をカウンター８４によりカウントし、そのカウント値が電極１０３の図２においてX方向の間隔ＡおよびBに達する都度、制御手段８はレーザー光線照射手段５２を作動し集光器５２２から１パルスのレーザー光線を照射するように制御する。そして、図９の（ｂ）で示すように半導体ウエーハ１０のE1行の最左端のデバイス１０２に形成された電極１０３fが集光器５２２に達したら、制御手段８はレーザー光線照射手段５２２を作動し集光器５２２から１パルスのレーザー光線を照射するように制御した後、上記加工送り手段３７の作動を停止してチャックテーブル３６の移動を停止する。この結果、半導体ウエーハ１０には、図９の（ｂ）で示すように各電極１０３（図示せず）部に貫通孔（ビアホール）１０７が形成される。
以上のようにして、半導体ウエーハ１０のE1行のデバイス１０２に形成された電極１０３部にレーザー加工孔１０７が形成されたならば、制御手段８は加工送り手段３７および第２の割り出し送り手段４３を作動し、半導体ウエーハ１０のE2行のデバイス１０２に形成された電極１０３における上記ランダムアクセスメモリ（ＲＡＭ）８３の第２に記憶領域１０３bに格納されている第２の加工送り開始位置座標値（a2）をレーザー光線照射手段５２の集光器５２２の直下に位置付ける。そして、制御装置８は、レーザー光線照射手段５２２と加工送り手段３７および第２の割り出し送り手段４３を制御し、半導体ウエーハ１０のE2行のデバイス１０２に形成された電極１０３部に上述したビアホール形成工程を実施する。以後、半導体ウエーハ１０のE3〜En行のデバイス１０２に形成された電極１０３部に対しても上述したビアホール形成工程を実施する。この結果、半導体ウエーハ１０の各デバイス１０２に形成された全ての電極１０３部に貫通孔（ビアホール）１０７が形成される。
以上のように図示の実施形態においては、上述した補強部形成工程を実施することにより半導体ウエーハ１０の裏面１０bにおけるデバイス領域１０４に対応する領域を除去して凹部１０４bが形成され、デバイス領域１０４の厚さが所定厚さ（デバイスの仕上がり厚さ）に形成されているので、ビアホール形成工程において半導体ウエーハ１０の電極部１０３に貫通孔（ビアホール）１０７を容易に穿設することができる。また、補強部形成工程が実施された半導体ウエーハ１０は余剰領域１０５に対応する領域を残存されて環状の補強部１０５bが形成され剛性が維持されているので、半導体ウエーハ１０の搬送や貫通孔（ビアホール）１０７内の絶縁膜工程、貫通孔（ビアホール）１０７内の電極埋設加工工程、テスティング工程、ダイシング加工工程等の以後の加工工程および搬送工程において破損することはない。
なお、上述した実施形態においては、補強部形成工程を研削装置を用いて実施した例を示したが、補強部形成工程は他の方法によって実施してもよい。例えば、ウエーハの裏面におけるデバイス領域に対応する領域以外をマスキングし、フッ素系ガスによってプラズマエッチングしたり、フッ素系エッチング液によってウエットエッチングすることにより、ウエーハの裏面におけるデバイス領域に対応する領域を除去してデバイス領域の厚さを所定厚さに形成するとともに、ウエーハの裏面における余剰領域に対応する領域を残存させて環状の補強部を形成してもよい。また、ウエーハの裏面におけるデバイス領域に対応する領域をケミカルメカニカルポリッシング(CMP)によって除去してデバイス領域の厚さを所定厚さに形成するとともに、ウエーハの裏面における余剰領域に対応する領域を残存させて環状の補強部を形成してもよい。
また、上述したビアホール形成工程はレーザー加工装置を用いて貫通孔（ビアホール）を形成した例を示したが、ビアホール形成工程は直径が１００〜５００μmの電鋳ドリルを用いて貫通孔（ビアホール）を形成してもよい。
本発明によるウエーハの加工方法によって加工される半導体ウエーハの平面図。 図１に示す半導体ウエーハの一部を拡大して示す平面図。 図１に示す半導体ウエーハの表面に保護部材を貼着した状態を示す斜視図。 本発明によるウエーハの加工方法における補強部形成工程を示す説明図。 図４に示す補強部形成工程が実施された半導体ウエーハを環状のフレームに装着された支持テープに貼着する支持テープ貼着工程を示す説明図。 本発明によるウエーハの加工方法におけるビアホール形成工程を実施するためのレーザー加工装置の斜視図。 図１に示す半導体ウエーハが図６に示すレーザー加工装置のチャックテーブルの所定位置に保持された状態における座標との関係を示す説明図。 図６に示すレーザー加工装置によって実施するビアホール形成工程の説明図。 図６に示すレーザー加工装置によって実施するビアホール形成工程の説明図。
符号の説明
１：レーザー加工装置
２：静止基台
３：チャックテーブル機構
３６：チャックテーブル
５：レーザー光線照射ユニット
５２：レーザー光線加工手段
５２２：集光器
８：制御手段
１０：半導体ウエーハ
１０１：ストリート
１０２：デバイス
１０３：電極
１０４：デバイス領域
１０５：余剰領域
１０７：貫通孔（ビアホール）
１１：保護部材
１２：研削装置
１２２：研削砥石
１３：環状のフレーム
１４：支持テープ

Claims (3)

  1. 表面に複数のデバイスが形成されたデバイス領域と該デバイス領域を囲繞する余剰領域とを備え、該デバイス領域に電極が形成されているウエーハの加工方法であって、
    ウエーハの裏面における該デバイス領域に対応する領域を除去して該デバイス領域の厚さを所定厚さに形成するとともに、ウエーハの裏面における該余剰領域に対応する領域を残存させて環状の補強部を形成する補強部形成工程と、
    該補強部形成工程が実施されたウエーハの該電極部に貫通孔を穿設するビアホール形成工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該補強部形成工程は、ウエーハの裏面における該デバイス領域に対応する領域を研削して円形状の凹部を形成する、請求項１記載のウエーハの加工方法。
  3. 該ビアホール形成工程は、ウエーハの該電極部にレーザー光線を照射して貫通孔を穿設する、請求項１または２記載のウエーハの加工方法。
JP2005185974A 2005-06-27 2005-06-27 ウエーハの加工方法 Active JP4579066B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005185974A JP4579066B2 (ja) 2005-06-27 2005-06-27 ウエーハの加工方法
US11/471,532 US7625810B2 (en) 2005-06-27 2006-06-21 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005185974A JP4579066B2 (ja) 2005-06-27 2005-06-27 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2007005666A true JP2007005666A (ja) 2007-01-11
JP4579066B2 JP4579066B2 (ja) 2010-11-10

Family

ID=37568084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005185974A Active JP4579066B2 (ja) 2005-06-27 2005-06-27 ウエーハの加工方法

Country Status (2)

Country Link
US (1) US7625810B2 (ja)
JP (1) JP4579066B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170510A (ja) * 2008-01-11 2009-07-30 Disco Abrasive Syst Ltd 積層デバイスの製造方法
JP2010103245A (ja) * 2008-10-22 2010-05-06 Disco Abrasive Syst Ltd 積層デバイスの製造方法
US10189141B2 (en) * 2014-06-27 2019-01-29 Applied Materials, Inc. Chamber components with polished internal apertures

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5073962B2 (ja) * 2006-05-12 2012-11-14 株式会社ディスコ ウエーハの加工方法
JP2008073740A (ja) * 2006-09-22 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009010178A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2009021462A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウェーハの加工方法
WO2010082094A2 (en) * 2009-01-17 2010-07-22 Doublecheck Semiconductors Pte. Ltd. Method and apparatus for testing a semiconductor wafer
JP2011091293A (ja) * 2009-10-26 2011-05-06 Disco Abrasive Syst Ltd ウエーハの加工方法
FR2953064B1 (fr) 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
US9206037B2 (en) * 2014-03-04 2015-12-08 Disco Corporation MEMS device chip manufacturing method
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
EP3962873A4 (en) * 2019-04-28 2022-06-15 Okinawa Institute of Science and Technology School Corporation METHOD OF MAKING AN INTERCONNECT HOLE THROUGH GLASS ON A NANOCRYSTALLINE DIAMOND IN SUSPENSION

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121414A (ja) * 1997-10-15 1999-04-30 Toyota Motor Corp 半導体装置の製造方法
JP2004042082A (ja) * 2002-07-11 2004-02-12 Shinko Electric Ind Co Ltd レーザ加工方法
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163323A (ja) 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP2004335915A (ja) * 2003-05-12 2004-11-25 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US7135385B1 (en) * 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121414A (ja) * 1997-10-15 1999-04-30 Toyota Motor Corp 半導体装置の製造方法
JP2004042082A (ja) * 2002-07-11 2004-02-12 Shinko Electric Ind Co Ltd レーザ加工方法
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170510A (ja) * 2008-01-11 2009-07-30 Disco Abrasive Syst Ltd 積層デバイスの製造方法
KR101359063B1 (ko) 2008-01-11 2014-02-05 가부시기가이샤 디스코 적층 디바이스의 제조 방법
JP2010103245A (ja) * 2008-10-22 2010-05-06 Disco Abrasive Syst Ltd 積層デバイスの製造方法
US10189141B2 (en) * 2014-06-27 2019-01-29 Applied Materials, Inc. Chamber components with polished internal apertures
US11370078B2 (en) 2014-06-27 2022-06-28 Applied Materials, Inc. Chamber components with polished internal apertures
US11724353B2 (en) 2014-06-27 2023-08-15 Applied Materials, Inc. Chamber components with polished internal apertures

Also Published As

Publication number Publication date
US20060292826A1 (en) 2006-12-28
JP4579066B2 (ja) 2010-11-10
US7625810B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
JP4579066B2 (ja) ウエーハの加工方法
JP4664710B2 (ja) レーザー加工装置
JP4231349B2 (ja) レーザー加工方法およびレーザー加工装置
JP5122880B2 (ja) レーザー加工装置のアライメント方法
JP5065637B2 (ja) ウエーハの加工方法
JP4648056B2 (ja) ウエーハのレーザー加工方法およびレーザー加工装置
JP5192213B2 (ja) レーザー加工装置
JP5000944B2 (ja) レーザー加工装置のアライメント方法
JP4755839B2 (ja) レーザー加工装置
JP2009206162A (ja) ウエーハの分割方法
JP2006159254A (ja) レーザー加工装置
JP2010123723A (ja) ウエーハのレーザー加工方法
JP4786997B2 (ja) レーザー加工装置
JP2008227470A (ja) ウエーハの分割方法およびレーザー加工装置
JP4813985B2 (ja) ウエーハの加工条件設定方法
JP2008060164A (ja) ウエーハのレーザー加工方法
JP4851918B2 (ja) ウエーハのレーザー加工方法およびレーザー加工装置
JP2006108273A (ja) ウエーハの分割方法および分割装置
JP2006318966A (ja) 半導体ウエーハ
JP5495869B2 (ja) レーザー加工溝の確認方法
JP5468847B2 (ja) ウエーハのレーザー加工方法
JP4684717B2 (ja) ウエーハのレーザー加工方法およびレーザー加工装置
JP4473550B2 (ja) レーザー加工方法およびレーザー加工装置
JP4664713B2 (ja) レーザー加工装置
JP4791138B2 (ja) レーザー加工方法およびレーザー加工装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4579066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250