JP2007005374A - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP2007005374A
JP2007005374A JP2005180707A JP2005180707A JP2007005374A JP 2007005374 A JP2007005374 A JP 2007005374A JP 2005180707 A JP2005180707 A JP 2005180707A JP 2005180707 A JP2005180707 A JP 2005180707A JP 2007005374 A JP2007005374 A JP 2007005374A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
electronic device
film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005180707A
Other languages
English (en)
Other versions
JP4997716B2 (ja
Inventor
Kenichi Onchi
健一 遠池
Masahiro Miyazaki
雅弘 宮崎
Takao Noguchi
隆男 野口
Hiroshi Yamazaki
寛史 山崎
Takeshi Unno
健 海野
Hirofumi Sasaki
宏文 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005180707A priority Critical patent/JP4997716B2/ja
Publication of JP2007005374A publication Critical patent/JP2007005374A/ja
Application granted granted Critical
Publication of JP4997716B2 publication Critical patent/JP4997716B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

【課題】 特性の向上が図られ、歩留まり及び生産性の向上が図られた電子デバイスの製造方法を提供する。
【解決手段】 本発明に係る電子デバイス(圧電デバイス)74の製造方法においては、積層体60は、エピタキシャル成膜された2枚のSi単結晶基板14A,14Bの貼り合わせによって形成される。そして、Si単結晶基板14A,14Bをエッチング液によって除去し、別途用意したSi単結晶基板14Cによって積層体60が保持された状態で、積層体60のパターニングをおこなう。すなわち、Si単結晶基板14A,14Bが除去される際には積層体60は膜状のままである。そのため、Si単結晶基板14A,14Bを除去するためのエッチング液が、積層体60の内部にまで浸入する事態が抑えられている。それにより、積層体60の内部の圧電体膜52Aがエッチング液によって溶解される事態が抑えられて、作製される電子デバイス74の特性が向上する。
【選択図】 図3

Description

本発明は、積層構造を有する電子デバイスの製造方法に関するものである。
従来、この技術の分野における電子デバイスの一つである薄膜圧電体素子が、例えば、下記特許文献1に開示されている。この公報に記載の薄膜圧電体素子を作製する際には、まず2枚のシリコン基板を準備し、各基板の表面に(200)面に優先配向されたMgO膜を成膜する。次に、このMgO膜が成膜された各基板の上に、第1の電極膜、圧電体膜、第2の電極膜を順次積層して、2枚の積層基板を作製する。そして、これらの積層基板を電極膜同士を向かい合わせて接着剤で貼り合わせて、まず一方のシリコン基板のみをエッチング除去する。そして、ドライエッチング等で所定の素子形状にパターニングすると共に、樹脂コーティングした後、もう一方のシリコン基板をエッチング除去して、上記薄膜圧電体素子の作製が完了する。
特開2003−229611号公報 特開2002−164586号公報 特開2001−313429号公報 特開平11−312801号公報 特許3310881号公報
しかしながら、前述した従来の電子デバイスの製造方法には、次のような課題が存在している。すなわち、2枚目の基板をエッチング除去する工程で、コーティング樹脂(保護膜)と電極膜や圧電体膜で構成された積層体との接合部分からエッチング液が浸入することがあった。このエッチング液が圧電体膜まで浸入した場合には、圧電体膜が溶解されて、作製される圧電体素子の特性が著しく低下してしまう。
そこで、本発明は、上述の課題を解決するためになされたもので、特性の向上が図られ、歩留まり及び生産性の向上が図られた電子デバイスの製造方法を提供することを目的とする。
本発明に係る電子デバイスの製造方法は、成膜された第1の基板及び第2の基板を第1の接着剤を用いて互いの膜側同士を貼り合わせることにより、第1の基板と第2の基板との間に電子デバイスとなるべき膜状の積層体が介在する積層構造体を形成するステップと、積層構造体から所定のエッチング液を用いて第1の基板を除去し、積層体を保持する第2の基板を得るステップと、積層体を保持する第2の基板と第3の基板とを、第2の基板の積層体を保持する側の面が第3の基板の主面と対面するように、第2の接着剤を用いて貼り合わせるステップと、第2の接着剤によって貼り合わされた積層体を保持する第2及び第3の基板から、所定のエッチング液を用いて第2の基板を除去して、第2の接着剤を介して積層体を保持する第3の基板を得るステップと、第2の接着剤を介して第3の基板によって保持された積層体をパターニングして、第3の基板上に電子デバイスを形成するステップと、電子デバイスを第3の基板から剥離させるステップとを備える。
この電子デバイスの製造方法においては、積層体は、エピタキシャル成膜された第1及び第2の基板の貼り合わせによって形成される。そして、第1及び第2の基板をエッチング液によって除去し、第3の基板によって積層体が保持された状態で、積層体のパターニングをおこなう。すなわち、第1及び第2の基板が除去される際には積層体は膜状のままである。そして、第1及び第2の基板が除去された後に、積層体はパターニングされる。そのため、第1の基板を除去するためのエッチング液及び第2の基板を除去するためのエッチング液が、積層体の内部にまで浸入する事態が抑えられている。それにより、積層体の内部の膜がエッチング液によって溶解される事態が抑えられて、作製される電子デバイスの特性の向上が実現されている。加えて、エッチング液による溶解が回避されることで、この電子デバイスにおいては歩留まり及び生産性も向上されている。
また、本発明に係る電子デバイスの製造方法は、成膜された第1の基板及び第2の基板を第1の接着剤を用いて互いの膜側同士を貼り合わせることにより、第1の基板と第2の基板との間に電子デバイスとなるべき膜状の積層体が介在する積層構造体を形成するステップと、積層構造体から液体を含む所定の研磨剤を用いて第1の基板を除去し、積層体を保持する第2の基板を得るステップと、積層体を保持する第2の基板と第3の基板とを、第2の基板の積層体を保持する側の面が第3の基板の主面と対面するように、第2の接着剤を用いて貼り合わせるステップと、第2の接着剤によって貼り合わされた積層体を保持する第2及び第3の基板から、液体を含む所定の研磨剤を用いて第2の基板を除去して、第2の接着剤を介して積層体を保持する第3の基板を得るステップと、第2の接着剤を介して第3の基板によって保持された積層体をパターニングして、第3の基板上に電子デバイスを形成するステップと、電子デバイスを第3の基板から剥離させるステップと
を備える。
この電子デバイスの製造方法においては、積層体は、エピタキシャル成膜された第1及び第2の基板の貼り合わせによって形成される。そして、第1及び第2の基板を研磨剤によって除去し、第3の基板によって積層体が保持された状態で、積層体のパターニングをおこなう。すなわち、第1及び第2の基板が除去される際には積層体は膜状のままである。そして、第1及び第2の基板が除去された後に、積層体はパターニングされる。そのため、第1の基板を除去するための研磨剤及び第2の基板を除去するための研磨剤が、積層体の内部にまで浸入する事態が抑えられている。それにより、積層体の内部の膜が研磨剤によって溶解される事態が抑えられて、作製される電子デバイスの特性の向上が実現されている。加えて、研磨剤による溶解が回避されることで、この電子デバイスにおいては歩留まり及び生産性も向上されている。
また、第1及び第2の基板の少なくともいずれか一方がシリコンで構成されている態様であってもよい。
また、積層体は、一対の電極膜の間に圧電体膜が介在する積層構造を少なくとも一つ含むようにしてもよい。この場合、エッチング液又は研磨剤による圧電体膜の溶解が抑えられて、圧電特性に優れた圧電デバイスが得られる。
また、第2の接着剤は熱可塑性を有する接着剤であり、電子デバイスを第3の基板から剥離させる際、第2の接着剤を加熱して電子デバイスを剥離させるようにしてもよい。
また、第2の接着剤は所定の溶剤によって溶解される接着剤であり、電子デバイスを第3の基板から剥離させる際、第2の接着剤を溶剤を用いて溶解させて電子デバイスを剥離させるようにしてもよい。
本発明によれば、特性の向上が図られ、歩留まり及び生産性の向上が図られた電子デバイスの製造方法が提供される。
以下、添付図面を参照して本発明に係る電子デバイスの製造方法を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
以下に示す実施形態では、電子デバイスの一種である圧電デバイスを例に説明をおこなう。
まず、この圧電デバイスの作製に用いる製造装置(蒸着装置)について、図1を参照しつつ説明する。
図1に示すように、蒸着装置10は真空槽12を備えており、この真空槽12は排気装置12aによって槽内を真空にされる。真空槽12内には下部にSi単結晶基板14を保持するホルダ16が配置されている。このホルダ16は、回転軸18を介してモータ20に接続されており、このモータ20によって回転され、上記Si単結晶基板14をその基板面内で回転させることができるようになっている。また、上記ホルダ16内には、Si単結晶基板14を加熱するヒータ22が内蔵されている。
ホルダ16の下方には、Zr蒸発部24、Y蒸発部26、Pt蒸発部28、Pb蒸発部30、Ti蒸発部32、La蒸発部34が配置されている。これらの各蒸発部24,26,28,30,32,34には、それぞれの金属源の他に、金属源に蒸発のためのエネルギを供給するためのエネルギ供給装置(電子線発生装置、抵抗加熱装置等)が配置されている。
また、蒸発部24,26,28,30,32,34とホルダ16との間には、蒸発部24,26,28,30,32,34から放出される蒸着材料の放出ルートを囲むようにループ状のRFアンテナ36が設けられている。また、蒸着装置10は、酸化性ガスを供給するガス供給装置38を備えており、このガス供給装置38の供給口38aは、上記ホルダ16の直ぐ下方に配置されている。そのため、酸化性ガスは、Si単結晶基板14近傍でその分圧が高くなっている。これらのRFアンテナ36とガス供給装置38との協働により、酸素プラズマの環境を作り出すことで、高精度の成膜処理が実現される。なお、この成膜処理に用いる酸化性ガスとしては、例えば、酸素、オゾン、原子状酸素、NO等がある。
次に、上述した蒸着装置10を用いて圧電デバイスを作製する手順について、図2〜図4を参照しつつ説明する。
まず、蒸着装置10のホルダ16に、Si単結晶基板14を(100)面が露出している基板表面(主面)14aが下向きとなるようにセットする。ここで、基板表面14aは、鏡面仕上げのウエハを用い表面をエッチング洗浄しておくことが好ましい。エッチング洗浄は40%フッ化アンモニウム水溶液等によりおこなう。また、清浄化されたSi単結晶基板14は極めて反応性が高いため、所定の表面処理を施して、再配列や汚染などから保護することが好ましい。
次に、Si単結晶基板14の基板表面14aに、厚さ0.01μmのZrO膜40A及び厚さ0.04μmのY膜42Aを順次エピタキシャル成長させて酸化物膜44Aを形成する(図2(a)参照)。ここで、ZrO膜40Aは、酸化ジルコニウム(ZrO)で構成されたエピタキシャル膜であり、Y膜42Aは、酸化イットリウム(Y)で構成されたエピタキシャル膜である。より具体的には、400℃以上に加熱されたSi単結晶基板14の表面14aに、上述したRFアンテナ36とガス供給装置38との協働によって得られる酸素プラズマ環境下で、Zr蒸発部24からZrを、Y蒸発部26からYを供給して、ZrO膜40A及びY膜42Aを成膜する。このようにしてエピタキシャル成長されたZrO膜40Aの成長面は(001)面となり、Y膜42Aの成長面は(100)面となる。
なお、基板面積が10cm以上、たとえば直径2インチの大きな単結晶基板面積に成膜する場合には、Si単結晶基板14をモータ20で回転させることにより、高酸素分圧を基板全面に供給することができ、大面積での膜作製が可能となる。このとき、基板の回転数は、10rpm以上であることが望ましい。回転数が遅いと基板面内で膜厚の分布が生じるためである。この基板の回転数の上限は特にないが、通常は真空装置の機構上120rpm程度である。
次に、酸化物膜44A上に厚さ0.2μmの電極膜46Aをエピタキシャル成長させる(図2(b)参照)。より具体的には、上記酸素プラズマ環境下で、Si単結晶基板14の上面に、Pt蒸発部28からPtを供給して、Ptで構成される電極膜46Aを成膜する。このようにしてエピタキシャル成長された電極膜46Aは<100>方向に配向している。
さらに、電極膜46A上に、厚さ0.02μmのPLT膜48A及び厚さ2.5μmのPZT膜50Aを順次エピタキシャル成長させて圧電体膜52Aを形成する。ここで、PLT膜48Aは、Laをドープしたチタン酸鉛(PLT)で構成されたエピタキシャル膜であり、PZT膜50Aは、チタン酸ジルコン酸鉛(PZT)で構成されたエピタキシャル膜である。より具体的には、上記酸素プラズマ環境下で、加熱されたSi単結晶基板14の上面に、Ti蒸発部32からTiを、Pb蒸発部30からPbを、La蒸発部34からLaを、Zr蒸発部24からZrを選択的に供給して、PLT膜48A及びPZT膜50Aを成膜する。これらのPLT膜48A及びPZT膜50Aはいずれも、その成長方向(厚さ方向)が<001>方向であり、c面単一配向している。つまり、この圧電体膜52Aは、ペロブスカイト型の圧電体膜となっている。
次に、圧電体膜52A上に厚さ0.2μmの電極膜54Aをエピタキシャル成長させる(図2(c)参照)。より具体的には、上記酸素プラズマ環境下で、Si単結晶基板14の上面に、Pt蒸発部28からPtを供給して、Ptで構成される電極膜54Aを成膜する。
以上のようにして、Si単結晶基板14上に、酸化物膜44A、電極膜46A、圧電体膜52A及び電極膜54Aが順次エピタキシャル成膜された第1の片積層基板56Aの作製が完了する。また、この第1の片積層基板56Aと同一の片積層基板(第2の片積層基板56B)を一枚準備する。すなわち、この第2の片積層基板56Bも、第1の片積層基板56Aの酸化物膜44A、電極膜46A、圧電体膜52A及び電極膜54Aにそれぞれ対応する、酸化物膜44B(ZrO膜40B、Y膜42B)、電極膜46B、圧電体膜52B(PLT膜48B、PZT膜50B)及び電極膜54Bが、Si単結晶基板14上に順次エピタキシャル成膜されている。
以下、説明の便宜上、第1の片積層基板56A及び第2の片積層基板56BのそれぞれのSi単結晶基板を、Si単結晶基板(第1の基板)14A及びSi単結晶基板(第2の基板)14Bとして説明する。
そして、第1及び第2の片積層基板56A,56Bの作製が完了するとこれらを製造装置10から取り出し、第1の片積層基板56Aの最上膜である電極膜54Aと、第2の片積層基板56Bの最上膜である電極膜54Bとが重なるように、熱可塑性の低い第1の接着剤を用いて第1の片積層基板56Aと第2の片積層基板56Bとを貼り合わせる(図2(d)参照)。それにより、Si単結晶基板14AとSi単結晶基板14Bとの間に積層体60が介在する積層構造体56が形成される。この積層体60は、第1の接着剤58からなる膜を中心に、電極膜54A,54B、圧電体膜52A,52B、電極膜46A,46B、酸化物膜44A,44Bが順次並んだものである。すなわち、積層体60は、電極膜対(電極膜46Aと電極膜54Aとの対、電極膜46Bと電極膜54Bとの対)の間に圧電体膜52A,52Bが介在する積層構造62を2組備えている。また、積層体60は、第1の接着剤58からなる膜に関して対称である積層構造となっている。
そして、水酸化カリウム等のアルカリ溶液、フッ酸、フッ硝酸等のエッチング液で、積層構造体56の積層体60の一方面60a側のSi単結晶基板14Aを除去する(図2(e)参照)。その結果、積層体60の他方面60bにSi単結晶基板14Bが貼り付いた積層基板61が得られる。
次に、積層基板61(すなわち、積層体60を保持するSi単結晶基板14B)と、別途用意したSi単結晶基板(第3の基板)14Cとを、熱可塑性の高い第2の接着剤63を用いて貼り合わせる(図3(a)参照)。積層基板61とSi単結晶基板14Cとの貼り合わせをおこなう際は、積層体60の一方面60aがSi単結晶基板14Cの主面14aと対面するように、すなわち、Si単結晶基板14Bの積層体60を保持する側の面14aがSi単結晶基板14Cの主面14aと対面するようにしておこなう。
そして、積層基板61とSi単結晶基板14Cとを貼り合わせた状態で、やはり、水酸化カリウム等のアルカリ溶液、フッ酸、フッ硝酸等のエッチング液で、積層基板61の(積層体60の他方面60b側の)Si単結晶基板14Bを除去する(図3(b)参照)。それにより、第2の接着剤63によって主面14aに積層体60が貼り付けられ、第2の接着剤63を介して積層体60を保持するSi単結晶基板14Cが得られる。
次に、積層体60に対して、公知のフォトリソ技術を用いて、後述する圧電デバイス74に対応するサイズ(外形寸法)となるようにパターニングをおこなう(図4(a)参照)。このパターニングにより、圧電デバイス74となるべき積層体60が基板14上で分離される。また、このパターニングに併せて、分離された積層体60それぞれに対し、電極膜54A、電極膜46B及び電極膜54Bそれぞれに達する3つの穴70A,70B,70Cを形成する。
続いて、分離された積層体60それぞれに対してパターニングをおこない、穴70Aを電極膜46Aに達するまで伸ばすと共に、穴70Cの底面に電極膜54Bから電極膜54Aまで延びる穴70Dを形成する(図4(b)参照)。
次に、Si単結晶基板14Cの全面に亘ってポリイミド72を塗布して、個々の積層体60の上面及び側面をポリイミド(保護膜)72で一体的に覆うと共に、個々の積層体60の穴70A〜70Dにポリイミド72を充填する(図4(c)参照)。そして、ポリイミド72のパターニングをおこない、個々の積層体60に対応するポリイミド72の外縁を確定する(図4(d)参照)。このとき、穴70A〜70C内のポリイミド72を、穴70A〜70Cよりわずかに小さい寸法でエッチング除去することにより、内側面がポリイミド72で覆われた穴70A〜70Cと内側面が露出された穴70Dとを得る。
続いて、個々の積層体60において、内側面がポリイミド72で覆われた穴70A〜70Dそれぞれに、Auを充填し、3つのビアV1,V2,V3を形成する(図4(e)参照)。すなわち、ビアV1は電極膜46Aまで延びており、ビアV2は電極膜46Bまで延びている。そして、ビアV1とビアV2とはポリイミド72の上面で連結されており、ビアV1とビアV2とによって電極膜46Aと電極膜46Bとが電気的に接続される。また、ビアV3は電極膜54Aまで延びており、穴70Dは内側面がポリイミド72で覆われていないため、このビアV3によって電極膜54Aと電極膜54Bとが電気的に接続される。
以上の工程を経て、分離された積層体60それぞれが、圧電デバイス74として完成する。
最後に、Si単結晶基板14Cを加熱することによって、Si単結晶基板14Cと積層体60(すなわち、圧電デバイス74)との間に介在する第2の接着剤63を加熱し、圧電デバイス74をSi単結晶基板14Cから剥離させて(図4(f)参照)、本発明の実施形態に係る圧電デバイス74の作製が完了する。このとき、上述したように第2の接着剤63は高い熱可塑性を有しているため、熱を加えることにより第2の接着剤の接着力を低下させることで、圧電デバイス74がSi単結晶基板14Cから容易に剥がすことができる。一方、積層体60に含まれる第1の接着剤58は、熱可塑性の低いものを採用しているため、Si単結晶基板14Cを加熱した際でもその接着力に影響はない。
次に、従来技術に係る圧電デバイスの製造方法を以下に説明する。
従来技術に係る圧電デバイス74Aの製造方法は、図2(d)に示した2枚のSi単結晶基板14A,14Bに挟まれた積層体60を形成した後にいずれか一方のSi単結晶基板をエッチング除去する工程までは、上述した製造方法と同様である。そして、例えば、Si単結晶基板14Bを除去したとすると、従来方法では、残ったSi単結晶基板14Aにより積層体60を保持した状態で、積層体60のパターニングをおこなっていた。この従来技術に係る積層体60のパターニングは、図5(a)〜(f)に示すとおりであり、すなわち、上述した圧電デバイス74を作製する際のパターニングと略同様である。
具体的には、積層基板61A(すなわち、積層体60を保持するSi単結晶基板14A)を、公知のフォトリソ技術を用いて、従来の圧電デバイス74Aに対応するサイズとなるようにパターニングをおこなうと共に(図5(a)参照)、穴70A〜70Dを形成する(図5(b)参照)。次に、Si単結晶基板14Aの全面に亘ってポリイミド72を塗布して(図5(c)参照)、その後にポリイミド72のパターニングをおこなう(図5(d)参照)。そして、個々の積層体60の穴70A〜70DにビアV1,V2,V3を形成する(図5(e)参照)。
最後に、積層体60(すなわち、圧電デバイス74A)を保持するSi単結晶基板14Aを、水酸化カリウム等のアルカリ溶液、フッ酸、フッ硝酸等のエッチング液で除去する(図5(f)参照)。それにより、積層体60の一方面60b及び側面60cがポリイミド72で覆われ、他方面60aが露出された圧電デバイス74Aが得られる。
このようにして作製される従来の圧電デバイス74Aにおいては、ポリイミド72で覆われた積層体60からSi単結晶基板14Aを除去する際に、Si単結晶基板14Aは、積層体60が形成された面14aの反対面側からエッチング液に浸漬される。より具体的には、両面テープを用いて、塩化ビニル等の基材(図示せず)に、ポリイミド72で覆われ、ビアV1,V2,V3が形成された積層基板61Aをその上面61aと基材とが対面するように貼り付け、この積層基板61Aの周辺を封止して全体をエッチング液に浸漬する。その際、図6に示すように、エッチング液が、積層体60の露出面60aにおけるポリイミド72と積層体60との接合部分Pから浸入する場合があることが、発明者らによって確認された。
すなわち、従来技術に係る圧電デバイス74Aの製造方法のように、貼り合わされた2枚のSi単結晶基板14A,14Bの一方を除去して、残ったSi単結晶基板14A上で積層体60のパターニングをおこなった場合には、パターニング後の残りの基板除去の際にエッチング液が圧電デバイス74A内に浸入してしまう。圧電デバイス74A内に浸入したエッチング液が圧電体膜52Aまで達すると、エッチング液が圧電体膜52Aを溶解して、圧電デバイス74Aの特性が低下することとなる。
一方、上述した本発明の実施形態に係る圧電デバイス74においては、積層体60をSi単結晶基板14Cに転写することで、エッチング液を用いずに、パターニング後の積層体60(すなわち、圧電デバイス74)が基板14Cから剥離される。すなわち、2枚のSi単結晶基板14A,14Bが除去される際には積層体60は膜状である。そのため、Si単結晶基板14A,14Bのエッチング除去の際、エッチング液は、このエッチング液に対する耐溶解性の高い酸化物膜44A,44B及び電極膜46A,46Bにより積層体60内部への浸入を遮られて、圧電体膜54A,54Bまでは達しない。従って、この圧電デバイス74の製造方法を用いることで、圧電体膜52A,52Bのエッチング液による溶解が有意に避けられるため、従来の圧電デバイス74Aの製造方法に比べて、得られる圧電デバイス74の圧電特性の向上が実現されている。また、この圧電デバイス74の製造方法を用いることで、エッチング液による溶解が回避されるため、この電子デバイス74においては歩留まり及び生産性も向上されている。
なお、Si単結晶基板14A,14Bをエッチング液を用いて除去する場合だけでなく、Si単結晶基板14A,14Bを液体を含む研磨剤を用いて除去する場合にも、この研磨剤が、上述したエッチング液の場合と同様の理由により圧電デバイスの特性に影響を及ぼすことが、発明者らによって確認されている。従って、この圧電デバイス74の製造方法を用いることで、圧電体膜52A,52Bの上記研磨剤による溶解も有意に避けられ、従来の圧電デバイス74Aの製造方法に比べて、得られる圧電デバイス74の圧電特性の向上が実現される。また、この圧電デバイス74の製造方法を用いることで、研磨剤による溶解が回避されるため、この電子デバイス74においては歩留まり及び生産性も向上されている。
(実施例1)
上述した片積層基板56A,56Bと同様の2枚の片積層基板を用意し、第1の接着剤として熱可塑性のない(熱硬化性の)接着剤VPA−100(新日鐵化学製)を用いてこれらを貼り合わせた。そして、貼り合わせた2枚の片積層基板に対してオーブンにて250℃30分の加熱処理を施して第1の接着剤を硬化させた。次に、ポリイミドによって所定領域の封止をした後、貼り合わせた2枚の片積層基板の2つのSi単結晶基板#1,#2のうちの一方のSi単結晶基板#1を、フッ硝酸水溶液を用いてエッチング除去した。このようにして得た積層基板と新たに用意したSi単結晶基板#3とを、第2の接着剤として熱可塑性の高い接着剤STAYSTIK#383(テクノアルファ製)を用いて貼り合わせ、250℃30分の加熱処理を施した後に冷却した。その後、ポリイミドによって所定領域の封止をした後で、Si単結晶基板#2をフッ硝酸水溶液を用いてエッチング除去した。
そして、Si単結晶基板#3に保持された積層体60と同様の積層体に対して所定のパターニング処理を施し、圧電デバイス74と同様の圧電デバイスを作製した。最後に、圧電デバイスを保持するSi単結晶基板#3を170℃に加熱して、圧電デバイスをSi単結晶基板#3から剥離させた。
(実施例2)
上述した片積層基板56A,56Bと同様の2枚の片積層基板を用意し、第1の接着剤として耐溶剤性の接着剤LCA−4(BACON社製)を用いてこれらを貼り合わせた。そして、貼り合わせた2枚の片積層基板に対してオーブンにて100℃60分の加熱処理を施して第1の接着剤を硬化させた。次に、ポリイミドによって所定領域の封止をした後、貼り合わせた2枚の片積層基板の2つのSi単結晶基板#1,#2のうちの一方のSi単結晶基板#1を、フッ硝酸水溶液を用いてエッチング除去した。このように得た積層基板と新たに用意したSi単結晶基板#3とを、第2の接着剤として溶剤に溶解可能な接着剤STAYSTIK#343(テクノアルファ製)を用いて貼り合わせ、100℃30分の加熱処理を施した後に冷却した。その後、ポリイミドによって所定領域の封止をした後で、Si単結晶基板#2をフッ硝酸水溶液を用いてエッチング除去した。
そして、Si単結晶基板#3に保持された積層体60と同様の積層体に対して所定のパターニング処理を施し、圧電デバイス74と同様の圧電デバイスを作製した。最後に、圧電デバイスを保持するSi単結晶基板#3を、アセトンに30分浸して、圧電デバイスをSi単結晶基板#3から剥離させた。
以上で示した2つの実施例のようにして圧電デバイスを作製することで、エッチング液を用いることなく、実際に、最終製品である圧電デバイスを基板から剥離させることができた。
本発明は上記実施形態及び実施例に限定されるものではなく、様々な変形が可能である。例えば、電子デバイスは、圧電デバイスに限らず、誘電体膜や導電体膜、半導体膜などの機能性薄膜を有する各種デバイスであってもよい。また、積層体の層数も、上述した数に限定されず、2層以上の層数から適宜選択できる。さらに、積層体は、第1の接着剤に関して対称的なものに限らず、非対称なものであってもよい。
また、第1及び第2の基板は、Si単結晶基板に限定されず、Siとは異なる材料からなる単結晶基板や多結晶基板であってもよい。第3の基板は、Si単結晶基板に限定されず、公知の各種基板材料からなるどのような基板であってもよく、結晶性を有する基板でも結晶性のない基板であってもよい。
さらに、第1の接着剤及び第2の接着剤の種類は、電子デバイスを第3の基板から剥離させる態様に応じて、適宜変更可能である。すなわち、上述したように加熱により電子デバイスを剥離させる場合には、第2の接着剤として熱可塑性のものを、第1の接着剤として熱可塑性のないもの(若しくは低いもの)を選択すればよい。また、溶剤による溶解により電子デバイスを剥離させる場合には、第2の接着剤としてその溶剤に溶解されるものを、第1の接着剤としてその溶剤に溶解しないもの(若しくは溶解し難いもの)を選択すればよい。
第1の基板を除去するエッチング液と、第2の基板を除去するエッチング液とは、同種のものに限らず、異種のものであってもよい。同様に、第1の基板を除去する研磨剤と、第2の基板を除去する研磨剤とは、同種のものに限らず、異種のものであってもよい。
電極膜の構成材料は、Ptに限らず、例えば、Au、Ir、Pd、Rh、Cu及びAgからなる金属材料群のうちの少なくとも1種類を含むものであってもよい。さらに、圧電体膜は、上述した構成に限らず、チタン酸バリウムストロンチウムや、チタン酸鉛で構成されたc面単一配向薄膜であってもよい。また、薄膜圧電体素子の作製には、その他の製造装置を採用することも可能であり、例えば、スパッタ装置やMBE装置を用いてもよい。
本発明の実施形態に係る圧電デバイスの作製に用いた薄膜作製装置を示す概略構成図である。 本実施形態に係る圧電デバイスを作製する手順の前段階を示した図である。 本実施形態に係る圧電デバイスを作製する手順の途中段階を示した図である。 本実施形態に係る圧電デバイスを作製する手順の後段階を示した図である。 従来技術に係る圧電デバイスを作製する手順の後段階を示した図である。 従来に係る圧電デバイスの要部拡大図である。
符号の説明
10…蒸着装置、14,14A,14B,14C…Si単結晶基板、14a…主面、46A…電極膜、52A…圧電体膜、56…積層構造体、58…第1の接着剤、60…積層体、61…積層基板、63…第2の接着剤、74…圧電デバイス。

Claims (6)

  1. 成膜された第1の基板及び第2の基板を第1の接着剤を用いて互いの膜側同士を貼り合わせることにより、前記第1の基板と前記第2の基板との間に電子デバイスとなるべき膜状の積層体が介在する積層構造体を形成するステップと、
    前記積層構造体から所定のエッチング液を用いて前記第1の基板を除去し、前記積層体を保持する前記第2の基板を得るステップと、
    前記積層体を保持する前記第2の基板と第3の基板とを、前記第2の基板の前記積層体を保持する側の面が前記第3の基板の主面と対面するように、第2の接着剤を用いて貼り合わせるステップと、
    前記第2の接着剤によって貼り合わされた前記積層体を保持する前記第2及び第3の基板から、所定のエッチング液を用いて前記第2の基板を除去して、前記第2の接着剤を介して前記積層体を保持する前記第3の基板を得るステップと、
    前記第2の接着剤を介して前記第3の基板によって保持された前記積層体をパターニングして、前記第3の基板上に前記電子デバイスを形成するステップと、
    前記電子デバイスを前記第3の基板から剥離させるステップと
    を備える、電子デバイスの製造方法。
  2. 成膜された第1の基板及び第2の基板を第1の接着剤を用いて互いの膜側同士を貼り合わせることにより、前記第1の基板と前記第2の基板との間に電子デバイスとなるべき膜状の積層体が介在する積層構造体を形成するステップと、
    前記積層構造体から液体を含む所定の研磨剤を用いて前記第1の基板を除去し、前記積層体を保持する前記第2の基板を得るステップと、
    前記積層体を保持する前記第2の基板と第3の基板とを、前記第2の基板の前記積層体を保持する側の面が前記第3の基板の主面と対面するように、第2の接着剤を用いて貼り合わせるステップと、
    前記第2の接着剤によって貼り合わされた前記積層体を保持する前記第2及び第3の基板から、液体を含む所定の研磨剤を用いて前記第2の基板を除去して、前記第2の接着剤を介して前記積層体を保持する前記第3の基板を得るステップと、
    前記第2の接着剤を介して前記第3の基板によって保持された前記積層体をパターニングして、前記第3の基板上に前記電子デバイスを形成するステップと、
    前記電子デバイスを前記第3の基板から剥離させるステップと
    を備える、電子デバイスの製造方法。
  3. 前記第1及び第2の基板の少なくともいずれか一方がシリコンで構成されている、請求項1又は2に記載の電子デバイスの製造方法。
  4. 前記積層体は、一対の電極膜の間に圧電体膜が介在する積層構造を少なくとも一つ含む、請求項1〜3のいずれか一項に記載の電子デバイスの製造方法。
  5. 前記第2の接着剤は熱可塑性を有する接着剤であり、
    前記電子デバイスを前記第3の基板から剥離させる際、前記第2の接着剤を加熱して前記電子デバイスを剥離させる、請求項1〜4のいずれか一項に記載の電子デバイスの製造方法。
  6. 前記第2の接着剤は所定の溶剤によって溶解される接着剤であり、
    前記電子デバイスを前記第3の基板から剥離させる際、前記第2の接着剤を前記溶剤を用いて溶解させて前記電子デバイスを剥離させる、請求項1〜4のいずれか一項に記載の電子デバイスの製造方法。
JP2005180707A 2005-06-21 2005-06-21 電子デバイスの製造方法 Expired - Fee Related JP4997716B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005180707A JP4997716B2 (ja) 2005-06-21 2005-06-21 電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005180707A JP4997716B2 (ja) 2005-06-21 2005-06-21 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2007005374A true JP2007005374A (ja) 2007-01-11
JP4997716B2 JP4997716B2 (ja) 2012-08-08

Family

ID=37690732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005180707A Expired - Fee Related JP4997716B2 (ja) 2005-06-21 2005-06-21 電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4997716B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012039266A1 (ja) * 2010-09-21 2012-03-29 コニカミノルタホールディングス株式会社 圧電デバイスおよびその製造方法
US11081637B2 (en) 2015-06-30 2021-08-03 Fujifilm Corporation Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134807A (ja) * 2000-10-20 2002-05-10 Matsushita Electric Ind Co Ltd 薄膜圧電体素子、その製造方法およびこれを用いたヘッド支持機構
JP2003101095A (ja) * 2001-09-27 2003-04-04 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法
JP2005039176A (ja) * 2002-12-03 2005-02-10 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法並びにこれを用いたアクチュエータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134807A (ja) * 2000-10-20 2002-05-10 Matsushita Electric Ind Co Ltd 薄膜圧電体素子、その製造方法およびこれを用いたヘッド支持機構
JP2003101095A (ja) * 2001-09-27 2003-04-04 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法
JP2005039176A (ja) * 2002-12-03 2005-02-10 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法並びにこれを用いたアクチュエータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012039266A1 (ja) * 2010-09-21 2012-03-29 コニカミノルタホールディングス株式会社 圧電デバイスおよびその製造方法
US11081637B2 (en) 2015-06-30 2021-08-03 Fujifilm Corporation Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element

Also Published As

Publication number Publication date
JP4997716B2 (ja) 2012-08-08

Similar Documents

Publication Publication Date Title
US8087153B2 (en) Manufacturing method of an electromechanical transducer
US20100019623A1 (en) Micro-electromechanical devices and methods of fabricating thereof
JP4904656B2 (ja) 薄膜圧電体素子およびその製造方法
JP2014187094A (ja) 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法
JP4997716B2 (ja) 電子デバイスの製造方法
JP4956899B2 (ja) 薄膜圧電体素子の製造方法
JP2002305334A (ja) 機能性薄膜の転写方法
US7247975B2 (en) Thin-film piezoelectric element and method of making same
JP2009224740A (ja) 積層構造体とそれを用いたデバイス、デバイスの製造方法,液体吐出装置
JP4670495B2 (ja) 電子デバイス及びその製造方法
JP5861404B2 (ja) 圧電素子およびその製造方法
JP2015099864A (ja) 薄膜圧電アクチュエータの製造方法
JP2004119703A (ja) 圧電素子の製造方法及びインクジェットヘッドの製造方法
JP2006069151A (ja) 圧電膜型アクチュエータの製造方法及び液体噴射ヘッド
JP2003309301A (ja) デバイス製造方法
JP5098743B2 (ja) 電子部品の製造方法
JP2010251403A (ja) 誘電体構造体、誘電体構造体の製造方法、圧着転写方法、及び保持構造
CN100495754C (zh) 电子设备及其制造方法
JP2005286233A (ja) 薄膜コンデンサ及びその製造方法
JP2005252130A (ja) 機能性薄膜の製造方法およびそれを用いた機能素子
JP2004214308A (ja) 圧電素子
JP5682216B2 (ja) 圧電デバイスおよびその製造方法
JP2002171009A (ja) 膜の転写方法
JP4296757B2 (ja) 圧電機能部品の製造方法
JP2004207489A (ja) 圧電部材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4997716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees