JP2006526980A - 永久磁石オルタネーターのためのコントローラー - Google Patents

Abstract

本発明は、特に、永久磁石のオルタネーターを制御し、比較的精密な電圧調節を提供する、制御システムに関する。制御システムは以下の１つ以上を含み得る：（１）オルタネーターの出力電圧を整流および調節するための整流システム、（２）ブーストタイプの調節器への電源として用いられる整流器／リミッター、（３）マルチモードの整流器／リミッター、（４）ＤＣ−ＡＣコンバーター、および（５）パワースイッチ内において、熱の形で散逸されかねないスイッチングエネルギーを最小化するために、システム内で用いられるパワースイッチ。

Description

（関連出願）本出願は、２００３年６月２日に申請された米国仮出願シリアル番号第６０／４７５，２７３号に対する優先権を主張し、その開示はここで援用され、２００３年１２月２４日に申請された米国仮出願シリアル番号第６０／５３２，６６４号に対しても優先権を主張する。

（技術分野）本発明は、力学的エネルギーと電気的エネルギーとを変換するための機械に関し、特に、自動車への利用に適した、コンパクトでハイパワーな永久磁石のオルタネーターと、そのような発電機に対する電圧および電流の制御システムに関する。

通常、オルタネーターは、ローターシャフトに載せられ、ステーショナリーステーターに関して同軸上にある、ローターを備える。通常、上記ローターは、ステーターの内部に配置されている。しかしながら、その代わりに、上記ステーターはローター内部において同軸上に配置され得る。通常、モーターまたはタービンのような外部エネルギー源は、直接、または弾みベルトのような中間的なシステムを通して、ローター要素を駆動する。ステーターとローターの両方は、一連の極を有する。ローターまたはステーターのどちらかは磁場を生成し、同磁場は、その他の構造上の、極を帯びた巻き線と相互作用する。同磁場は巻き線を遮るため、電場が生成され、上記電場は適当な負荷に提供される。通常、誘導された電場（一般には電圧源として知られる）は整流器に供給され、時には調節され、ＤＣ出力電源として提供される。通常、誘導された電流は整流器に供給され、時には調節され、ＤＣ出力電力源として提供される。いくつかの事例では、調節されたＤＣ出力信号は、ＡＣ出力を提供するためにＤＣ−ＡＣインバーターに供給される。

従来法では、オルタネーターは自動車アプリケーションに用いられ、通常は、エンジン外部に搭載されたハウジングと、３相の巻き線を有し上記ハウジング内に内蔵されたステーターと、ステーター内部のハウジングにおいて、回転出来るように支えられている、ベルト駆動でクローポール型（例えばランデル型）のローターとを備える。しかしながら、電力出力を上げるためには、従来のオルタネーターのサイズは、顕著に大きくならなければならなかった。その結果、車両内における空間的拘束は、上記のようなオルタネーターに対し、高出力、例えば、５ＫＷにおけるアプリケーションである、電力駆動の空調、冷蔵庫、あるいは通信機器の使用を困難にさせる傾向があった。

加えて、巻き線を保有するクローポール型のローターは、比較的重く（しばしばオルタネーターの全重量の４分の３を含み）、大量の慣性を生成する。上記慣性は、事実上、常にエンジンに負荷を提供し、上記エンジンは加速される。このことは、エンジンの効率を低下させる傾向があり、追加的な燃料消費を引き起こす。さらに、上記慣性は、電気的な車両またはハイブリッド車両のようなアプリケーションにおいても、問題となり得る。ハイブリッド車両は、（通常、ガソリンエンジンが最も効率的であるＲＰＭに対応する）所定の閾値、例えば３０Ｋｐｈを超える速度に車両を推進させるために、ガソリンエンジンを利用する。同様に、いわゆる「マイルドハイブリッド」においては、燃料を節約し排気をカットするために車両が通行中に停止させられる時、ドライバーがアクセルペダルを押し下げ車両エンジンの停止を容易にする場合に、推進に用いる初期バーストを提供するためにスタータージェネレーターが用いられる。通常、上記マイルドハイブリッドシステムは、高電圧（例えば４２ボルト）の使用を見込む。上記のようなシステムにおけるオルタネーターは、連続する停止、特にストップアンドゴートラフィックの間の推進に対する初期バーストを提供するためにスタータージェネレーターを駆動させるのに十分なレベルにバッテリーを再充電させることが可能でなければならない。それゆえに、比較的ハイパワーで、低慣性のオルタネーターが必要とされる。

一般に、電力制御システムと駆動システム、空調および車両内の電気製品に対して、追加的な電力が必要とされる。このことは、特に、娯楽用の車両、冷凍車のような産業上の輸送アプリケーション、建設用アプリケーション、および軍事用アプリケーションにおいて、特に当てはまる。

例えば、自動車産業界においては、車両への馬力負荷を減らし、燃費を高めるために、機械または油圧によるよりも、インテリジェントエレクトリカルによる制御および駆動システムを用いるという流行がある。そのようなシステムは、例えば、（通常、ステアリング調整が求められたときに限って動作する）ステアリング自動制御、（路面および速度条件に対して衝撃吸収剤の硬さを調整するためにフィードバックを用いる）衝撃吸収装置、および、（一定の温度を維持するために要求される最小の速度においてコンプレッサーを動作する）空調に対して用いられ得る。上記のような電気制御および運転システムを用いることは、車両の電力システムに対する需要を高めるという傾向がある。

同様に、移動冷蔵システムは電気稼動であることが望ましい。例えば、（車両エンジンのｒｐｍとは独立な）可変速度において冷蔵システムを稼動させることは、仕事率を増加させ得る。加えて、家庭用の冷蔵庫または空調と同様に、電気的な駆動システムを用いることによって、例えば（エンジン上の）コンプレッサー、（外気に対して露出するように配置された）コンデンサー、および、（冷蔵室に配置された）気化ユニットのような、様々な要素と接続されたホースが、電気稼動の密閉された装置に置き換えられ得る。

ハイパワーなオルタネーターを、現存の車両へ「取り外し交換」することに対する、特別な需要もある。通常、車両のエンジン要素内部では、オルタネーターのためには限られた広さの空間しか提供されない。上記利用可能な空間内に交換オルタネーターがフィットしない場合、取り付けは、可能な場合でも、顕著に複雑で、通常は、ラジエター、バンパー、およびその他の、主要な要素の移動を要求し、追加的な金具、ベルトおよびハードウェアの取り付けを要求する。従って、交換オルタネーターが元々提供された空間にフィットし、元々あるハードウェアと調和することが望ましい。

一般に、永久磁石のオルタネーターはよく知られている。そのようなオルタネーターは、永久磁石を、必要な磁場を生成するために用いる。永久磁石発電機は、伝統的な巻き状の場の生成器よりもはるかに軽く、小さくなる傾向がある。永久磁石のオルタネーターの例は、Ｓｃｏｔｔ他に対して１９９７年４月２９日に公布された、米国特許第５，６２５，２７６号、Ｓｃｏｔｔ他に対して１９９８年１月６日に公布された、米国特許第５，７０５，９１７号、Ｓｃｏｔｔ他に対して１９９９年３月２３日に公布された、米国特許第５，８８６，５０４号、Ｓｃｏｔｔ他に対して１９９９年７月２７日に公布された、米国特許第５，９２，６１１号、Ｓｃｏｔｔ他に対して２０００年３月７日に公布された、米国特許第６，０３４，５１１号、Ｓｃｏｔｔ他に対して２００２年８月２７日に公布された、米国特許第６，４４１，５２２号、において記述されている。

とりわけ軽量かつコンパクトな永久磁石のオルタネーターが、「外部の」永久磁石のローターと「内部の」ステーターを用いることによって実施され得る。上記ローターは、中空で円柱状の枠と、上記円柱内部の表面上に処置された強力な永久磁石とを備える。上記ステーターは、ローター枠の内部に同心円状に配置される。ステーターに関するローターの回転は、ローター磁石から出てステーターの巻き線内の誘導電流と相互作用する磁束を生じさせる。そのようなオルタネーターの例は、例えば、前述の、Ｓｃｏｔｔ他に対して１９９８年１月６日に公布された、米国特許第５，７０５，９１７号、および、Ｓｃｏｔｔ他に対して１９９９年７月２７日に公布された、米国特許第５，９２，６１１号において記述されている。

永久磁石発電機によって供給された電力は、ローター速度に応じて顕著に変化する。多くのアプリケーションでは、ローター速度の変化は、例えば、自動車のエンジン速度の変化、または負荷特性の切り替えに起因する。それゆえ、電気的制御システムが概して用いられる。永久磁石のオルタネーターおよび制御システムの例は、Ｓｃｏｔｔ他によって１９９７年４月２９日に公布された、米国特許第５，６２５，２７６号において記述されている。その他の制御システムはＡｎｄｅｒｓｏｎ他に対して２０００年１月２５日に公布された、米国特許第６，０１８，２００号において記述されている。

自動車アプリケーションにおいては、広範囲のロータースピードに順応することの必要性は、特に重大である。例えば、大型ディーゼルトラックエンジンは、通常、アイドル状態における６００ＲＰＭからハイウェイスピード状態における２６００ＲＰＭまで、また、トラックの速度を下げるためにエンジンが使われる場合、臨時バーストを伴なう時には、３０００ＲＰＭで動作する。従って、オルタネーションシステムは、ＲＰＭにおいて５：１の変化を被る。軽量ディーゼルは、若干広い範囲、例えば６００ＲＰＭから４，０００ＲＰＭにわたって動作する。ガソリン車両エンジンと共に用いられるオルタネーターは、通常はさらに広い範囲のＲＰＭ、例えば６００ＲＰＭから６５００ＲＰＭに順応する。加えて、オルタネーターは負荷における変化、すなわち、無負荷から全負荷までに順応する。従って、ガソリン車両エンジンと共に用いられる永久磁石のオルタネーターの出力電圧は、１２：１の変化を被る。それゆえ、従来の永久磁石のオルタネーターは、与えられた負荷の下、アイドル状態において（例えば、１２ボルトの）動作電圧を提供することを要求された場合、その負荷の下、全エンジンＲＰＭにおいては、上記動作電圧の数倍、例えば上記電圧の１０倍である、１２０ボルトを提供する。例えば、電気稼動の空調装置、または通信機器に対しては、アイドル状態における電圧が１２０Ｖである場合、フルエンジンＲＰＭにおける電圧は、例えば１２００ボルトになり得る。そのような電圧レベルは困難であり、実に取り扱いが危険である。加えて、そのような電圧と電流における極端な変化は、より高額な装置を要求し、高電圧と高エンジンＲＰＭ（例えば、ハイウェイ速度）に適格する要素は、中程度の電圧に適格する要素に比べて、相当に高額である。

永久磁石のオルタネーターからの広範囲の出力電圧に順応するための様々な試みがなされてきた。例えば、前述のＳｃｏｔｔ他、米国特許第５，６２５，２７６号は、所望の出力を達成するために個々の巻き線を選択的に稼動させるコントローラーについて記述している。上記巻き線は、比較的低い電圧レベルで大きな電流を提供するためには全て並列接続で、または、高い電圧を提供するためには直列接続で接続され得る。ドライブＲＰＭの上昇に伴い、個々の巻き線は、事実上、出力電圧および／または電流を制御するための動作回路から、接続されなくなる。しかしながら、特に自動車のような、コンパクトでハイパワーな、高速度比のアプリケーションにおいては、巻き線間のスイッチ遷移は、特にＲＰＭ範囲のハイエンドでは好ましくない影響を有していた。

その他の試みは、オルタネーターのＲＰＭを制御し、さらにそれにより、その電圧を、エンジンＲＰＭとは独立に制御するステップを含んで来た。そのような試みの例は、Ｄｉｓｈｎｅｒに対して、１９８７年９月２２日に公布された、米国特許第４，６９５，７７６号において記述されている。このような解決は、大きく、整備を要し、消耗の対象である、機械的要素を含む傾向がある。

その他の試みは、オルタネーター内部で生成された磁束の一部を、出力電圧を変調するために迂回させるステップを含んで来た。システムの例は、Ｇｏｋｈａｌｅに対し１９８９年１２月５日に公布された、米国特許第４，８８５，４９３号において記述されている。しかしながら、磁束の迂回は、通常は追加的な機械的要素を要求し、応答が遅い。

エンジン稼動のオルタネーターを車両の電気的負荷に結びつけるための、フレキシブルな位相ＤＣ−ＤＣコンバーターを含む自動車電気システムもまた知られている。そのようなシステムの例は、Ｂａｒｒｅｔｔに対して２００２年１０月２２日に公布された、米国特許第６，４６９，４７６号において記述されている。そのようなシステムにおいては、オルタネーターの出力電圧は負荷電圧に基づいて調節され、コンバーターは、全方向推進モード、前方向単一性モード、前方向抵抗モードを含むいくつかの異なるエンジンに基づくモードのうちの１つにおいて動作可能である。前方向推進モードにおいては、コンバーター出力電圧は、低エンジン速度においてバッテリー充電を可能にするために、オルタネーターの電圧よりも高い電圧に高められ、前方向単一性モードにおいては、コンバーターの出力電圧は、単一な転送率で、バッテリー負荷と電気的負荷に対して転送され、前方向抵抗モードにおいては、コンバーターの出力電圧は、中〜高エンジン速度までオルタネーターの電圧出力を高めるために、オルタネーターの電圧よりも低められる。

整流と調節は、デューティーサイクルの位相角制御を備えたＳＣＲブリッジによる単一のステップによって成立し得る。しかしながら、電圧出力とリップル量は、ＳＣＲ位相角法が、大きく変化し、かつ、交流周波数を非常にすばやく切り替える、ＡＣ電力源を制御するために用いられる場合に、顕著に変化し得る。加えて、通常自動車システムにおいて用いられる電圧において、オルタネーター出力から調節された信号を引き出すために上記ＳＣＲブリッジを用いることは、比較的高ピークの電流と、顕著な量の熱と電磁干渉の生成によって生産される高スイッチ（ＩＲ）損失を含みやすい。

それゆえ、永久磁石のオルタネーターの出力における広い変化に順応できる、比較的安価かつ効率的な制御システムに対する需要が存在する。電圧を精密許容差に調節することが可能、例えば、出力においてわずか１、または２パーセントの誤差しかなく、高い電力変換比率を有し、しかも、それによって損失される熱が比較的少ない、システムが所望される。さらに、制御システム内のパワースイッチ装置から生成される熱と、スイッチ中での電流と電圧の急激な遷移（スパイク）によって引き起こされる電磁無線周波数干渉を最小化することに対する需要もある。

（発明の要約）
本発明の様々な局面に従って、永久磁石のオルタネーターの出力における広い変化に適応でき、比較的精密な電圧調整を提供する、比較的安価な制御システムが、以下に述べられる一つ以上によって提供される。

比較的高い電圧（かつ比較的小さい電流）におけるオルタネーターの出力電圧を整流および調整するための整流システムおよび調整システムであって、その後に、初期の比較的高い電圧を所望の出力電圧に変換するために一つ以上の分離したＤＣ−ＤＣコンバーターおよび／またはＤＣ−ＡＣコンバーターを用いること。

ブーストタイプの調節器に対する電力源として用いられる、整流器／リミッター。

オルタネーター出力および／または整流器／リミッターの出力に基づいて、全波整流モード、全デューティサイクル半波整流モード、および、パルス幅変調半波整流モードにおいて選択的に動作する、マルチモード整流器／リミッター。

パワースイッチ内で熱として散逸しかねないスイッチングエネルギーを最小化し、好ましくは、上記スイッチングエネルギーを取り戻し、負荷へ向けて方向付けるために、システム内に用いられたパワースイッチ間の電圧、および、そこを流れる電流の変化率を制限することによって、変換効率を高め、無線周波数干渉を低減させること。

動作中のペアの高い側のスイッチが、半サイクルの全体の間に維持され、低い側の、接地側のスイッチが、上記ペアの両スイッチの変調と対照的に変調され、および／または、インバーター・フィルターインダクターとキャパシターがリセットされていることを保証するために、波形整形の間に、（インダクターを放電するのに十分なように）反対側の支脈（ｌｅｇ）の高い側をターンオンする（動作中の支脈の低い側とは互いに相容れない仕方で上記を操作する）ことによって、フィルターキャパシターが所定のポイントを下回る負荷に放電される、ＤＣ−ＡＣインバーターブリッジ。

本発明は、添付された図と共に以下に記述され、（特に指定がない限り）同じ指示が同じ要素を指す。

図１を参照すると、本発明の様々な局面に基づく、力学的エネルギーと電気的エネルギー間の変換に対するシステム１００は、オルタネーター１０１、整流および調節システム１０２（整流器２００と調節器４００を適切に備える）、一つ以上のＤＣ−ＤＣコンバーター１０６、および、適切に、ＤＣ−ＡＣインバーター１０８を備える。

一般に、オルタネーター１０１は、多相（例えば、３相）の調節されていないＡＣ出力信号、Ａ相（ＰＨ＿Ａ）、Ｂ相（ＰＨ＿Ｂ）、Ｃ相（ＰＨ＿Ｃ）を提供し、上記信号はドライブＲＰＭに従って顕著に変化する。整流および調節システム１０２は、オルタネーター１０１からのＡＣ出力信号を整流、つまり、それをＤＣ信号（ＶＲＯ）に変換し、上記信号の電圧を所定のレベル、例えば１８０Ｖに調節、すなわち許容差±２％の電圧レベルに維持する。調節されたＤＣ信号（ＶＲＯ）は、その後、所望の出力電圧レベル（Ｖ１，Ｖ２）、例えば、１２、２４、および／または４２ボルトＤＣに変換するために、ＤＣ−ＤＣコンバーター１０６に供給され、必要に応じて、所望の波形、周波数、および電圧、例えば５０／６０Ｈｚ、１２０ＶＲＭＳ正弦波、のＡＣ信号を生成するＤＣ−ＡＣインバーター１０８に供給される。整流および調節システム１０２によって出力された所定の電圧レベルＶＲＯ、例えば１８０Ｖは、所望の出力をサポートするために選択される。好ましい実施形態においては、整流および調節システム１０２の出力ＶＲＯは、約１８０Ｖになるように選択され、ＤＣ−ＡＣインバーター１０８に供給された場合に、１７０Ｖピーク、すなわち、１２０ＶＲＭＳ正弦波を生成する。同一の調節された１８０ＶのＤＣ信号ＶＲＯは、１２、２４、および／または４２ボルトの出力を生成するために、ＤＣ−ＤＣステップダウンコンバーター１０６に提供される。ＶＲＯは比較的高いため、比較的低レベルのＤＣ−ＤＣコンバーター１０６の入力部への電流は、高い電力変換効率を産出する。

比較的高電圧にあるオルタネーターの出力電圧を整流および調節するために、整流および調節システム１０２を用い、その後、初期の比較的高電圧を所定の出力電圧に変換するために、一つ以上の別個のＤＣ−ＤＣコンバーター、またはＤＣ−ＡＣインバーターを用いることは、数多くの点で特に都合がよい。比較的高電圧において整流および調節することは、整流および調節が低い電圧で行われた場合に、入力された電流の大きさに比べて比較的小さい電流を用いることと等価である。小さい電流を用いることは、整流機能および調節機能に関係した、導電性およびスイッチング損失の両方を減少させる。従って、より少ない熱が生成される。さらに、全ての整流および調節を変換機能と分離して行うことは、安価で、より耐久性があり、より単純な電圧出力部を用いることを可能にし、複数の電圧の出力、例えば１２、２４、または４２ＶＤＣ、および１２０ボルトＲＭＳ５０／６０ＨｚＡＣ、の生成を容易にする。

オルタネーター１０１は、適切には永久磁石のオルタネーターであり、好ましくは、共有に係り同時係属の、Ｃｈａｒｌｅｓ Ｙ．ＬａＦｏｎｔａｉｎｅとＨａｒｏｌｄ Ｃ．Ｓｃｏｔｔによる、「Ｃｏｍｐａｃｔ Ｈｉｇｈ Ｐｏｗｅｒ Ａｌｔｅｒｎａｔｏｒ」と題名付けされた、２００３年７月１０日に出願の、米国仮特許出願番号第６０／４８６，８３１号に記述されたタイプのオルタネーターである。上述のＬａＦｏｎｔａｉｎｅ等によるシリアル番号第６０／４８６，８３１号の出願は、あたかも本稿で逐語的に説明された通りであるかのように援用される。

簡単に言うと、オルタネーター１０１は、ローターシャフトに載せられたローターを備え、ステーショナリーステーターに関して同軸上に処置されている。上記ステーターは、それぞれの巻き線の相、Ａ，Ｂ，およびＣを備え、いずれも１つの末端（中立点）につながれており、星型構成を取っている。巻き線中立点は、第二のフローディング接地（各々が異なる長さで三角形を形作っている垂直方向に配置された水平な直線として描かれおり、閉じた三角形として記号化されている第一の接地とは混同しないように）を定める。通常、モーターまたはタービンのような外部のエネルギー源は、直接、または弾みベルトのような中間的なシステムを通して、ローター要素を駆動する。自動車アプリケーションにおいては、オルタネーター１０１は、概してボンネットの下部に搭載され、車両エンジンからのベルト駆動である。ローターとステーターの間の相対運動は、巻き線に誘導されるべき電圧を引き起こす。オルタネーター１０１は、好ましくは、全負荷条件下でのアイドルまたは最小ＲＰＭにおいて、所定の最小電圧を生成するように設計されている。上述のように、自動車アプリケーションにおいては、ドライブＲＰＭは幅広く変化し得、例えば大型ディーゼルトラックでは、アイドル状態の６００ＲＰＭから３０００ＲＰＭまで（５：１変化）、軽量ディーゼルでは６００ＲＰＭから４０００ＲＰＭまで、ガソリン車両エンジンでは６００ＲＰＭから６５００ＲＰＭまで変化し得る。加えて、オルタネーターは、負荷の変化、つまり無負荷から全負荷までに順応しなければならない。従って、ガソリン車両エンジンと共に使われた場合の、永久磁石のオルタネーター１０１の出力電圧は、１２：１の変化を被り得る。従って、従来の永久磁石のオルタネーターは、与えられた負荷の下で、アイドル速度時に動作電圧（例えば、１８ボルト）を要求された場合、同じ負荷の下でのフルエンジンＲＰＭにおいては、上記操作電圧の数倍、例えば１０倍である、１８０ボルトの電圧を提供することになる。

整流および調節回路１０２は、オルタネーター１０１からのＡＣ出力信号を整流、すなわちＤＣ信号に変換し、上記信号の電圧を調節、すなわち上記信号の電圧レベルを所定の値域、例えば１８０Ｖ±２％に維持する。整流および調節システム１０２は、オルタネーター１０１から提供された３相のＡＣ信号の範囲にわたって、適切に調節されたＤＣ信号（ＶＯ）を提供することが可能な任意のシステムを備えることが出来る。例えば、システム１０２は、負荷サイクルの位相角を制御するＳＣＲブリッジ（および以下に記述されるようなスイッチング損失制御装置）を備えることが出来る。しかしながら、システム１０２は、好ましくはブーストタイプの調節器である調節器４００と協働する整流／リミッター２００を、好ましくは備える。整流器／リミッター２００は、幅広く変化するオルタネーター１０１の出力を整流すること、その出力を所定の値に制限すること、調節器４００への入力信号ＶＯの変化の範囲を（オルタネーターの出力に比べて）小さくすることが可能である、任意の回路を備えることが出来る。例えば、整流／リミッター２００は、上述のようなＳＣＲブリッジによって実施され得る。しかしながら、好ましい実施形態は、オルタネーターの出力および／または調節器／リミッターの出力に依存して、全波整流モード、全デューティサイクル半波整流モード、あるいは、パルス幅変調半波整流モード、において選択的に動作し、上記出力をシステム１０２の所定の出力値よりもわずかに低い所定の値、例えば１７０Ｖに制限する、マルチモードの調節器／リミッター２００を用いる。いくつかの実例では、実質的に、システムが全波整流モードと半波整流モードの間でディザーする、全波整流モードと半波整流モードの間での遷移的動作モードを備えていることが望ましい。さらに具体的には、ある負荷条件下で、あるＲＰＭの範囲内に、全波整流は所望の値を超える出力レベルを生成し得る。しかしながら、そのような状況下での半波整流は、十分な電力出力を提供し得ない。それらのケースに順応するためには、あるＲＰＭと負荷条件が課された時に、回路２００の出力電圧（および出力電力）が、事実上２つのモードにおけるパラメーターの時間平均であるように、半波整流と全波整流の間でディザーすることが効果的である。半波整流に関連する時間と全波整流に関連する時間が所望の出力を決定する。整流器／リミッター２００の好ましい実施形態は図２に示される。上記のような整流器／リミッター２００の、それぞれの要素の好ましい実施形態は、図３に示される。

整流器／リミッター２００の出力を受け入れる調節器４００は、所定のレベル、例えば１８０Ｖ±２％における、一定の電圧出力ＶＲＯを提供する。調節器４００は、好ましくはブーストタイプの調節器である。ブーストタイプの調節器の使用は、数多くの点において都合がよい。それは特に単純（変圧器の必要性を排除する）であり、効率的で、拡張性がある。調節器４００への出力が所定の最大値（例えば、ハイウェイ速度に対応するＲＰＭ）に達する時、ブーストは原則的に作動せず、少量のエネルギーしか消費せず、かつ、少量の熱しか生成しない。さらに、ブーストタイプのトポロジーは、本質的には、万一ショートのする場合に、電流を制限する。ブーストタイプの調節器４００の好ましい実施形態は、図４に示される。そのようなブーストタイプの調節器４００のそれぞれの要素の、好ましい実施形態は、図５に示される。

ＤＣ−ＤＣコンバーター１０６は、整流および調節システム１０２（例えば、調節器４００）の比較的高い電圧から、所望のレベルの出力電圧、例えば１２、２４、または４２ボルト、またはその他の望ましいＤＣ電圧を導き出す。ＤＣ−ＤＣコンバーター１０６は、例えば、半ブリッジ、スイッチモードにおける全ブリッジ、プッシュプル、フライバック、フォワードコンバーター、あるいはバックブーストコンバーターのような、任意の適切なトポロジーを用いて実施され得る。ＤＣ−ＤＣコンバーター１０６は、従来の全ブリッジ、パルス幅変調、ステップダウン、のトポロジーを用いることにより実施される。そのようなブーストタイプの調節器４００のそれぞれの要素の好ましい実施形態は、図７に示される。

ＤＣ−ＡＣインバーター１０８は、整流および調節システム１０２（例えば、調節器４００）から、所望の電圧および波形、例えば１２０ボルトＲＭＳ５０／６０ＨｚＡＣの、ＡＣ出力電圧を生成する。一般に、適切なインバーターブリッジは、「高い側」のスイッチ装置と「低い側」のスイッチ装置のそれぞれのペアを備える。一方のペアはＡＣサイクルの正の半分に関連し、他方はＡＣサイクルの負の半分に関連する。上記の各ペアのスイッチ装置は、調節されたＤＣレール、すなわち整流および調節システム１０２の出力と、共通の接地との間にある適切な出力フィルターに直列に接続され、高い側のスイッチは正のレールと出力フィルターの間に接続され、低い側のスイッチは、出力フィルターと共通の接地との間に接続される。参照を容易にするために、瞬間の半サイクルに関連したスイッチのペアを、以下では時々、「プライマリー」スイッチとして参照し、別の半サイクルに関連したスイッチのペアを、時々、「コンプリメンタリー」スイッチとして参照する。一般に、ＡＣ信号は、所望の周波数の半サイクルの１つ（１８０度）に対応する期間の間、互いに相容れない基礎（ｍｕｔｕａｌｌｙ ｅｘｃｌｕｓｉｖｅ ｂａｓｉｓ）である、スイッチ装置の第一のペア（例えば、正の半サイクルに関連したスイッチ）と、スイッチ装置の第二のペア（例えば、負の半サイクルに関連したスイッチ）、の上に循環的に導電性を与えることによって生成される。これは、実質的に方形波形を生成するが、出力フィルターによって滑らかにされる。従来法では、正弦波に対するより良い近似のための波形整形は、主要なスイッチを通る電流のパルス幅変調から影響を受けていた。いくつかの実例では、波形整形は、プライマリースイッチの第一のスイッチを通るパルスの間の「不感時間」の少なくとも一部分の期間に、出力フィルターに対して、少なくとも１つの補助的なスイッチを通る放電経路を提供することによって、さらに容易に実行され得る。

好ましい実施形態においては、（スイッチペアの両方のスイッチを変調するのとは対照的に）、半サイクルのすべての間、および低い側（接地側）のスイッチを変調する間にわたって、瞬間的な半ＡＣサイクルに関連するペアの高い側のスイッチを「ＯＮ」に維持し、負荷（電流引き込み）が所定のレベルを下回る時（負荷が所定のレベル以上になる場合ではない場合）、インバーターフィルターインダクターとキャパシテーターがリセットされていることを確実にするために、（他方の半サイクルに関連する）コンプリメンタリーなペアの高い側をプライマリースイッチの低い側とは相容れない仕方でオンにすることによって、インバーター１０８は所定の周波数および波形、例えば６０ヘルツ正弦波、を提供する。そのような好ましいインバーター１０８は、図８に示され、波形は図９に示される。そのようなインバーター１０８の各要素の好ましい実施形態は、図１０に示される。

以下で議論されるように、加熱に伴い散逸され得るスイッチエネルギーを最小化し、さらに好ましくは上記スイッチエネルギーを捕獲しそれを負荷へ導くため、システムに用いられたパワースイッチ間の変化率、およびそこを流れる電流を制限するために、好ましくは、整流器／リミッター２００、調節器４００、ＤＣ−ＤＣコンバーター１０６およびインバーター１０８において、設備が作られる。

（整流器／リミッター２００）
すでに指摘したように、整流器／リミッター２００はオルタネーター１０１の幅広く変化する出力を整流することが可能で、かつその出力を所定の値に制限することが可能な任意の回路を備えることができる。しかしながら、好ましくは、整流器／リミッター２００は、オルタネーターの出力および／または整流器／リミッター２００の出力に基づいて、全波整流モード、全デューティサイクル半波整流モード、全波整流と全デューティサイクル半波整流との間における遷移的ディザーモード、あるいはパルス幅変調半波整流モード、において選択的に動作する、マルチモードの回路を備える。一般に、全波整流は最も効率が良く、従って、全波整流が所定の最大出力レベルを超えた出力電圧、例えば１７０ボルト、を生成する場合を除けば、そのモードにおいて動作することが最も効率が良い。以下で説明されるように、動作モードが全波整流と半波整流の間で切り替えられるポイントは、瞬間的なＲＰＭと実際の整流モードとは無関係の負荷条件の下における全波整流によって生成され得る出力の代表値であるインディシア信号（Ｖ＿ＳＮＳ）に基づいて決定され得る。インディシア信号Ｖ＿ＳＮＳは、以下で説明されるように、半波整流モードにおける動作の間にオルタネーター１０１で起こされた上昇したＩＲドロップがインディシア信号における減少電圧として反映される場合を除けば、瞬間のＲＰＭと（実際の整流モードとは関係のない）負荷条件下でのオルタネーター出力の全波整流によって生成され得る出力電圧レベルにちょうど正比例する。半波整流信号のパルス幅変調が初期化されるポイントは、整流器／リミッター出力をモニタリングすることによって決定される。

整流器／リミッター２００は、スタート後、初めは全波整流モードで動作する。整流器／リミッター２００が全波整流モードにあるとき、整流器／リミッター２００の出力を最大レベル以下に維持するために、インディシア信号Ｖ＿ＳＮＳが整流器／リミッター２００の最大出力に対応する所定のレベル（ＦＵＬＬ＿ＵＰＰＥＲ＿ＬＩＭＩＴ）を超える場合に、半波整流モードへのスイッチが引き起こされる。整流／リミッター２００が半波整流モードにある時、インディシア信号Ｖ＿ＳＮＳが、整流／リミッター２００の所望の出力の最大値と同じか、好ましくはわずかに満たない電圧に対応する所定の下方閾値レベル（ＨＡＬＦ＿ＬＯＷＥＲ＿ＬＩＭＩＴ）を下回り、全波整流が所望の制限内の出力を再度提供することを示す場合に、全波整流へのスイッチが引き起こされる。一方で、整流器／リミッター２００が半波整流モードにあり、整流器／リミッター２００の出力が所望の出力レベルの最大値に到達した時、最大レベルを超過しないようにするために、パルス幅変調が開始される。遷移が全波整流モードと半波整流モードとの間で起こされ、半波整流がＨＡＬＦ＿ＬＯＷＥＲ＿ＬＩＭＩＴを下回るインディシア信号Ｖ＿ＳＮＳの値になる時、あるいは全波整流がＦＵＬＬ＿ＵＰＰＥＲ＿ＬＩＭＩＴを超えるインディシア信号Ｖ＿ＳＮＳの値になる時、ディザーが発生する。ディザー動作の間、整流／リミッター２００の出力は、事実上、全波整流と半波整流の連続するサイクルの瞬間出力の時間平均であり、従って所望の制限内にある出力信号を提供する。ディザーが発生する条件の帯域は、上方閾値と下方閾値の間の差によって決定される。

対照的に、動作モードが全波整流と半波整流の間で切り替えられるポイントは、（パルス幅変調の開始と同様に）整流器／リミッター２００の出力ＶＯをモニタリングすることで決定され得る。手短に図２Ａを参照すると、整流器／リミッター２００は、初めは全波整流モードにおいて動作する。ＲＰＭが上昇するに伴い（一定の負荷を仮定する）、整流器／リミッター２００の出力電圧（例えば、通常、図２Ａでは２６０として示される）は比例的に上昇する。整流器／リミッター２００は、事実上、出力ＶＯが整流器／リミッター２００の所望の出力最大値、例えば１７０Ｖに対応する所定の制限に到達するまで全波整流モード内に維持される。例えば、速度が、所定のアイドルＲＰＭのおよそ数倍、例としてアイドル速度の２．５倍に上昇する時、最大値に到達する。出力ＶＯが（上方閾値ＦＵＬＬ＿ＵＰＰＥＲ＿ＬＩＭＩＴを超えるインディシア信号Ｖ＿ＳＮＳに対応する）所望の最大レベルを超える時（例えば、図２Ａにおけるポイント２６２）、整流器／リミッター２００は、（初期においては全デューティサイクルと共に）半波整流モードに切り替えられる。半波整流（全デューティサイクル）への切り替えは、負荷条件（電流引き込み）（より大きい負荷、より大きい降下）に基づいて、出力電圧ＶＯをおよそ５０％から６０％だけ事実上減少させる（例えば、図２Ａにおけるポイント２６４）。ディザーする条件がないと仮定すると、（例えば、初めにスイッチされた時、半波整流出力電圧ＶＯがＨＡＬＦ＿ＬＯＷＥＲ＿ＬＩＭＩＴに対応する下方閾値よりも大きい時）、ＲＰＭが上昇し続けるのに伴って、整流器／リミッター２００の出力電圧が所定のレベル、好ましくは、出力を所定のレベルに制限するために整流／リミッター２００の半波整流された出力のパルス幅変調がもたらされるポイントである所望の出力最大値（図２Ａにおけるポイント２６６）に到達するまで、整流器／リミッター２００は全デューティサイクル半波整流モードにおいて動作し続ける。一方、整流器／リミッター２００が半波整流モードにおいて動作する時、出力ＶＯが下方閾値レベル（ＨＡＬＦ＿ＬＯＷＥＲ＿ＬＩＭＩＴに対応する）を下回るポイントまでＲＰＭが減少する（または負荷が増加する）場合に、全波整流動作が再開される。

手短に図２Ｂを参照すると、遷移が全波整流モードと半波整流モードとの間でなされた時、半波整流が（ＨＡＬＦ＿ＬＯＷＥＲ＿ＬＩＭＩＴに対応する）下方閾値レベル（例えば、図２Ｂにおけるポイント２６８）を下回る出力ＶＯになる場合、または全波整流が（ＦＵＬＬ＿ＵＰＰＥＲ＿ＬＩＭＩＴに対応する）所望の最大レベル（例えば、図２Ｂにおけるポイント２７０）よりも高い出力ＶＯになる場合に、整流器／リミッター２００はディザーモードにおいて適切に動作し、時間平均された整流／リミッター２００の出力が所望の制限内にあるように全波整流と半波整流の間で切り替えをする。通常、整流器／リミッター２００は、半波整流モードの動作が（ＨＡＬＦ＿ＬＯＷＥＲ＿ＬＩＭＩＴに対応する）下方閾値レベルを超える電圧を生成するポイント（例えば、図２Ｂにおけるポイント２７２）にＲＰＭが上昇する（または負荷が減少する）まで、あるいは全波整流モードの動作が（ＦＵＬＬ＿ＵＰＰＥＲ＿ＬＩＭＩＴに対応する）所望の最大レベル以下の電圧を生成するポイントにＲＰＭが減少する（または負荷が上昇する）まで、ディザーモードにおいて動作し続ける。

図２Ｃを参照すると、整流器／リミッター２００は、好ましくは、適当なバッファーまたはドライバー回路２０６と協働する整流ブリッジ回路２０２、適切なコンパレーターおよびＰＷＭドライブジェネレーター２１６Ａ、およびアイソレーションバウンダリー（バッファー）回路２１６Ｂと協働する半ブリッジ変換回路２０３、ゼロ交差検出回路２１３、マイクロプロセッサー制御２１４、アイソレートされた電圧源２１５、電圧センス・アイソレーション回路２１７、および低電圧供給２１８を備える。整流器／リミッター２００は、好ましくはスイッチング損失低減回路２０４をも含み、必要に応じて、電流センス回路２１２をも含み得る。

整流ブリッジ回路２０２は、マイクロプロセッサー制御２１４からの制御信号ＳＣＲ＿ＤＲＶに応えて作動させられる時（バッファーとドライバー回路２０６によって調整される時）、オルタネーター１０１からの３相のＡＣ出力信号の全波整流を提供し、端末＋ＶＯと共通の接地（−ＶＯ）との間にＤＣ信号ＶＯを生成する。整流ブリッジ回路２０２は、各ＡＣ相に関係する並行した各支脈を適切に備え、各支脈は「上側の」ダイオードと「下側の」（接地側の）パワースイッチ、たとえばＳＣＲ、に直列につながれ、各支脈はＳＣＲとダイオードの接合点につながれたオルタネーターの相に関係する。以下で議論されるように、ＳＣＲは全波整流動作の間、イネーブルにされ、半波整流動作（全デューティサイクルおよびＰＷＭ）の間、ディセイブルにされる。整流ブリッジ回路２０２の好ましい実施形態は、図３Ａに示される。

バッファーおよびドライバー回路２０６は、マイクロプロセッサー制御２１４からＳＣＲ＿ＤＲＶ制御信号を受信し、それに応答して、整流ブリッジ回路２０２の要素（たとえばＳＣＲ）に対して利用するのに適切なドライブ信号を生成する。バッファーおよびドライバー回路２０６の好ましい実施形態は、図３Ｂに示される。

半ブリッジ回路２０３は、作動させられた時、ＳＣＲを無効にし、回路２００の負の出力端子（―ＶＯ）、すなわち共通の接地、をオルタネーターの３相の巻き線の真ん中、つまり第二のフローディング接地、に選択的に接続することによって、整流ブリッジ回路２１２を半波整流に効率的に変換する。半ブリッジ変換回路２０３は、１つ以上のダイオード２２０と、例えばＦＥＴのようなパワースイッチ２２２を適切に備え、コンパレーターおよびＰＷＭドライブジェネレーター２１６Ａ、およびアイソレートされたドライバー２１６Ｂと協働する。ダイオード２２０とパワースイッチ２２２は、回路２００の負の出力端末―ＶＯとオルタネーター１０１の真ん中の巻き線との間に選択的な接続を提供する。回路２００の負の出力―ＶＯ（共通の接地）がオルタネーター１０１の真ん中の巻き線（第二のフローディング接地）に接続された時、オルタネーターのＡＣサイクルの正の半分に限って電流が流れる。半ブリッジ変換回路２０３（およびドライバー２１６Ｂ）の好ましい実施形態は、図３Ｃに示される。

コンパレーターおよびＰＷＭドライブジェネレーター２１６Ａは、マイクロプロセッサー制御２１４からの（ＳＣＲ＿ＤＲＶとは互いに相容れない）制御信号ＦＥＴ＿ＥＮＢによってイネーブルにされた時、パワースイッチ２２２に適切なドライブ信号を提供するために、アイソレーションバウンダリー（バッファー）回路２１６Ｂと協働し、電圧を所定の最大出力レベル（例えば、１７０ボルト）に制限するために、出力電圧ＶＯのパルス幅変調を選択的に発生させる。さらに具体的に言うと、コンパレーターおよびＰＷＭドライブジェネレーター２１６Ａは、マイクロプロセッサー制御２１４からの制御信号ＦＥＴ＿ＥＮＢによって作動させられた時、整流／リミッター２００の出力電圧ＶＯをモニターし、整流／リミッター２００の出力電圧ＶＯに基づいて半ブリッジ変換回路２０３を効果的に制御するために、パルス幅が変調された制御信号ＦＥＴ＿ＤＲＶを生成する。パルス幅が変調された制御信号ＦＥＴ＿ＤＲＶのデューティーサイクルは、例えば、整流器／リミッター２００の出力に反比例するように制御され、デューティーサイクルは当初は１００％であり、整流器／リミッター２００の半波整流モードの出力は所定の最大値、例えば１７０ボルトを超えるまでその値に維持され、その後すぐ、デューティーサイクルは、出力を所定の値に制限するために調整される。ＰＷＭドライブジェネレーター２１６Ａの好ましい実施形態は、図３Ｄに示される。

アイソレーションバウンダリー（バッファードライバー）回路２１６Ｂは、ＦＥＴ＿ＤＲＶ信号に応答し、ＦＥＴを半波整流内で駆動するために適切な電圧とアイソレーション（レファレンス接地）を生成する。上述のように、アイソレーションバウンダリー回路２１６Ｂの好ましい実施形態は、図３Ｃに示される。

オルタネーター１０１からの各相を受け入れるアイソレートされた電圧源２１５は、アイソレートされた、調節されていない全波整流ＤＣ電圧ＰＳを、第二のフローディング接地および共通の接地からアイソレートされた第一のフローディング接地（水平線と、下向きに伸びた斜め線とによって描かれている）に関する出力端末＋ＰＳにおいて提供する。アイソレートされた電圧源２１５は、好ましくは従来のダイオード整流全ブリッジを適切に備える。電圧ＰＳは、半波整流モード動作の間にオルタネーター１０１で起こされる上昇ＩＲドロップが電圧ＰＳの低下として反映される場合を除けば、瞬間のＲＰＭと（実際の整流モードとは関係のない）負荷条件下でのオルタネーター出力の、全波整流によって生成され得る出力電圧レベルに正比例する。アイソレートされた電圧源２１５の好ましい実施形態は、図３Ｅに示される。アイソレートされた出力電圧ＰＳは、電圧センス・アイソレーション回路２１７と低電力供給回路２１８に供給される。

電圧センス・アイソレーション回路２１７は、アイソレートされた電圧源２１５と協働し、電圧ＰＳ（そして、それゆえに、瞬間のＲＰＭと負荷条件の下でのオルタネーター出力の全波整流によって生成され得る出力電圧レベル）を示すインディシア信号Ｖ＿ＳＮＳを導き出すが、マイクロプロセッサー２１４への入力信号として供給するのに適切であるように調整され、レベルシフトされる。電圧センス・アイソレーション回路２１７の好ましい実施形態は、図３Ｆに示される。

低電力供給回路２１８は、システム１０２の様々な制御要素を駆動し、好ましくは、上記信号を調節されていない電圧＋ＰＳから導くための、アイソレートされた低電圧供給を提供する。回路２１８は、好ましくは、所定の電圧、例えば１５ボルトであって、共通の、そして第一と第二のフローディング接地に関する、各調節された信号を生成する。低電力供給回路２１８の好ましい実施形態は、図３Ｇに示される。

ゼロ交差検出器２１３は、オルタネーターの相の１つ、例えばＡ相（ＰＨ＿Ａ）を受け入れ、上記相のゼロ交差を、そして、それゆえに、ＲＰＭを示す出力信号（ＺＣ）を生成する。ゼロ交差信号ＺＣは、マイクロプロセッサー制御２１４の入力に供給される。ゼロ交差検出器２１３の好ましい実施形態は、図３Ｈに示される。

電流センス回路２１２は、オルタネーター１０１から生み出される電流の大きさを示す電流センス信号、Ｉ＿ＳＮＳを生成する。電流センス信号Ｉ＿ＳＮＳは、マイクロプロセッサー２１４へのアナログ入力として供給される。電流センス回路２１２の好ましい実施形態は、図３Ｉに示される。

マイクロプロセッサー制御２１４は、全波出力インディシア信号Ｖ＿ＳＮＳと、ゼロ交差信号ＺＣ、および、必要に応じて、電流センス信号Ｉ＿ＳＮＳに応答し、制御信号：全波整流モード動作を起こすためのＳＣＲ＿ＤＲＶと、半波整流モードを起こすためのＦＥＴ＿ＥＮＢを、選択的に生成する。システム１０２のマルチモードの動作を入力するのに先立ち、エンジン駆動のオルタネーター１０１が、例えばスターターモーターによってクランクを回して駆動させられるのとは対照的に自身の電力で動作する、最初の決定が提供され得る。実質的に、オルタネーターの相の１つの中でのゼロ交差期間として反映させられたＲＰＭは、モーターがアイドル速度以上で動作していることを保証するために、マルチモード動作を初期化する前の、所定の期間の間にモニターされる。

マイクロプロセッサー２１４の好ましい実施形態は図３Ｊに示される。コントローラー２１４は、以下の要素を含むように構成されたマイクロチップＰＩＣ１８２４２マイクロコントローラーを適切に備える。

タイマー０（ＴＭＲ０） ８ビットのカウンターとして構成され、内部クロックにより駆動される。タイマー値は、固定されたタイムベース、例えば１００ｕｓにおいて、タイマー０からの割り込みイベントを生成するために、各ロールオーバー上にリロードされる。

タイマー１（ＴＭＲ１） １６ビットのカウンターとして構成され、内部クロックにより駆動される。タイマー値は、オルタネーターからの連続するゼロ交差期間を計測するために用いられる。タイマー１からの割り込みは、ロールオーバーを示し、連続するゼロ交差間の時間が非常に長くＲＰＭが非常に低いことを示す。

外部割り込み０（ＩＮＴ０は事象の名称である） ＩＮＴ０ピン（ゼロ交差検出器２１３からのゼロ交差信号ＺＣを受け入れる）が高くなるとき、干渉が引き起こされる。

ファイル（ＲＡＭ）ポインター：ファイル（ＲＡＭ）空間データのアクセスに対する、１２ビットのポインター。本ハードウェアポインターは、ＲＡＭを消去し、アナログスレッドに履歴を保存するために用いられる。

アナログ−デジタルコンバーター：本ハードウェアモジュールは、選択された入力チャンネル（Ｖ＿ＳＮＳ，Ｉ＿ＳＮＳ）から読み出しを行い、８ビットまたは１０ビットの結果を保存する。選択されたチャンネルは、ビット５，４、および３のコントロールレジスターＡＤＣＯＮ０によって制御される。

３つの入力／出力ポート：デジタル限定の２つの８ビットポート（ＰＯＲＴＢとＰＯＲＴＣ）、および、デジタルまたはアナログまたは両者の混合であり得る、１つの６ビットポート（ＰＯＲＴＡ）。ポート内の各ビットは、デジタル入力またはデジタル出力として構成され得る。６ビットポート（ＰＯＲＴＡ）は、アナログ出力を受け取るようにも構成され得る。このケースでは、デジタル出力ＳＣＲ＿ＤＲＶとＦＥＴ＿ＥＮＢは、ビットＲＢ６およびＲＢ７のポートＢにおいて生成され得る。

マイクロプロセッサー２１４によって実行されるプログラムのフローチャートは、図１０Ａ〜Ｋに提供される。一般に、上記プログラムは、通常の初期化と、起動と、「メインループ」のシーケンスとから構成される。

システム１０２のマルチモードの動作を入力するのに先立ち、エンジン駆動のオルタネーター１０１が、例えばスターターモーターによってクランクを回して駆動させられるのとは対照的に自身の電力によって動作する、最初の決定が提供され得る。

「起動」シーケンスは、システムが電力を引き出し始める以前に、エンジン駆動のオルタネーターがスピードに乗って自身の電力で駆動することを保証するために用いられる。始動しかけているエンジンから電力を引き出すことは望ましくない。従って、従来の初期化シーケンスの後、「起動」シーケンスは、事実上、メインシーケンスに進む前に、通常速度の動作の所定の期間（指定された数を下回る、ゼロ交差期間の連続した計測の所定の数）を検出する。指定の数よりも大きな期間が検出された場合、カウントは最初からやり直される。その結果、速度を増しフォールター（ｆａｌｔｅｒ）するエンジンは、電力の引き出しを起こし得ない。エンジンが「スピードに乗っている」決定がなされた後、全ブリッジ２０２をイネーブルにし、初期全波整流を起こすために、ＳＣＲ＿ＤＲＶ信号（ＳＣＲ＿ＤＲＶ＝１およびＦＥＴ＿ＥＮＢ＝０）が生成される。

その後、メインループシーケンスが初期化される。メインループは電圧インディシア信号（Ｖ＿ＳＮＳ）をモニターし、全波整流モードと半波整流モードとの間の切り替えをするために、制御信号ＳＣＲ＿ＤＲＶとＦＥＴ＿ＥＮＢを選択的に生成する。両モードの切り替え時、オルタネーターの巻き線のショートを避けるために、「ブレイク・ビフォー・メイク」が用いられる。この機能は、「スレッド」として適切に実行される。スレッドは、その各々がタスクを実行し返答する、コード（状態）の各小片から作られる。関連したシーケンシングが、スレッドが再び呼び出された時、次に実行する状態である各状態において決定をすることによって提供される。一般に、スレッドは、オーバーオール機能を完了させるために数回呼び出される。メインループは３つの主要な呼び出しを備える：
ＧｅｔＡｎａｌｏｇＩｎｐｕｔｓ：アナログ入力（Ｖ＿ＳＮＳ，Ｉ＿ＳＮＳ）を要求し、各結果をバッファーに蓄え、各バッファーの平均を計算する。アナログ入力は各タイムベース（１００ｕｓ）にモニターされる。プロセスの終了後、フラグがセットされる。

ＢｒｉｄｇｅＣｏｎｔｒｏｌ：アナログチャンネルが読み出されたことを示すフラグ、バッファーおよび前記計算された平均をチェックし、ブリッジモードにおける切り替えが読み出しに基づいて要求されているかどうかを決定する。カレントモードが全波整流の場合、Ｖ＿ＳＮＳが上の極限（ＦＵＬＬ＿ＵＰＰＥＲ＿ＬＩＭＩＴ）より大きいかどうかをテストされる。カレントモードが半波整流の場合、Ｖ＿ＳＮＳが下の極限（ＨＡＬＦ＿ＬＯＷＥＲ＿ＬＩＭＩＴ）より小さいかどうかテストされる。切り替えが示された時、ブリッジモードを切り替えるためのシーケンスは初期化され、制御はスレッドループに戻される。それに続くスレッドへの呼び出しは、遅延を待ち続けるか、遅延が完了した場合はモード切替えを終了する。

ＵｐｄａｔｅＰｅｒｉｏｄＢｕｆｆｅｒ：新規のゼロ交差計測に対してフラグをチェックする。期間が「非常に短い」ことを確認するために別のフラグをテストし、もしそうならば、返答だけしてその読み出しに対しては何もしない。サーキュラーバッファーに新規期間を収納する。バッファーの平均を計算し、その結果を「ａｖｇ＿ｐｅｒｉｏｄ」に保存する。

加えて、いくつかの「支援」機能が用いられる：
ＩｎｉｔＣｐｕＲａｍ：コントロールレジスターを初期化し、使用された全ＲＡＭを消去する
ＩｎｉｔＳｐｅｃｉａｌＶａｌｓ：変数をセットアップする、または本プログラムに関する詳細をレジストする
ＷｒｉｔｅＨｉｓｔｏｒｙ：アナログ履歴配列内の固有の位置にアナログ結果を保存するために、アナログスレッドによって使用される
ＣａｌｃＡＤＨｉｓｔＡｖｇ：単一のチャンネルよって用いられるアナログ履歴配列のセクションの平均を計算するために、アナログスレッドによって用いられる。

（スイッチング損失低減回路２０４）
半ブリッジ変換回路２０３のようなパワースイッチを用いる高電力のアプリケーションにおいては、スイッチング損失、例えばスイッチ操作の間に発生するＩＲ損失は、重大な問題となり得る。概算では、特別な設備がない場合に入力エネルギーの約１０％が熱の形で損失され得る。つまり、１０ｋＷの電力変換に対してエネルギーの１ｋＷが熱の形で損失され得る。そのような熱は好ましくない効果を生み得る。例えば、パワースイッチのみならず、システム上の電気的要素に対する信頼性を低下させる。加えて、変換の間、スイッチ装置間の電圧、および／または、そこを流れる電流を高速切り替えすることは、無線周波数放出、すなわち、干渉を生む傾向がある。

一般に、ＦＥＴのようなパワースイッチ装置は、十分な導電性「ｏｎ」状態（この状態では装置の抵抗は無限小である）から十分な非導電性「ｏｆｆ」状態（この状態では装置の抵抗は事実上無限大である）に切り替えをするために、（ここでは「ターンオフ期間」として参照される）有限の時間、例えば５００ナノ秒を必要とする。このターンオフ期間のあいだ、装置の抵抗は無限小から無限大までゆっくりと変化し、電流は装置の中を流れ続け、ＩＲ損失を発生させる。

一般に、ＦＥＴパワースイッチによって示される抵抗値は、そのゲートに供給されるドライブ信号の電圧レベルの関数である。例えば、図３Ｌおよび図３Ｍを参照すると、ドライブ信号を所定の電圧、例えば１５ボルト以上にすることによって、先の装置は「ｏｎ」に、すなわち十分な導電性（例えば、Ｒ＝〜０）を与えられ、ドライブ信号を第二の所定の電圧、例えば０ボルト以下にすることによって、先の装置は「ｏｆｆ」に、すなわち十分な非導電性（抵抗は実質的に無限大、たとえばＲ＝〜４ＭΩまたはそれ以上）を与えられる。「ｏｎ」の時、装置は比較的高いレベル、例えば１００Ａで伝導する。しかしながら、装置の抵抗は無限小であるため、該装置の電圧ドロップは実質的にゼロである。装置が「ｏｆｆ」の時、装置内に比較的高レベルの電圧が現れる。しかしながら、事実上、装置内に電流が流れないため、実質的にＩＲ損失は発生しない。

一方で、中間電圧のドライブ信号が供給された場合、顕著なＩＲ損失が発生し得、装置は導電性を有する一方で中間抵抗を示す。例えば、スイッチの抵抗は、７ボルト、および４ボルトのドライブ信号に応えて、オームオーダーの第１中間値、およびキロオームオーダーの第２中間値を取る。このことは、顕著なＩＲ損失を生む結果につながる。例えば、通常の動作条件下において、装置の抵抗がキロオーム範囲内、例えば、装置の電圧が４ボルト周辺である場合、顕著なレベル、例えば５０Ａオーダーの電流が装置を流れる。これは、上記期間内において顕著なＩＲ損失、例えば２．５ｋＷを生むことと等価である。以上の事実は、スイッチ装置がオンとオフを比較的高い頻度で行う場合、例えば、パルス幅変調動作を行う場合に、特に顕著になる。ＩＲ損失を最小化する観点からは、ターンオフ期間を最小化することが望ましい。しかしながら、ターンオフ期間の最小値は、ＦＥＴのゲートキャパシタンスによって確立される傾向があり、高電力比率の、低オン抵抗の装置に対しては、１００ナノ秒単位（例えば、５００ナノ秒）になり得る。

本発明の局面の１つに従えば、スイッチターンオフ期間中に、パワースイッチ装置間の電圧、および、上記装置を流れる電流の変化率を制御し、スイッチ内において熱の形で散逸しかねない、パワースイッチのターンオフ中に生成されるエネルギーを最小化することによって、変換効率が上昇し、電磁放出（干渉）が低減される。上記エネルギーは、好ましくは捕獲され、例えば負荷へ向けて転送する、または電圧源へ戻すことにより、最終的には負荷に対して供給される。このことは、ターンオフ期間中に充電されるキャパシターをパワースイッチ間に配置し、スイッチ間の電圧変化率を制限し、その後、次の連続するターンオフ期間の開始までに、キャパシターを、非散逸的に（ｎｏｎ−ｄｉｓｓｉｐａｔｉｖｅｌｙ）（好ましくは、出力への最終的な応用に対して）、実質的に十分である放電状態に向けて、選択的に放電することによって実行される。ターンオフ期間は有限の継続時間、例えば５００ｎｓである。従って、電圧の変化率を制限することにより、ターンオフ期間中にＦＥＴ間で発生する電圧は、比較的低い所定の電圧レベルに制限される。実質的に、スイッチング損失の低減には、３つの利益、すなわち、高い電力変換効率と、パワースイッチにおける散逸熱の低減（および高い信頼性）と、電磁干渉の低減、とがある。

さらに具体的には、キャパシターは電圧の変化を妨げ、ゆっくりと充電する。キャパシター間の電圧の変化（ΔＶ）は、ある時間期間（Δｔ）における、キャパシタンス（Ｃ）と上記時間期間中に流れる電流の平均値（ｉ）に基づいて変化する。すなわち、ΔＶ＝［（ｉ×Δｔ）／Ｃ］である。従って、ＦＥＴのドレインとソースの間に適切なキャパシタンス値を決めることよって、ＦＥＴターンオフ期間中にＦＥＴのドレインとソースの間に発生する電圧は、低い値に維持され得る。キャパシター値が大きくなるに従って、ターンオフ期間中にドレインとソースの間に発生する電圧は低くなる。（しかしながら、キャパシタンスは、好ましくはあまり大きくないので、次に続くターンオフ期間中には放電され得ない。）一般に、キャパシタンス値は、ターンオフ期間中に発生する電圧が所定の値を下回るように、適切には２０ボルト未満に、好ましくは１０ボルト以下になるように選択される。好ましい実施形態においては、ターンオフ期間中に発生する電圧は１０ボルトに制限される。ターンオフ期間中に、ＦＥＴのドレインとソースの間の電圧を所定の値（Ｖ_ｄｓ）に制限するためのキャパシタンス値（Ｃ_Ｓ）は、ＦＥＴを流れる電流の平均（Ｉ_ａｖｅ）とターンオフ期間の継続時間（Ｔ_ｏｆｆ）の積を、所定の電圧（Ｖ_ｄｓ）で割ったものと等しい。すなわち、Ｃ_Ｓ＝［（Ｉ_ａｖｅ×Ｔ_ｏｆｆ）／Ｖ_ｄｓ］である。好ましい実施形態においては、そのようなキャパシターの通常値は、０．１マイクロファラドから０．２マイクロファラドの範囲にある。ＦＥＴが完全にターンオフした後、またはＦＥＴがターンオンした場合は次の連続する期間の間に、キャパシターによって集められたエネルギー、すなわちターンオフ期間の間に、キャパシター上で発生した電荷は、キャパシターを非散逸的に放電し、最終的にエネルギーを出力に供給する（順供給）、または、直接的な散逸を伴わない、エネルギーを効率的にリサイクルするための入力電源に対して逆供給する、インダクター内に放電される。好ましい実施形態においては、電源電圧およびＦＥＴスイッチ時間は、約５３μＨのインダクタンス値によって割り振られる時間内に放電された、キャパシター値になる。

図２Ｃを再び参照すると、好ましい実施形態においては、ターンオフ期間中にパワースイッチ装置２２２間の電圧変化率を制御すること、および、上記スイッチ装置を流れる電流の変化率を制御することは、スイッチング損失低減回路２０４において実現される。回路２０４は、好ましくはダイオード２４０と、キャパシター２４２と、インダクター２４４、および適切なドライバー回路２４７と協働するスイッチ装置２４６、例えばＦＥＴ、さらにダイオード２４８を適切に備える。ダイオード２４０とキャパシター２４２は、スイッチ装置２２２を横断して（ａｃｒｏｓｓ）接続される（例えば、ＦＥＴスイッチに対しては、ダイオード２４０のアノードはＦＥＴのドレインに接続され、キャパシター２４２は上記ダイオードのカソードとＦＥＴソースの間に配置される）。スイッチ装置２４６は、キャパシター２４２を横断してインダクター２４４と直列に接続される。ダイオード２４８は、インダクター２４４と出力端子＋ＶＯの間に、方向性の電流経路を提供するために配置される。スイッチ装置２４６は、パワースイッチ２２２と同時に、適切に動作する。スイッチ２４６と２２２がオンの時、キャパシター２４２はインダクター２４４内に放電する。スイッチ２４６と２２２がオフの時、原則的には同時に、２つの事象が発生する：キャパシター２４２は充電し、既述の方法によってスイッチ２２２間の電圧を制御し、インダクター２４４はその極性を事実上反転させ、それによってダイオード２４８を順バイアスし、ダイオード２４８から端子＋ＶＯへ電流を送る。スイッチング損失低減回路２０４の好ましい実施形態は、図３Ｋに示される。

同じようなスイッチング損失低減回路が、調節器４００、ＤＣ−ＤＣコンバーター１０６、およびインバーター１０８のパワースイッチに適切に用いられる。

（調節器４００）
既に述べたように、調節器４００は所定のレベル、例えば１８０Ｖ±２％における、一定の電圧を提供する。図４を参照すると、調節器４００は、好ましくは、一つ以上のブーストステージ４０４と、制御回路４１２、さらに、好ましくは、スイッチングエネルギー低減回路４１０（調節器／リミッター２００における回路２０４に類似）を備える、ブーストタイプの調節器である。ブーストステージ４０４は、入力キャパシター４２０と、インダクタンス４２２、ブーストダイオード４２４、パワースイッチ４２６とそれに関連する（制御回路４１２からの制御信号に応答する）ドライバー回路４２８、および出力ストレージキャパシター４３２を適切に含む。出力は、出力端子＋ＶＲＯおよび−ＶＲＯ（共通の接地）の間に提供される。

整流器／リミッター２００からの入力ＤＣ電圧ＶＯは、調節器４００の出力ＶＲＯにおける所望の電圧、例えば１８０ボルト、よりも低い電圧、例えば１７０ボルトに制限される。パワースイッチ４２６は、（制御４１２からの制御信号ＤＲＶに応えて）ターンオンする時、インダクター４２２を通る電流経路を完成させ、インダクター４２２を活動させる。ブーストダイオード４２４は、逆バイアスされる。パワースイッチ４２６がターンオフする時、インダクター４２２は、事実上その極性を反転させ、それによってダイオード４２４を順バイアスさせる。インダクター４２２は、ストレージキャパシター４３２を充電させるために、ダイオード４２２を通る電流を引き出す。インダクター４２２間の電圧は、出力電圧ＶＲＯを生成するために、入力電圧ＶＯに付け加えられる。

制御回路４１２は、出力電圧をセンスすることによって出力電圧ＶＲＯを調節し、それをレファレンス値と比較し、さらに、それに応じてパワースイッチ４２６のターンオン時間とターンオフ時間を変化させる。すなわち、スイッチ４２６へのドライブをパルス幅変調させる。ブースト調節器４００への入力電圧（整流器／リミッター２００からのＶＯ）が上昇するに従って、制御回路４１２は、パワースイッチ４２６がオンである時間を短くする。整流器／リミッター２００からの入力電圧ＶＯがその最大極限、例えば１７０ボルトである時、パワースイッチはオフ状態を維持し、実質的に全電力がダイオード４２４を流れる。このことは、特に高いスループット効率を生み、生成された熱のみが、ダイオード４２４によって散逸される。加えて、ブースト調節器４００は、ショート回路の場合、本質的に電流を制限する。

加えて、ターンオフ期間中にスイッチ装置４２６間の電圧と、そこを流れる電流の変化率を制御するために、（整流器／リミッター２００における回路２０４に類似する）スイッチング損失低減回路４１０を組み込み、パワースイッチをターンオフする過程で生成される、熱として散逸されかねないエネルギーを最小化し、さらに好ましくはそれを再び集め、（最終的には）負荷に対してそれを方向付ける（例えば、負荷へ向けて供給する）ことにより、変換効率が高められ得、電磁放出（干渉）が低減され得る。回路４１０は、ダイオード４５０と、キャパシター４５２と、インダクター４５４と、さらに、適切なドライバー回路４５８およびダイオード４６０とに協働する、例えばＦＥＴのようなスイッチ装置４５６、を適切に備える。ダイオード４５０とキャパシター４５２は、スイッチ装置４２６から接続される（例えば、ＦＥＴスイッチに対しては、ダイオード４５０のアノードはＦＥＴのドレインに接続され、キャパシター４５２はダイオードのカソードとＦＥＴソースとの間に配置される）。スイッチ装置４５６は、キャパシター４５２を横断して、インダクター４５４と直列に接続される。ダイオード４６０は、インダクター４５４と出力端子＋ＶＲＯの間に方向性の電流経路を提供するために配置される。スイッチ装置４５６は、パワースイッチ４２６と同時に、適切に動作する。スイッチ４２６および４５６がオンの時、キャパシター４５２は充電し（回路２０４に関して既に述べたように、スイッチ４２６の電圧を制御する）、インダクター４５４は事実上その極性を逆転させ、それによってダイオード４６０を順バイアスし、ダイオード４６０から端子＋ＶＲＯへ電流を送る。

調節器４００の好ましい実施形態は、各ステージがインダクターとスイッチの各ペアを含み、その各ペアが互いに相容れない基礎において循環的に動作する（例えば、５０％のデューティーサイクルである）、複数のブーストステージ４０４を適切に用いる。各ペアは、関連する各ダイオード４５０、さらに、好ましくは（キャパシター４５２を形成するように利用されている並行な要素である）キャパシター４５２の一部を保持し得る。調節器４００の要素の好ましい実施形態は、図５に示される：ブーストステージ４０４（およびスイッチング損失低減回路４１０に関連する要素）は図５Ａに；スイッチング損失縮減回路４１０は図５Ｂに（全てのステージに共通する要素）；制御回路４１２は図５Ｃに示される。

（インバーター１０８）
インバーター１０８は、整流および調節システム１０２（例えば調節器４００）の出力から、所定の電圧および波形、例えば、１２０ボルトＲＭＳ５０／６０ＨｚＡＣ、のＡＣ出力信号を提供することの出来る、任意の回路を備え得る。図８を参照すると、適切なインバーターブリッジは、次の要素を備える：（例えば、一つ以上のＦＥＴを備える）第一の「高い側」（上側）のスイッチ回路８０２（＋Ｕ）と、それに関連し、インバーター出力の正の半サイクルに関係するドライバー回路８０４；第二の「高い側」（上側）のスイッチ回路８０６（−Ｕ）と、それに関連し、インバーター出力の負の半サイクルに関係するドライバー回路８０８；第一の「低い側」（下側）のスイッチ回路８１０（＋Ｌ）と、それに関連し、インバーター出力の正の半サイクルに関係するドライバー回路８１２；第二の「低い側」（下側）のスイッチ回路８１４（−Ｌ）と、それに関連し、インバーター出力の負の半サイクルに関係するドライバー回路８１６；通常はインダクターとキャパシターを含むような適切なドライバーフィルター回路８２２；電流センス回路８２４；および、コントローラー８２６。好ましい実施形態においては、インバーター１０８は、低い側のスイッチ回路８１０および８１４とにそれぞれ協働する、スイッチング損失低減回路８１８および８２０（整流器／リミッター２００における回路２０４に類似している）の各々を、さらに含む。与えられた半サイクルに関係するスイッチ装置（８０２，８１０；８０６，８１４）は、調節されたＤＣレール、例えば、整流および調節システム１０２の出力ＶＲＯ、および、共通の接地の間に、フィルター８２２と直列に接続される。高い側のスイッチ（８０２，８０６）は正のレール＋ＶＲＯとフィルター８２２の間に接続され、低い側のスイッチ（８１０，８１４）は出力フィルター８２２と共通の接地との間に接続される。ＡＣ出力は、フィルター８２２から出力される。電流センス回路８２４は、ＡＣ電流を示す出力信号Ｉ＿ＳＮＳを提供する。コントローラー８２６は、ドライバー８０４，８０８，８１２および８１４へ、制御信号を提供する。

インバーター１０８の好ましい実施形態は図１０に示される：スイッチ回路８０２とドライバー回路８０４は図１０Ａに；スイッチ回路８０６とドライバー回路８０８は図１０Ｂに；スイッチ回路８１０とドライバー回路８１２は図１０Ｃに；スイッチ回路８１４とドライバー回路８１６は図１０Ｄに；スイッチング損失低減回路８１８と８２０は図１０Ｅに；フィルター回路８２２と電流センス回路８２４は図１０Ｆに；コントローラー８２６は図１０Ｇに示される。

一般に、所望の周波数の半サイクルの１つ（１８０°）に対応する期間、例えば６０Ｈｚの信号に対しては８．３３ｍｓの間に、互いに相容れない基礎に対して循環的に導電性を与えることによって、すなわち、第一のスイッチ装置のペア（例えば、正の半サイクルに関係するスイッチ８０２，８１０）と、その後、第二のスイッチのペア（例えば、負の半サイクルに関係するスイッチ８０６，８１４）に対して導電性を与えることによって、ＡＣ信号が生成される。これによって、実質的に、方形波が生成され、これは出力フィルター８２２によって平滑にされる；しかしながら、多くの場合、波形は正弦波をわずかに近似するに過ぎない。

より良い正弦波近似をするための、従来の波形整形の方法の１つは、「第一の」スイッチ（瞬間の半サイクルに関係するスイッチのペア）へのドライブ信号をパルス幅変調することである。例えば、図９Ａを参照すると、正弦波８５０のサイクルは、正の半サイクル８５２（０°〜１８０°）と負の半サイクル８５４（１８０°〜３６０°）を含む。各サイクルに対応する時間期間は、事実上、所定数の短いインターバル（ＰＷＭフレーム）（図示を簡略化するため、図９においては４８個の、好ましい実施形態においては、継続時間が１６．６６μＳである、１０００個のインターバル）に分割され、好ましくは、各フレームの終わりに短い不感時間を含んでいる。各ＰＷＭフレームは、波形（分解能）の所定の角ばった部分、例えば、図９の実例においては７．５°（好ましい実施形態においては０．３６°）に対応する。第一のスイッチ（正の半サイクル８５２に対する８０２（＋Ｕ）と８１０（＋Ｌ）、または負の半サイクル８５４に対する８０６（−Ｕ）と８１４（−Ｌ））は、各々（通常は各々）の時間増分の間に限って、ターンオンされる。従来法では、図９Ａに示されるように、第一のスイッチの高い側および低い側の両方が、同時にオンとオフを切り替えられていた。どちらのケースでも、デューティーサイクルは、１％未満から９７％より大きい範囲にあり得る。

個々のインターバル間でスイッチがターンオンされる時間増分の割合（デューティーサイクル）は、所望の正弦波形をシミュレートするための相対振幅に対応する、所望の波形の瞬間の関数として変化する。しかしながら、一般に、第一のスイッチのデューティーサイクルは、通常は０°に対応する時間期間中の最小値であり、位相角９０°に対応する時間期間におけるフルデューティーサイクルに到達するまで、連続する増分内で徐々に増加し、その後、１８０°における最小値に到達するまで、（はじめの９０°とは対照的に）減少する。簡易化した例である７．５°の増分（分解能）においては、様々な付加される時間期間内における、プライマリースイッチのデューティーサイクルの典型的な値は、位相角０°〜７．５°に対応する時間期間に対しては５％、位相角７．５°〜１５°に対応する時間期間に対しては１０％、位相角３６．６°〜４４°に対応する時間期間に対しては５０％、位相角８２．５°〜９０°および９０°〜９７．５°に対応する時間期間に対しては１００％、位相角１２７．５°〜１３５°に対応する時間期間に対しては５０％、さらに、１７２．５°〜１８０°に対応する時間期間に対しては５％であり得る。

既に述べたように、基本的な波形整形（例えば、平滑化）は、フィルター８２２によって提供される。基本的に、フィルター８２２のインダクターとキャパシターは、電流がプライマリースイッチを流れる期間において、磁力エネルギーと電気的エネルギーとを蓄える。しかしながら、次の連続するパルスの前に存在する不感時間（プライマリースイッチがターンオフされている時間間隔の一部分）の間にインダクターが完全に放電しない場合、波形の歪みが起こり得る。これは、フィルターに残された任意の残余エネルギーが、次のパルスによってエネルギー射出に付加され得ることによる。このようなエネルギーの合計は、意図した値を生みえない。従来法では、各時間間隔の間に出力フィルター８２２が完全に放電された／リセットされたことを保証するために、パルス間の「不感時間」の少なくとも一部分に対し、コンプリメンタリースイッチを通る放電経路が提供される。従来法では、図８Ａに示されるように、上側と下側のコンプリメンタリースイッチ（正の半サイクルにおける−Ｕと−Ｌ、および負の半サイクルにおける＋Ｕと＋Ｌ）が、放電経路を提供するために、同時にオンとオフを切り替えられる。通常、コンプリメンタリースイッチは、プライマリースイッチのデューティーサイクルに反比例する期間の間にターンオンされる。例えば、プライマリースイッチのデューティーサイクルがインターバルにおける最大値となる場合、プライマリースイッチの最小デューティーサイクルに対応する時間期間の間に、コンプリメンタリースイッチがターンオンされる。

一般に、分割された半サイクルに付加される時間期間の数が多くなると（すなわち、シミュレーションの「分解能」が高くなると）、正弦波に対してより近くなる。しかしながら、パワースイッチがターンオフされている時間が長くなると、スイッチング損失と、付随する熱が大きくなる。上記損失を低減する方法の１つは、インバーターブリッジ６０４内の各スイッチの各々に対して、スイッチング損失低減回路（回路２０４に類似）を用いることである。ブーストタイプの調節器４００を用いることは、そのような回路によって集められたエネルギーを再び集めることを容易にし、集められた熱は、調節器の影響を受けずに、入力源にフィードバックされ得る。電圧が上昇し始める場合、ブースト調節器フィードバック制御回路が補償し得る。

図９Ｂに示されるように、本発明の別の局面に従えば、さらに（またはその代わりに）インバーターにおける導電性とスイッチング損失が、次のステップによって低減され得る：（ａ）対応する半サイクルの全体において、一つ以上のプライマリースイッチ（好ましくは高い側のスイッチ）の伝導を維持し、他方（例えば、低い側）のプライマリースイッチに対してのみ、パルス幅変調を行う；および／または、（ｂ）コンプリメンタリーなパルス幅変調を行い、（ｉ）半サイクルの間、オンに維持されているプライマリースイッチに対応するコンプリメンタリースイッチ（例えば、高い側のコンプリメンタリースイッチ）に限る。プライマリースイッチの一方（例えば、低い側のスイッチ）のみを変調し、かつ、半サイクルの全体の間に、別のプライマリースイッチをオンに維持することは、実質的に、従来の技術に比べ、プライマリースイッチの熱生成スイッチ遷移の量を半分に削減する。同様に、コンプリメンタリースイッチ（例えば、高い側のスイッチ）の一方のみによってコンプリメンタリーな放電変調を提供することは、実質的に、従来の技術に比べ、コンプリメンタリースイッチの熱生成スイッチ遷移の量を半分に削減する。

加えて、本発明は、負荷が所定のレベル（例えば、１ＫＷから２ＫＷの範囲内）を超える場合に、フィルター８２２に対して、パルスの間に、完全に放電するための特別な放電経路を提供する必要がないことを決定する。従って、本発明のさらにもう一つの局面に従えば、コンプリメンタリースイッチのスイッチ遷移の数は、閾値未満である電流レベルに限ってコンプリメンタリースイッチの放電経路の変調を引き起こすことによって、さらに低減され得る。閾値を超える電力レベルにおいては、半サイクルの継続時間の間、コンプリメンタリースイッチはオフに維持される。よって、スイッチ遷移が回避されるだけではなく、コンプリメンタリースイッチの遷移が比較的低い電圧で発生するため、スイッチング損失は比較的低いレベルとなる。

図８を再び参照すると、スイッチ８０２，８０６，８１０、および８１４は、コントローラー８２６からの制御信号を、関連するドライバー８０４，８０８，８１２、および８１４に供給することによって、選択的に導電性を与えられる。

好ましい実施形態においては、コントローラー８２６は電流センス８２４からの入力信号Ｉ＿ＳＮＳ、およびＶｏｕｔ＿Ｉに応答し、以下に含まれる制御信号を生成する：

図１０Ｃを参照すると、コントローラー８２６の好ましい実施形態は、内蔵のＰＷＭ発電モジュールを備えるマイクロコントローラー１０００、引き算ドライバー１００２、従来型の半ブリッジドライバー回路（例えば、内蔵の整流ＩＲ２１１１半ブリッジドライバー）１００４と、各ドライバー回路とを適切に備える。

以下で議論されるように、マイクロプロセッサー１０００は：実質的に所望の周波数を有する逆正弦波であって、波形の瞬間の半サイクルを示す（例えば、負の半サイクルの間では高く、正の半サイクルの間では低い）、半サイクル期間信号（ＰＯＳ＿ＨＡＬＦ＿ＤＩＳＡＢＬＥ）をｐｉｎ２７（ＲＢ６）において生成し；出力負荷が所定のレベル（例えば、１ＫＷ）未満である場合、各ＰＷＭフレーム（例えば、１６．６６μＳの時間間隔）に対応して、パルス流とＰＷＭＣを、ｐｉｎ１２（ＲＣ１／ＯＳ１／ＣＣＰ１）において選択的に生成し；プログラムされたデューティーサイクルを有するＰＷＭ信号を、ｐｉｎ１３（ＲＣ２／ＣＣＰ１）において生成する。

半サイクル期間信号（ＰＯＳ＿ＨＡＬＦ＿ＤＩＳＡＢＬＥ）は、高い側のイネーブル信号（ＤＬＴおよびＤＵＴ）、および、低い側のディセイブル信号（ＤＬＥとＤＵＥ）を発生させるために用いられる。半サイクル期間信号（ＰＯＳ＿ＨＡＬＦ＿ＤＩＳＡＢＬＥ）は、（トランジスターＱ１４によって）レベルシフトされ、正の半分のディセイブル（ｄｉｓａｂｌｅ）信号（ＤＬＥ）と負の半分のディセイブル信号（ＤＵＥ）を生成し、好ましくは、整流器２００の動作中にポテンシャルショートを回避するために短い遅延を含む、低い側のドライバー８１２と８１６に対して供給される（図１０Ａを参照）、半ブリッジドライバー回路１００４への入力として、供給される。正の半分のディセイブル信号（ＤＬＥ）と負の半分のディセイブル信号（ＤＵＥ）は、高い側のドライバー８０４と８０６に供給する、コンプリメンタリーな（イネーブル）信号ＤＬＴとＤＵＴを引き出すために、従来製の低い側のＭＯＳＦＥＴドライバー１００６（適切には、Ｍｉｃｒｅｌ ＭＩＣ４４２４Ｎ Ｄｕａｌ ３Ａ−Ｐｅａｋ ｌｏｗ−ｓｉｄｅ ＭＯＳＦＥＴ ｄｒｉｖｅｒ）によってバッファーされる（図１０Ａを参照のこと）。

パルス幅が変調された信号ＰＷＭ（ｐｉｎ１３）は、低い側のドライバー８１２と８１６へ供給するために、従来製の低い側のＭＯＳＦＥＴドライバー１００８によってバッファーされる（図１０Ａを参照のこと）。

パルス幅が変調された信号ＰＷＭ（ｐｉｎ１３）はまた、ＰＷＭフレーム信号ＰＷＭＣ（ｐｉｎ１２）と共に、引き算ドライバー１００２に供給される。ＰＷＭフレーム信号ＰＷＭＣは、出力負荷が所定の閾値を下回る時に限って生成される。引き算ドライバー１００２は、実質的に、ＰＷＭ信号をフレーム信号から引き算する。よって、引き算ドライバー１００２は、フレーム信号が生成されない場合は、高負荷期間中に事実上ディセイブルにされ、出力負荷が所定の閾値未満の場合は、コンプリメンタリーなＰＷＭ信号であるＰＷＭＤを生成する。コンプリメンタリーなＰＷＭ信号ＰＷＭＤは、ドライバー１００６の両入力に供給され、高い側のスイッチをイネーブル信号ＤＬＴとＤＵＴの要素として供給される。ドライバー１００６の入力が、半ブリッジドライバー回路１００４からの出力によって既に高いレベルにある場合、コンプリメンタリーなＰＷＭ信号ＰＷＭＤは何の効力も有しない。しかしながら、出力が低い場合は、高い側のイネーブル信号は、コンプリメンタリーなＰＷＭ信号ＰＷＭＤをトラックする。

マイクロプロセッサー１０００は、マイクロチップＰＩＣ１８２４２を適切に備え、次の各要素を備える：
タイマー０（ＴＭＲ０） タイマー０は、内部クロックによって駆動される、８ビットのカウンターとして構成される。タイマー値は、固定されたタイムベース、例えば１００ｍＳにおいて、タイマー０からの割り込みイベントを生成するために、各ロールオーバー上にリロードされる。

ＰＷＭ（１）は、期間レジスターＰＲ２によって制御されるパルス幅変調（ＰＷＭ）と、二つのハードウェアレジスターによって制御されるデューティーサイクルに基づいたハードウェアである：ＣＣＰＲ１は１０ビットのデューティーサイクルの上位８ビットを保持し、下位の２ビットは、ビット５または４のコントロールレジスターＣＣＰ１ＣＯＮに保持される。一旦、コントロールレジスターが書き込まれ、ＰＷＭモジュールがターンオンされると、与えられた期間（周波数）およびデューティーサイクルにおいて、上記モジュールは基本的には独立に動作し得る。ＰＷＭモジュールからのが、新規のフレームが始まったことを示す。このことは、ＣＣＰＲ１Ｌ内の値が、モジュール内部のレジスターの中にロードされたことを意味する。ＣＣＰＲ１Ｌレジスターは、実際のデューティーサイクルレジスターに対する「ラッチ」であり、期間ロールオーバーの時点での、内部レジスターの内容を保存する。カレント期間が終了するまでにラッチが更新されない場合、ラッチのカレント値が再利用され得る。

テーブルポインター：コード空間データのアクセスに対する、２４ビットのポインターである。本ハードウェアポインターは、定数のリストとしてコード空間に保存された、デューティーサイクルデータを読み出すために用いられる。上記ポインターは、３つのレジスター：
ＴＢＬＰＴＲＵ：２４ビットポインターの、「上部」の最も高い８ビット
ＴＢＬＰＴＲＨ：２４ビットポインターの、高部の８ビット
ＴＢＬＰＴＲＬ：２４ビットポインターの、最も低い８ビット
から構成される。

ポインターに基づいて読み出しを行い、２４ビットのテーブルポインターに保持されているアドレスにおける、コード空間（ＲＯＭ）内部に保存されたデータを返す。

ファイル（ＲＡＭ）ポインター：ファイル（ＲＡＭ）データ空間のアクセスに対する、１２ビットのポインターである。本ハードウェアポインターは、ＲＡＭを消去し、アナログスレッド内に履歴を保存するために用いられる。

アナログ−デジタルコンバーター：本ハードウェアモジュールは、選択された入力チャンネルから読み出しを行い、８−ビットまたは１０−ビットの結果を保存する。チャンネル選択は、５，４および３ビットのコントロールレジスターＡＤＣＯＮ０によって制御される。

３つの入力／出力ポート：デジタル限定の２つの８−ビットポート（ＰＯＲＴＢとＰＯＲＴＣ）、および、デジタルまたはアナログまたは両者の混合であり得る、１つの６−ビットポート（ＰＯＲＴＡ）。ポート内の各ビットは、デジタル入力またはデジタル出力として構成され得る。さらに、６−ビットポート（ＰＯＲＴＡ）は、アナログ入力を受け取るようにも構成され得る。

一般に、マイクロコントローラー１０００は、マイクロコントローラーＰＷＭモジュールのデューティーサイクルを制御し、インバーターの６０ＫＨｚ正弦波出力を生成するためにプログラムされる。１６．６６ｕｓの時間間隔（ＰＷＭフレーム）が設定される。フレームの開始において、ＰＷＭ信号（ｐｉｎ１３）は、供給可能なデューティーサイクルに対して高くなり、その後、残りのフレームに対して低くなる。デューティーサイクル値のテーブルは、正弦形の出力を生成するための、外部のプログラムを用いることによって構成される。テーブルは、データの１８０°を保持する。出力制御ビットは状態を変化させ、テーブルは第２の１８０°に対して、（逆の順序で）繰り返される。出力電流は、ＰＷＭフレーム信号ＰＷＭＣがコンプリメンタリーなＰＷＭ信号ＰＷＭＤを生成する、閾値レベル未満の負荷条件、を検出するためにモニターされる。デューティーサイクルに与えられた１０ビットのデータを超えると、波形整形のオン／オフのフラグが適切に埋め込まれ、フレームごとの波形整形の制御が可能になる。

コントローラー８２６によって実行されるプログラムは、図１１Ａ〜１１Ｑにおいて提供される。一般に、上記プログラムは、通常の初期化と、起動と、「メインループ」シーケンスとから構成される。メインループ内では、３つの呼び出しが生成される：
ＧｅｔＮｅｘｔＤｕｔｙ：デューティーサイクルが再開されたことを示すフラグをチェックする。セットされた場合、ハードウェアレジスターを使用するようにするために、テーブルから提供される、次のデューティーサイクルを保持するために必要とされるステップを実行する。既に述べたように、この機能がＰＷＭフレームの終了までに完了しない場合、古いデューティーサイクルが再利用され得る。従って、この機能は最も高い優先順位を与えられており、一旦始動されると、システム内のその他のいかなるタスクをも無視して実行される。

ＧｅｔＡｎａｌｏｇＩｎｐｕｔｓ：アナログ入力（Ｖｏｕｔ＿Ｉ，Ｉ＿ＳＮＳ）を要求し、各結果をバッファーに保存し、各バッファーの平均を計算する。本ルーチンは、適切には低い優先順位を与えられ、「スレッド」として構造化される。アナログチャンネルが読み出されたことを示すフラグのセットが完了した後、バッファーされ、かつ各バッファーの平均が計算される。

ＰｏｗｅｒＭｏｎｉｔｏｒ：インバーターからの負荷電流をモニターする。この機能は、負荷電流をチェックし、次の半サイクルの間にどのテーブル［？］を使用すべきかを決定する。出力負荷の閾値は、適切には一つの値ではない、すなわち、負荷電流が上記閾値に非常に近い場合、ジッターを除去するために、少量のヒステリシスが含まれ得る。この機能は、アナログチャンネルが読み出されたことを示すフラグによって引き起こされ、バッファーされ、かつ各バッファーの平均が計算される。

加えて、いくつかの「支援」機能が用いられる：
ＩｎｉｔＣｐｕＲａｍ：コントロールレジスターを初期化し、使用された全ＲＡＭを消去する
ＩｎｉｔＳｐｅｃｉａｌＶａｌｓ：変数をセットアップする、または本プログラムに関する詳細をレジストする
ＧｅｔＴａｂｌｅ：デューティーサイクルから読み出しを行い、埋め込まれたフラグを送信する。本ルーチンは、テーブルの終了も検出する。テーブルの終了が検出された場合、ＴＢＬＰＴＲがリロードされ、条件を示すためにフラグがセットされる
ＷｒｉｔｅＰＷＭＲｅｇ：テーブルからのデューティーサイクルをハードウェア内に書き込む
ＷｒｉｔｅＨｉｓｔｏｒｙ：アナログ履歴配列内の固有の位置にアナログ結果を保存するために、アナログスレッドによって使用される
ＣａｌｃＡＤＨｉｓｔＡｖｇ：単一のチャンネルに対して用いられるアナログ履歴配列のセクションの平均を計算するために、アナログスレッドによって使用される。
（ＤＣ−ＤＣコンバーター１０６）
既に述べたように、ＤＣ−ＤＣコンバーター１０６は、整流および調節システム１０２（例えば、調節器４００）の比較的高い電圧出力（例えば１８０Ｖ）から、所望の出力電圧Ｖ１、例えば１２，２４，または４２ＤＣボルトを引き出す。ＤＣ−ＤＣコンバーター１０６は、例えば、半ブリッジ、スイッチモードにおける全ブリッジ、プッシュプル、フライバック、フォワードコンバーター、あるいはバックブーストコンバーターのような、適切な位相を用いて実施され得る。ＤＣ−ＤＣコンバーター１０６の好ましい実施形態は、全ブリッジパルス幅変調、ステップダウン、の位相を用いることによって実施される。図６を参照すると、そのようなＤＣ−ＤＣコンバーター１０６は、次の要素を適切に備える：フィルターキャパシター６０２；従来型のパルス幅変調（ＰＷＭ）コントローラー６０６（例えば、ＬｉｎＦｉｎｉｔｙ ＳＧ１８４２ Ｃｕｒｒｅｎｔ−Ｍｏｄｅ ＰＷＭ Ｃｏｎｔｒｏｌｌｅｒ）に応答する、例えばＦＥＴである、パワースイッチの、従来型のインバーターＨ−ブリッジ６０４；従来型のステップダウン変圧器６１０；従来型のダイオードブリッジ整流器６１２およびストレージキャパシター６１４。一般に、比較的高いレベル（例えば、１８０ボルト）のＤＣ入力信号（調節器４００からのＶＲＯ）は、インバーター６０４によってパルス幅変調された信号に変換される。変圧器６１０は、ＰＷＭ信号の電圧を所定のレベルにステップダウンする。整流器６１２は、その後、信号をＤＣに整流し、ストレージキャパシター６１４を充電する。ＰＷＭ信号のデューティーサイクルは、出力Ｖ１に基づいて、コントローラー６０６によって制御され、出力信号を所定の値に調節する。各スイッチング損失低減回路６０８（回路２０４に類似）が、好ましくはインバーターブリッジにおけるスイッチ６０４に対して提供される。

ＤＣ−ＤＣコンバーター１０６の好ましい実施形態は、図７に示される：（エネルギーリターンを伴わない）パワースイッチ６０４および変圧器６１０の一部は図７Ａに；コントローラー６０６は図７Ｂに；整流器６１２、変圧器６１０の一部、およびストレージキャパシター６１４は図７Ｃに；スイッチング損失縮減回路６０８と協働するために用いられるパワースイッチ６０４の代わりの配置は図７Ｄに；そして、スイッチング損失低減回路６０８は図７Ｅに示される。

本発明は様々な、典型的な実施形態に関連して記述されてきたが、発明は開示された特別な形式に制限されず、本発明のその他の実施形態は、本発明の精神から逸脱せずに作り出され得ることが見込まれる。以下に続く請求項において表現されているように、様々な要素、材料、値、構造、さらにはデザインおよび配置のその他の局面が、本発明に基づいて構成され得る。

図１は、本発明の様々な局面に基づく、力学的エネルギーと電気的エネルギーとの間における変換に対するシステムの概略図である。 図２Ａは、動作可能モードのグラフ表示である。 図２Ｂは、動作可能モードのグラフ表示である。 図２Ｃは、本発明の様々な局面に関する、整流器／リミッターの好ましい実施形態の概略的なブロック図である。 図３Ａは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｂは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｃは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｄは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｅは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｆは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｇは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｈは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｉは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｊは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｋは、図２における整流器／リミッターのそれぞれの要素の概略図である。 図３Ｌは、ＦＥＴパワースイッチへのドライブ信号の電圧、およびＦＥＴをターンオフする操作の間のＦＥＴの電気抵抗とを表すグラフ図である。 図３Ｍは、ＦＥＴパワースイッチをターンオフする操作の間に生じる電圧と電流を表すグラフ図である。 図４は、本発明の様々な局面に関する、ブースト調節器の概略的なブロック図である。 図５Ａは、図４の各要素の概略図である。 図５Ｂは、図４の各要素の概略図である。 図５Ｃは、図４の各要素の概略図である。 図６は、ＤＣ−ＤＣコンバーターの概略的なブロック図である。 図７Ａは、図６のＤＣ−ＤＣコンバーターの好ましい実施形態の要素を表す概略図である。 図７Ｂは、図６のＤＣ−ＤＣコンバーターの好ましい実施形態の要素を表す概略図である。 図７Ｃは、図６のＤＣ−ＤＣコンバーターの好ましい実施形態の要素を表す概略図である。 図７Ｄは、図６のＤＣ−ＤＣコンバーターの好ましい実施形態の要素を表す概略図である。 図７Ｅは、図６のＤＣ−ＤＣコンバーターの好ましい実施形態の要素を表す概略図である。 図８は、正弦波インバーターの簡易化された概略的ブロック図である。 図９Ａは、ＰＷＭ正弦波インバーターのスイッチの動作を表すグラフ図である。図９Ａは、各ペアのスイッチが同時に動作させられる、従来の動作を表す。 図９Ｂは、ＰＷＭ正弦波インバーターのスイッチの動作を表すグラフ図である。図９Ｂは、本発明の様々な局面に基づく、低負荷条件下での動作を表す。 図１０Ａは、図８の正弦波インバーターの要素の好ましい実施形態を表す、概略図である。 図１０Ｂは、図８の正弦波インバーターの要素の好ましい実施形態を表す、概略図である。 図１０Ｃは、図８の正弦波インバーターの要素の好ましい実施形態を表す、概略図である。 図１０Ｄは、図８の正弦波インバーターの要素の好ましい実施形態を表す、概略図である。 図１０Ｅは、図８の正弦波インバーターの要素の好ましい実施形態を表す、概略図である。 図１０Ｆは、図８の正弦波インバーターの要素の好ましい実施形態を表す、概略図である。 図１０Ｇは、図８の正弦波インバーターの要素の好ましい実施形態を表す、概略図である。 図１１Ａは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｂは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｃは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｄは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｅは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｆは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｇは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｈは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｉは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｊは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｋは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１１Ｌは、図３の整流器／リミッターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ａは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｂは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｃは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｄは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｅは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｆは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｇは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｈは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｋは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｌは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｍは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｎは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｏは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｐは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。 図１２Ｑは、図８のインバーターの効果的な動作に対する、マイクロコントローラープログラムを表す概略的なフローチャートである。

Claims (32)

1. 所定の出力電圧を有する調節されたＤＣ出力信号を生成するための、最大レベルが比較的高い可変電圧の交流入力信号に応答するシステムであって、該システムは、
   該入力信号から、所定の初期最大電圧を有する整流されたＤＣ信号を生成する整流器であって、該初期最大電圧は該所定の出力電圧に比べて高電圧である、整流器と、
   該整流されたＤＣ信号から、所定の中間電圧における調節されたＤＣ信号を生成する調節器であって、該所定の中間電圧は該所定の出力電圧に比べて高電圧である、調節器と、
   該調節された高電圧のＤＣ信号から、該所定の出力電圧を有する調節されたＤＣ出力信号を生成するための、少なくとも１つのＤＣ−ＤＣコンバーターと
   を備える、システム。
2. 前記初期最大電圧が前記中間電圧よりも低く、
   前記調節器がブースト回路を備える、請求項１に記載のシステム。
3. 前記ＤＣ−ＤＣコンバーターが、
   ターンオフ損失を被る傾向がある少なくとも１つのスイッチ要素を含み、
   ターンオフ中の該スイッチ要素間の電圧の変化率を制限するために配置されたキャパシターと、
   次の連続するターンオフ期間の開始までに、該キャパシターが実質的に完全に放電されるように、前記ブースト回路の出力部に向けて該キャパシターを選択的に放電するための回路とをさらに含む、請求項０に記載のシステム。
4. 前記整流器が、
   ターンオフ損失を被る傾向がある少なくとも１つののスイッチ要素を含み、
   ターンオフ中の該スイッチ要素間の電圧の変化率を制限するために配置されたキャパシターと、
   次の連続するターンオフ期間の開始までに、該キャパシターが実質的に完全に放電されるように、該整流器の出力部に向けて該キャパシターを選択的に放電するための回路とをさらに含む、請求項１に記載のシステム。
5. 前記キャパシターを選択的に放電するための回路が、
   インダクターと、第二のスイッチ装置と、ダイオードとを備え、該第二のスイッチ装置は、該キャパシターを横断する該インダクターと、該インダクターと前記整流器の出力部との間に方向性の電流経路を提供するために配置されたダイオードと、に直列に接続されている、請求項０に記載のシステム。
6. 前記整流器と調節器のうちの少なくとも１つが、
   ターンオフ損失を被る傾向がある少なくとも１つのパワースイッチ要素を含み、
   第一および第二のダイオード、キャパシター、インダクター、およびスイッチ装置とをさらに含み、
   該第一のダイオードと該キャパシターは、該パワースイッチ要素を横断して接続され、
   該スイッチ装置は、該キャパシターを横断して該インダクターと直列に接続され、
   該第二のダイオードは、該インダクターと所定の放電ポイントとの間に方向性の電流経路を提供するために配置されている、請求項１に記載のシステム。
7. パワースイッチが前記整流器の内部にあり、前記所定の放電ポイントが該整流器の出力部である、請求項０に記載のシステム。
8. 前記所定の放電ポイントが前記調節器の出力部である、請求項０に記載のシステム。
9. 前記整流器が、
   全波整流モードまたは半波整流モードにおいて、入力信号の瞬間電圧に基づいて二者択一的に動作し、半サイクルモードの時、全デューティーサイクルモードまたはパルス幅変調モードにおいて、前記整流されたＤＣ信号の電圧にしたがって二者択一的に動作する、マルチモード回路を備える、請求項１に記載のシステム。
10. 前記マルチモード回路が、
    前記入力信号の電圧が前記初期最大電圧に到達する時、全波整流から半波整流に切り替え、
    該入力信号の電圧が所定の下方閾値を下回る時、半波整流から全波整流に切り替え、該所定の下方閾値は該初期最大電圧よりも所定の差だけ低く、
    半波整流モード時に、前記整流されたＤＣ信号の電圧が該初期最大電圧を超える場合に、パルス幅変調モードに切り替える、請求項０に記載のシステム。
11. 全波整流が前記所定の最大電圧を超える出力レベルを生成するが、半波整流が所定の下方閾値と少なくとも等しい出力レベルを提供しない条件の下では前記マルチモード回路が全波整流と半波整流との間でディザーする、請求項０に記載のシステム。
12. 前記整流器が、
    供給された制御信号に応答し、前記入力信号の全波整流を選択的に行う整流ブリッジ回路と、
    供給された制御信号に応答し、該入力信号の半波整流を選択的に行う、該整流ブリッジ回路と協働する半ブリッジ変換回路と、
    前記出力信号電圧のインディシアに応答し、前記半波整流信号のデューティーサイクルを選択的に制御するパルス幅変調器と、
    該入力信号のインディシアに応答し、該整流ブリッジ回路および該半ブリッジ変換回路
    への該制御信号を生成する、制御回路と
    を備える、請求項１に記載のシステム。
13. 前記入力信号の電圧が前記初期最大電圧に到達する時、全波整流から半波整流に切り替え、該入力信号の電圧が該初期最大電圧よりも所定の量だけ下回る時、半波整流から全波整流に切り替えるために、前記制御回路が、前記整流ブリッジ回路と前記半ブリッジ変換回路への制御信号を生成する、請求項０に記載のシステム。
14. 可変電圧の交流入力信号から、所定の出力電圧を有する調節されたＤＣ出力信号を生成するためのシステムであって、該システムは、
    マルチモード整流回路とブースト調節器と備え、
    該マルチモード整流回路は、前記入力信号から、前記所定の出力電圧よりも低い所定の最大閾値電圧を有する整流されたＤＣ信号を生成し、
    該マルチモード整流回路は、
    全波整流モードまたは半波整流モードにおいて二者択一的に動作し、半波整流時に、全デューティーサイクルモードまたはパルス幅変調モードにおいて二者択一的に動作し、
    該入力信号の電圧が前記最大閾値電圧を超える時、全波整流から半波整流に切り替え、
    該入力信号の電圧が該所定の下方閾値を下回る時、半波整流から全波整流に切り替え、該所定の下方閾値は該最大閾値電圧よりも所定の差だけ低く、
    半波整流モード時、該整流されたＤＣ信号の該電圧が該最大閾値電圧を超える場合にパルス幅変調モードに切り替え、
    該ブースト調節器は、該整流されたＤＣ信号から、該所定の出力電圧における前記調節されたＤＣ信号を生成する、システム。
15. 全波整流が前記所定の最大閾値電圧を超える出力レベルを生成するが半波整流が少なくとも該所定の下方閾値レベル以下である出力レベルを提供しない条件の下では、前記マルチモード回路が全波整流と半波整流の間でディザーする、請求項０に記載のシステム。
16. 前記整流回路が、
    供給された制御信号に応答し、前記入力信号の全波整流を選択的に行う整流ブリッジ回路と、
    供給された制御信号に応答し、該入力信号の半波整流を選択的に行う、該整流ブリッジ回路と協働する半ブリッジ変換回路と、
    前記出力信号電圧のインディシアに応答し、前記半波整流信号のデューティーサイクルを選択的に制御するパルス幅変調器と、
    該入力信号のインディシアに応答し、該整流ブリッジ回路および該半ブリッジ変換回路への該制御信号を生成する制御回路と
    を備える、請求項０に記載のシステム。
17. 前記整流器と調節器のうちの少なくとも１つが、
    ターンオフ損失を被る傾向がある少なくとも１つのスイッチ要素を含み、
    ターンオフ中の該スイッチ要素間の電圧の変化率を制限するために配置されたキャパシターと、
    該スイッチ要素の次の連続するターンオフの開始までに、該キャパシターが実質的に完全に放電されるように、所定の放電ポイントに向けて該キャパシターを選択的に放電するための回路とをさらに含む、請求項０に記載のシステム。
18. 前記整流器と調節器のうちの少なくとも１つが、
    ターンオフ損失を被る傾向がある少なくとも１つのパワースイッチ要素を含み、
    第一および第二のダイオード、キャパシター、インダクター、およびスイッチ装置をさらに含み、
    該第一のダイオードと該キャパシターは前記パワースイッチ要素を横断して接続され、
    該スイッチ装置は、該キャパシターを横断して該インダクターと直列に接続され、該パワースイッチ要素と同期して動作し、
    該第二のダイオードが、該インダクターと所定の放電ポイントとの間に方向性の電流経路を提供するために配置されている、請求項０に記載のシステム
19. パワースイッチが前記整流器の中にあり、前記所定の放電ポイントが前記整流器の出力部である、請求項０に記載のシステム。
20. 所定の周波数と波形を有するＡＣ出力信号を生成するための、前記調節されたＤＣ出力信号に応答するインバーターをさらに含む、請求項０に記載のシステム。
21. 前記インバーターが、
    ターンオフ損失を被る傾向がある少なくとも１つのスイッチ要素を含み、
    ターンオフ中の該スイッチ要素間の電圧の変化率を制限するために配置されたキャパシターと、
    該スイッチ要素の次の連続するターンオフの開始までに、該キャパシターが実質的に完全に放電されるように、所定の放電ポイントに向けて該キャパシターを選択的に放電するための回路とをさらに含む、請求項０に記載のシステム。
22. 前記所定の放電ポイントが前記ブースト調節器の出力部である、請求項０に記載のシステム。
23. 前記インバーターが、
    外部負荷に利用可能な正弦出力ＡＣ信号が生成されるフィルター回路と、
    第一の極性を有する前記ＡＣ出力信号の半サイクルに関連し、該第一の極性に対応する方向に向けて該フィルターを通る電流を選択的に確立するように接続されている第一のスイッチペアと、
    第二の極性を有する前記ＡＣ出力信号の半サイクルに関連し、該第二の極性に対応する方向に向けて該フィルターを通る電流を選択的に発生させるように接続されている第二のスイッチペアと、
    各ペアは、第一および第二のスイッチ装置を備え、該第一および第二のスイッチは供給される制御信号に応答し、
    該ＡＣ出力信号の連続する半サイクルに対応した連続する時間期間の間、該スイッチへの制御信号を循環的に生成するコントローラーであって、
    実質的に該時間期間の全体の間、該対応する半サイクルの極性に関連するスイッチペアの第一のスイッチに導電性を与え、
    所定の波形に対応する所定のパルス幅変調パターンに基づいて、該対応する半サイクルの極性に関連するスイッチペアの第二のスイッチに選択的に導電性を与える、コントローラーとを備える、請求項０に記載のシステム。
24. 少なくとも１つのスイッチが、
    ターンオフ損失を被る傾向があるスイッチ要素を含み、
    ターンオフ中の該スイッチ要素間の電圧の変化率を制限するために配置されたキャパシターと、
    該スイッチ要素の次の連続するターンオフの開始までに、該キャパシターが実質的に完全に放電されるように、所定の放電ポイントに向けて該キャパシターを選択的に放電するための回路とをさらに含む、請求項０に記載のシステム。
25. 前記第二のスイッチが、
    ターンオフ損失を被る傾向がある少なくとも１つのパワースイッチ要素を含み、
    第一および第二のダイオード、キャパシター、インダクター、およびスイッチ装置をさらに含み、
    該第一のダイオードおよび該キャパシターは、該パワースイッチ要素を横断して接続され、
    該スイッチ装置は、該キャパシターを横断して該インダクターと直列に接続され、該パワースイッチ要素と同期して動作し、
    該第二のダイオードが、該インダクターと所定の放電ポイントとの間に方向性の電流経路を提供するために配置されている、請求項０に記載のシステム。
26. 前記所定の放電ポイントがブースト調節器の出力部である、請求項０に記載のシステム。
27. 前記コントローラーが、
    前記インバーター上の前記負荷のインディシアを生成するためのセンサー回路を含み、
    連続する時間期間の間、前記対応する半サイクルの極性とは逆の極性に関連するスイッチペアの第一のスイッチへ更なる制御信号を生成し、
    前記負荷が所定の値を下回る時、該対応する半サイクルの極性に関連するスイッチペアの第二のスイッチとは互いに相容れない基礎であるスイッチに対して導電性を与え、
    該負荷が所定の値を超える時、実質的に該時間期間の全体の間に該スイッチに対して非導電性を与える、請求項０に記載のシステム。
28. 前記調節されたＤＣ出力信号が、正のレールと共通のレールとの上にあるインバーターに提供され、前記スイッチペアの前記第一のスイッチが該正のレールと前記フィルターとの間に接続され、前記スイッチペアの前記第二のスイッチが該フィルターと該共通のレールとの間に接続されている、請求項０に記載のシステム。
29. 前記第二のスイッチが、
    ターンオフ損失を被る傾向がある少なくとも１つのスイッチ要素を含み、
    第一および第二のダイオード、キャパシター、インダクター、およびスイッチ装置とをさらに含み、
    該第一のダイオードおよび該キャパシターは、前記パワースイッチ要素を横断して接続され、
    該スイッチ装置は、該キャパシターを横断して該インダクターと直列に接続され、該パワースイッチ要素と同期して動作し、
    該第二のダイオードが、該インダクターと所定の放電ポイントとの間に方向性の電流経路を提供するために配置されている、請求項０に記載のシステム。
30. 前記所定の放電ポイントが正のレールである、請求項０に記載のシステム。
31. 自動車での使用に適合しており、交流入力信号を生成するための永久磁石のオルタネーターをさらに含む、請求項１に記載のシステム。
32. オルタネーター、および、所定の出力電圧を有する調節されたＤＣ出力信号を生成するための回路を含むタイプの車両用電気システムであって、
    該オルタネーターは、広いＲＰＭ範囲におよぶ駆動を被り、該システムは広い範囲の外部負荷を被り、
    該オルタネーターは永久磁石のオルタネーターを備えるように改良され、
    該調節されたＤＣ出力信号を生成するための回路は、
    入力信号から、所定の初期最大電圧を有する整流されたＤＣ信号を生成するための整流器であって、該初期最大電圧は該所定の出力電圧と比較して高電圧である、整流器と、
    該整流されたＤＣ信号から、所定の中間電圧における調節されたＤＣ信号を生成するための調節器であって、該所定の中間電圧は該所定の出力電圧と比較して高電圧である、調節器と、
    該調節された高電圧のＤＣ信号から、該所定の出力電圧をもつ調節されたＤＣ出力信号を生成するための、少なくとも１つのＤＣ−ＤＣコンバーターとを備えるように改良された、車両用電気システム。

Images