JP2006515078A - 集積回路を製造するためのマスクおよび集積回路を製造する方法 - Google Patents

Abstract

本発明は、特に、各々が１つの集積回路のパターンを含む、２つの部分領域（１６、１８）を有するマスクに関する。一方の部分領域（１６）は、補助パターンフレーム（４６）に取り囲まれている。他方の部分領域（１８）は、別の補助パターンフレーム（７６）に取り囲まれている。これらのフレーム（４６、７６）を用いて簡単な製造が可能となる。

Description

発明の詳細な説明

本発明は、例えばガラス基板などの支持基板を有するマスクに関する。支持基板は、例えば、配線の経路、いわゆるヴィアの位置、コンタクト孔の位置、またはドープ領域の位置などの集積回路のパターンを予め規定するリソグラフィパターンを有している。さらに、複数のリソグラフィ面を位置合わせするのに必要となる補助パターンも、支持基板上に配されている。

特開平１１−３２９９３７号には、レチクルライブラリを用いて、２つの位置合わせシステムを行なっているリソグラフィシステムが開示されている。しかし、レチクル上に回路を配置する方法や、小規模の製造を巧みに行なう方法については、具体的に記載していない。

本発明の方法は、低コストで回路を製造するための単純なマスク、および、低コストで回路を製造するための単純な方法を提供している。さらに、本発明の目的は関連するデータセットおよび関連するプログラムを提供することである。

マスクに関する上記目的は、請求項１に記載された特徴を有するマスクにより達成される。さらなる構成は、従属請求項に記載されている。

本発明のマスクは、少なくとも２つ、すなわち２つ、３つ、またはこれ以上の部分領域中に配されたリソグラフィパターンを有する。以下では、容易に理解できるように、まず、２つの部分領域のみについて説明する。各部分領域は、集積回路のパターンを有する。

本発明の基礎となる考え方は、複数のリソグラフィ面を位置合わせする補助パターンを巧みに配することにより、単純な方法で、かつシリコン領域を大幅に無駄にすることなく、１セットのマスクを選択的に使用して、少なくとも２つの異なる回路のうちの一方の回路を大量生産することができるということである。したがって、本発明のマスク上には、複数のリソグラフィ面を位置合わせするための２種類の補助パターンが設けられている。すなわち、
一方の回路の製造中には、同時に他方の回路は製造しないで、複数のリソグラフィ面を位置合わせするための第１補助パターンと、
上記他方の回路の製造中には、同時に上記一方の回路は製造しないで、複数のリソグラフィ面を位置合わせするための第２補助パターンと、
の２つの補助パターンである。

補助パターンが２つしか存在しない場合でも、この２つの補助パターンを組み合わせて、例えば複数の部分パターンを選択することにより、２つの回路を同時に作ることができる。

さらなる構成では、追加的に、
同時に両方の回路を製造するための、複数のリソグラフィ面を位置合わせするための第３補助パターンを備えている。

第３補助パターンでは、２つの回路を同時に作る際に、第１補助パターンと第２補助パターンとを組み合わせる必要はない。すなわち、例えばプログラミングなどの、この２つを組み合わせるためのいかなる方策も不要である。

この結果、２種類の補助パターンを組み合わせて、または、３種類の補助パターンを用いて、および、露光しない部分領域をマスキングし、露光する１つの部分または複数の部分を選択することにより、異なる３つの製造方法を、それぞれ異なる形で行なうことが可能になる。すなわち、一方の回路または他方の回路を個別に製造する、または両方または全ての回路を同時に製造することが可能になる。

特に、異なる製品の回路を製造するために、事前に規定した回路パターンを、マスク上に配することができる。製造準備段階、または、半導体ウェハーを少量生産するためのパターン生産段階では、例えば、全ての回路の設計を確認できるように、マスク上の全ての回路配置を、第３補助パターンを用いて同時に生産することが適切である。一方、多くの半導体ウェハー、例えば２５個以上の半導体ウェハーを生産する製造段階では、第１補助パターンおよび第２補助パターンを用いて、半導体ウェハー上で他方の回路の場所をとらず、２つの回路のうちの１つのみを製造することが可能であるが、これは、２つのうちの別の回路をコストをかけずマスキングできるためである。第１補助パターンまたは第２補助パターンを使うことにより、マスキングをするにも関わらず、半導体製造において、許容誤差を非常に小さくして、位置合わせをすることが可能である。

マスクのさらなる構成では、第１補助パターンは、一方の部分領域に、かつ好ましくは一方の部分領域の中に配され、好ましくはそれ以外の場所には配されない。第２補助パターンは、上記他方の部分領域に、かつ好ましくは他方の部分領域の中に配され、好ましくはそれ以外の場所には配されない。第３補助パターンは、２つ以上の部分領域により形成される全体域に、かつ好ましくは全体域の中に配される。これにより、補助パターンと、この補助パターンが製造時に使用される関連領域との間の位置が近くなる。補助パターンが、半導体ウェハーの切断領域、すなわち半導体ウェハーが複数の個体またはチップに切断される場合の切断領域に配される場合、半導体ウェハー上に、補助パターンのための特別な空間が不要となる。

別のさらなる構成では、特に、両部分領域の間で、第１補助パターンが、第２補助パターンとは異なる位置に配される。これにより、補助パターンが、ある特定の部分領域に明確に割り当てられる。これに代えて、あるいは、これに追加して、第３補助パターンは、第１補助パターンおよび第２補助パターンとは異なる位置で配される。特に、第３補助パターンは、第１補助パターンおよび第２補助パターンよりも、マスクの端部に近い位置に配される。しかし、補助パターンを複数用途に利用することも可能で、例えば、１つの補助パターンを、第１補助パターンおよび第３補助パターンとして利用することも可能である。

別のさらなる構成では、各補助パターンは、この各補助パターンに割り当てられた部分領域の角付近に配される。経験によれば、結像エラーは、角部分において最も大きく、この部分において、所定の許容範囲が正確に守られねばならない。四角形の領域において、補助パターンが４つの角部分のすべてにあれば、単純な方法で位置合わせを行なうことができる。もし別の補助パターンが領域の中央にあれば、例えば全ての補助パターンを通る面の位置を決める際の位置合わせが非常に容易にできる。補助パターンが、切断線上の、後に投影される位置にある場合は、補助パターンは角付近で、かつ関連する領域の外側にある。

別のさらなる構成では、各補助パターンが、少なくとも１つの位置合わせマークと、少なくとも１つの重複マークとを有する。位置合わせマークは、マスクと、すでに半導体ウェハー上で部分的には製造済みの集積回路との位置合わせを行なう。この位置合わせマークは、例えば、１つの十字マークまたは好ましくは互いに平行に配された複数の筋（バー）を有する。しかし、これ以外の形状の位置合わせマークも可能である。

重複マークは、マスクを用いて行なわれる照射のずれをチェックをする。この重複マークは、例えば、少なくとも１つのフレームもしくは少なくとも１つの長方形または正方形を有し、これが充填されているか、または空のままになっている。このような重複マークにより、いわゆる「箱の中の箱」構造を作り、これを利用して、レジストの照射時の許容誤差に準拠しているか否かの準拠性テストを行なうことができる。照射中のずれが大きすぎる場合、レジストは取り除かれる。その後、新しいレジスト層を塗布し、照射または露光を行なう。

別のさらなる構成では、マスクはさらに、一方の部分領域または全体域の空間に割り当てられたテストパターンを有する。例えば、各領域に、少数のトランジスタ、すなわち１００以下のトランジスタを有する個々の回路を１０個作る際に用いられるテストパターンがある。トランジスタのないテスト回路も同様に用いられる。適切なテスト回路の形態は、例えば、発振器回路である。さらに、テストパターンを、切断線用の領域上の投影される領域に配することも可能である。テストパターンを複数用途に利用することも可能である。例えば、部分領域の間にあるテストパターンを、第１テストパターンおよび第２テストパターンとして使用することも可能である。マスクの端部にあるテストパターンを、第１テストパターンおよび第３パターンとして使用することも可能であるし、もしくは、第２テストパターンおよび第３テストパターンとして使用することも可能である。

マスクの別の構成では、第１補助パターンおよび第１テストパターンが、上記一方の部分領域の回りで１つのフレームを形成する。第２補助パターンおよび第２テストパターンは、上記他方の部分領域の回りで別のフレームを形成する。第３フレームは、２つのフレームの回りで、第３補助パターンおよび第３テストパターンによって形成される。補助パターンとテストパターンとをフレーム中に配することにより、容易な方法で、製造中のテストパターンの混同を避けることができる。

別の構成では、マスクは、１：１で照射するためのマスクであり、すなわち、マスク上に配されたパターンは、露光中で同じサイズでレジスト中に転写される。これに代わる構成として、マスクは、いわゆるレチクルと呼ばれるもので、４：１または５：１の割合で縮小して照射するためのマスクである。マスクの場合でもレチクルの場合でも、照射または露光の際には、ウェハーステッパーまたはウェハスキャナーが用いられる。

マスクのさらなる構成では、異なる素子配線を有する集積回路用のリソグラフィパターンが、部分領域中に配される。あるいは、または、追加的に、同じ素子配線を有する複数の集積回路用のリソグラフィパターンが、部分領域中に配されている。例えば、ハードディスクの各コントローラ用の４つの基本の制御回路が、第１部分領域にあり、各コントローラ用の拡張機能、例えば集積型の非揮発性メモリを有する３つの制御回路が、第２部分領域にある。これにより、選択した製品の回路を後の時点で製造する際に、同種の複数の回路配置を同時に露光することが、可能となる。

別のマスクの構成では、充填パターンが設けられ、好ましくは、２つの部分領域の間に第１充填パターンおよび第２充填パターンが設けられている。さらに、第１充填パターンは、上記一方の部分領域と、第１補助パターンと、第１テストパターンとを取り囲むが、他方の部分領域、第２充填パターン、第２テストパターン、および第２補助パターンは取り囲まない。さらに、第２充填パターンは、上記他方の部分領域と、第２補助パターンと、第２テストパターンとを取り囲んでいる。しかしながら、第２充填パターンは、上記一方の部分領域、第１充填パターン、第１補助パターン、および第１テストパターンは取り囲まない。充填構造部は、例えば、互いに等間隔で配されたバーまたは四角形である。この構成により、マスク上で特定の製品の回路を選ぶにあたって、装置に費用をかけた場合のみ、他のパターンのマスキングを明確に行なう。装置のコストを上げない場合は、充填パターンを容易に配置することができる交差部があり、この交差部は邪魔にはならない。充填部は、特に、最小限の特徴サイズが０．３５μｍまたは０．２５μｍ以下である高度なＣＭＯＳ（相補型金属酸化膜半導体）技術には適していて、これにより、製造が可能となる半導体ウェハー上の構造部が均一であるように保証される。均一性への要求度が低い分野では、均一黒化または放射線透過領域が、充填パターンの位置に配される。

本発明は、さらに、本発明および本発明のさらなる構成によるマスクのパターンの位置を定めるデータを有する電子データセットに関連する。電子データセットは、複数のデータ域を有し、各部分がグループを形成するように組み合わされる。このグループとは、例えば、第１部分領域に対応するグループ、第２部分領域に対応するグループ、および全体域に対応するグループである。データは、例えば、バイナリ形態でデータ記録部に保存される。

さらに、本発明は、本発明または本発明のさらなる構成によるマスクのパターンの位置を定めるプログラムに関する。このプログラムは、特に、上記一方の部分領域と、第１補助パターンと、好ましくは、さらに第１テストパターンとを組み合わせて、第１ブロックを形成し、上記他方の部分領域と、第２補助パターンと、好ましくはさらに第２テストパターンとを組み合わせて、他のブロックを形成する機能を有する。さらに、このプログラムにより、これらの２つのブロックを、第３補助パターンおよび第３テストパターンと共に組み合わせ、マスクの全体ブロックと呼ばれる第３ブロックを形成することも可能である。

さらに、本発明は、集積回路の製造方法に関し、特に、本発明および本発明のさらなる構成のマスクを用いた集積回路の製造方法に関する。本発明の方法では、以下の工程が実施される。すなわち、
有用な回路用のパターンを有する部分領域を少なくとも２つ有するマスクを製造する工程（ここで、有用な回路は、テスト回路とは異なり、有用な回路は、後に製品のユーザによって利用されるもので、テスト回路は、製品のユーザにとっては重要ではない回路である）と、
一方の部分領域を照射用に選択し、他方の部分領域を照射から除外する工程（適切な方法は、例えば、マスクを切断または不要な部分領域をマスキングするなどがある）と、
−レジスト被覆された基板、例えば、製造基板を照射し、選択した部分領域のパターンをレジスト層中に転写し、他方の部分領域のパターンをレジスト層中に転写しないようにする工程を一度または繰り返し行なう工程と、
である。この場合、半導体ウェハーの選択された部分領域を厚く被覆した状態で、選択された部分領域がレジスト層中に投影されることが好ましい。これにより、選択された部分領域は、半導体ウェハーの端から端に存在する。

本発明のこの方法により、異なる複数の有用な回路用のパターンを、１つのマスクに配することができるので、マスクの製造コストを抑制することができる。一方、選択した回路を、複数回露光を行なって作ることにより、コストは少ししか上昇しない。

さらなる方法では、マスクを露光装置から取り除き、例えば数週間保管した後に、別の部分領域を照射用に選択する。この段階までにすでに生産に使用されていた上述の一方の部分領域、および、適切な場合、その他方の部分領域は、照射または露光から除外する。その後、レジスト被覆された別の製造半導体ウェハーを少なくとも１度ないしは繰り返して照射し、選択した部分領域のパターンをレジスト層中に転写し、これ以外の部分領域中のパターンはレジスト層中に転写しない。別の製品は、こうして、生産コストを抑えて製造することができる。

さらなる方法では、マスクは、毎回露光装置に入れられ、製造用半導体基板もこの中に入れられる。これは、マスクが、すべての部分領域用のパターンを有していることを意味する。照射後に、マスクおよび製造用半導体基板を、照射装置から除外する。マスクは、次に使用するまで保管される。一方、製造用半導体基板は、マスクの保管と関わりなく、さらに処理される。これにより、例えば、同じ効果を有する別の方策により、マスクを異なる部分領域に分け、部分領域を選択する場合に比較して、保管するマスクの数を低減することができる。

本発明の別の方法によれば、製造準備またはパターン製造に関連して以下の工程が実施される。すなわち、
マスクおよびレジスト被覆した製造準備半導体基板を照射装置中に入れる工程と、
製造準備用半導体基板を照射し、両方の部分領域のパターンを製造準備用半導体基板のレジスト層中に転写する工程と、
が実施される。

製造準備段階では、例えば、１つの製造準備用半導体基板上で、製品Ａ用の回路を切断して取り出し、別の部分領域中にある製品Ｂ用の回路を捨て去る。別の製造準備用半導体基板上では、逆に、製品Ｂを切断して取り出し、製品Ａを捨てる。製造準備の段階で作られる半導体ウェハーの数は少ないので、このような方法は、マスク製造コストを低減するのに比較して、受容することができる。

製造段階では、逆に、マスクの一方の部分領域のみが照射され、半導体ウェハー上の１つの切断される格子中に配された回路を有する隣接した領域域で照射が行なわれる、製造が行なわれる。さらに、異なる製品用の部分領域が同じマスクセットまたはレチクルセット内に配されていても、ウェハー領域全体を、上の部分領域を選択して、厚く被覆することができる。

比較的少量生産の場合、例えば、１０００個以下のウェハーが処理される製品の生産では、本発明のマスクおよび本発明の方法は、製造コストを抑えて製造するのに、特に適している。

製品製造用の各部分領域には、フレームが設けられ、このフレームは、製造における制御、または、製造回路の品質保証で用いられるすべての光学構造が備えられている。さらに、適切な場合には、充填構造部が部分領域の間に設けられ、製造を容易にし、または可能にする。

本発明の実施形態を、以下に添付の図面を参照して説明する。
図１は、レチクルセットのうちの、２つの製品を生産するためのレチクルを示す平面図である。
図２は、４つの製品用の集積回路を生産するための生産準備段階と、生産段階とを示す図である。
図３は、４つの製品のうちの１つを生産するための半導体ウェハーの平面図である。

図１は、レチクルセットのうちの、２つの製品Ｉ・ＩＩを生産するためのレチクル１０を示す平面図である。レチクルセットは、レチクル１０の他に、例えば、３０以上のレチクルを含む。レチクルセット中の各レチクルは、レチクル１０のように、レチクル基板１２、例えば、ガラス基板上に配置されている。各レチクルの左端部１４はハウジングのために用いられ、パターンは含まれていない。レチクル１０と同様に、レチクルセット中の各レチクルは、２つの部分領域１６・１８を有し、その中に、有用な回路配置を作るためのパターンが配されている。部分領域１６は、レチクル１０の中央部分にあり、ほぼ正方形形状を有する。製品Ｉを作るためのパターンが、部分領域１６中に配されている。部分領域１８は、レチクル１０の右側部分にあり、ほぼ長方形の形状を有する。製品ＩＩを作るためのパターンが、部分領域１８中に配されている。

部分領域１６の周囲は、４つの位置合わせマーク２０〜２６、４つの重複マーク３０〜３６、２つのテスト構造部４０・４２、および別の補助パターン４４により取り囲まれ、これら全てで、部分領域１６を完全に取り囲むほぼ正方形のフレーム４６を形成している。各位置合わせマーク２０〜２６および各重複マーク３０〜３６は、部分領域１６の角部分に設けられている。位置合わせマーク２０〜２６は、例えば、それぞれ３つまたは５つの筋（バー）を有し、これらのバーが互いに平行に、かつ垂直方向に配されている。各重複マーク３０〜３６は、正方形の形状を有している。位置合わせマーク２０〜２６、および重複マーク３０〜３６のサイズは、例えば、それぞれ２０μｍ未満である。テスト構造部４０は２つの位置合わせマーク２０・２２の間で、かつ、フレーム４６のフレーム上辺部の右側部分にある。テスト構造部４２は２つの位置合わせマーク２４・２６の間で、かつ、フレーム４６のフレーム下辺部の左側部分にある。

部分領域１８の周囲は、位置合わせマーク５０〜５６、重複マーク６０〜６６、テスト構造部７０・７２、および補助構造部７４により取り囲まれ、これら全てで、ほぼ長方形のフレーム７６を形成している。各位置合わせマーク５０〜５６および各重複マーク６０〜６６は、フレーム７６の角部分に設けられている。各位置合わせマーク５０〜５６は、３つ、別の実施形態では５つの筋（バー）を有する。各重複マーク６０〜６６は、長方形のフレームである。テスト構造部７０は位置合わせマーク５０・５２の間にある。テスト構造部７０は位置合わせマーク５０・５２の間にある。テスト構造部７２は位置合わせマーク５４・５６の間で、かつ、フレーム７６のフレーム下辺部にある。フレーム７６の構造サイズは、フレーム４６の構造サイズと同じである。

２つのフレーム４６・７６の周囲は、４つの位置合わせマーク８０〜８６、４つの重複マーク９０〜９６、２つのテスト構造部１００・１０２、および別の補助構造部１０４・１０６により取り囲まれ、これら全てで、上位フレーム１０８を形成している。各位置合わせマーク８０〜８６および各重複マーク９０〜９６は、上位フレーム１０８の角部分に設けられ、位置合わせマーク２０〜２６・５０〜５６および各重複マーク３０〜３６・６０〜６６と同じ構造を有する。テスト構造部１００は位置合わせマーク８０・８２の間で、かつ、上位フレーム１０８のフレームの上辺部に配されている。テスト構造部１０２は位置合わせマーク８４・８６の間で、かつ、上位フレーム１０８のフレーム下辺部にある。

各フレーム４６・７６・１０８中の位置合わせマーク２０〜２６・５０〜５６・８０〜８６の配置、および重複マーク３０〜３６・６０〜６６・９０〜９６の配置は、従って互いに同様である。レチクルセット中のほかのレチクルにおいても、位置合わせマークおよび重複マークは、共に、各フレームの角付近に設けられるが、適切な場合は、重複マークは、図１で説明した場所よりも少しずらした位置で設けることも可能である。

レチクル１０は、フレーム４６・７６および上位フレーム１０８中で、これ以外のマークも有する。例えば、位置合わせマーク２０〜２６と同様に構成されたマークであるが、水平方向の位置合わせのためのマークで、バーが水平方向に並んでいるマークである。

別のレチクルセットの１つのレチクルを用いた場合として図２・３に関連して以下で説明するが、レチクル１０を含むレチクルセットを用いて、３つの異なる生産方法を実行するころができる。すなわち
上位フレーム１０８を用いて、部分領域１６・１８を被覆せずに、製品Ｉ・ＩＩを作り、
フレーム４６を用いて、同時に部分領域１８、フレーム７６、および上位フレーム１０８を被覆して、製品Ｉのみを作り、
フレーム７６を用いて、同時に部分領域１６、フレーム４６、およびフレーム１０６を被覆して、製品ＩＩのみを作る。

フレーム４６・７６・１０８の間の領域は、例えば、黒化する。しかしながら、黒化しない実施形態もある。

従って、別の実施形態では、レチクル１０は、さらに、２つの充填フレーム１１０・１１２中に配置された充填構造部を有する。充填フレーム１１０は、フレーム４６に隣接する。充填フレーム１１２はフレーム７６に隣接する。充填フレーム１１０・１１２は両方とも、上位フレーム１０８の中にある。充填フレーム１１０・１１２の機能も、以下に、図２・３を参照してより詳しく説明する。

別の実施形態では、隣接する充填フレーム１１０・１１２の隣接面が、距離をあけて設けられる。この距離は、例えば、１０μｍより大きいか、または、１００μｍより大きい。

図２は、４つの異なる製品Ａ〜Ｄ用の集積回路の製造準備段階および製造段階を示す図である。レチクルメーカーは、レチクル１５０を含むレチクルセットを製造するよう委託される。レチクル１５０は、上位フレーム１０８と同様の上位フレーム１５２により取り囲まれており、
左上角には、４つの製品Ａ用の４つの下位領域１６０〜１６６を有する。部分領域１６０〜１６６は、２行２列で配され、製品Ａ用の正方形の部分領域を形成する。
右側角部分の上方部分および中央部分には、製品Ｂ３つ分の３つの正方形の下位領域１７０〜１７４が一列に配置されている。
左下角には、製品Ｃ４つ分の４つの下位領域１８０〜１８６が、同じく２行２列で配されている。
右下角部分には、製品Ｄ４つ分の４つの部分領域１９０〜１９６が、同じく２行２列で配されている。

各製品Ａ・Ｂ・Ｃ・Ｄ用の下位領域１６０〜１６６・１７０〜１７４・１８０〜１８６・１９０〜１９６は、それぞれ、位置合わせマーク、重複マーク、およびテスト構造部を有する専用のフレームに取り囲まれた部分領域を形成している。上位フレーム１５２も、位置合わせマーク、重複マーク、およびテスト構造部を有する。これに対して、個々の下位領域１６０〜１９６は、個々の下位領域のみを取り囲む補助構造部を有するフレームでは取り囲まれていない。

レチクル１５０を有するレチクルセットに基づいて、４つのテストウェハーが作られる（矢印２００・２０２参照）。矢印２００の場合、製品Ａのテスト回路用のテストウェハー２１０が作られる。

位置合わせパターン、重複パターン、およびテスト構造部は、テストウェハー２１０上に作られた上位フレーム１５２ａ中に配される。これらは、上位フレーム１５２中に配された位置合わせパターン、重複パターン、およびテスト構造部部により作られる。垂直方向の切断線２２０〜２２６、および水平方向の切断線２３０・２３２・２３４は、製品Ａ用にチップを切断するためのものである。製品Ｂ・Ｃ・Ｄ用の他のチップは、切断線２２０〜２３４が作る格子中に必ずしも存在しないので、切断中に分離されてしまう。

矢印２４０・２４２で示すように、この後、製品Ａ〜Ｄのテスト回路の設計を確認するためにテストが行なわれる。本実施形態は、これらのテストが問題なく遂行されたと仮定する。垂直方向の点線２４４は、生産準備または製造準備が終了したことを示す。レチクル１５０を含むレチクルセットは、例えば、顧客の注文を受けて、製品Ａが製造されるまで、レチクルライブラリに保存される。

製品Ａを製造するために、テストウェハー２１０の製造中、いずれの部分領域１６０〜１９６もマスキングされないので、４つの隔壁２５０〜２５６を備えた露光装置が用いられ、これにより、下位領域１６０〜１６６、すなわち製品Ａ用の部分領域、この部分領域を取り囲むフレーム、および適切な場合には関連する充填フレームのみが、製品ウェハー２６０に転写される。隔壁２５０は、上位フレーム１５２の上辺フレーム部を被覆する。右方の隔壁２５２は製品Ｂ用の下位領域１７０〜１７４を被覆する。下方隔壁２５４は、製品Ｃおよび製品Ｄ用の下位領域１９０〜１９６を被覆する。左側の隔壁２５６は、上位フレーム１５２の左辺フレーム部を被覆する。製品ウェハー２６０上に作られた露光構造については、図３を参照して、以下に詳しく説明する。

図３は、レチクル１５０を用いてリソグラフィを実施した後の段階での、製品ウェハー２６０の詳細を示す平面図である。各々が部分露光を用いて作られた４つの部分領域３００〜３０６が、２つの列Ｓ１・Ｓ２および２つの行Ｚ１・Ｚ２の格子に、それぞれ下位領域３１０〜３１６・３２０〜３２６・３３０〜３３６・３４０〜３４６を有するように配されている。例えば、４つの下位領域３１０〜３１６は、下位領域１６０・１６２・１６６・１６４により、特に下位領域３１０は下位領域１６０により、および下位領域３１２は下位領域１６２により作られる。

部分領域３００〜３０６は、それぞれ、フレーム３５０〜３５６により取り囲まれている。フレーム３５０〜３５６は、それぞれ、角部に位置合わせマークおよび重複マークを有している。テスト構造部は、フレーム３５０〜３５６の各領域の縁部分に配されている。部分領域３００〜３０６の下位領域の間、すなわち、下位領域３１０・３１２・３１４・３１６の間には、後に切断線が設けられる垂直方向の帯状部分または水平方向の帯状部分がある。ある実施形態では、位置合わせマーク、重複マーク、およびテスト構造部は、この帯状部分の中に同様に配されている。

さらに、各フレーム３５０〜３５６は、充填フレーム３６０〜３６６により取り囲まれ、この充填フレーム中に、切り欠き、または、突出した正方形状の領域が交互に配されている。隣接する部分領域３００〜３０５の充填フレームは互いに隣接している。距離Ａ１は、充填構造部を用いて露光された充填フレーム領域の幅の２倍の幅である。この実施形態では、距離Ａ１は９００μｍ（マイクロメータ）である。別の実施形態では、距離Ａ１の範囲は、例えば、１００μｍ〜１ｍｍ(ミリメータ)である。フレーム３５０〜３５６の辺部の幅は、それぞれ、９０μｍである（距離Ａ２を参照）。水平方向の切断線３７０〜３８２の位置、および垂直方向の切断線３９０〜４００の位置は、図３中矢印で示されている。製品ウェハー２６０上での回路配置はすべて、切断線の格子内に収まっているので、切断を行なっても回路を破壊しない。

図３で示した構造部は、矢印４０２で示した行方向、および、矢印４０４で示した列方向に続いている。上位フレーム１５２に対応する上位フレームは、製品ウェハー２６０上では配されていない。

別の実施形態では、１つの製品の製造用の露光領域内に、４つ以上の部分領域が設けられている。さらに、充填フレーム３６０〜３６６を使用しない実施形態もある。

上位フレーム１０８が存在しない実施形態も存在する。その代わりに、２つの製品Ｉ・ＩＩを同時に製造する際に、２つのフレーム４６・７６の位置合わせマークおよびテスト構造部が用いられる。位置合わせのためには、位置合わせマーク２０・５２・５４・２６のみが、すなわち２つの部分領域からなる全体域の角に設けられた位置合わせマークのみが用いられる。逆に、同時に製造する際には、位置合わせのために、位置合わせマーク２２・５０・５６・２４は使用されない。

別の実施形態では、充填パターンは、レチクル上の各部分領域が隣接する側にのみ設けられ、逆の２面には設けられない。しかし、隣接する部分領域を露光することにより、ウェハー上で充填構造部が生じる。この実施形態では、距離Ａ１は、充填パターン辺部の幅のみに相当する。具体的には、充填構造部は、マスク縁部またはレチクル縁部では不要である。これは、レチクルと共に露光装置の焦点に位置するレチクルホルダなどによって、マスキングが行なわれるからである。追加的に必要になる隔壁のみが、焦点面の外に位置し、像がぼけてしまう。充填パターンまたは適切な距離を考慮すると、このことは問題ではない。

両方の充填パターン配置の場合で、異なる露光による作られる充填構造部は、ウェハー上で重複するように、あるいは重複しないように配することができる。

レチクルセットのうちの、２つの製品を生産するためのレチクルを示す平面図である。 ４つの製品用の集積回路を生産するための生産準備段階と生産段階とを示す図である。 ４つの製品のうちの１つを生産するための半導体ウェハーの平面図である。

Claims (16)

1. 支持基板（１２）と、
   支持基板（１２）に支持され、各々が、集積回路（Ａ、Ｂ）用のパターンを含む少なくとも２つの部分領域（１６、１８）に配された、リソグラフィパターンと、
   一方の回路（Ａ）を製造する一方、他方の回路（Ｂ）を製造しない間に、複数のリソグラフィ面を位置合わせするための第１補助パターン（２０）と、
   上記他方の回路（Ｂ）を製造する一方、上記一方の回路（Ａ）を製造しない間に、複数のリソグラフィ面を位置合わせするための第２補助パターン（５０）と、
   を備えた集積回路製造用のマスク（１０）。
2. 両方の回路（Ａ，Ｂ）を同時に製造するための、複数のリソグラフィ面を位置合わせするための第３補助パターン（８０）を備え、かつ、
   第３補助パターン（８０）は、第１補助パターン（２０）と第２補助パターン（５０）との組み合わせを有するか、または、上記第３補助パターン（８０）は、第１補助パターン（２０）および第２補助パターン（５０）とは別に追加的に存在することを特徴とする請求項１に記載のマスク（１０）。
3. 第１補助パターン（２０）は、一方の部分領域（１６）で構成され、好ましくは一方の部分領域（１６）に配され、
   第２補助パターン（５０）は、上記他方の部分領域（１８）で構成され、好ましくは他方の部分領域（１８）に配され、
   第３補助パターン（８０）は、両部分領域（１６、１８）により形成される全体域（１６、１８）で構成され、好ましくは全体域（１６、１８）に配され、
   および／または、両部分領域（１６、１８）間で、第１補助パターン（３２）は、第２補助パターン（６０）とは異なる位置に配され、
   および／または、第３補助パターン（８０）は、第１補助パターン（２０）および第２補助パターン（５０）とは異なる位置で、好ましくは、よりマスク（１０）の端部に近い位置に配される、
   ことを特徴とする請求項１または２に記載のマスク（１０）。
4. 第１補助パターン（２０）は、上記一方の部分領域（１６）の角部付近に配され、好ましくは、少なくとも１つの第１補助パターン（２０）が、上記一方の部分領域（１６）の各角付近に配され、
   および／または、第２補助パターン（５０）は、上記他方の部分領域（１８）の角部付近に配され、好ましくは、少なくとも１つの第２補助パターン（５０）が、上記他方の部分領域（１８）の各角付近に配され、
   および／または、第３補助パターン（８０）は、両部分領域（１６、１８）により形成される全体域の角付近に配され、好ましくは、少なくとも１つの第３補助パターン（８０）が、全体域のうちの各角付近に配されることを特徴とする請求項１ないし３のいずれか１項に記載のマスク（１０）。
5. １つの補助パターン（２０）は、マスク（１０）と集積回路との位置合わせを行なう位置合わせマーク（２０）を少なくとも１つ備え、この位置合わせマーク（２０）は、好ましくは、少なくとも１つの十字マーク、または好ましくは互いに平行に配された複数の直線構造を有し、
   および／または、１つの補助パターン（３０）は、マスク（１０）を用いて行なわれる照射のずれをチェックする重複マーク（３０）を少なくとも１つ有し、この重複マーク（３０）は、好ましくは、少なくとも１つのフレームないし少なくとも１つの長方形または正方形を有することを特徴とする請求項１ないし４のいずれか１項に記載のマスク（１０）。
6. 上記一方の回路（Ａ）と同時にテスト回路を製造するための少なくとも１つの第１テストパターン（４０）、および、
   上記他方の回路（Ｂ）と同時にテスト回路を製造するための少なくとも１つの第２テストパターン（７０）、および／または、
   両回路（Ａ、Ｂ）と同時にテスト回路を製造するための少なくとも１つの第３テストパターン（１００）と、
   を備えていることを特徴とする請求項１ないし５のいずれか１項に記載のマスク（１０）。
7. 第１補助パターン（２０、３０）および第１テストパターン（４０）は、上記一方の部分領域（１６）の回りで１つのフレーム（４６）を形成し、
   第２補助パターン（５０）および第２テストパターン（７０）は、上記他方の部分領域（１８）の回りで別のフレーム（７６）を形成し、
   および／または、第３補助パターン（８０）および第３テストパターン（１００）は、２つのフレーム（４６、７６）の回りでさらなる１つのフレーム（１０８）を形成する、
   ことを特徴とする請求項６に記載のマスク（１０）。
8. マスク（１０）は、特にウェハーステッパーまたはウェハスキャナー中に１：１で照射するためのマスクであるか、または、
   マスク（１０）は、特にウェハーステッパーまたはウェハスキャナー中にリソグラフィパターンを縮小して照射するためのレチクルであることを特徴とする請求項１ないし７のいずれか１項に記載のマスク（１０）。
9. 異なる素子配線を有する集積回路（Ａ、Ｂ）用のリソグラフィパターンが、部分領域（１６、１８）中に配され、
   および／または、同じ素子配線を有する複数の集積回路（Ａ）用のリソグラフィパターンが、部分領域（１６、１８）中に配されていることを特徴とする請求項１ないし８のいずれか１項に記載のマスク（１０）。
10. 上記一方の部分領域（１６）と上記他方の部分領域（１８）との間に、充填パターンが配され、
    第１充填パターンフレーム（１１０）が、上記一方の部分領域（１６）と、好ましくは第１補助パターン（２０）と、好ましくは第１テストパターンとを取り囲み、
    第２充填パターンフレーム（１１２）が、上記他方の部分領域（１８）と、好ましくは第２補助パターン（５０）と、好ましくは第２テストパターンとを取り囲んでいることを特徴とする請求項１ないし９のいずれか１項に記載のマスク。
11. 請求項１ないし１０のいずれか１項に記載のマスク（１０）のパターン位置を規定するデータの電子的なデータセット。
12. 特に、上記一方の部分領域（１６）と、この一方の部分領域（１６）に関連する補助パターン（２０）とを組み合わせて、第１ブロックを形成し、上記他方の部分領域（１８）と、上記他方の部分領域（１８）に関連する補助パターン（５０）とを組み合わせて、他のブロックを形成する機能を有する、請求項１ないし１０のいずれか１項に記載のマスク（１０）のパターン位置を規定するプログラム。
13. 特に、請求項１ないし１０のいずれか１項に記載のマスク（１５０）を用いた集積回路（Ａ、Ｂ）の製造方法であって、
    各々が少なくとも１つの有用な回路（Ａ、Ｂ）用のパターンを有する部分領域（１６０、１７０）を少なくとも２つ有するマスク（１５０）を製造する工程と、
    一方の部分領域（１６０）を照射用に選択し、他方の部分領域（１７０）を照射から除外する工程と、
    レジスト被覆された製造基板（２６０）を照射し、選択した部分領域（１６０）のパターンをレジスト層中に転写し、他方の部分領域（１７０）のパターンをレジスト層中に転写しないようにする工程を一度または繰り返し行なう工程と、
    を上述の順序に限定されることなく実施するよう含む方法。
14. 他方の部分領域（１７０）を照射用に選択し、上記一方の部分領域（１６０）を照射から除外する工程と、
    さらにレジスト被覆された製造基板を照射し、選択した部分領域（１７０）のパターンをレジスト層中に転写し、上記一方の部分領域（１６０）をレジスト層中に転写しないようにする工程を少なくとも一度または繰り返し行なう工程と、
    を含むことを特徴とする請求項１３に記載の方法。
15. マスク（１５０）を照射装置に入れ、照射の前に１つの製造基板（２６０）を照射装置中に入れる工程と、
    好ましくは、特に新たなマスク（１５０）を入れる前に、特に次の製造基板を入れる前に、上記マスク（１５０）を照射装置から除外する工程と、
    を含むことを特徴とする請求項１３または１４に記載の方法。
16. 特に、製造基板（２６０）を入れるおよび／または照射する前に、
    マスク（１０）およびレジスト被覆した製造準備基板（２１０）を照射装置中に入れる工程と、
    製造準備用基板（２１０）を照射し、両方の部分領域（１６、１８）のパターンを製造準備用基板（２１０）のレジスト層に転写する工程と、
    を含むことを特徴とする請求項１２ないし１５のいずれか１項に記載の方法。

Images