JPH0199051A - 半導体製造マスク - Google Patents
半導体製造マスクInfo
- Publication number
- JPH0199051A JPH0199051A JP62256901A JP25690187A JPH0199051A JP H0199051 A JPH0199051 A JP H0199051A JP 62256901 A JP62256901 A JP 62256901A JP 25690187 A JP25690187 A JP 25690187A JP H0199051 A JPH0199051 A JP H0199051A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- semiconductor
- pattern
- symbol
- semiconductor manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 6
- 230000002950 deficient Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体製造マスクのパターンに関する〔発明の
概要〕 本発明は半導体製造マスクにおいて、−枚のマスクから
製造される複数の半導体をマスク上のパターンに個別に
巣なる記号を付加したことにより製造後も識別できるよ
うにしたものである。
概要〕 本発明は半導体製造マスクにおいて、−枚のマスクから
製造される複数の半導体をマスク上のパターンに個別に
巣なる記号を付加したことにより製造後も識別できるよ
うにしたものである。
半導体は通常複数のマスクを組合せてウェハー上にパタ
ーニングして製造されており、しかも第２図に示すよう
にそのマスク２１には、ＣＡＤ装置で作成された１つの
半導体に対応するパターン・データ２２を複数複製して
全体のパターンを形成している。第２図のマスクはマス
ク上のパターン寸法と半導体上のパターン寸法の比が１
対１の比のマスクや５対１など縮少露光用のマスクでも
同じである。特殊な場合には異なるパターン・データを
同一マスク上に形成することもある。
ーニングして製造されており、しかも第２図に示すよう
にそのマスク２１には、ＣＡＤ装置で作成された１つの
半導体に対応するパターン・データ２２を複数複製して
全体のパターンを形成している。第２図のマスクはマス
ク上のパターン寸法と半導体上のパターン寸法の比が１
対１の比のマスクや５対１など縮少露光用のマスクでも
同じである。特殊な場合には異なるパターン・データを
同一マスク上に形成することもある。
しかし、従来のマスクではＣＡＤ装置で作成された同一
のパターンが複数個形成されているため、このマスクを
用いて製造されたウェハーが個別に分割されて半導体に
なった時点、更にパッケージ等に封入された時点ではこ
れ以降、使用したマスフ上の一部のパターンに欠陥があ
り、半導体が不良となったとしても、その半導体がマス
クのどのパターンに対応するかの識別ができないため、
追跡調査及びマスクを再作成するなどの対策が非常に困
難となる。
のパターンが複数個形成されているため、このマスクを
用いて製造されたウェハーが個別に分割されて半導体に
なった時点、更にパッケージ等に封入された時点ではこ
れ以降、使用したマスフ上の一部のパターンに欠陥があ
り、半導体が不良となったとしても、その半導体がマス
クのどのパターンに対応するかの識別ができないため、
追跡調査及びマスクを再作成するなどの対策が非常に困
難となる。
そこで、本発明はこのような問題点を解決するためのも
ので、その目的とするところは、マスク上の個別パター
ンに固有の認識できる記号を付加し、このマスクを使用
して製造した半導体の不良等の原因追跡調査を容易なら
しめるものである。
ので、その目的とするところは、マスク上の個別パター
ンに固有の認識できる記号を付加し、このマスクを使用
して製造した半導体の不良等の原因追跡調査を容易なら
しめるものである。
本発明の半導体製造マスクは、複数の同一もしくは異な
るパターンを一枚の基材に形成した半導体製造マスクに
おいて、前記パターンに個別に異なる記号を付加したこ
とを特徴とする。
るパターンを一枚の基材に形成した半導体製造マスクに
おいて、前記パターンに個別に異なる記号を付加したこ
とを特徴とする。
第１図（α）は、本発明の半導体製造マスクの平面図で
ある。半導体製造マスク１１は１つの半導体に対応する
同一もしくは異なるパターン１２を複数個−枚の基材に
形成されている。１３から１６は前記パターンに個別に
異なる記号であり、この実施例では数字を個別に異なる
記号として用いている。この記号はウェハー加工工程に
おいてウェハー上の個別チップに転写され、ウェハーか
ら個別の半導体に加工されたあとも、第１図（ｂ）に示
す半導体チップ１７上に顕微鏡など光学的に識別できる
記号１４が残っているため、マスク上のどのパターンか
ら製造されたチップか容易に判定が可能である。この記
号はアルミパターンなどウェハーに形成される配線層用
のマスクに付加することが光学的に識別する上で有効で
ある。
ある。半導体製造マスク１１は１つの半導体に対応する
同一もしくは異なるパターン１２を複数個−枚の基材に
形成されている。１３から１６は前記パターンに個別に
異なる記号であり、この実施例では数字を個別に異なる
記号として用いている。この記号はウェハー加工工程に
おいてウェハー上の個別チップに転写され、ウェハーか
ら個別の半導体に加工されたあとも、第１図（ｂ）に示
す半導体チップ１７上に顕微鏡など光学的に識別できる
記号１４が残っているため、マスク上のどのパターンか
ら製造されたチップか容易に判定が可能である。この記
号はアルミパターンなどウェハーに形成される配線層用
のマスクに付加することが光学的に識別する上で有効で
ある。
第３図は、本発明の他の一実施例である。第３図（α）
はマスク上のパターン寸法と半導体上のパターン寸法比
が１：１のマスク３１のパターン３２に各パターンに個
別に異なる記号３３から３６を付加している。第３図Ｃ
ｂ）は前記比が５：１のマスク４１上のパターン４２に
前記記号５６から５６とは異なる記号４３から４４を付
加している。半導体はマスク３１とマスク４１を含む複
数のマスクを用いて製造され、第３図（Ｃ）の個別半導
体チップ５１上には、前記マスク３１の記号３３と前記
マスク４１の記号４３が転写されている。これにより、
露光時の縮小率が異なるマスクを併用しても、半導体上
の記号から、マスク上のどの位置のパターンから製造さ
れたか、それぞれ識別することが容易にできる。
はマスク上のパターン寸法と半導体上のパターン寸法比
が１：１のマスク３１のパターン３２に各パターンに個
別に異なる記号３３から３６を付加している。第３図Ｃ
ｂ）は前記比が５：１のマスク４１上のパターン４２に
前記記号５６から５６とは異なる記号４３から４４を付
加している。半導体はマスク３１とマスク４１を含む複
数のマスクを用いて製造され、第３図（Ｃ）の個別半導
体チップ５１上には、前記マスク３１の記号３３と前記
マスク４１の記号４３が転写されている。これにより、
露光時の縮小率が異なるマスクを併用しても、半導体上
の記号から、マスク上のどの位置のパターンから製造さ
れたか、それぞれ識別することが容易にできる。
以上述べたように、本発明は半導体製造マスクのそれぞ
れのパターンにパターン個別に異なる記号を付加したこ
とにより、このマスクを用いて製造された半導体には、
マスク上のパターンと一対一に対応する記号が転写され
ているため、半導体上の記号を識別して、マスク上のど
の位置のパターンが用いられたか容易に判別できるとい
う効果を有する。
れのパターンにパターン個別に異なる記号を付加したこ
とにより、このマスクを用いて製造された半導体には、
マスク上のパターンと一対一に対応する記号が転写され
ているため、半導体上の記号を識別して、マスク上のど
の位置のパターンが用いられたか容易に判別できるとい
う効果を有する。
第１図（α）は本発明による半導体製造マスクの平面図
、第１図（ｈ）は第１図（α）の半導体製造マスクを用
いて製造した半導体チップの平面図である。 第２図は従来の半導体製造マスクの平面図である。 第３図は本発明による半導体製造マスクの他の実施例で
あり、第３図（α）は１：１の半導体製造マスクの平面
図、第３図（ｂ）は５：１０半導体製造マスクの平面図
、第３図（Ｃ）は第３図（α）（ｂ）の半導体製造マス
クを用いて製造した半導体チップの平面図である。 １１・・・・・・・・・半導体製造マスク１２・・・・
・・・・・パターン １３・・・・・・・・・識別記号 １４・・・・・・・・・識別記号 １５・・・・・・・・・識別記号 １６・・・・・・・・・識別記号 １７・・・・・・・・・半導体チップ ２１・・・・・・・・・半導体製造マスク２２・・・・
・・・・・パターン ３１・・・・・・・・・半導体製造マスク３２・・・・
・・・・・パターン ３３・・・・・・・・・識別記号 ３４・・・・・・・・・識別記号 ３５・・・・・・・・・識別記号 ３６・・・・・・・・・識別記号 ４１・・・・・・・・・半導体製造マスク４２・・・・
・・・・・パターン ４３・・・・・・・・・識別記号 ４４・・・・・・・・・識別記号 ５１・・・・・・・・・半導体チップ 以上 出願人 セイコーエプソン株式会社
、第１図（ｈ）は第１図（α）の半導体製造マスクを用
いて製造した半導体チップの平面図である。 第２図は従来の半導体製造マスクの平面図である。 第３図は本発明による半導体製造マスクの他の実施例で
あり、第３図（α）は１：１の半導体製造マスクの平面
図、第３図（ｂ）は５：１０半導体製造マスクの平面図
、第３図（Ｃ）は第３図（α）（ｂ）の半導体製造マス
クを用いて製造した半導体チップの平面図である。 １１・・・・・・・・・半導体製造マスク１２・・・・
・・・・・パターン １３・・・・・・・・・識別記号 １４・・・・・・・・・識別記号 １５・・・・・・・・・識別記号 １６・・・・・・・・・識別記号 １７・・・・・・・・・半導体チップ ２１・・・・・・・・・半導体製造マスク２２・・・・
・・・・・パターン ３１・・・・・・・・・半導体製造マスク３２・・・・
・・・・・パターン ３３・・・・・・・・・識別記号 ３４・・・・・・・・・識別記号 ３５・・・・・・・・・識別記号 ３６・・・・・・・・・識別記号 ４１・・・・・・・・・半導体製造マスク４２・・・・
・・・・・パターン ４３・・・・・・・・・識別記号 ４４・・・・・・・・・識別記号 ５１・・・・・・・・・半導体チップ 以上 出願人 セイコーエプソン株式会社
Claims (1)
- 複数の同一もしくは異なるパターンを一枚の基材に形
成した半導体製造マスクにおいて、前記パターンに個別
に異なる記号を付加したことを特徴とする半導体製造マ
スク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256901A JPH0199051A (ja) | 1987-10-12 | 1987-10-12 | 半導体製造マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256901A JPH0199051A (ja) | 1987-10-12 | 1987-10-12 | 半導体製造マスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0199051A true JPH0199051A (ja) | 1989-04-17 |
Family
ID=17298966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62256901A Pending JPH0199051A (ja) | 1987-10-12 | 1987-10-12 | 半導体製造マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0199051A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10317893A1 (de) * | 2003-04-17 | 2004-11-11 | Infineon Technologies Ag | Maskierungsanordnung und Verfahren zum Herstellen von integrierten Schaltungsanordnungen |
| JP2012242575A (ja) * | 2011-05-19 | 2012-12-10 | V Technology Co Ltd | フォトマスク及び露光装置 |
-
1987
- 1987-10-12 JP JP62256901A patent/JPH0199051A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10317893A1 (de) * | 2003-04-17 | 2004-11-11 | Infineon Technologies Ag | Maskierungsanordnung und Verfahren zum Herstellen von integrierten Schaltungsanordnungen |
| JP2012242575A (ja) * | 2011-05-19 | 2012-12-10 | V Technology Co Ltd | フォトマスク及び露光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0199051A (ja) | 半導体製造マスク | |
| KR910001907A (ko) | 기판위에 규칙적으로 배열된 동일 패턴들을 제조하기 위한 스텝-앤-리피트 공정에 사용된 패턴 데이타 검증용 장치 | |
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| JPS57183032A (en) | Method for wafer exposure and device thereof | |
| JPH056176B2 (ja) | ||
| KR20060110334A (ko) | 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
| JPS6238849B2 (ja) | ||
| JPH0451512A (ja) | 半導体集積回路装置 | |
| JPH0316111A (ja) | 半導体ウェハーおよびその製造方法と半導体チップの選別方法 | |
| JPH01175749A (ja) | 半導体チップの選択実装方法 | |
| JPS58157150A (ja) | マスタスライス型半導体集積回路の製造方法 | |
| JP2513601B2 (ja) | パタ−ン検査機 | |
| JPH0414812A (ja) | パターン形成方法 | |
| JPS58175820A (ja) | 半導体集積回路装置の半導体チツプ | |
| JPS61166026A (ja) | 位置合わせ方法 | |
| JPS5850729A (ja) | 半導体装置の製造方法 | |
| JPS59215739A (ja) | 半導体装置の選別方法 | |
| JPS63306635A (ja) | 半導体チップのマ−キング法 | |
| JPS62165963A (ja) | 半導体集積回路の製造方法 | |
| JPS5966112A (ja) | 半導体チツプ | |
| JP2923655B2 (ja) | 投影露光方法 | |
| JPH04177818A (ja) | 半導体集積回路 | |
| JPS6239814B2 (ja) | ||
| JPH01134920A (ja) | 半導体装置の製造方法 | |
| JPS63148613A (ja) | 半導体集積回路の製造方法 |