JPS61166026A - 位置合わせ方法 - Google Patents
位置合わせ方法Info
- Publication number
- JPS61166026A JPS61166026A JP59267917A JP26791784A JPS61166026A JP S61166026 A JPS61166026 A JP S61166026A JP 59267917 A JP59267917 A JP 59267917A JP 26791784 A JP26791784 A JP 26791784A JP S61166026 A JPS61166026 A JP S61166026A
- Authority
- JP
- Japan
- Prior art keywords
- block
- pattern
- patterns
- chip
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 235000012431 wafers Nutrition 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のチップよりなるブロックを焼きつけたマ
スクをリピートしながら基板上に露光する際の位置合わ
せ方法に関する。
スクをリピートしながら基板上に露光する際の位置合わ
せ方法に関する。
最近の半導体装置の製法の進展により、露光用のマスク
の製法も進歩してきた。
の製法も進歩してきた。
従来は１チップのパターンを５〜１０倍に拡大して焼き
つけたいわゆるレティクル（原板マスク）を１ステツプ
ごとに送り、リピートして露光し、ワーキングマスク（
ウェハの露光に使用するマスク）を作成していた。
つけたいわゆるレティクル（原板マスク）を１ステツプ
ごとに送り、リピートして露光し、ワーキングマスク（
ウェハの露光に使用するマスク）を作成していた。
最近レティクルを複数のチップ（まとめてブロックと呼
ぶ）で形成する方法が行われ始めた。
ぶ）で形成する方法が行われ始めた。
このようにすると、スクライプライン（チップとチップ
の間の約１００ μｍの幅の領域）にパターンを入れる
自由度が増し、ここに種々の位置合わせパターンや、特
性モニタ用トランジスタ等のパターンを挿入できるよう
になってきた。
の間の約１００ μｍの幅の領域）にパターンを入れる
自由度が増し、ここに種々の位置合わせパターンや、特
性モニタ用トランジスタ等のパターンを挿入できるよう
になってきた。
ところが、このような方法でマスクを製作し、かつ従来
通り各チップごとに位置合わせパターンを付与すると、
ワーキングマスクを用いてウェハに位置合わせする際、
ブロックごとに位置合わせされる確率は少なく、チップ
がズして位置合わせされることが多くなる。
通り各チップごとに位置合わせパターンを付与すると、
ワーキングマスクを用いてウェハに位置合わせする際、
ブロックごとに位置合わせされる確率は少なく、チップ
がズして位置合わせされることが多くなる。
このような場合、各ブロックごとに設けられた前記特性
モニタ用パターン等がズしてしまうため、このための改
善方法が要望されている。
モニタ用パターン等がズしてしまうため、このための改
善方法が要望されている。
第３図は従来例によるレティクルからワーキングマスク
を作成する工程を示す平面図である。
を作成する工程を示す平面図である。
図において、１は５〜１０倍に拡大されたチップパター
ン、２は複数の拡大チップパターン１を焼きつけたレテ
ィクルで、レティクル２を１ステツプごとに送り、１７
５〜１／１０に縮小してレピート露光し、ワーキングマ
スク３を作成する。
ン、２は複数の拡大チップパターン１を焼きつけたレテ
ィクルで、レティクル２を１ステツプごとに送り、１７
５〜１／１０に縮小してレピート露光し、ワーキングマ
スク３を作成する。
４はワーキングマスク３に焼きつけられたチップパター
ンである。
ンである。
第４図は従来例によるレティクルを用いて作成したワー
キンワーキングマスクからウェハを作成する工程を示す
平面図である。
キンワーキングマスクからウェハを作成する工程を示す
平面図である。
図において、ワーキングマスク３に焼きつけられたチッ
プパターン４１，４２，４３． ・・・がウェハ５上
に焼きつけられて、チップパターン６１，６２．６３゜
・・・を得る。
プパターン４１，４２，４３． ・・・がウェハ５上
に焼きつけられて、チップパターン６１，６２．６３゜
・・・を得る。
この場合、本来なら４１と６１．４２と６２、・・・が
位置合わせされるところを、４１が６２に、４２が６３
に、・・・というふうに位置合わせされてしまう確率が
高い。このような場合は、各ブロックに対して設けられ
たモニタ用パターン等はズしてしまうことになる。
位置合わせされるところを、４１が６２に、４２が６３
に、・・・というふうに位置合わせされてしまう確率が
高い。このような場合は、各ブロックに対して設けられ
たモニタ用パターン等はズしてしまうことになる。
従来通り各チップごとに位置合わせパターンを付与され
た複数のチップをまとめて形成したレティクルを用いて
作成したワーキングマスクから、ウェハを作成する場合
チップパターンがズしてしまう確率が高くなり、従って
各ブロックに対して設けられたモニタ用パターン等がズ
レる。
た複数のチップをまとめて形成したレティクルを用いて
作成したワーキングマスクから、ウェハを作成する場合
チップパターンがズしてしまう確率が高くなり、従って
各ブロックに対して設けられたモニタ用パターン等がズ
レる。
上記問題点の解決は、複数のチップ分のパターンよりな
るブロックを焼きつけたマスクを用い、該ブロック単位
の露光を繰り返して基板上の所定領域を露光する際、該
ブロックに識別用パターンを設け、該識別用パターンに
より該ブロック間の識別を行う本発明による位置合わせ
方法により達成される。
るブロックを焼きつけたマスクを用い、該ブロック単位
の露光を繰り返して基板上の所定領域を露光する際、該
ブロックに識別用パターンを設け、該識別用パターンに
より該ブロック間の識別を行う本発明による位置合わせ
方法により達成される。
前記位識別用パターンが、ブロック内のチップ境界に設
けられたスクライブラインの領域内に設けられるか、あ
るいはブロック内の他のチップと幾何学的に合同となら
ないようにレイアウトされた任意の１チップである（そ
の１例としてブロック内の任意の１チップ内に識別用パ
ターンが設けられ、その他のチップには設けない）場合
は特に効果がある。
けられたスクライブラインの領域内に設けられるか、あ
るいはブロック内の他のチップと幾何学的に合同となら
ないようにレイアウトされた任意の１チップである（そ
の１例としてブロック内の任意の１チップ内に識別用パ
ターンが設けられ、その他のチップには設けない）場合
は特に効果がある。
また前記識別用パターンが、位置合わせ用パターンを兼
ねてもよい。
ねてもよい。
各ブロックごとに１個所識別用パターン（特異パターン
、例えば記号等）をいれ、このパターン同志が一致した
場合のみ露光すれば、ブロック内のチップ間の混同を避
けることができる。
、例えば記号等）をいれ、このパターン同志が一致した
場合のみ露光すれば、ブロック内のチップ間の混同を避
けることができる。
第１図は本発明の詳細な説明するレティクルからワーキ
ングマスクを作成する工程を示す平面図である。
ングマスクを作成する工程を示す平面図である。
図において、１は拡大されたチップパターン、２は複数
の拡大チップパターン１を焼きつけたレティクル、Ａは
ブロックに１個所、スクライブライン領域にいれられた
識別用パターンである。
の拡大チップパターン１を焼きつけたレティクル、Ａは
ブロックに１個所、スクライブライン領域にいれられた
識別用パターンである。
レティクル２を１ステツプごとに縮小してレビート露光
し、ワーキングマスク３を作成する。
し、ワーキングマスク３を作成する。
４はワーキングマスク３に焼きつけられたチップパター
ン、ａは識別用パターンである。
ン、ａは識別用パターンである。
以上のレティクルを用いて作成したワーキンワーキング
マスクからウェハを作成する場合は、識別用パターンａ
同志が一致した場合のみ露光すれば、ブロック内のチッ
プ間の混同を避けることができる。
マスクからウェハを作成する場合は、識別用パターンａ
同志が一致した場合のみ露光すれば、ブロック内のチッ
プ間の混同を避けることができる。
第２図は本発明の他の実施例を説明するレティクルから
ワーキングマスクを作成する工程を示す平面図である。
ワーキングマスクを作成する工程を示す平面図である。
図において、１は拡大されたチップパターン、２は複数
の拡大チップパターン１を焼きつけたレティクル、Ｂは
ブロック内の任意の１チップ内にいれられた識別用パタ
ーンである。 レティクル２を１ステツプごとに縮小
してレピート露光し、ワーキングマスク３を作成する。
の拡大チップパターン１を焼きつけたレティクル、Ｂは
ブロック内の任意の１チップ内にいれられた識別用パタ
ーンである。 レティクル２を１ステツプごとに縮小
してレピート露光し、ワーキングマスク３を作成する。
４はワーキングマスク３に焼きつけられたチップパター
ン、ｂは識別用パターンである。
ン、ｂは識別用パターンである。
以上のレティクルを用いて作成したワーキンワーキング
マスクからウェハを作成する場合も、識別用パターンｂ
同志が一致した場合のみ露光すればよい。
マスクからウェハを作成する場合も、識別用パターンｂ
同志が一致した場合のみ露光すればよい。
以上詳細に説明したように本発明によれば、複数のチッ
プをまとめて形成したレティクルを用いて作成したワー
キングマスクから、ウェハを作成する場合チップパター
ンがズレることはない。
プをまとめて形成したレティクルを用いて作成したワー
キングマスクから、ウェハを作成する場合チップパター
ンがズレることはない。
従って各ブロックに対して設けられたモニタ用パターン
等はズレない。
等はズレない。
第１図は本発明の詳細な説明するレティクルからワーキ
ングマスクを作成する工程を示す平面図、 第２図は本発明の他の実施例を説明するレティクルから
ワーキングマスクを作成する工程を示す平面図、 第３図は従来例によるレティクルからワーキングマスク
を作成する工程を示す平面図、第４図は従来例によるレ
ティクルを用いて作成したワーキンワーキングマスクか
らウェハを作成する工程を示す平面図である。 図において、 １は拡大だチップパターン、 ２はレティクル、 Ａ、Ｂは拡大された識別用パターン、 ３はワーキングマスク、 ４はチップパターン１ 、 ４１，４２，４３． ・・・はワーキングマス
クに焼きつけられたチップパターン、 ａ、ｂは識別用パターン、 ５はウェハ、 ６１．６２，６３． ・・・はウェハ上に焼きつけら
だチップパターン を示す。 纂 ） ＠ ＄２回
ングマスクを作成する工程を示す平面図、 第２図は本発明の他の実施例を説明するレティクルから
ワーキングマスクを作成する工程を示す平面図、 第３図は従来例によるレティクルからワーキングマスク
を作成する工程を示す平面図、第４図は従来例によるレ
ティクルを用いて作成したワーキンワーキングマスクか
らウェハを作成する工程を示す平面図である。 図において、 １は拡大だチップパターン、 ２はレティクル、 Ａ、Ｂは拡大された識別用パターン、 ３はワーキングマスク、 ４はチップパターン１ 、 ４１，４２，４３． ・・・はワーキングマス
クに焼きつけられたチップパターン、 ａ、ｂは識別用パターン、 ５はウェハ、 ６１．６２，６３． ・・・はウェハ上に焼きつけら
だチップパターン を示す。 纂 ） ＠ ＄２回
Claims (5)
- （１）複数のチップ分のパターンよりなるブロックを焼
きつけたマスクを用い、該ブロック単位の露光を繰り返
して基板上の所定領域を露光する際、該ブロックに識別
用パターンを設け、該識別用パターンにより該ブロック
間の識別を行うことを特徴とする位置合わせ方法。 - （２）前記識別用パターンが、ブロック内のチップ境界
に設けられたスクライブラインの領域内に設けられてい
ることを特徴とする特許請求の範囲第１項記載の位置合
わせ方法。 - （３）前記識別用パターンが、ブロック内の他のチップ
と幾何学的に合同とならないようにレイアウトされた任
意の１チップであることを特徴とする特許請求の範囲第
１項記載の位置合わせ方法。 - （４）前記識別用パターンが、ブロック内の任意の１チ
ップ内に設けられていることを特徴とする特許請求の範
囲第１項記載の位置合わせ方法。 - （５）前記識別用パターンが、位置合わせパターンを兼
ねることを特徴とする特許請求の範囲第１項記載の位置
合わせ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267917A JPS61166026A (ja) | 1984-12-19 | 1984-12-19 | 位置合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267917A JPS61166026A (ja) | 1984-12-19 | 1984-12-19 | 位置合わせ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61166026A true JPS61166026A (ja) | 1986-07-26 |
Family
ID=17451414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59267917A Pending JPS61166026A (ja) | 1984-12-19 | 1984-12-19 | 位置合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166026A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643156B2 (ja) * | 1976-12-02 | 1981-10-09 | ||
| JPS5851513A (ja) * | 1981-09-22 | 1983-03-26 | Toshiba Corp | ウエハ露光方法及びその装置 |
| JPS6072232A (ja) * | 1983-09-28 | 1985-04-24 | Nec Corp | パタ−ン位置合わせ方法 |
| JPS60110117A (ja) * | 1983-11-19 | 1985-06-15 | Canon Inc | アラインメントマ−クを備えた薄板状物体およびこの物体を使用するアラインメント装置 |
| JPS60224224A (ja) * | 1984-04-20 | 1985-11-08 | Nec Corp | マスクアライメント方法 |
-
1984
- 1984-12-19 JP JP59267917A patent/JPS61166026A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643156B2 (ja) * | 1976-12-02 | 1981-10-09 | ||
| JPS5851513A (ja) * | 1981-09-22 | 1983-03-26 | Toshiba Corp | ウエハ露光方法及びその装置 |
| JPS6072232A (ja) * | 1983-09-28 | 1985-04-24 | Nec Corp | パタ−ン位置合わせ方法 |
| JPS60110117A (ja) * | 1983-11-19 | 1985-06-15 | Canon Inc | アラインメントマ−クを備えた薄板状物体およびこの物体を使用するアラインメント装置 |
| JPS60224224A (ja) * | 1984-04-20 | 1985-11-08 | Nec Corp | マスクアライメント方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835991B2 (en) | Method and apparatus for improving resolution of objects in a semiconductor wafer | |
| US4343878A (en) | System for providing photomask alignment keys in semiconductor integrated circuit processing | |
| JPH09306801A (ja) | 半導体処理及びその改良 | |
| JPS61166026A (ja) | 位置合わせ方法 | |
| JPH01251631A (ja) | ウェハ | |
| JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
| US6068955A (en) | Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks | |
| JPS61287244A (ja) | 半導体素子 | |
| KR0144925B1 (ko) | 레티클 및 그를 이용한 반도체장치 제조방법 | |
| JPS607120A (ja) | 半導体基板の位置決め方法 | |
| JPH0318012A (ja) | 縮小投影露光装置用レチクル | |
| JPS60224224A (ja) | マスクアライメント方法 | |
| JP2704946B2 (ja) | レチクル及び半導体装置の製造方法 | |
| JP2002023344A (ja) | スクライブラインの配置方法、レチクル及び露光方法 | |
| JPS6239814B2 (ja) | ||
| JPS6161418A (ja) | パタ−ン合わせ方法 | |
| JPS59161033A (ja) | フオトマスク | |
| JPS61187343A (ja) | 半導体基板 | |
| JPS63221615A (ja) | 半導体装置の製造方法 | |
| JPS61141137A (ja) | 半導体装置 | |
| JPS61248526A (ja) | アライメント方法 | |
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JP2000194119A (ja) | パタ―ン配置方法、レチクル、及び半導体装置の製造方法 | |
| JPH0336290B2 (ja) | ||
| JPH0199051A (ja) | 半導体製造マスク |