JP2006512020A - 交流電源で動作する論理回路 - Google Patents

交流電源で動作する論理回路 Download PDF

Info

Publication number
JP2006512020A
JP2006512020A JP2004565453A JP2004565453A JP2006512020A JP 2006512020 A JP2006512020 A JP 2006512020A JP 2004565453 A JP2004565453 A JP 2004565453A JP 2004565453 A JP2004565453 A JP 2004565453A JP 2006512020 A JP2006512020 A JP 2006512020A
Authority
JP
Japan
Prior art keywords
logic gate
transistor
circuit
gate
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004565453A
Other languages
English (en)
Other versions
JP2006512020A5 (ja
JP4550590B2 (ja
Inventor
エフ． ボーデ，ポール
エー． ハーゼ，マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2006512020A publication Critical patent/JP2006512020A/ja
Publication of JP2006512020A5 publication Critical patent/JP2006512020A5/ja
Application granted granted Critical
Publication of JP4550590B2 publication Critical patent/JP4550590B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)

Abstract

論理回路に電力を供給するための交流（ＡＣ）電源の使用は、回路の長期にわたる安定性を高めながら種々の応用に対して満足な装置性能を支え得る。例えば、有機薄膜トランジスタ（ＯＴＦＴ：Organic Thin Film Transistor）による論理回路がＡＣ電源で動作する場合に、論理回路は安定した性能特性を長い動作期間にわたって示す。向上した安定性は、ＯＴＦＴ論理回路の使用が、インバータ、発振器、論理ゲート、抵抗器などを含む、種々の回路装置を形成することを可能にする。かかる回路装置は、集積回路、印刷回路基板、フラットパネルディスプレイ、スマートカード、携帯電話およびＲＦＩＤ（Radio Frequency Identification）タグを含む種々の応用で用途を見いだす。いくつかの適用において、ＡＣ電源で動作する論理回路は交直整流部品の必要をなくし、それによって回路を含む部品の製造時間、経費、コスト、複雑性およびサイズを低減する。

Description

本発明は、論理回路に関するものである。
トランジスタ、ダイオードなどを含む薄膜回路装置は、集積回路、印刷回路基板、フラットパネルディスプレイ、スマートカード、携帯電話および無線周波数識別（ＲＦＩＤ：Radio Frequency Identification）タグを含む種々の最新電子装置で広く使用されている。薄膜回路装置は、通常、種々の導電体、半導体および絶縁層を堆積し、マスキングし、そして、エッチングして薄膜スタックを形成することによって構成される。
通常、薄膜トランジスタは、アモルファスシリコン（amorphous silicon）またはセレン化カドミウム（cadmium selenide）のような無機半導体材料を基材としている。最近になって、研究開発への大きな努力が、薄膜トランジスタ回路を形成するために有機半導体材料を使用することに向けられている。
有機半導体材料はトランジスタ製造に対して多くの製造利点を与える。特に、有機半導体材料は、薄いガラス、高分子または紙ベースの基板のようなフレキシブル基板上における有機薄膜トランジスタ（ＯＴＦＴ：Organic Thin Film Transistor）の製造を可能にする。しかも、有機半導体材料は、印刷、エンボス加工またはシャドーマスキングのような低コストの製造技術を用いて形成され得る。ＯＴＦＴの性能特性が継続する研究開発によって向上したけれども、装置の性能および安定性が課題を提示し続けている。
本発明は、広く交流（ＡＣ）電源で動作する論理回路に関する。本発明は、アモルファスまたは多結晶の有機半導体、無機半導体、或いは、両者の組み合わせを基材とする薄膜トランジスタを組み込んだ論理回路に適用される。
薄膜トランジスタによる論理回路に電力を供給するためのＡＣ電源の使用が、回路の長期にわたる安定性を高めながら、種々の応用に対して満足な装置性能を支え得る。例えば、ＯＴＦＴ回路がＡＣ電源で動作する場合に、ＯＴＦＴ回路は安定した性能特性を長い動作期間にわたって示す。
向上した安定性は、ＯＴＦＴ回路の使用が、インバータ、発振器、論理ゲート、抵抗器などを含む、種々の薄膜トランジスタによる論理回路装置を形成することを可能にする。かかる論理回路装置は、集積回路、印刷回路基板、フラットパネルディスプレイ、スマートカード、携帯電話およびＲＦＩＤタグを含む、種々の応用で有用性を見いだす。
いくつかの応用の場合、ＡＣ電源で動作する薄膜トランジスタ回路は交直整流（ac-dc rectification）ブロックの必要をなくし、それによって薄膜トランジスタ回路を含む部品の製造時間、経費、コスト、複雑性およびサイズを減らす。ＡＣ電源は論理ゲート回路に電力を直接供給する。具体的に言えば、ＡＣ電源は、交直整流ブロックによって直流（ＤＣ）電力を論理ゲートに印加する代わりに、ＡＣ電力波形を１つ以上の個別論理ゲートに印加する。
一実施形態では、本発明は、論理ゲートを形成するために配置された第１のトランジスタおよび第２のトランジスタと、論理ゲートにＡＣ電力波形を直接供給する交流（ＡＣ）電源と、を備える電子回路を提供する。
別の実施形態では、本発明は、少なくとも第１のトランジスタおよび第２のトランジスタによって形成された論理ゲートに、交流（ＡＣ）電源によって生成された交流（ＡＣ）電力波形を直接供給する工程を含む方法を提供する。
更なる実施形態では、本発明は、少なくとも第１のトランジスタおよび第２のトランジスタによって形成された論理ゲートと、ＲＦエネルギーを交流（ＡＣ）電力に変換し、論理ゲートにＡＣ電力を直接供給する無線周波数変換器と、を備える無線周波数識別（ＲＦＩＤ）タグを提供する。
もう一つ別の実施形態では、本発明は、論理ゲートを形成するために配置された第１および第２のトランジスタを含むＲＦＩＤタグと、ＲＦエネルギーを交流（ＡＣ）電力に変換し、論理ゲートにＡＣ電力を直接供給する無線周波数（ＲＦ）変換器と、情報を伝える変調器と、ＲＦ変換器による変換のためにＲＦエネルギーをＲＦＩＤタグに送り、変調器によって伝えられた情報を読み取るＲＦＩＤ読み取り器と、を備える無線周波数識別（ＲＦＩＤ）装置を提供する。
別の実施形態では、本発明は、一連のインバータ段を形成するために配置された複数のトランジスタと、リング発振器のインバータ段にＡＣ電力波形を直接供給する交流（ＡＣ）電源と、を備えるリング発振回路を提供し、インバータ段は結合されてリング発振器を形成する。
本発明は多くの利点を提供できる。例えば、ＡＣ電源で動作する論理回路、特にＯＴＦＴによる論理回路は、ＤＣ電源で動作する薄膜トランジスタ回路と比べて、さらに高い安定性を長期間にわたって示す。リング発振器の場合、例えば、ＡＣ電源で動作する薄膜トランジスタ回路は、ＤＣ電源で動作する薄膜トランジスタ回路と比べて、発振振幅をより長い期間にわたって維持する。
安定したＯＴＦＴ回路の可用性が、具体的に言えば、より信頼できる性能、耐久性および寿命でもって、種々の応用においてＯＴＦＴ回路のより広い使用を促進する。その結果として、ＯＴＦＴ回路の種々の応用が、ＯＴＦＴ回路に関連する製造利点、例えば、薄いガラス、高分子または紙ベースの基板のようなフレキシブル基板上に回路を形成し、より低コストの製造技術を用いる能力によって利益を得る。
別の利点として、薄膜トランジスタ回路用ＡＣ電源の使用が、さもなければいくつかの応用でＤＣ電力を回路に供給するために必要である、交直整流部品の必要をなくす。従って、整流部品の必要をなくすことによって、ＡＣ電源の使用は、薄膜トランジスタ回路を含む部品の製造時間、経費、コスト、複雑性およびサイズを減らす。
ＲＦＩＤタグの場合、具体的な例として、ＡＣ電源で動作する薄膜回路の使用は、交直整流部品を排除することによってタグのコストおよびサイズを大いに減らす。具体的に言えば、前置整流ブロックの必要をなくすことによって、ＡＣ電源で動作する薄膜論理回路は、ＲＦＩＤタグの設計および製造においてかなりのコストおよびサイズの節減を生じ得る。
これらの実施形態および他の実施形態のさらなる詳細が、添付図面および下記の説明に示される。他の特徴、目的および利点は、説明および図面から、並びに、特許請求の範囲から明らかであろう。
図１はＡＣ電源で動作するインバータ回路１０を示す回路図である。インバータ回路１０は、負荷トランジスタ１６およびドライブトランジスタ１８を有するインバータ１４の形をした論理ゲートにＡＣ電力を供給する、ＡＣ電源１２を含む。各トランジスタ１６、１８は薄膜電界効果トランジスタであり、アモルファスまたは多結晶無機或いは有機半導体材料を基材としている。例として、ペンタセンのような有機半導体材料がＯＴＦＴを形成するために使用される。代案として、回路１０は、例えば、相補型金属酸化膜半導体（ＣＭＯＳ：Complementary Metal Oxide Semiconductor）インバータ回路を形成するために、有機および無機半導体材料の組み合わせによって形成される。例えば、いくつかの応用では、インバータ回路１０は、ＮＭＯＳ無機電界効果トランジスタおよびＰＭＯＳ有機電界効果トランジスタによって形成される。ＯＴＦＴが使用される場合に、トランジスタ１６、１８は低コスト製造技術を用いた製造に特に適合可能であり、いくつかの応用でフレキシブル基板上に形成される。
ＡＣ電源１２はインバータ１４にＡＣ電力波形を直接供給する。インバータが交直整流部品によって生じるＤＣ電力の代わりにＡＣ電力波形を受け取るという意味で、ＡＣ電力はインバータ１４に直接印加される。換言すれば、インバータ１４はＡＣ電力波形に応答して動作する。従って、インバータが動作電力としてＤＣ電力信号よりもむしろＡＣ電力波形を受け取るという条件で、反転回路がＡＣ電源１２とインバータ１４との間に在る。図１の例で、ＡＣ電力波形は、負荷トランジスタ１６のゲート・ドレイン共通接続とドライブトランジスタ１８のソースに結合した接地接続との間に直接印加される。
図１のインバータ１４のような、薄膜トランジスタによる論理回路に電力を供給するためのＡＣ電源１２の使用が、回路の長期にわたる安定性を高めながら、種々の応用に対して満足な装置性能を支え得る。例えば、インバータ１４がＡＣ電源１２で動作する場合に、インバータは、特に有機半導体材料の場合、ＤＣ電源で動作するインバータに比べて安定した性能特性を長い動作期間にわたって示す。また、いくつかの応用では、インバータ１４のＡＣ動作が、インバータに電力を供給するための交直整流部品の必要をなくすであろう。インバータ回路１０に供給されるＡＣ電力波形は種々の規則正しい形、例えば、正弦波、方形または鋸歯状である。さらに、いくつかの実施形態では、ＡＣ電力波形は不規則な形を有する。従って、ＡＣ電力波形は交流を示すが、どんな特定の形状にも限定されない。それにもかかわらず、多くの応用では、ＡＣ電力波形は正弦波形である。
図１に示すように、負荷トランジスタ１６のゲートおよびドレインがＡＣ電源１２に結合される。ドライブトランジスタ１８のドレインが負荷トランジスタ１６のソースに結合され、ドライブトランジスタのソースが接地に結合される。信号源２０が、例えば、論理信号を用いて、ドライブトランジスタ１８のゲートを駆動する。それに応じて、インバータ１４は反転出力２２を生じ、これは負荷コンデンサ２４の両端の出力である。負荷コンデンサ２４は、出力にあるＡＣ電圧の一部を除去するのに役立ち、よりクリーンな出力信号を供給する。除去の量は負荷コンデンサ２４の容量およびＡＣ電力の周波数に依存する。インバータ回路１０が１つ以上の追加論理ゲートを駆動するために結合される場合には、負荷コンデンサ２４は、出力２２に結合した論理ゲート内のゲート／ソースのオーバーラップによって生じる入力容量によって形成され得る。
ゲート／ソースのオーバーラップは、次の論理ゲート内のドライブトランジスタ１８の製造中に調整されて、負荷コンデンサ２４に所望レベルの容量を生じる。或いは、負荷コンデンサ２４は、特に出力２２が別の論理ゲートを駆動しない場合は、無関係に形成される。いくつかの実施形態では、負荷トランジスタ１６は、ドライブトランジスタ１８のゲート幅対ゲート長の比以上のゲート幅対ゲート長の比を有する。この場合には、回路の直流（ＤＣ）電力供給が、ＮＭＯＳまたはＰＭＯＳ設計の場合、利得の減少によって、論理ゲートの劣った動作をもたらすだろう。この設計に基づくＮＭＯＳまたはＰＭＯＳリング発振器が、例えば、直流によって電力供給される場合は動作しないだろう。ドライブトランジスタ１８のゲート幅対ゲート長の比以上の負荷トランジスタ１６のゲート幅対ゲート長の比を有することのさらなる利益は、全体の回路面積を減少できることである。
図２は図１のインバータ回路１０の模擬性能を示すグラフである。具体的に言えば、グラフはある期間にわたる信号電圧変化を示す。この模擬のために、トランジスタ１６、１８はＰＭＯＳ有機電界効果トランジスタとして模擬される。図２において、トレース２５は、信号源２０によってドライブトランジスタ１８のゲートに印加した入力信号波形である。トレース２６は、出力２２においてインバータ１４によって生じた出力信号波形である。図２の例において、入力信号波形は論理「０」状態２８と論理「１」状態２７との間で変化する。それに応じて、インバータ１４は、入力信号波形、すなわち図２に示すように、論理「１」状態３２および論理「０」状態３０に応答して反転出力を生じる。インバータ１４は、負荷トランジスタ１６に印加されるＡＣ電圧およびインバータを形成する半導体材料の移動度に反比例し、トランジスタ１６、１８内の寄生容量およびインバータ回路１０に無関係に追加される任意の外部容量に比例する伝播遅延を示す。ＡＣ電源１２は、インバータ１４の伝播遅延時間よりも短い期間を特徴とする周波数を有する。
図２の例において、ＡＣ電源１２が、１２５ｋＨｚの周波数および８０ボルトのピークツーピーク振幅を有する正弦波形を生じる。また、信号源２０は、約１００Ｈｚにおいて、約０ボルトと−１５ボルトとの間の方形波入力信号波形を生じる。インバータ１４は、ＡＣ電源１２によって印加されるＡＣ電力供給波形に応答して「オン」になり、信号源２０によって印加される入力信号波形を反転するのに役立つ。インバータ１４の出力２２はその他の論理回路に印加される。さらに、複数のインバータ１４が、発振器、論理ゲート、抵抗器などのような、種々の論理部品を形成するために組み合わされる。インバータ回路１０は論理ゲートとして使用するために図１に示されるけれども、インバータ回路はいくつかの場合にはアナログ増幅器として使用される。さらに、インバータ回路１０は、液晶表示（ＬＣＤ）素子または有機発光ダイオード（ОＬＥＤ）を含む発光ダイオード（ＬＥＤ）のような表示素子を含む、種々の負荷を駆動するために使用され得る。
図３は、ＣＭＯＳによる回路を組み込んだ、ＡＣ電源で動作する薄膜トランジスタによるインバータ回路１４’を示す回路図である。図３に示すように、ｐチャネルトランジスタ１６のソースがＡＣ電源１２に結合される。ｎチャネルトランジスタ１９が、トランジスタ１６のドレインに結合されたドレインを有する。さらに、トランジスタ１６、１９のゲートがともに結合され、信号源２０によって駆動される。信号源２０は、例えば、論理信号を用いて、トランジスタ１６、１９のゲートを駆動する。トランジスタ１９のソースが接地に結合される。トランジスタ１６のソースおよびトランジスタ１９のドレインがともに結合されて、インバータ回路１４’の出力２２を形成する。論理信号に応答して、インバータ１４’は反転出力２２を生じる。いくつかの実施形態では、負荷コンデンサが出力２２と接地との間に結合される。また、負荷コンデンサは、インバータ回路１４’の出力に結合される次の論理ゲートの入力容量によって形成される。或いは、負荷コンデンサは無関係に形成されて、所望の負荷容量を出力２２に与える。
図４は、ＡＣ電源で動作する薄膜トランジスタによるＮＡＮＤゲート回路２１を示す回路図である。図４に示すように、負荷トランジスタ１６のゲートおよびドレインがＡＣ電源１２に結合される。第１ドライブトランジスタ１８Ａのドレインが負荷トランジスタ１６のソースに結合される。第２ドライブトランジスタ１８Ｂのドレインが第１ドライブトランジスタ１８Ａのソースに結合される。第２ドライブトランジスタ１８Ｂのソースが接地に結合される。第１および第２信号源２０Ａ、２０Ｂがドライブトランジスタ１８Ａ、１８Ｂのゲートをそれぞれ駆動する。それに応じて、ＮＡＮＤゲート２３が論理ＮＡＮＤ出力２２を生じる。トランジスタ１６、１８Ａ、１８ＢはＮＡＮＤゲートを形成する。ＮＡＮＤ回路２１は、ＡＣ電源１２によってＮＡＮＤ回路に直接供給されるＡＣ電力供給信号に応答して動作する。いくつかの実施形態では、負荷コンデンサが出力２２に結合される。負荷コンデンサは無関係に形成されるか、または、ＮＡＮＤ回路２１の出力２２によって駆動される論理ゲートの入力容量によって実現される。
図５は、ＡＣ電源で動作する薄膜トランジスタによるＮＯＲゲート回路２５を示す回路図である。図５は、本発明に従って、ＡＣ電源で動作する薄膜トランジスタによる論理回路の別の例を表す。図５に示すように、負荷トランジスタ１６のゲートおよびドレインがＡＣ電源１２に結合される。トランジスタ１６、２９Ａ、２９ＢがＮＯＲゲート２７を形成する。第１および第２ドライブトランジスタ２９Ａ、２９Ｂは、負荷トランジスタ１６のソースにおよび出力２２に結合される。第１および第２ドライブトランジスタ２９Ａ、２９Ｂのソースが接地に結合される。第１および第２信号源３１Ａ、３１Ｂがドライブトランジスタ２９Ａ、２９Ｂのゲートをそれぞれ駆動する。それに応じて、ＮＯＲゲート２７は論理ＮＯＲ出力２２を生じる。ＮＯＲ回路２５は、ＡＣ電源１２によって供給されるＡＣ電力供給信号に応答して動作する。いくつかの実施形態では、負荷コンデンサが論理ＮＯＲ出力２２に結合される。負荷コンデンサは無関係に形成されるか、または、ＮＯＲ回路２５の出力２２によって駆動される論理ゲートの入力容量によって実現される。
図６は、ＡＣ電源で動作する薄膜トランジスタによるリング発振回路３３を示す回路図である。リング発振回路３３は、例えば、ＯＴＦＴによるインバータ段を含む、ＡＣ電源で動作する論理ゲートを用いて実現される、別の回路の例である。図６に示すように、リング発振回路３３は直列に配置された奇数のインバータ段を含む。図６の例において、リング発振回路３３は、それぞれ負荷トランジスタ３４Ａ〜３４Ｇを、そしてそれぞれドライブトランジスタ３５Ａ〜３５Ｇを有する、７つのインバータ段３６Ａ〜３６Ｇを含む。リング発振回路３３の各トランジスタ３４、３５はＡＣ電源で動作する薄膜電界効果トランジスタである。例えば、ＡＣ電源１２がＡＣ電力を負荷トランジスタ３４のゲートおよびドレインに供給する。ドライブトランジスタ３５のソース電極が接地に結合される。
図６の例において、各インバータ段３６は、それぞれの負荷コンデンサ３８Ａ〜３８Ｇの両端に結合した出力を有する。例えば、インバータ段３６Ａの出力は負荷コンデンサ３８Ｂの両端に結合され、インバータ段３６Ｇの出力は負荷コンデンサ３８Ａの両端に結合される。各コンデンサ３８は、それぞれのインバータ段の出力によって駆動される、次のインバータ段３６のドライブトランジスタ３５内のゲート／ソースのオーバーラップによって生じる入力容量によって形成される。最終インバータ段３６Ｇの出力４０が、第１インバータ段３６Ａのドライブトランジスタ３５Ａのゲートに結合されて、フィードバックを施す。図１のインバータ回路１０と同様に、図６のリング発振回路３３は、ＡＣ電源１２によって供給されるＡＣ電力供給波形に応答して動作する。動作中、リング発振回路３３はクロック信号を供給する。例えば、リング発振回路３３の各インバータ段３６の出力にタップをつけられて、所望の位相を有するクロック信号を供給できる。
図７は図６のリング発振回路３３の模擬性能を示すグラフである。図７に示すように、リング発振器３３は、出力４１として、高ピーク４２および低ピーク４３を特徴とする発振出力波形４１を生じる。図７の例において、ＡＣ電源１２が、１２５ｋＨｚの周波数および４０ボルトのピークツーピーク振幅を有する正弦波形を生じる。図７の発振出力波形４１は約３００Ｈｚの周波数を示す。一般に、リング発振回路によって生じる出力波形は、インバータ段３６の数および個別インバータによって生じる伝播遅延に依存する周波数を有するであろう。伝播遅延は、リング発振回路３３に印加されるＡＣ電源電圧および半導体材料の移動度に反比例し、インバータ段３６に在る、任意の適用できる寄生または外部容量に比例する。
図８は、ＡＣ電源で動作する薄膜トランジスタによる、コンデンサ３８無しのリング発振回路３３’を示す回路図である。図９は図８のリング発振回路３３’の模擬性能を示すグラフである。図８のリング発振回路３３’は、図６のリング発振回路３３とほぼ合致するが、それぞれのインバータ段３６の出力にコンデンサ３８を含まない。コンデンサ３８がない場合、ピーク４４および４６を含む、図９の発振出力波形４１’が、より多くの１２５ｋＨｚのＡＣ電源波形を示す。
リング発振回路３３のような薄膜トランジスタ回路の動作はまた、より高いＡＣ電源周波数でも可能である。回路３３とほぼ一致する、機能するリング発振回路が、例えば、約６ＭＨｚのＡＣ電源周波数で動作することが観察された。増大した半導体移動度の場合、１０ＭＨｚより高いＡＣ電源周波数でここに述べるようなリング発振回路の使用を期待することは妥当である。
図１０は、ＲＦＩＤタグ／読み取り器システム５５における、ＡＣ電源で動作する薄膜トランジスタによる回路を示すブロック図である。ＡＣ電源で動作する薄膜トランジスタによる回路の使用が、以下に説明されるように、多くの理由からＲＦＩＤタグにおいて特に望ましい。図１０に示すように、装置５５は読み取りユニット５６およびＲＦＩＤタグ５８を含む。
読み取りユニット５６は無線周波数（ＲＦ）源６２および読み取り器６４を含む。ＲＦ源６２はＲＦエネルギーをＲＦＩＤタグ５８に送って、電力源を提供する。このように、ＲＦＩＤタグ５８は電池のような独立した電源を担持する必要がない。代わりに、ＲＦＩＤタグ５８は、読み取りユニット５６とＲＦＩＤタグとの間の無線空気界面を越えて電力を供給される。そのために、読み取りユニット５６は、ＲＦエネルギーを送受するためにアンテナとしての機能を実質的に果たすインダクタ５９を含む。
図１０にさらに示すように、ＲＦＩＤタグ５８はＡＣ電源６６を含む。以下に説明されるように、ＡＣ電源６６は、読み取りユニット５６によって送られたＲＦエネルギーを、ＲＦＩＤタグ５８によって担持される薄膜トランジスタ回路へ供給するためのＡＣ電力に変換するのに役立つ。ＲＦＩＤタグ５８は、受信器としての機能を果たすインダクタ６７を経由して読み取りユニット５６からＲＦエネルギーを受け取る。コンデンサ７７もまたインダクタ６７と並列に設けられる。ＲＦＩＤタグ５８は、クロック回路６８、データ回路７０、制御論理回路７２、出力バッファ回路７４および変調インバータ７６をさらに含み、これらのうちの１つ以上が薄膜トランジスタ回路の配置によって形成される。
クロック６８は、データ回路７０からデータを出力するために制御論理回路７２を駆動し、このデータ回路７０は識別コードを含む複数のデータラインを備える。出力バッファ回路７４は出力を制御論理回路７２からバッファリングする。そしてまた、変調インバータ７６は、インダクタ６７を経由した読み取りユニット５６による解釈のために、バッファリングされた出力を変調する。例えば、変調インバータ７６は、インダクタ６７の両端に印加された信号を変調することによって情報を伝える。
図１１は、図１０のＲＦＩＤタグ／読み取り器システム５５を詳しく示す回路図である。図１１に示すように、ＲＦ源６２が、ＡＣ出力信号をインダクタ５９を経由して送るＡＣ発生器７１を含む。いくつかの応用の場合、ＡＣ発生器７１は正弦波電流源の形をとり、約１２５ｋＨｚの周波数で約０〜５アンペアの出力を有する。
インダクタ５９および６７が、ＲＦ源とＲＦＩＤタグ５８との間のＲＦエネルギーの電磁結合用のトランスを形成する。抵抗器７３が電流を制限するために選択される。コンデンサ７７がＡＣ電源６６内にインダクタ６７と並列に配置されて、次の式によるＡＣ電源の周波数を制御する並列共振タンクを形成する。
Figure 2006512020
（ここで、Ｌはインダクタ６７のインダクタンスであり、Ｃはコンデンサ７７の容量である）
５０μＨのインダクタンスおよび３２ｎＦの容量の場合、インダクタ６７およびコンデンサ７７は約１２５ｋＨｚの共振周波数を発生する。従って、この例では、ＡＣ電源６６の出力は約１２５ｋＨｚの周波数を有する正弦波形である。次いで、この波形は、図１１に示すように、端子「ＡＣ電源」および「共通」によってクロック回路６８、制御論理７２、データライン７０および出力バッファ７４に印加される。
図１１はｎビット識別コードを含むＲＦＩＤタグ５８を示す。説明を簡単にするために、ＲＦＩＤタグ５８はデータライン７０によって規定される７ビット識別コードを含む。多くの応用では、ＲＦＩＤタグ５８はかなり大きい識別コード、例えば、３１ビット、６３ビットまたは１２７ビットコードを含む。いくつかの実施形態では、選択したデータライン７０が、スタートビット識別、データストリーム同期および誤り検査のために使用される情報を伝える。図１１の例において、クロック回路６８は、フィードバックループ内に配置された、一連の７つのインバータ段によって形成されたリング発振器である。
図１１のリング発振器は、図６および８のリング発振器３３または３３’と類似である。２つの連続するインバータの出力が、制御論理７２に設けられたそれぞれのＮＯＲゲートに印加される。このように、７つのＮＯＲゲートが、リング発振器によって生ずる各クロックサイクル内に一連の７つのパルスを発生するために使用される。制御論理７２のＮＯＲゲートの数が変わることに留意されたい。また、この配置は、原則的に、より大きいビット数、例えば、ｎ＝３１、６３または１２７に拡大されることもあり得る。
データライン７０と直列に示されるスイッチが、一端でそれぞれのＮＯＲゲート出力に接続される。スイッチが閉である場合は、それぞれのデータラインはＮＯＲゲート出力を接地に結合する。スイッチが開である場合は、ＮＯＲゲート出力は入力の１つとして制御論理７２内の７入力ＯＲゲートに結合される。
図１１の例において、第２および第４データライン（左から右へ）用スイッチが閉である。結果として、データライン７０は７ビット識別コード「１０１０１１１」を格納する。スイッチは、例えば、ＮＯＲゲート出力から接地へ延びる金属ラインから作られ得る。接地への電気的接続が製造中に意図的に破壊または接続されて、開いたスイッチを実質的に生じ、それによってＲＦＩＤタグ５８のデータライン７０への一意識別コードを符号化できる。電気的接続は、例えば、レーザーエッチング、機械的スクライビング、電気的融合またはシャドーマスキングのような、種々の製造技術によって破壊される。
制御論理７２の７入力ＯＲゲートの出力が、出力バッファ７４のバッファ増幅器のカスケードに印加されて、論理回路の出力インピーダンスを変調インバータ７６の入力インピーダンスに整合させるのに役立つ。出力バッファ７４のバッファ増幅器の出力が変調インバータ７６の入力に印加される。具体的に言えば、信号「タグ出力」が、変調インバータ７６と関連するドライブトランジスタのゲートに印加される。次いで変調インバータ７６は、インダクタ６７およびコンデンサ７７によって形成されるタンクのＱを変調して、搬送波信号の振幅変調を与える。このように、識別コードが読み取り器６４によって読み取られるように、受信したバッファ出力が読み取りユニット５６に伝えられる。具体的に言えば、読み取り器６４はインダクタ５９を経由してＬタップで受信した信号を処理する。
図１２は、図１０のＲＦＩＤタグ／読み取り器システム５５と関連する読み取り器６４を詳しく示す回路図である。読み取り器６４は、Ｌタップを経由して、搬送波信号、例えば、「タグ出力」信号によって変調された１２５ｋＨｚを含む信号を受信し、「タグ出力」信号は、クロック回路６８の周波数に依存して約１ｋＨｚである。低接合容量信号ダイオード７８が信号を変調するために使用される。ローパスフィルタ部分８０が搬送波周波数を除去し、インダクタ８４、コンデンサ８６、抵抗器８８、インダクタ９０、コンデンサ９２および抵抗器９４を含む。増幅段８２が、反転入力に結合された抵抗器９６およびフィードバック抵抗器１００とともに、非反転構成の増幅器９８を含む。
図１３は、図１０〜１２に示すようなＡＣ電源で動作する薄膜トランジスタ回路を用いて構成したＲＦＩＤタグの模擬出力を示すグラフである。具体的に言えば、図１３は出力バッファ７４から発生した信号「タグ出力」の変化を示す。図１３に示すように、ＡＣ電力供給波形のクロック回路６８、制御論理７２、データライン７０および出力バッファ７４への印加中、回路はクロック回路６８で順々にパルス列を生じるように動作する。
図１３は、データライン７０によって指定される識別コードのビット０（１０２）、ビット１（１０４）、ビット２（１０６）、ビット３（１０８）、ビット４（１１０）、ビット５（１１２）およびビット６（１１４）の間の変化を示す。具体的に言えば、７ビットコードが、コード１０１０１１１に相当するパターンで高レベルから低レベルへ変化することが図１３から分かる。従って、かかるパターンは読み取り器６４によって容易に分解されて、ＲＦＩＤタグ５８に含まれる識別コードを決定できる。
図１４は、液晶表示素子１１８を駆動する、ＡＣ電源で動作する薄膜トランジスタによるインバータ回路１１６を示す回路図である。図１４の例において、インバータ回路１１６は図１のインバータ回路１０にほぼ合致する。また一方、インバータ１４の出力が液晶表示素子１１８を駆動する。具体的に言えば、液晶表示素子１１８の１つの電極が、負荷トランジスタ１６のソースおよびドライブトランジスタ１８のドレインに結合される。液晶表示素子１１８の他の電極が接地に結合される。
図１５は、発光ダイオード（ＬＥＤ）１２２を駆動する、ＡＣ電源で動作する薄膜トランジスタによるインバータ回路１２０を示す回路図である。インバータ回路１２０は図１のインバータ回路１０にほぼ合致するが、ＬＥＤ１２２を駆動する。ＬＥＤ１２２の陰極が負荷トランジスタ１６のソースおよびドライブトランジスタ１８のドレインに結合され、ＬＥＤの陽極が接地に結合される。
本発明は多くの利点を与え得る。例えば、ＡＣ電源で動作する論理回路、具体的に言えば、ＯＴＦＴによる論理回路が、ＤＣ電源で動作する薄膜回路に比べて、安定した性能をより長期にわたって示す。ＤＣ電源で動作するＯＴＦＴ論理回路は、時間とともにスレッショルド電圧の相当な変化を受けるように見えるけれども、ＡＣ電源で動作するＯＴＦＴ論理回路の全体の性能は早期に変化するように見えない。それどころか、ＡＣ電源で動作するＯＴＦＴ回路は、長期間にわたってより安定であるように見える。
リング発振器の場合には、例えば、ＡＣ電源で動作するＯＴＦＴ回路は、ＤＣ電源で動作するＯＴＦＴ回路に比べて、ずっと長い期間にわたって発振振幅を維持するように見える。ＯＴＦＴによるリング発振器が長期にわたってＤＣ電源で動作し、監視される場合に、発振振幅はやや速い減少を示すことがある。しかしながら、同じ型のリング発振器がＡＣ電源で動作する場合に、速い減少は起きない。具体的に言えば、１０分未満で性能の変化を示した、ＤＣ電源で動作するＯＴＦＴによるリング発振器と対照的に、安定した発振振幅が、６０時間を越えて連続して動作する、ＡＣ電源で動作するＯＴＦＴによるリング発振器で観察された。
安定した信頼できるＯＴＦＴ回路の可用性が、より信頼できる性能、耐久性および寿命で、種々の応用においてＯＴＦＴ回路のより広い使用を促進する。その結果として、本明細書に述べるものを含む、ＡＣ電源で動作するＯＴＦＴ回路の種々の応用が、フレキシブル基板上に回路を形成し、かつより低コストの製造技術を使用する能力のような、ＯＴＦＴ回路と関連する製造利点によって利益を得る。
別の利点として、薄膜回路に対するＡＣ電源の使用が、他のいくつかの応用においてＤＣ電力を回路に供給するために必要である、交直整流回路の必要をなくす。従って、整流回路の必要をなくすことによって、ＡＣ電力の使用が、薄膜回路を含む部品の製造時間、経費、コスト、複雑性およびサイズを減らす。
ＲＦＩＤタグの場合、具体的な例として、ＡＣ電源で動作する薄膜回路の使用が、交直整流回路を排除することによって回路のコストおよびサイズを大いに減らす。さらに、ＲＦＩＤタグは、ＡＣ電源で動作するＯＴＦＴ回路と関連する性能および信頼性の利点によって利益を得て、ことによるとＲＦＩＤ技術の応用の新しい機会を生じる。例えば、ＡＣ電源で動作するＯＴＦＴの向上した信頼性が、ＲＦＩＤタグが、いかなる形であれ、読み取りユニットと連動してより連続するか、或いは、持続する動作を行う応用を可能にする。
本明細書に述べた、ＡＣ電源で動作する論理回路を形成するのに有用である薄膜トランジスタは種々の形をとり、種々の製造プロセスを用いて製造される。例えば、薄膜トランジスタは、有機半導体材料、無機半導体材料または両者の組み合わせを含む。いくつかの応用の場合、有機および無機半導体材料がＣＭＯＳ薄膜トランジスタ回路を形成するために使用され得る。本明細書に述べた、ＡＣ電源で動作する論理回路を形成するのに有用である薄膜トランジスタとしては、米国特許第６，４３３，３５９号明細書、２００１年１１月２日に出願された米国特許出願第１０／０１２，６５４号明細書、２００１年１１月５日に出願された米国特許出願第１０／０１２，６５５号明細書、全て２００２年２月１４日に出願された米国特許出願第１０／０７６，１７４号明細書、第１０／０７６，００５号明細書および第１０／０７６，００３号明細書、並びに、２００２年３月７日に出願された米国特許出願第１０／０９４，００７号明細書に記載されている技術によって製造される薄膜トランジスタが挙げられるが、これらに限定されるものではない。
種々の変更が本発明の精神および範囲を逸脱することなく行われる。これらの実施形態および他の実施形態が特許請求の範囲内にある。
ＡＣ電源で動作するインバータ回路を示す回路図である。 図１のインバータ回路の模擬性能のグラフを示す図である。 相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタによるＡＣ電源で動作するインバータ回路を示す回路図である。 ＡＣ電源で動作するＮＡＮＤゲート回路を示す回路図である。 ＡＣ電源で動作する薄膜トランジスタによるＮＯＲゲート回路を示す回路図である。 ＡＣ電源で動作する薄膜トランジスタによる負荷コンデンサ付きのリング発振回路を示す回路図である。 図６のリング発振回路の模擬性能のグラフを示す図である。 ＡＣ電源で動作する薄膜トランジスタによる負荷コンデンサ無しのリング発振回路を示す回路図である。 図８のリング発振回路の模擬性能のグラフを示す図である。 ＡＣ電源で動作する薄膜トランジスタ回路のＲＦＩＤタグ／読み取り器システムにおける応用を示すブロック図である。 図１０のＲＦＩＤタグ／読み取り器システムを詳しく示す回路図である。 図１０のＲＦＩＤタグ／読み取り器システムと関連する読み取り器を詳しく示す回路図である。 ＡＣ電源で動作する薄膜トランジスタ回路を用いて構成したＲＦＩＤタグの模擬出力のグラフを示す図である。 液晶表示素子を駆動するＡＣ電源で動作するインバータ回路を示す回路図である。 発光ダイオード（ＬＥＤ）を駆動するＡＣ電源で動作するインバータ回路を示す回路図である。

Claims (69)

  1. 論理ゲートを形成するために配置された第１のトランジスタおよび第２のトランジスタと、
    前記論理ゲートに交流電力波形を直接供給する交流電源と、を備える電子回路。
  2. 前記論理ゲートが、インバータ、ＮＯＲゲートおよびＮＡＮＤゲートのうちの１つを含む、請求項１に記載の回路。
  3. 前記論理ゲートがアナログ増幅器を形成する、請求項１に記載の回路。
  4. 表示素子をさらに備え、前記論理ゲートが結合されて前記表示素子を駆動する、請求項１に記載の回路。
  5. 前記表示素子が発光ダイオードおよび液晶表示素子のうちの１つを含む、請求項４に記載の回路。
  6. 前記論理ゲートの出力に結合した負荷コンデンサをさらに備える、請求項１に記載の回路。
  7. 前記論理ゲートが第１の論理ゲートであり、前記回路が第２の論理ゲートをさらに含み、前記第１の論理ゲートの出力が前記第２の論理ゲートの入力を駆動し、そして、前記負荷コンデンサが前記第２の論理ゲートの入力容量によって少なくとも部分的に形成される、請求項６に記載の回路。
  8. 前記回路が一連のインバータ段を含み、前記インバータ段は結合されてリング発振器の少なくとも一部を形成する、請求項１に記載の回路。
  9. 複数のデータラインと、
    前記リング発振器によって発生したクロック信号に応答して、データを前記データラインから選択的に出力する複数の論理ゲートと、をさらに備える、請求項８に記載の回路。
  10. 前記トランジスタが、前記論理ゲートの少なくとも一部を形成するために配置された複数の薄膜トランジスタを含む、請求項９に記載の回路。
  11. 前記交流電力波形が前記論理ゲートの伝播遅延時間より短い期間を有する、請求項１に記載の回路。
  12. 前記トランジスタの少なくとも１つが有機薄膜トランジスタである、請求項１に記載の回路。
  13. 前記トランジスタの少なくとも１つがペンタセンを基材とする、請求項１２に記載の回路。
  14. 前記トランジスタの少なくとも１つがアモルファスシリコンを基材とする、請求項１に記載の回路。
  15. 前記論理ゲートがＣＭＯＳ論理ゲートを備える、請求項１に記載の回路。
  16. 前記トランジスタがフレキシブル基板上に形成される、請求項１に記載の回路。
  17. 前記論理ゲートが無線周波数識別タグの一部を形成する、請求項１に記載の回路。
  18. 前記第１のトランジスタが負荷トランジスタであり、前記第２のトランジスタがドライブトランジスタであり、そして前記負荷トランジスタのゲート幅対ゲート長の比が、前記ドライブトランジスタのゲート幅対ゲート長の比以上である、請求項１に記載の回路。
  19. 少なくとも第１のトランジスタおよび第２のトランジスタによって形成した論理ゲートに、交流電源によって生じた交流電力波形を供給する工程を含む方法。
  20. 前記論理ゲートが、インバータ、ＮＯＲゲートおよびＮＡＮＤゲートのうちの１つを含む、請求項１９に記載の方法。
  21. 前記論理ゲートをアナログ増幅器として動作させる工程をさらに含む、請求項２０に記載の方法。
  22. 表示素子を前記論理ゲートで駆動する工程をさらに含む、請求項２０に記載の方法。
  23. 前記表示素子が発光ダイオードおよび液晶表示素子のうちの１つを含む、請求項２２に記載の回路。
  24. 負荷コンデンサを前記論理ゲートの出力に結合させる工程をさらに含む、請求項１９に記載の方法。
  25. 前記論理ゲートが第１の論理ゲートであり、前記方法が第２の論理ゲートの入力を前記第１の論理ゲートの出力で駆動する工程を含み、前記負荷コンデンサが前記第２の論理ゲートの入力容量によって少なくとも部分的に形成される、請求項２４に記載の方法。
  26. 前記論理ゲートが、リング発振器の少なくとも一部を形成するために結合した一連のインバータ段を含む、請求項１９に記載の方法。
  27. 前記リング発振器によって発生したクロック信号に応答して、データを複数のデータラインから選択的に出力する工程をさらに含む、請求項２６に記載の方法。
  28. 前記トランジスタが、前記論理ゲートの少なくとも一部を形成するために配置された複数の薄膜トランジスタを含む、請求項２７に記載の方法。
  29. 前記交流電力波形が前記論理ゲートの伝播遅延時間より短い期間を有する、請求項１９に記載の方法。
  30. 前記トランジスタの少なくとも１つが有機薄膜トランジスタである、請求項１９に記載の方法。
  31. 前記トランジスタの少なくとも１つがペンタセンを基材とする、請求項３０に記載の方法。
  32. 前記トランジスタの少なくとも１つがアモルファスシリコンを基材とする、請求項１９に記載の方法。
  33. 前記論理ゲートがＣＭＯＳ論理ゲートを備える、請求項１９に記載の方法。
  34. 前記トランジスタがフレキシブル基板上に形成される、請求項１９に記載の方法。
  35. 前記論理ゲートが無線周波数識別タグの一部を形成する、請求項１９に記載の方法。
  36. 前記第１のトランジスタが負荷トランジスタであり、前記第２のトランジスタがドライブトランジスタであり、そして前記負荷トランジスタのゲート幅対ゲート長の比が、前記ドライブトランジスタのゲート幅対ゲート長の比以上である、請求項１９に記載の方法。
  37. 少なくとも第１のトランジスタおよび第２のトランジスタによって形成された論理ゲートと、
    ＲＦエネルギーを交流電力に変換し、前記論理ゲートに交流電力を直接供給する無線周波数変換器と、を備える無線周波数識別タグ。
  38. 前記論理ゲートが、インバータ、ＮＯＲゲートおよびＮＡＮＤゲートのうちの１つを含む、請求項３７に記載の無線周波数識別タグ。
  39. 前記論理ゲートがアナログ増幅器を形成する、請求項３７に記載の無線周波数識別タグ。
  40. 前記論理ゲートの出力に結合した負荷コンデンサをさらに備える、請求項３７に記載の無線周波数識別タグ。
  41. 前記論理ゲートが第１の論理ゲートであり、前記回路が第２の論理ゲートをさらに含み、前記第１の論理ゲートの出力が前記第２の論理ゲートの入力を駆動し、そして前記負荷コンデンサが前記第２の論理ゲートの入力容量によって少なくとも部分的に形成される、請求項４０に記載の無線周波数識別タグ。
  42. 前記無線周波数識別タグが一連のインバータ段を含み、前記インバータ段は結合されてリング発振器の少なくとも一部を形成する、請求項３７に記載の無線周波数識別タグ。
  43. 複数のデータラインと、
    前記リング発振器によって発生したクロック信号に応答して、データを前記データラインから選択的に出力する複数の論理ゲートと、をさらに備える、請求項４２に記載の無線周波数識別タグ。
  44. 前記トランジスタが、前記論理ゲートの少なくとも一部を形成するために配置された複数の薄膜トランジスタを含む、請求項４３に記載の無線周波数識別タグ。
  45. 前記交流電力波形が前記論理ゲートの伝播遅延時間より短い期間を有する、請求項３７に記載の無線周波数識別タグ。
  46. 前記トランジスタの少なくとも１つが有機薄膜トランジスタである、請求項３７に記載の無線周波数識別タグ。
  47. 前記トランジスタの少なくとも１つがペンタセンを基材とする、請求項４６に記載の無線周波数識別タグ。
  48. 前記トランジスタの少なくとも１つがアモルファスシリコンを基材とする、請求項３７に記載の無線周波数識別タグ。
  49. 前記論理ゲートがＣＭＯＳ論理ゲートを備える、請求項３７に記載の無線周波数識別タグ。
  50. 前記トランジスタがフレキシブル基板上に形成される、請求項３７に記載の無線周波数識別タグ。
  51. 前記第１のトランジスタが負荷トランジスタであり、前記第２のトランジスタがドライブトランジスタであり、そして前記負荷トランジスタのゲート幅対ゲート長の比が、前記ドライブトランジスタのゲート幅対ゲート長の比以上である、請求項３７に記載の無線周波数識別タグ。
  52. 論理ゲートと、ＲＦエネルギーを交流電力に変換し、かつ前記論理ゲートに前記交流電力を直接供給する無線周波数（ＲＦ）変換器と、情報を伝える変調器と、を形成するために配置された第１および第２のトランジスタを含む無線周波数識別タグと、
    前記ＲＦ変換器によって変換するためにＲＦエネルギーを前記無線周波数識別タグに送り、前記変調器によって伝えられる情報を読み取る無線周波数識別読み取り器と、を備える無線周波数識別装置。
  53. 前記論理ゲートが、インバータ、ＮＯＲゲートおよびＮＡＮＤゲートのうちの１つを含む、請求項５２に記載の装置。
  54. 前記論理ゲートがアナログ増幅器を形成する、請求項５２に記載の装置。
  55. 前記論理ゲートの出力に結合した負荷コンデンサをさらに備える、請求項５２に記載の装置。
  56. 前記論理ゲートが第１の論理ゲートであり、前記回路が第２の論理ゲートをさらに含み、前記第１の論理ゲートの出力が前記第２の論理ゲートの入力を駆動し、そして前記負荷コンデンサが前記第２の論理ゲートの入力容量によって少なくとも部分的に形成される、請求項５５に記載の装置。
  57. 前記無線周波数識別タグが一連のインバータ段を含み、前記インバータ段は結合されてリング発振器の少なくとも一部を形成する、請求項５２に記載の装置。
  58. 複数のデータラインと、
    前記リング発振器によって発生したクロック信号に応答して、データを前記データラインから選択的に出力する複数の論理ゲートと、をさらに備える、請求項５７に記載の装置。
  59. 前記トランジスタが、前記論理ゲートの少なくとも一部を形成するために配置された複数の薄膜トランジスタを含む、請求項５８に記載の装置。
  60. 前記交流電力波形が前記論理ゲートの伝播遅延時間より短い期間を有する、請求項５２に記載の装置。
  61. 前記トランジスタの少なくとも１つが有機薄膜トランジスタである、請求項５２に記載の装置。
  62. 前記トランジスタの少なくとも１つがペンタセンを基材とする、請求項６１に記載の装置。
  63. 前記トランジスタの少なくとも１つがアモルファスシリコンを基材とする、請求項５２に記載の装置。
  64. 前記論理ゲートがＣＭＯＳ論理ゲートを備える、請求項５２に記載の装置。
  65. 前記トランジスタがフレキシブル基板上に形成される、請求項５２に記載の装置。
  66. 前記第１のトランジスタが負荷トランジスタであり、前記第２のトランジスタがドライブトランジスタであり、そして前記負荷トランジスタのゲート幅対ゲート長の比が、前記ドライブトランジスタのゲート幅対ゲート長の比以上である、請求項５２に記載の装置。
  67. 一連のインバータ段を形成するために配置した複数のトランジスタであって、前記インバータ段は結合されてリング発振器を形成するトランジスタと、
    前記リング発振器のインバータ段に交流電力波形を直接供給する交流電源と、を備えるリング発振回路。
  68. 前記トランジスタの少なくとも１つがペンタセンを基材とする、請求項６７に記載のリング発振回路。
  69. 前記トランジスタがフレキシブル基板上に形成される、請求項６７に記載のリング発振回路。
JP2004565453A 2002-12-23 2003-12-15 交流電源で動作する論理回路 Expired - Fee Related JP4550590B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/328,461 US7088145B2 (en) 2002-12-23 2002-12-23 AC powered logic circuitry
PCT/US2003/039746 WO2004062106A1 (en) 2002-12-23 2003-12-15 Ac powered logic circuitry

Publications (3)

Publication Number Publication Date
JP2006512020A true JP2006512020A (ja) 2006-04-06
JP2006512020A5 JP2006512020A5 (ja) 2007-01-25
JP4550590B2 JP4550590B2 (ja) 2010-09-22

Family

ID=32594478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004565453A Expired - Fee Related JP4550590B2 (ja) 2002-12-23 2003-12-15 交流電源で動作する論理回路

Country Status (8)

Country Link
US (2) US7088145B2 (ja)
EP (1) EP1579574B1 (ja)
JP (1) JP4550590B2 (ja)
KR (1) KR20050088209A (ja)
CN (2) CN1729624B (ja)
AT (1) ATE516627T1 (ja)
AU (1) AU2003297054A1 (ja)
WO (1) WO2004062106A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515135A (ja) * 2003-12-17 2007-06-07 スリーエム イノベイティブ プロパティズ カンパニー 論理ゲートと部分整流段とを有する電子回路

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
DE10329655A1 (de) * 2003-07-01 2005-02-03 Infineon Technologies Ag Elektronisches Bauelement
US7124942B2 (en) * 2003-12-05 2006-10-24 Hid Corporation Low voltage signal stripping circuit for an RFID reader
US7768405B2 (en) 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7566640B2 (en) * 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
KR101161361B1 (ko) * 2004-03-26 2012-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
DE102005009820A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Logik-Schaltelementen
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
JP2007122981A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 点灯装置及び照明装置
US7550998B2 (en) * 2005-10-26 2009-06-23 Motorola, Inc. Inverter circuit having a feedback switch and methods corresponding thereto
US20070215709A1 (en) * 2006-03-15 2007-09-20 3M Innovative Properties Company Rfid sensor
US7714535B2 (en) 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
KR100816498B1 (ko) * 2006-12-07 2008-03-24 한국전자통신연구원 표면 처리된 층을 포함하는 유기 인버터 및 그 제조 방법
CN101212865B (zh) * 2006-12-29 2011-01-19 财团法人工业技术研究院 以有机晶体管为基础的印刷电路单元
US7982492B2 (en) * 2009-06-13 2011-07-19 Triune Systems, Lp Adaptive termination
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
TWI418072B (zh) * 2010-05-28 2013-12-01 Nat Univ Tsing Hua 以紙做為基板並以蠶絲做為介電材料之有機薄膜電晶體及其製作方法
CN102270743A (zh) * 2010-06-04 2011-12-07 国立清华大学 使用纸基板及蚕丝介电层的有机薄膜晶体管及其制作方法
US8362813B2 (en) 2011-03-24 2013-01-29 Pericom Semiconductor Corp. Re-driver with pre-emphasis injected through a transformer and tuned by an L-C tank
US9077245B2 (en) * 2011-09-16 2015-07-07 North Carolina State University AC powered logic circuits and systems including same
WO2017130808A1 (ja) * 2016-01-29 2017-08-03 富士フイルム株式会社 センシングシステム
US9740813B1 (en) * 2016-10-13 2017-08-22 International Business Machines Corporation Layout effect characterization for integrated circuits
CN107219014A (zh) 2017-06-02 2017-09-29 京东方科技集团股份有限公司 用于温度检测的装置
CN113176482B (zh) * 2020-01-08 2023-03-07 中芯国际集成电路制造（天津）有限公司 测试电路、测试系统及其测试方法
CN111510135A (zh) * 2020-04-11 2020-08-07 复旦大学 一种基于柔性材料的环形振荡器

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062760A (ja) * 1973-10-05 1975-05-28
JPH07326957A (ja) * 1994-04-08 1995-12-12 At & T Corp Ｃｍｏｓ回路
JPH08152928A (ja) * 1994-11-25 1996-06-11 Nariisa Imoto 電圧調整器
JPH08316823A (ja) * 1995-03-15 1996-11-29 Toshiba Corp Ｍｏｓゲート回路及びその駆動方法
JPH09511104A (ja) * 1993-04-23 1997-11-04 ブイエルエスアイ テクノロジー，インコーポレイティド ノイズ絶縁型ｉ／ｏバッファ
JP2001101369A (ja) * 1999-10-01 2001-04-13 Matsushita Electric Ind Co Ltd Ｒｆタグ
WO2001095243A2 (en) * 2000-06-06 2001-12-13 Battelle Memorial Institute Multi-frequency communication system and method
WO2001095242A2 (en) * 2000-06-06 2001-12-13 Battelle Memorial Institute Remote communication system
JP2002064403A (ja) * 2000-08-23 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 非接触応答装置
JP2002078247A (ja) * 2000-08-23 2002-03-15 Nippon Telegr & Teleph Corp <Ntt> 電磁場受信装置
JP2002237720A (ja) * 2001-02-09 2002-08-23 Omron Corp アンテナ装置
WO2002084584A1 (en) * 2001-04-11 2002-10-24 Battelle Memorial Institute System and method for controlling remote devices

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164666A (en) 1976-06-08 1979-08-14 Toyko Shibaura Electric Co., Ltd. Electronic apparatus using complementary MOS transistor dynamic clocked logic circuits
JPS57104251A (en) 1980-12-22 1982-06-29 Toshiba Corp Semiconductor integrated circuit device
US4570085A (en) * 1983-01-17 1986-02-11 Commodore Business Machines Inc. Self booting logical AND circuit
EP0225960B1 (de) 1985-12-07 1991-03-20 Deutsche ITT Industries GmbH CMOS-Inverterkette
US4800303A (en) * 1987-05-19 1989-01-24 Gazelle Microcircuits, Inc. TTL compatible output buffer
US5173849A (en) 1987-09-19 1992-12-22 Magellan Corporation (Australia) Pty. Ltd. Integratable synchronous rectifier
US5173597A (en) * 1990-11-23 1992-12-22 Verifone, Inc. Card reader with tapered card slot guide surface
US5534711A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
DE4230350C2 (de) 1992-09-10 1996-01-18 Fraunhofer Ges Forschung Integrierte Gleichrichterschaltung
US5426382A (en) 1994-05-03 1995-06-20 Motorola, Inc. Complementary logic recovered energy circuit
US5552678A (en) 1994-09-23 1996-09-03 Eastman Kodak Company AC drive scheme for organic led
US6167236A (en) 1996-01-31 2000-12-26 Texas Instruments Deutschland, Gmbh Damping modulation circuit for a full-duplex transponder
EP0791706B1 (en) 1996-01-31 2004-07-14 Texas Instruments Deutschland Gmbh Improvements in or relating to full-wave rectifiers
WO1999030432A1 (en) 1997-12-05 1999-06-17 Koninklijke Philips Electronics N.V. Identification transponder
FR2780222B1 (fr) * 1998-06-18 2000-08-11 Sgs Thomson Microelectronics Procede et systeme de detection par couplage inductif d'un signal de modulation de charge
US6349047B1 (en) 2000-12-18 2002-02-19 Lovoltech, Inc. Full wave rectifier circuit using normally off JFETs
US6275401B1 (en) 2000-01-10 2001-08-14 Power-One, Inc. Self-driven synchronous rectification circuit for low output voltage DC-DC converters
US6384727B1 (en) 2000-08-02 2002-05-07 Motorola, Inc. Capacitively powered radio frequency identification device
US6392544B1 (en) 2000-09-25 2002-05-21 Motorola, Inc. Method and apparatus for selectively activating radio frequency identification tags that are in close proximity
TW479904U (en) 2000-10-09 2002-03-11 Sunplus Technology Co Ltd Diode circuit to simulate zero cutoff voltage and the rectifying circuit having zero cutoff voltage characteristics
FR2815490B1 (fr) * 2000-10-16 2006-07-07 Inside Technologies Lecteur de circuit integre sans contact
US6414543B1 (en) 2000-11-28 2002-07-02 Precision Dynamics Corporation Rectifying charge storage element
GB0100751D0 (en) 2001-01-11 2001-02-21 Scient Generics Ltd Programmable tags
US6433359B1 (en) 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
US6946676B2 (en) 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US6617609B2 (en) 2001-11-05 2003-09-09 3M Innovative Properties Company Organic thin film transistor with siloxane polymer interface
US20030151118A1 (en) 2002-02-14 2003-08-14 3M Innovative Properties Company Aperture masks for circuit fabrication
US6897164B2 (en) 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US6821348B2 (en) 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US6768132B2 (en) 2002-03-07 2004-07-27 3M Innovative Properties Company Surface modified organic thin film transistors

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062760A (ja) * 1973-10-05 1975-05-28
JPH09511104A (ja) * 1993-04-23 1997-11-04 ブイエルエスアイ テクノロジー，インコーポレイティド ノイズ絶縁型ｉ／ｏバッファ
JPH07326957A (ja) * 1994-04-08 1995-12-12 At & T Corp Ｃｍｏｓ回路
JPH08152928A (ja) * 1994-11-25 1996-06-11 Nariisa Imoto 電圧調整器
JPH08316823A (ja) * 1995-03-15 1996-11-29 Toshiba Corp Ｍｏｓゲート回路及びその駆動方法
JP2001101369A (ja) * 1999-10-01 2001-04-13 Matsushita Electric Ind Co Ltd Ｒｆタグ
WO2001095243A2 (en) * 2000-06-06 2001-12-13 Battelle Memorial Institute Multi-frequency communication system and method
WO2001095242A2 (en) * 2000-06-06 2001-12-13 Battelle Memorial Institute Remote communication system
JP2002064403A (ja) * 2000-08-23 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 非接触応答装置
JP2002078247A (ja) * 2000-08-23 2002-03-15 Nippon Telegr & Teleph Corp <Ntt> 電磁場受信装置
JP2002237720A (ja) * 2001-02-09 2002-08-23 Omron Corp アンテナ装置
WO2002084584A1 (en) * 2001-04-11 2002-10-24 Battelle Memorial Institute System and method for controlling remote devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515135A (ja) * 2003-12-17 2007-06-07 スリーエム イノベイティブ プロパティズ カンパニー 論理ゲートと部分整流段とを有する電子回路
JP4690341B2 (ja) * 2003-12-17 2011-06-01 スリーエム イノベイティブ プロパティズ カンパニー 論理ゲートと部分整流段とを有する電子回路

Also Published As

Publication number Publication date
CN1729624B (zh) 2011-11-30
US7088145B2 (en) 2006-08-08
EP1579574B1 (en) 2011-07-13
CN102289705A (zh) 2011-12-21
ATE516627T1 (de) 2011-07-15
US7352213B2 (en) 2008-04-01
CN1729624A (zh) 2006-02-01
JP4550590B2 (ja) 2010-09-22
KR20050088209A (ko) 2005-09-02
WO2004062106A1 (en) 2004-07-22
AU2003297054A1 (en) 2004-07-29
US20060214697A1 (en) 2006-09-28
US20040119504A1 (en) 2004-06-24
EP1579574A1 (en) 2005-09-28

Similar Documents

Publication Publication Date Title
JP4550590B2 (ja) 交流電源で動作する論理回路
US7245151B2 (en) Logic circuitry powered by partially rectified AC waveform
JP4689377B2 (ja) 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
JP4519713B2 (ja) 整流回路とこれを用いた無線通信装置
JP4750530B2 (ja) 半導体集積回路装置及びそれを用いた非接触電子装置
US8258771B2 (en) Circuit device, electronic apparatus, and power supply method
US20070045418A1 (en) Inductive coupling reader comprising means for extracting a power supply voltage
DE60222650D1 (de) Resonante logiktreiberschaltung
CN1722595A (zh) 整流器电路和无线电通信装置
KR101119134B1 (ko) 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법
JP4498242B2 (ja) 電子機器
CN110832492B (zh) 低功率磁安全传输系统
CN105684291B (zh) 谐振型高频电源装置以及谐振型高频电源装置用开关电路
JP2013106490A (ja) ワイヤレス給電装置およびワイヤレス給電システムならびに電力信号の送信方法
CN219304699U (zh) 扩频时钟产生电路和dcdc开关电源电路
KR100796650B1 (ko) 진공 형광 표시 장치 및 그 구동 회로
KR20100027521A (ko) 무선인식태그 및 그 정보생성방법
CN106849619A (zh) 电路装置、电子设备以及谐振电路的驱动方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees