KR101119134B1 - 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법 - Google Patents

인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법 Download PDF

Info

Publication number
KR101119134B1
KR101119134B1 KR1020100054923A KR20100054923A KR101119134B1 KR 101119134 B1 KR101119134 B1 KR 101119134B1 KR 1020100054923 A KR1020100054923 A KR 1020100054923A KR 20100054923 A KR20100054923 A KR 20100054923A KR 101119134 B1 KR101119134 B1 KR 101119134B1
Authority
KR
South Korea
Prior art keywords
printed
rfid tag
transistor
clock signal
bit
Prior art date
Application number
KR1020100054923A
Other languages
English (en)
Other versions
KR20110135170A (ko
Inventor
조규진
노진수
Original Assignee
(주) 파루
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 파루 filed Critical (주) 파루
Priority to KR1020100054923A priority Critical patent/KR101119134B1/ko
Publication of KR20110135170A publication Critical patent/KR20110135170A/ko
Application granted granted Critical
Publication of KR101119134B1 publication Critical patent/KR101119134B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

본 발명은 롤 투 롤 (Roll to Roll) 인쇄 방법을 이용하여 13.56 MHz 에서 구동되는 유기물 기반의 인쇄 박막 트랜지스터를 이용한 RFID 태그에 관한 것으로서 구체적으로 인쇄 트랜지스터를 이용하여 (i) 신호 처리를 위한 클럭 신호 발생 및 클럭 신호 주파수를 제어하는 방법, (ii) 발생된 클럭 신호, 디지털 논리회로 및 메모리를 이용한 2n 비트의 태그 인식 정보를 추출하는 방법, (iii) 진폭 변조, 주파수 변조 방식을 이용하여 데이터를 전송하는 방법에 관한 것이며, 특히 이를 통하여 적은 수의 인쇄 박막 트랜지스터와 디지털 논리회로로 2n 개의 데이터 비트를 가지는 인쇄 RFID 태그를 제조할 수 있도록 하는 기술에 관한 것이다.

Description

인쇄 유기 박막 트랜지스터를 이용한 ＲＦＩＤ 태그 회로 구성 방법{Circuit Design Method for RFID Tags using Organic Printed Thin Film Transistors}
본 발명은 롤 투 롤 인쇄 방식을 이용하여 13.56 MHz에서 구동되는 2n 비트의 RFID 태그 회로를 구성하는 방법에 관한 것으로서 2n 비트 태그의 태그 인식 정보를 클럭 신호를 이용하여 메모리로부터 추출해 내고 이를 출력파의 특정 시간 구간에 진폭 또는 주파수 변조 방식을 사용하여 선택적으로 출력할 수 있도록 하는 회로 구성 기술로, 이를 이용하여 (i) 2n 비트의 인쇄 RFID 태그의 동작 주파수 제어 방법 (ii) 메모리와 디지털 논리회로를 이용하여 2n 비트의 인쇄 RFID 태그의 태그 인식 정보 추출 회로 (iii) 진폭 또는 주파수 변조 방식을 이용하여 2n 비트의 인쇄 RFID 태그의 태그 인식 정보를 전송할 수 있는 데이터 전송 회로를 구성하는 것이며, 특히 이를 통하여 적은 수의 트랜지스터와 디지털 논리회로로 높은 비트의 RFID 태그를 제조할 수 있도록 하는 기술에 관한 것이다.
기존의 바코드를 대체하기 위해 RFID 태그의 제조 단가를 낮추고자 하는 연구 개발의 결과로 실리콘 기반의 RFID 칩의 가격은 현저히 낮아졌으나, 제조된 칩을 안테나에 본딩하고, 이를 다시 상표에 라벨링하는 가격이 RFID 태그 전체 제조비용의 75%를 차지함에 따라 실리콘 기반의 RFID 태그의 제조 비용을 더 이상 낮출 수 없는 한계에 도달하게 되었다. 이를 해결하기 위해 본딩과 라벨링이 근본적으로 필요 없는 인쇄 RFID 태그에 대한 연구가 진행되고 있다.
하지만, 인쇄 RFID 태그에서 요구되는 96 비트 신호 처리를 위해 내부의 구성 회로가 복잡해져 낮은 비트의 태그에서 사용되지 않던 회로가 삽입됨과 동시에 많은 정보를 저장해야 하므로 기존 실리콘 기반의 회로 컨셉을 이용시에는 사용되는 인쇄 트랜지스터의 개수도 6,000 내지 3,0000개 정도를 필요로 하고 있다. 그러나 인쇄 기법의 한계 때문에 인쇄 트랜지스터의 집적도의 한계가 명확하며 또한 인쇄 트랜지스터 또는 유기 트랜지스터는 실리콘 기반의 트랜지스터에 비하여 성능이 현저히 낮으며, p형 트랜지스터와 n형 트랜지스터의 성능 차이가 심하여 기존의 CMOS 방식을 이용하여 회로를 구성할 수 없으며, 태그 인식 정보의 저장을 위한 메모리의 구현 및 클럭 신호의 제어 역시 어려운 문제이다.
본 발명은 위와 같은 문제점을 해결하기 위해 인쇄 RFID 태그의 클럭 신호의 주파수를 제어할 수 있는 회로를 구현하였다. 그리고 높은 비트의 태그 제조시 트랜지스터의 개수를 확연하게 감소시킬 수 있는 신호 처리단의 논리 회로를 p형 인쇄 트랜지스터만을 이용하여 제작하는 기술을 발명하였다.
본 발명의 목적은 도 1에 도시한 2n 비트의 RFID 태그의 회로 설계를 제공하는데 있다.
본 발명의 다른 목적은 수동형 RFID 태그의 동작 주파수를 제어할 수 있는 회로 설계를 제공하는데 있다.
본 발명의 다른 목적은 수동형 RFID 태그의 인식 정보 신호를 추출하는 회로 설계를 제공하는데 있다.
본 발명의 다른 목적은 RFID 태그가 송출하는 진폭 또는 주파수 변조된 출력파의 특정한 시간 구간에 태그의 인식 정보를 실어줄 수 있는 회로 설계를 제공하는데 있다.
본 발명의 다른 목적은 RFID 태그의 회로를 이용하여 높은 비트의 태그에 사용되는 트랜지스터의 개수를 감소시키는 회로 설계를 제공하는데 있다.
도 1에 도시한 2n 비트의 RFID 태그의 회로 디자인은 리더기로부터 교류 전압을 수신하는 동조 안테나와 수신된 교류 전압을 직류로 변환할 수 있는 정류기, 정류기로부터 받은 직류를 이용하여 클록 신호를 발생시키는 클럭 신호 발생기, 클럭 신호를 이용하여 메모리 블록의 제어 신호를 발생시키는 천이 레지스터, 인쇄 트랜지스터 또는 인쇄 다이오드로 구현되는 메모리 블록, 및 메모리 블록에서 발생된 신호를 리더기로 전송하기 위한 변조 회로(진폭 또는 주파수 변조)로 구성되어 있다.
상기 동조 안테나는 적어도 하나의 인쇄 코일과 인쇄 커패시터를 포함할 수 있다.
상기 정류기는 적어도 하나의 인쇄 다이오드와 인쇄 캐패시터를 포함할 수 있다.
상기 인쇄 트랜지스터는 단일벽 탄소나노튜브 트랜지스터를 포함할 수 있다.
상기 클럭 신호 발생기는 단일벽 탄소나노튜브 트랜지스터로 구성된 적어도 하나의 인쇄 인버터를 포함할 수 있다.
상기 클럭 신호 발생기는 인쇄 트랜지스터의 내부 캐패시터의 크기를 조절하여 발진 주파수를 제어할 수 있다.
상기 천이 레지스터는 인쇄 트랜지스터를 기반으로 하는 하나 이상의 AND, NAND, OR, XOR, NOR 게이트 및 D 플립플롭(Delay Flip-Flop), 인버터, 스위치 소자를 포함할 수 있다.
상기 메모리 블록은 하나 이상의 인쇄 트랜지스터와 인쇄 다이오드를 포함할 수 있다.
상기 메모리 블록은 2n 개의 데이터를 저장할 수 있다.
상기 변조 회로는 하나 이상의 인쇄 저항, 인쇄 캐패시터, 및 인쇄 트랜지스터를 포함할 수 있다.
상기 RFID 태그는 2n 비트의 태그 인식 정보를 생성하여 리더기로 전송할 수 있다.
위에서 살펴본 바와 같이, 본 발명의 롤 투 롤 인쇄 공정을 이용한 13.56 MHz에서 구동되는 2n 비트의 RFID 태그의 회로 설계 기술은 저성능의 동일형(n형 또는 p형) 트랜지스터만을 이용하여 태그의 정보 신호를 생성할 수 있다.
또한, 회로의 동작 주파수를 용이하게 제어할 수 있으며, 높은 전송 비트를 가지는 RFID 태그의 집적화에 필수적으로 요구되는 트랜지스터의 개수를 줄일 수 있다.
또한, 진폭 또는 주파수 변조를 사용하여 태그에서 생성된 태그 인식 정보를 리더기로 전송할 수 있다.
도 1은 본 발명에 따른 2n 비트의 RFID 태그의 회로도.
도 2는 도 1의 동조 안테나 회로로 13.56 MHz에서 10 이상의 Quality Factor를 가지면서 최대 전력을 유기하기 위한 회로도.
도 3은 전파 정류기의 회로도.
도 4는 5단 클럭 신호 발생기 및 인쇄 전극의 폭을 조절하여 클럭 주파수를 제어하기 위한 도면.
도 5는 실제 인쇄된 5단 클럭 신호 발생기의 일실시예를 도시한 도면.
도 6은 천이 레지스터의 회로로 master-slave edge triggered 형태의 Delay Flip-Flop과 NOR 게이트로 구성되어 있으며 외부 시작 신호 없이 자체적으로 8 비트의 신호를 발생시킬 수 있는 회로도.
도 7은 천이 레지스터에 사용된 Delay Flip-Flop의 시뮬레이션 결과 그래프.
도 8은 도 6에 도시한 8 비트 천이 레지스터 회로의 시뮬레이션 결과 그래프.
도 9는 메모리 블록의 회로로 인쇄 트랜지스터를 사용하여 구현한 회로도.
도 10은 메모리 블록의 회로로 인쇄 다이오드를 사용하여 구현한 회로도.
도 11은 변조 회로로 진폭 변조파를 발생시키는 회로도.
도 12는 변조 회로로 주파수 변조파를 발생시키는 회로도.
도 13은 클럭 신호 발생기, 천이 레지스터, 메모리 블록에서 각각 출력되는 신호의 시뮬레이션 결과 파형을 보여주는 그래프.
이하, 첨부된 도면을 참조하여 본 발명에 따른 인쇄 RFID 태그, 정보 생성 방법 및 데이터 전송 방법에 대해 상세히 설명한다.
도 1은 본 발명에 따른 롤 투 롤 (Roll to Roll) 인쇄 방법을 이용하여 인쇄된 13.56 MHz에서 구동되는 2n 비트의 RFID 태그의 회로도이다. 도 1에 도시된 바와 같이, 본 발명에 따른 RFID 태그는 동조 안테나, 정류기, 클록 신호 발생기, 천이 레지스터, 메모리 블록, 및 변조 회로를 포함한다.
도 2와 같이 동조 안테나는 13.56 MHz에서 높은 Quality Factor를 가지기 위해 소정의 값을 가지는 코일과 커패시터로 구성되며, 리더기로부터 13.56 MHz의 교류 전압을 수신한다. 예를 들어, 본 발명에서는 10 정도의 Quality Factor를 가지기 위해 도 2에 표시된 값을 가지는 동조 안테나를 인쇄하였다.
정류기는 도 3과 같이 정류 효율을 높이기 위해 브릿지 다이오드와 커패시터로 전파 정류기를 구성하였으며, 동조 안테나로부터 수신한 교류 전압을 직류 전압으로 변환한다.
클럭 신호 발생기는 인쇄 트랜지스터를 이용한 인쇄 인버터를 복수개 연결한 회로로 구현되며, 인쇄 인버터의 등가 커패시터와 저항을 이용하여 발진 주파수를 제어할 수 있다. 도 4의 인쇄 트랜지스터의 단면도에 도시된 바와 같이 'A' 부분의 인쇄 전극의 넓이를 조절함으로써 인쇄 트랜지스터의 등가 커패시터를 조절할 수 있다. 이렇게 하여 클럭 신호 발생기는 발진 주파수를 제어할 수 있다. 도 4는 5개의 인버터로 구현된 클럭 신호 발생기를 보여준다. 도 5는 실제 인쇄된 5단 클럭 신호 발생기이다. 여기서 클럭 신호 발생기는 5단에 한정되지 않으며, 3단 이상의 단수 단으로 구현될 수 있다.
본 발명에 따른 클럭 신호 발생기는 정류기로부터 입력받은 직류 전압에 의하여 각 단의 인버터가 동작하며, 회로에 유입되거나 회로 자체에서 발생하는 백색 잡음이 클럭 신호 발생기 내에서 전체 등가 커패시터와 저항에 따라 일정한 주파수를 발진하여 클럭 신호를 생성시킨다.
천이 레지스터는 외부에서 인가되는 회로 동작 신호를 제거하면서 인쇄 트랜지스터의 수를 최소화하기 위해 10개 또는 12개의 트랜지스터로 구현되는 master-slave edge triggered 형태의 Delay Flip-Flop과 3개의 트랜지스터가 필요한 NOR 게이트를 결합한 회로를 복수개 연결하여 구현하였다. 도 6은 4개의 Delay Flip-Flop과 8개의 NOR 게이트로 구현된 8 비트 천이 레지스터이며, 도 7과 도 8은 각각 master-slave edge triggered 형태의 Delay Flip-Flop과 도 6의 시뮬레이션 결과를 보여준다.
도 9와 도 10은 인쇄 트랜지스터 혹은 인쇄 다이오드로 구현된 96 비트 메모리 블록을 나타내며, 천이 레지스터에서 발생된 제어 신호를 이용하여 RFID 태그 인식 신호를 발생시킨다.
천이 레지스터에 의해 메모리 블록에서 발생된 RFID 태그 인식 신호는 변조 회로에 의해 리더기로 전송된다. 본 발명에서는 도 11의 진폭 변조 회로와 도 12의 주파수 변조 회로를 사용하여 RFID 태그에서 생성된 신호를 리더기로 전송하였다.
도 13은 200개의 인쇄 트랜지스터로 구현된 96 비트 회로의 최종 출력 신호의 시뮬레이션 결과를 보여준다.

Claims (9)

  1. 리더기로부터 교류 전압을 수신하는 동조 안테나;
    상기 동조 안테나로부터 수신한 교류 전압을 직류 전압으로 변환하는 정류기;
    상기 정류기에서부터 입력된 직류 전압을 이용하여 클록 신호를 발생시키는 클록 신호 발생기;
    상기 클록 신호를 이용하여 하기 메모리 블록의 제어 신호를 발생시키는 천이 레지스터;
    상기 천이 레지스터에서 발생된 제어 신호를 이용하여 RFID 태그 인식 신호를 발생시키는 메모리 블록; 및
    상기 메모리 블록에서 발생된 RFID 태그 인식 신호를 상기 리더기로 전송하는 변조 회로
    를 포함하되,
    상기 클럭 신호 발생기는 인쇄 트랜지스터를 이용한 인쇄 인버터를 복수개 연결한 회로로 구현되고, 상기 인쇄 트랜지스터의 등가 커패시터를 조절하여 발진 주파수를 제어하는 것을 특징으로 하는 인쇄된 트랜지스터를 이용하여 설계한 2n 비트의 RFID 태그.
  2. 제 1 항에 있어서,
    상기 동조 안테나는 적어도 하나의 인쇄 코일과 인쇄 커패시터를 포함하는 것을 특징으로 하는 인쇄된 트랜지스터를 이용하여 설계한 2n 비트의 RFID 태그.
  3. 제 1 항에 있어서,
    상기 정류기는 적어도 하나의 인쇄 다이오드와 인쇄 커패시터를 포함하는 것을 특징으로 하는 인쇄된 트랜지스터를 이용하여 설계한 2n 비트의 RFID 태그.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 천이 레지스터는 상기 메모리 블록을 제어하는 제어 신호를 발생시키고 인쇄 트랜지스터를 기반으로 하는 하나 이상의 AND 게이트, NAND 게이트, OR 게이트, XOR 게이트, NOR 게이트 및 D 플립플롭, 인버터, 스위치 소자를 포함하는 것을 특징으로 하는 인쇄된 트랜지스터를 이용하여 설계한 2n 비트의 RFID 태그.
  7. 제 1 항에 있어서,
    상기 메모리 블록은 인쇄 트랜지스터 또는 인쇄 다이오드로 구현되고 2n 개의 데이터를 저장하는 것을 특징으로 하는 인쇄된 트랜지스터를 이용하여 설계한 2n 비트의 RFID 태그.
  8. 제 1 항에 있어서,
    상기 변조 회로는 하나 이상의 인쇄 저항, 인쇄 커패시터, 및 인쇄 트랜지스터를 포함하는 진폭 또는 주파수 변조 회로인 것을 특징으로 하는 인쇄된 트랜지스터를 이용하여 설계한 2n 비트의 RFID 태그.
  9. 삭제
KR1020100054923A 2010-06-10 2010-06-10 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법 KR101119134B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100054923A KR101119134B1 (ko) 2010-06-10 2010-06-10 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100054923A KR101119134B1 (ko) 2010-06-10 2010-06-10 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법

Publications (2)

Publication Number Publication Date
KR20110135170A KR20110135170A (ko) 2011-12-16
KR101119134B1 true KR101119134B1 (ko) 2012-03-20

Family

ID=45502202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100054923A KR101119134B1 (ko) 2010-06-10 2010-06-10 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법

Country Status (1)

Country Link
KR (1) KR101119134B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101467469B1 (ko) * 2013-04-03 2014-12-02 (주) 파루 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그
KR101433638B1 (ko) * 2013-05-07 2014-08-25 (주) 파루 저전압용 rfid 태그 제조 방법 및 이를 이용한 rfid 태그
KR101492891B1 (ko) * 2013-07-02 2015-02-23 (주) 파루 센서를 내장한 근거리 무선 태그 장치 및 그 제조 방법
CN113302625B (zh) * 2018-12-19 2024-03-19 成均馆大学校产学协力团 用于防伪的nfc qr代码标签及nfc qr代码标签的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007172589A (ja) * 2005-12-07 2007-07-05 Kovio Inc タグトークファースト（ｔｔｆ）プロトコルを用いた印刷無線周波数識別（ｒｆｉｄ）タグ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007172589A (ja) * 2005-12-07 2007-07-05 Kovio Inc タグトークファースト（ｔｔｆ）プロトコルを用いた印刷無線周波数識別（ｒｆｉｄ）タグ

Also Published As

Publication number Publication date
KR20110135170A (ko) 2011-12-16

Similar Documents

Publication Publication Date Title
US7088145B2 (en) AC powered logic circuitry
Myny et al. Plastic circuits and tags for 13.56 MHz radio-frequency communication
US7245151B2 (en) Logic circuitry powered by partially rectified AC waveform
KR101119134B1 (ko) 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법
CN108604886A (zh) 具有用于rfid的正弦输出的高压数字功率放大器
US20070133790A1 (en) Random number generator and method for generating random number
EP2887177B1 (en) Stacked clock distribution for low power devices
CN116757240B (zh) 一种高能效低功耗无源射频识别标签芯片
KR101467469B1 (ko) 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그
KR101433638B1 (ko) 저전압용 rfid 태그 제조 방법 및 이를 이용한 rfid 태그
KR101492891B1 (ko) 센서를 내장한 근거리 무선 태그 장치 및 그 제조 방법
TWI463813B (zh) 半導體裝置
Maheshwari et al. Adiabatic Implementation of Manchester Encoding for Passive NFC System
Hung Time-interleaved CMOS chip design of Manchester and Miller encoder for RFID application
JP7040897B2 (ja) 半導体装置、非接触電子装置、および周期検出方法
CN103297030A (zh) 电平移位器、采用电平移位器的振荡器电路和方法
Mirbozorgi et al. A novel data transfer technique for bio-implantable devices through the inductive power transfer link
Yokojima et al. Novel encoding method for non-contact IC card or RFID systems
Yokojima et al. High-speed start-up and low-power encoding circuit for sensor networks
Saleem et al. AC-Logic Family for Smart Dust and IoT Applications
Ramzan et al. Quadrature RF-Only Logic Family for Single-Chip Self-Powered Transceivers
Shi et al. Ultra-low-power robust and compatible digital IPs for passive RF devices
Dehaene et al. Kris Myny1, 2, 3, Soeren Steudel1, Peter Vicca1, Monique J. Beenhakkers4, Nick AJM van Aerle4, Gerwin H. Gelinck5, Jan Genoe1, 2
Mok et al. A 13.56 MHz AC-POWERED RFID BASED ON ADIABATIC QUASI-STATIC CMOS LOGIC
KR20090070430A (ko) 순차전압 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7