KR101467469B1 - 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그 - Google Patents

인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그 Download PDF

Info

Publication number
KR101467469B1
KR101467469B1 KR1020130036172A KR20130036172A KR101467469B1 KR 101467469 B1 KR101467469 B1 KR 101467469B1 KR 1020130036172 A KR1020130036172 A KR 1020130036172A KR 20130036172 A KR20130036172 A KR 20130036172A KR 101467469 B1 KR101467469 B1 KR 101467469B1
Authority
KR
South Korea
Prior art keywords
gate
clock signal
signal
nand
ring counter
Prior art date
Application number
KR1020130036172A
Other languages
English (en)
Other versions
KR20140120962A (ko
Inventor
정경환
이광용
김다애
강문식
Original Assignee
(주) 파루
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 파루 filed Critical (주) 파루
Priority to KR1020130036172A priority Critical patent/KR101467469B1/ko
Publication of KR20140120962A publication Critical patent/KR20140120962A/ko
Application granted granted Critical
Publication of KR101467469B1 publication Critical patent/KR101467469B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters

Abstract

인쇄 메모리 회로 장치 및 이를 이용한 RFID 태그가 개시된다. 본 발명은 클록 신호를 발생시키는 클럭 신호 발생기의 클럭신호를 이용하여 링 카운터의 2배의 출력특성을 얻기 위한 존슨 링 카운터와 존슨 링 카운터의 출력신호로 NAND 게이트와 NOR 게이트를 사용하여 메모리 제어신호를 생성하는 디코딩 게이트와 디코딩 게이트의 신호로부터 1킬로비트의 신호를 저장할 수 있는 NAND 형식의 메모리를 포함하여 구성함으로써, 저성능의 동일형(n형 또는 p형) 트랜지스터만을 이용하여 태그의 정보신호를 생성할 수 있을 뿐만 아니라 높은 비트의 태그 인쇄시 트랜지스터의 개수를 감소시켜 제한된 사이즈 내에서도 회로 구현이 가능해진다.

Description

인쇄 메모리 회로 장치 및 이를 이용한 RFID 태그{PRINTED MEMORY CIRCUIT APPARATUS AND RFID TAG THEREOF}
본 발명은 롤투롤(Roll to Roll) 인쇄 방법을 이용하여 13.56MHz에서 구동되는 유기물 기반의 인쇄 박막 트랜지스터를 이용한 RFID 태그에 관한 것으로서, 보다 상세하게는 인쇄 트랜지스터를 이용하여 카운터 회로를 구성 후 얻을 수 있는 디코더 신호를 바탕으로 128비트 기억 용량을 갖는 인쇄 메모리를 구성하고 이를 확장하여 1킬로비트까지 기억이 가능한 인쇄 메모리 회로 구성 및 이를 이용한 RFID 태그에 관한 것이다.
기존의 바코드를 대체하기 위해 RFID 태그의 제조 단가를 낮추고자 하는 연구 개발의 결과로 실리콘 기반의 RFID 칩의 가격은 현저히 낮아졌으나, 제조된 칩을 안테나에 본딩하고, 이를 다시 상표에 라벨링하는 가격이 RFID 태그 전체 제조비용의 75%를 차지함에 따라 실리콘 기반의 RFID 태그의 제조 비용을 더 이상 낮출 수 없는 한계에 도달하게 되었다. 이를 해결하기 위해 본딩과 라벨링이 근본적으로 필요 없는 인쇄 RFID 태그에 대한 연구가 진행되고 있다.
롤 투 롤 인쇄 기반의 집적회로는 실리콘 회로에 비해 간단하고 친 환경적인 공정에 플라스틱 필름 형태의 기판에 인쇄가 가능하여 실리콘 기반의 집적회로에 비해 제작 단가를 크게 낮출 수 있는 장점이 있어 현재 RFID 태그 등 각종 디지털 회로를 인쇄하는 연구가 활발히 진행되고 있다.
하지만, 96비트 이상의 신호처리를 위해서는 신호처리단 내부의 회로의 구성이 복잡해지고 낮은 비트의 태그에서 사용되지 않던 회로들도 삽입됨과 동시에 많은 정보를 저장해야 하므로 사용되는 트랜지스터의 개수가 많아진다.
이러한 TR을 이용한 클럭 생성회로가 한국공개특허 10-2008-21514호(클럭생성회로 및 이 클럭 생성 회로를 구비한 반도체 장치) 및 10-2008-39297호(발진회로 및 그것을 구비한 반도체장치)에 개시되어 있으나, 이들은 모두 높은 비트의 데이터를 처리하기 위하여 많은 TR을 사용해야 한다는 문제점이 있다.
트랜지스터의 개수가 많아 졌을 때 인쇄회로의 가장 큰 문제점 중의 하나인 미세 사이즈 구현이 어렵다는 점으로 인해 제한된 크기의 기판 내에 많은 트랜지스터를 넣기 어려운 문제가 생긴다.
본 발명은 위와 같은 문제점을 해결하기 위해 높은 비트의 태그 제조시 트랜지스터의 개수를 확연하게 감소시킬 수 있는 회로를 기반으로 96비트 이상의 메모리 회로를 제작하는 기술을 제공하고자 하는 것이다.
본 발명의 목적은 도 1에 도시한 인쇄 트랜지스터를 기반으로 한 96비트 이상의 용량을 갖는 메모리 회로 설계를 제공하는데 있다.
본 발명의 다른 목적은 RFID 태그의 회로를 이용하여 높은 비트의 태그에 사용되는 트랜지스터의 개수를 감소 시키는 회로 설계를 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 소정의 기억 용량을 갖는 RFID 태그의 인쇄 메모리 회로 장치는, 정류기에서부터 입력된 직류 전압을 이용하여 클록 신호를 발생시키는 클럭 신호 발생기와, 상기 클럭신호 발생기의 클럭신호를 이용하여 링 카운터의 2배의 출력특성을 얻기 위한 존슨 링 카운터와, 상기 존슨 링 카운터의 출력신호로 NAND 게이트와 NOR 게이트를 사용하여 메모리 제어신호를 생성하는 디코딩 게이트 및 상기 디코딩 게이트의 신호로부터 96비트 이상의 신호를 저장할 수 있는 NAND 형식의 메모리를 포함하여 구성함으로써 달성될 수 있다.
한편, 본 발명의 일실시예에 의한 RFID 태그는, 리더기로부터 교류 전압을 수신하는 공진회로와, 상기 공진회로부터 수신한 교류 전압을 직류 전압으로 변환하는 정류기와, 상기 정류기에서부터 입력된 직류 전압을 이용하여 클록 신호를 발생시키는 클록 신호 발생기와, 상기 클록 신호를 이용하여 하기 메모리를 제어하기 위한 제어 신호를 발생시키는 존슨 링 카운터와, 상기 존슨 링 카운터의 출력신호로 NAND 게이트와 NOR 게이트를 사용하여 메모리 제어신호를 생성하는 디코딩 게이트 및 상기 디코딩 게이트의 제어 신호로부터 RFID 태그 인식 신호를 발생시키도록 96비트 이상의 신호를 저장하는 NAND 형식의 메모리 및 상기 메모리에서 발생된 RFID 태그 인식 신호를 상기 리더기로 전송하는 변조 회로를 포함하여 달성될 수 있다.
상기 존슨 링 카운터는 p형 인쇄 트랜지스터만을 사용한 패스 트랜지스터 형식으로 구성하고, 상기 디코딩 게이트는 상기 존슨 링 카운터의 단자간에 겹치는 출력신호를 인쇄 트랜지스터를 가지고 제작된 NAND 디코딩 게이트와 NOR 디코딩 게이트를 통하여 겹치지 않게 디코딩 신호를 얻도록 동작된다.
또한, NAND 형식의 메모리는 가로와 세로의 겹치는 디코더 신호를 인쇄 트랜지스터를 사용하여 소정 신호로 생성하도록 동작된다.
본 발명에 따른 인쇄 RFID 태그 내에서 96비트 이상의 기억 용량을 갖는 인쇄 메모리 회로 구성 방법에 의하면 저성능의 동일형(n형 또는 p형) 트랜지스터만을 이용하여 태그의 정보신호를 생성할 수 있다.
또한, 본 발명에 따른 인쇄 RFID 태그 내에서 96비트 이상의 기억 용량을 갖는 인쇄 메모리 회로 구성 방법에 의하면 높은 비트의 태그 인쇄시 트랜지스터의 개수를 감소시켜 제한된 사이즈 내에서도 회로 구현이 가능해진다.
도 1은 본 발명에 따른 96비트 이상의 기억 용량을 갖는 인쇄 메모리 회로도.
도 2는 5단 클럭 신호 발생기의 회로도,
도 3은 32비트 존슨링카운터의 회로도,
도 4는 p형 인쇄 트랜지스터만을 사용한 패스 트랜지스터 형식의 D 플립플롭의 회로도
도 5는 D 플립플롭 2개를 사용하여 제작된 존슨 링 카운터의 시뮬레이션 출력 파형도
도 6은 NAND 와 NOR 디코딩 게이트를 사용하여 얻은 디코더 시그널의 시뮬레이션 출력 파형도
도 7은 NAND ROM 형식의 메모리 회로도
도 8은 NAND ROM을 통과한 시뮬레이션 출력 파형
도 9는 가로 16비트 세로 8비트로 구성된 96비트 메모리를 통과한 신호를 시뮬레이션을 통해 얻은 결과표,
그리고,
도 10은 본 발명의 메모리를 이용한 RF 태그의 구조를 도시한 도면이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 및/또는 소프트웨어의 결합으로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 인쇄 메모리 회로 구성에 대해 설명하기로 한다.
도 1은 본 발명의 일실시예에 의한 인쇄 RFID 태그 내에서 96비트 이상의 기억 용량을 갖는 인쇄 메모리 회로 구성을 도시한 회로도로서, 도시된 바와 같이, 본 발명에 따른 인쇄 메모리 회로는 클럭 신호 발생기(120)와, 존슨 링 카운터(130,150)와, NAND 형식의 디코딩 게이트(140)와, NOR 형식의 디코딩 게이트(160), 그리고 NAND 형식의 메모리(110)를 포함하여 구성된다.
클럭 신호 발생기(120)는 직류를 이용하여 클럭신호를 발생시키도록 인쇄 트랜지스터를 이용하여 제작된 인버터를 복수개 연결한 회로로 구현되며, 전원과 라인에서 발생하는 잡음이 트랜지스터의 저항, 캐패시터를 통하여 외부의 교류전원 없이 지연 신호를 발생시킨다.
도 2에 5개의 인버터로 구현된 클럭 신호 발생기가 도시되어 있다.
이러한 구성의 클럭신호 발생기를 이용하면 인쇄 인버터의 등가 커패시터와 저항을 이용하여 발진 주파수를 제어할 수 있다. 즉 게이트와 소오스의 인쇄 전극의 넓이를 조절함으로써 인쇄 트랜지스터의 등가 커패시터를 조절할 수 있다.
본 실시예에서는 5단 클럭 신호 발생기를 예를 들었으나, 본 발명은 이에 한정하지 않고 3단 이상의 단수 단으로 구현될 수 있다.
본 발명에 따른 클럭 신호 발생기(120)는 통상 다이오드로 구성된 정류기(190)로부터 입력받은 직류 전압에 의하여 각 단의 인버터가 동작하며, 회로에 유입되거나 회로 자체에서 발생하는 백색 잡음이 클럭 신호 발생기 내에서 전체 등가 커패시터와 저항에 따라 일정한 주파수를 발진하여 클럭 신호를 생성시키도록 동작된다.
존슨 링 카운터(130,150)는 클럭 신호 발생기(120)의 클럭 신호를 이용하여 플립플롭 개수의 2배 만큼의 신호를 생성하도록 동작되며, 외부에서 인가되는 회로 동작 신호를 제어하면서 인쇄트랜지스터의 수를 최소화하기 위하여 트랜지스터로 구성되는 D F/F(Delay Flip-Flop)으로 구성한다.
즉, 존슨링카운터(130,150)는 적어도 하나의 p형 인쇄 트랜지스터를 사용한 패스 트랜지스터 기반의 D F/F을 포함하여 구성할 수 있는 것이다.
이러한 존슨링카운터(130,150)는 클럭 신호 발생기(120)의 신호를 받아 플립플롭의 개수만큼 주파수를 분주하며, 링 카운터 출력의 2배 신호를 얻기 위하여 링 카운터(플립플롭)의 마지막 단에서 출력을 끄집어 내어 첫단의 입력과 엇갈리게 결합시켜 놓은 구성이다.
제1 존슨링카운터(130)는 클럭 신호 발생기(120)의 신호를 받아 분주된 주파수를 열(column) 디코더인 NAND 디코딩게이트(140)로 입력하고, 제2 존슨링카운터(150)는 행(row) 디코더인 NOR 디코딩 게이트(160)로 입력하도록 연결된다.
도 3의 32비트 존슨 링 카운터의 회로 도면을 나타낸 그림과, 도 4의 p형 인쇄 트랜지스터만을 사용한 패스 트랜지스터 형식의 D 플립플롭의 회로도를 참고하면, 클럭신호 발생기(120)의 출력신호가 각 D F/F(Delay Flip-Flop)(131 내지 138)의 'CLK'단으로 입력되고, 각 D F/F의 출력신호(Q)는 다음 단의 D F/F의 입력단(D)으로 입력되어 D F/F의 개수만큼 주파수를 분주하도록 구성되며, 마지막 -본 실시예에서는 8단 D F/F(138)의 출력단(Q')의 신호가 1단 D F/F(131)의 입력단(D)에 엇갈리게 연결되도록 한 것이다.
이러한 D F/F(131 내지 138)은 트랜지스터로 구현되며 master-slave edge triggered 형태로 구성할 수 있다.
도 5에 D 플립플롭 2개를 사용하여 제작된 존슨 링 카운터의 시뮬레이션 출력 파형이 도시되어 있다.
디코딩 게이트는 인쇄 트랜지스터를 기반으로 하는 하나 이상의 NAND 및 NOR 게이트 소자를 포함할 수 있는 데, 본 발명에서는 NAND 형식의 디코딩 게이트(140)와 NOR 형식의 디코딩 게이트(160)를 각각 사용하는 것으로 설명한다.
이러한 NAND 형식의 디코딩 게이트(140)와 NOR 형식의 디코딩 게이트(160)는 존슨 링 카운터가 회로 자체적으로 디코딩 신호를 만들어 낼 수 없기 때문에 NAND 게이트와 NOR 게이트를 통하여 디코딩 신호를 생성하도록 하는 것이다.
이러한 디코딩 게이트(140,160)들은 각각 존슨 링 카운터(130,140)의 겹치는 신호를 제거한 후 단일 신호로 출력할 수 있도록 동작된다.
구체적으로 존슨 링 카운(130,140)의 단자간에 겹치는 출력신호를 인쇄 트랜지스터를 가지고 제작된 NAND 게이트와 NOR 게이트를 통하여 겹치지 않게 디코딩 신호를 얻도록 동작된다.
이를 위하여 클럭신호 발생기(120)의 클럭 신호를 사용하여 p형 인쇄 트랜지스터만 사용한 패스 트랜지스터 기반의 존슨 링 카운터(130,150)를 구성 후 제1 존슨링카운터(130)는 분주된 주파수를 열(column) 디코더인 NAND 디코딩게이트(140)로 입력하고, 제2 존슨링카운터(150)는 행(row) 디코더인 NOR 디코딩 게이트(160)로 입력하도록 연결된다.
NAND 형식의 디코딩 게이트(140)와 NOR 형식의 디코딩 게이트(160)를 사용하여 디코더 신호를 추출하는 것이다.
이러한 구성으로 인쇄 트랜지스터의 수를 최소화할 수 있다.
도 6은 시뮬레이션을 통해 존슨 링카운터에서 얻은 신호를 NAND 게이트와 NOR 게이트를 가지고 얻은 디코더 신호이다.
NAND 형식의 디코딩 게이트(140)와 NOR 형식의 디코딩 게이트(160)를 통해 얻어진 디코딩 신호는 NAND 롬 형식의 메모리(110)를 통과하여 교차된 출력 신호를 얻을 수 있다.
즉, 각각의 존슨 링 카운터(130,150)의 출력신호가 NAND 형식의 디코딩 게이트(140)와 NOR형식의 디코딩 게이트(160)를 통해 얻어진 디코더 신호는 최종적으로 인쇄 트랜지스터를 기반으로 한 메모리(110)를 통과하여 96bit의 원하는 신호를 생성할 수 있는 것이다.
메모리(110)는 인쇄 트랜지스터를 기반으로 NAND, NOR 및 OR 형식의 롬(ROM)으로 구성할 수 있으나, 본 발명의 실시예에서는 NAND 형식의 ROM으로 구성된 메모리를 사용하는 것으로 도시되어 있다.
도 7은 NAND ROM 형식의 메모리 구조이고 도 8은 시뮬레이션을 통해 얻은 NAND ROM을 통과한 출력 신호이다.
도 9는 가로 16비트 세로 8비트로 구성된 96비트 메모리를 통과한 신호를 시뮬레이션을 통해 얻은 결과이며 이를 확장하여 96비트 이상의 메모리를 통과한 신호를 얻을 수 있다.
또한, 본 발명은 롤 투 롤 인쇄 방식을 이용하여 13.56MHz RFID 태그에서 구동되는 96비트 이상의 기억 용량을 갖는 인쇄 메모리 회로를 구비한 RFID 태그를 구성하기 위하여, 상술한 구성외에 본 발명에 따른 RFID 태그는 13.56 MHz에서 높은 Quality Factor를 가지기 위해 소정의 값을 가지는 코일과 커패시터로 구성되며, 리더기로부터 13.56 MHz의 교류 전압을 수신하도록 동조 안테나로 구성된 공진회로(170)와 변조 회로(180) 그리고 정류기(190)를 더 포함할 수 있다.
정류기(190)는 클럭신호 발생기(120)의 전단에서 정류 효율을 높이기 위해 브릿지 다이오드와 커패시터로 전파 정류기를 구성하였으며, 공진회로(170)로부터 수신한 교류 전압을 직류 전압으로 변환한다.
변조회로(180)는 위상이나 진폭 등을 변조(modulation)하여 태그에 저장된 데이터를 리더로 되돌려 주도록 동작되며, RFID 태그의 배터리의 사용여부와 동작방식에 따라 능동형(active), 수동형(passive) 태그로 나뉘며, 리더의 RF 프론트-엔(front-end) 설계구조에 따라 각 회사마다 전송방식을 달리하여 태그의 변조방식이 바뀐다.
상술한 구성의 RFID 태그는 존슨링카운터와 디코딩 게이트에 의해 메모리 블록에서 발생된 RFID 태그 인식 신호는 변조 회로(180)에 의해 리더기로 전송되도록 동작된다.
이러한 RF 태그가 도 10에 도시되어 있다.
도 10은 본 발명에 따른 인쇄 메모리 회로 장치 및 이를 이용한 RFID 태그의 인쇄된 도면으로서 안테나, 정류기, 클럭신호 발생기, 카운터회로, 롬형식의 메모리 및 변조회로가 포함되어 구성된다.
이러한 RF 태그 회로는 그라비아 공정을 이용하여 도체 잉크를 사용하여 안테나 패턴, 커패시터의 하부전극, 다이오드의 하부전극, 트랜지스터의 게이트, 하부 연결 배선을 인쇄하고, 이어서 높은 유전율과 절연특성을 지닌 잉크를 사용하여 커패시터의 유전체, 트랜지스터의 유전체, 라인 접합부위의 절연층을 인쇄한다.
그리고 도체 잉크를 사용하여 트랜지스터의 드레인-소스, 상부 연결 배선을 인쇄한 다음, SWNT 잉크를 사용하여 트랜지스터의 반도체 층을 인쇄하여 RFID Tag를 제작하는 것이다.
이상에서 본 발명은 기재된 구체예에 대하여 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허 청구범위에 속함은 당연한 것이다.
110 : 메모리 120 : 클럭신호 발생기
130 : 제1 존슨링카운터 140 : NAND 디코딩게이트
150 : 제2 존슨링카운터 160 : NOR 디코딩게이트
170 : 공진회로 180 : 변조회로

Claims (8)

  1. 삭제
  2. 삭제
  3. 소정의 기억 용량을 갖는 RFID 태그의 인쇄 메모리 회로 장치에 있어서,
    정류기에서부터 입력된 직류 전압을 이용하여 클록 신호를 발생시키는 클럭 신호 발생기;
    상기 클럭신호 발생기의 클럭신호를 이용하여 링 카운터의 2배의 출력특성을 얻기 위한 제1 존슨 링 카운터;
    상기 제1 존슨 링 카운터의 출력신호로 NAND 게이트와 NOR 게이트를 사용하여 메모리 제어신호를 생성하는 열 디코더인 NAND 디코딩 게이트;
    상기 클럭신호 발생기의 클럭신호를 이용하여 링 카운터의 2배의 출력특성을 얻기 위한 제2 존슨 링 카운터;
    상기 제2 존슨 링 카운터의 출력신호로 NAND 게이트와 NOR 게이트를 사용하여 메모리 제어신호를 생성하는 행 디코더인 NOR 디코딩 게이트;
    상기 NAND 디코딩 게이트와 NOR 디코딩 게이트의 신호로부터 1킬로비트의 신호를 저장할 수 있는 인쇄 트랜지스터 기반의 NAND 형식의 메모리;
    를 포함하고,
    상기 제1 및 제2 존슨 링 카운터는
    상기 클럭 신호 발생기의 클럭 신호를 이용하여 플립플롭 개수의 2배 만큼의 신호를 생성하도록 동작되며, D F/F(Delay Flip-Flop)으로 구성되는 p형 인쇄 트랜지스터만을 사용한 패스 트랜지스터로 구성하며,
    상기 각각의 존슨링카운터의 단자간에 겹치는 출력신호를 인쇄트랜지스터로 구성된 NAND 디코딩게이트와 NOR디코딩게이트에서 겹치지 않게 디코딩 신호를 생성하는 인쇄 메모리 회로 장치.
  4. 제3항에 있어서,
    상기 NAND 형식의 메모리는
    가로와 세로의 겹치는 디코더 신호를 인쇄 트랜지스터를 사용하여 소정 신호로 생성하는 인쇄 메모리 회로 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020130036172A 2013-04-03 2013-04-03 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그 KR101467469B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130036172A KR101467469B1 (ko) 2013-04-03 2013-04-03 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130036172A KR101467469B1 (ko) 2013-04-03 2013-04-03 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그

Publications (2)

Publication Number Publication Date
KR20140120962A KR20140120962A (ko) 2014-10-15
KR101467469B1 true KR101467469B1 (ko) 2014-12-02

Family

ID=51992627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130036172A KR101467469B1 (ko) 2013-04-03 2013-04-03 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그

Country Status (1)

Country Link
KR (1) KR101467469B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319415B2 (en) * 2017-04-26 2019-06-11 Xerox Corporation Printed memory grid connector

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110135170A (ko) * 2010-06-10 2011-12-16 (주) 파루 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110135170A (ko) * 2010-06-10 2011-12-16 (주) 파루 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법

Also Published As

Publication number Publication date
KR20140120962A (ko) 2014-10-15

Similar Documents

Publication Publication Date Title
Myny et al. Plastic circuits and tags for 13.56 MHz radio-frequency communication
US9991751B2 (en) Short range wireless communication
US8095104B2 (en) Semiconductor device and electronic device having the same
US7088145B2 (en) AC powered logic circuitry
Myny et al. Bidirectional communication in an HF hybrid organic/solution-processed metal-oxide RFID tag
Dagan et al. A low-power low-cost 24 GHz RFID tag with a C-flash based embedded memory
Blache et al. Organic CMOS circuits for RFID applications
Myny et al. 16.3 Flexible thin-film NFC tags powered by commercial USB reader device at 13.56 MHz
KR20050005427A (ko) 접지된 안테나를 이용하는 정류기
JP4724708B2 (ja) 無線ｉｃタグ
US9407263B2 (en) Method and apparatus for a tunable driver circuit
US11317263B2 (en) Package-less low energy communication system tag
KR101119134B1 (ko) 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법
KR101467469B1 (ko) 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그
KR101433638B1 (ko) 저전압용 rfid 태그 제조 방법 및 이를 이용한 rfid 태그
KR20110060080A (ko) 난수 발생기
Cilek et al. Ultra low power oscillator for UHF RFID transponder
US8947149B1 (en) Stacked clock distribution for low power devices
Genoe et al. Design and manufacturing of organic RFID circuits: Coping with intrinsic parameter variations in organic devices by circuit design
KR101492891B1 (ko) 센서를 내장한 근거리 무선 태그 장치 및 그 제조 방법
JP5204998B2 (ja) 半導体装置
KR101444744B1 (ko) 인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그
US11502071B2 (en) Semiconductor device having voltage regulators embedded in layered package
JP2002152080A (ja) タグ及びそれに用いる半導体集積回路
Jeon et al. CMOS passive RFID transponder with read-only memory for low cost fabrication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191101

Year of fee payment: 6