KR101444744B1 - 인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그 - Google Patents

인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그 Download PDF

Info

Publication number
KR101444744B1
KR101444744B1 KR1020130059548A KR20130059548A KR101444744B1 KR 101444744 B1 KR101444744 B1 KR 101444744B1 KR 1020130059548 A KR1020130059548 A KR 1020130059548A KR 20130059548 A KR20130059548 A KR 20130059548A KR 101444744 B1 KR101444744 B1 KR 101444744B1
Authority
KR
South Korea
Prior art keywords
type
printing
transistor
swnt
cmos
Prior art date
Application number
KR1020130059548A
Other languages
English (en)
Inventor
김동환
강문식
Original Assignee
(주) 파루
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 파루 filed Critical (주) 파루
Priority to KR1020130059548A priority Critical patent/KR101444744B1/ko
Application granted granted Critical
Publication of KR101444744B1 publication Critical patent/KR101444744B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
    • G06K19/0708—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

인쇄공정을 이용한 플렉시블 CMOS 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 RFID 태그가 개시된다. 본 발명의 집적회로 제조방법은 인쇄방법을 사용하여 p형 단일벽 탄소나노튜브(SWNT;Single-wall Nanotube) 기반 트랜지스터(TR;transistor)를 인쇄한 다음, 인쇄된 SWNT 기반 TR의 표면에 전구체와 올리고머가 용해된 N형 도핑 잉크를 사용하여 트랜지스터 채널에 중첩 인쇄하여 소정의 P형 SWNT 기반 TR을 N형 SWNT 기반 트랜지스터로 전환하여 CMOS(Complementary metal oxide semiconductor)형태의 트랜지스터로 변환하여 구성함으로써, 기존 Si에 기반한 스마트폰 및 그 외의 이동식 단말기와 상호 감응이 가능하도록 하여 RFID 및 USN 분야를 실제적으로 모든 생활과 산업에 활용할 수 있도록 하는 효과가 있다.

Description

인쇄공정을 이용한 플렉시블 CMOS 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 RFID 태그{FLEXIBLE CMOS TYPE IC PRODUCTION METHOD FOR LOW DRIVING VOLATAGE AND RFID TAG THEREOF}
본 발명은 집적회로 제조방법에 관한 것으로, 보다 상세하게는 100% 인쇄공정으로 제작되는 SWNT를 반도체 층으로 이용하는 박막 트랜지스터를 기반으로 하는 집적회로 제조시 CMOS형태를 인쇄 회로에 적용하기 위해 간편하게 도핑 잉크를 p형 트랜지스터위에 인쇄하여 p형 트랜지스터를 N형트랜지스터로 간단히 제조하는 인쇄공정을 이용한 플렉시블 CMOS 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 RFID 태그에 관한 것이다.
기존의 바코드를 대체하기 위해 RFID 태그의 제조 단가를 낮추고자 하는 연구 개발의 결과로 실리콘 기반의 RFID 칩의 가격은 현저히 낮아졌으나, 제조된 칩을 안테나에 본딩하고, 이를 다시 상표에 라벨링하는 가격이 RFID 태그 전체 제조비용의 75%를 차지함에 따라 실리콘 기반의 RFID 태그의 제조 비용을 더 이상 낮출 수 없는 한계에 도달하게 되었다. 이를 해결하기 위해 본딩과 라벨링이 근본적으로 필요 없는 인쇄 RFID 태그에 대한 연구가 진행되고 있다.
특히 롤투롤 인쇄 기반의 집적회로는 실리콘 회로에 비해 간단하고 친환경적인 공정에 플라스틱 필름 형태의 기판에 인쇄가 가능하여 실리콘 기반의 집적회로에 비해 제작 단가를 크게 낮출 수 있는 장점이 있어 현재 RFID 태그 등 각종 디지털 회로를 인쇄하는 연구가 활발히 진행되고 있으며, 특히 100% 인쇄를 이용한 RFID 태그와 센서가 집적된 USN 회로를 저가로 플라스틱 필름위에 양산하는 기술개발이 활발히 진행되고 있다.
이러한 트랜지스터의 주요 기본 소자인 능동 전자 소자들은 대부분 패시브형태로 구동하므로, 리더기로부터 무선으로 전원을 공급받아 구동해야 하기 때문에 동작을 위해 필요로 하는 구동전압을 낮추어야 보다 효율적으로 소비자들에게 접근 가능하며 동시에 인쇄된 소자의 내구성도 향상시킬 수 있다.
그럼에도 불구하고 현재 인쇄 RFID와 인쇄 USN은 대부분 20 V이상의 구동전압을 요구함에 따라 기존 Si기반의 스마트폰과 같은 단말기들과 호환성이 낮아 상용화에 걸림돌이 되어 왔다.
이를 해결하기 위해서는 CMOS형태의 소자회로를 구축하여야 하나, 현재 인쇄기술로는 공기중에서 안정한 n형 인쇄트랜지스터를 회로에 적용시키기는 매우 어려워서 실현이 더디어 지고 있는 실정이다. 이에 따라 많은 기업과 대학 및 연구소에서 공기중에서 안정한 n형 트랜지스터를 손쉽게 인쇄하는 기술 개발이 활발하게 진행되고 있다.
그러나 CMOS형태의 집적 회로를 인쇄기술 만을 이용해 양산하기 위해서는 적정한 전하 및 전자 이동도 (0.1-1 cm2/Vs)를 지니며 동시에 주변 환경에 매우 안정한 N형과 P형 트랜지스터를 플라스틱 기판위에 인쇄할 수 있어야 하지만 기존의 인쇄 가능한 반도체 잉크들은 대부분 이동도(Mobility)가 낮거나 공기 중에서 불안하여 100%인쇄를 적용하기에는 너무 이동도가 현저하게 저하되어 전자소자를 제작할 수 없어서 포토리쏘와 증착 방법을 혼용하여 플렉시블 CMOS기반 집적회로를 제조하여 보고하기도 하였으나, 초저가화가 최대 장점인 인쇄 RFID와 인쇄 USN분야에서는 의미가 없어, 이러한 문제를 해결하고자 단일벽 탄소 나노튜브(SWNT)를 반도체물질로 이용하여 R2R 그라비아 잉크를 제조하고자 하는 기술들이 등록특허 제10-0823554호(명칭:고분자 유전체가 나노 ㅋ코팅된 단일벽 탄소 나노튜브 및 이를 이용한 박막트랜지스터)에 개시되어 있다.
그러나 SWNT를 n doping 하면 그동안 공기 중에서의 안정도가 현저히 감소하여 소자를 제작하면 문턱 전압값이 크게 변하여 CMOS로직 회로를 구성조차 하기 힘들다는 문제점이 있다.
이러한 문제점을 해결하기 위한 본 발명은 100% 인쇄 방법을 이용하여 플라스틱 기판에 공기중에서 상대적으로 안정한 p형 SWNT를 반도체 잉크로 회로를 인쇄한 다음 인쇄 유닛에서 연속 또는 배치 방식으로 p형 트랜지스터를 n형 트랜지스터로 바꾸어야 하는 부분만 n 도핑 잉크를 채널위에 인쇄하여 CMOS형태로 변환 시키며 동시에 이동도 0.1-1 cm2/Vs를 유지할 수 있는 100% 인쇄 플렉시블 CMOS형식의 집적회로 제조 방법 및 이를 이용한 RFID 태그를 제공하는 것을 목적으로 한다.
또한 본 발명은 100% 인쇄 방법을 이용하여 플라스틱 기판에 DC 5V로 구동 가능한 CMOS형태의 집적회로 제조 방법 및 이를 이용한 RFID 태그를 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명의 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 집적 회로제조 방법은 (a)플렉시블 필름 기판에 그라비아, 잉크젯, 옵셋 또는 플렉소 중 어느 하나의 인쇄방법으로 p형 단일벽 탄소나노튜브(SWNT;Single-wall Nanotube) 기반 트랜지스터(TR;transistor)를 인쇄하는 단계, 및 (b)상기 (a)단계에서 인쇄된 p형 SWNT 기반 TR의 표면에 전구체와 올리고머가 용해된 n형 도핑 잉크를 사용하여 트랜지스터 채널에 중첩 인쇄하여 소정의 p형 SWNT 기반 TR을 n형 SWNT 기반 트랜지스터로 전환하여 CMOS(Complementary metal oxide semiconductor)형태의 트랜지스터로 변환하는 단계를 포함하여 달성될 수 있다.
한편, 본 발명의 일실시예에 의한 인쇄공정을 이용한 플렉시블 CMOS 형태의 저전압용 구동 집적 회로를 이용한 RFID 태그는, 리더기로부터 교류 전압을 수신하는 공진회로와, 상기 공진회로부터 수신한 교류 전압을 직류 전압으로 변환하는 정류기와, 상기 정류기에서부터 입력된 직류 전압을 이용하여 클록 신호를 발생시키는 클록 신호 발생기와, 상기 클록 신호를 이용하여 하기 메모리를 제어하기 위한 제어 신호를 발생시키는 존슨 링 카운터와, 상기 존슨 링 카운터의 출력신호로 NAND 게이트와 NOR 게이트를 사용하여 메모리 제어신호를 생성하는 디코딩 게이트와, 상기 디코딩 게이트의 제어 신호로부터 RFID 태그 인식 신호를 발생시키는 NAND 형식의 메모리, 및 상기 메모리에서 발생된 RFID 태그 인식 신호를 상기 리더기로 전송하는 변조 회로를 포함하되, 상기 클럭신호발생기, 상기 존슨링카운터, 상기 디코더게이트, 상기 메모리, 또는 상기 변조회로에 사용되는 트랜지스터는 폴리이미드(PI), 폴리에틸렌나프탈레이트(PEN), 폴리에스터(PET), 폴리카보나이트(PC), 그리고 폴리설폰(PES) 중 어느 하나의 기판에 인쇄된 p형 SWNT 기반 TR의 표면에 n형 도핑 잉크를 사용하여 트랜지스터 채널에 중첩 인쇄하여 소정의 p형 SWNT 기반 TR을 n형 SWNT 기반 트랜지스터로 전환하여 CMOS(Complementary metal oxide semiconductor)형태의 트랜지스터로 변환하여 제조될 수 있다.
이러한 n형 도핑잉크는 에폭시 전구체와 아민계 올리고머를 1:1 몰비로 부틸케비톨 또는 에틸 케비톨에 용해하여 점도 1 -1000cp로 제조하거나, 또는 폴리 우레탄 전구체와 아민계 올리고머를 1:1 몰비로 부틸케비톨 또는 에틸 케비톨에 용해하여 점도 1 -1000cp로 제조하거나 또는 에폭시 전구체와 블록 NCO 올리고머를 1:1 몰비로 부틸케비톨 또는 에틸 케비톨에 용해하여 점도 1 -1000cp로 제조할 수 있다.
또한, sol로 제조된 ZnO용액을 무게비로 1-5%를 첨가하거나, ZnO용액에 Al을 1% 미만으로 함유하도록 제조하여 사용할 수 있다.
또한, n형 도핑잉크는 P형 SWNT 트랜지스터의 문턱 전압 값에 비례하는 농도로 P형 SWNT 트랜지스터의 문턱 전압 값을 제어하는 것이 바람직하다.
본 발명의 인쇄공정을 이용한 플렉시블 CMOS 형태의 저전압용 구동 집적 회로 제조 방법에 의하여 제조된 SWNT를 반도체로 이용하여 100% 인쇄 방법으로 제조된 p,n트랜지스터에 의한 집적회로는 DC 5V이하에서 구동되어 다양한 일회용 NFC관련 전자소자를 양산 할 수 있도록 하여 기존 Si에 기반한 스마트폰 및 그 외의 이동식 단말기와 상호 감응이 가능하도록 하여 RFID 및 USN 분야를 실제적으로 모든 생활과 산업에 활용할 수 있도록 하는 효과가 있다.
또한 본 발명의 인쇄공정을 이용한 플렉시블 CMOS 형태의 저전압용 구동 집적 회로 제조 방법에 의하면, 인쇄전자분야가 지닌 고전압 구동 문제로 인한 Si 기반 전자 소자들과의 상호 감응 문제를 쉽게 해결할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 의한 저전압용 RFID 태그의 회로도,
도 2는 본 발명의 일실시예에 의한 100% 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압용 RFID 태그 도면,
도 3은 본 발명의 일실시예에 의한 n도핑 잉크 제조 과정을 설명하기 위한 흐름도,
도 4는 본 발명의 일실시예에 의한 100% 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 집적회로 인쇄 순서도,
도 5는 5단 클럭 신호 발생기의 회로도,
도 6은 본 발명의 일실시예에 의한 100% 인쇄공정을 이용한 플렉시블 CMOS 형태의 인버터 도면 및 입력전압 대비 전압이득을 나타내는 그래프,
그리고,
도 7은 플렉시블 기판에 인쇄된 CMOS형태의 클럭신호발생기의 실제 이미지이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 및/또는 소프트웨어의 결합으로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예에 의한 저전압용 RFID 태그와 그 제조 방법에 대해 설명하기로 한다.
먼저, 본 발명은 그라비아(Gravure)인쇄, 잉크젯(Inkjet)인쇄, 옵셋(Offset)인쇄 또는 플렉소(Flexo)인쇄 방식을 이용하여 CMOS 형태의 저전압용 구동 집적 회로를 구성하는 방법에 관한 것으로, 도체 잉크를 사용하여 안테나, 캐패시터, 다이오드, 트랜지스터의 전극을 인쇄하고 유전체 잉크를 사용하여 캐패시터, 트랜지스터, 배선 교차부위에 절연 및 유전층을 인쇄하고 p형 및 n형 반도체 잉크를 사용하여 다이오드, 트랜지스터의 활성층을 인쇄한 후 이를 조합하여 100% 인쇄 방식으로 집적회로를 제조하는 기술로, 이를 이용하여 13.56MHz에서 공진하는 공진회로인 안테나, 13.56MHz에서 5V 이상의 정류가 가능한 정류기, 5V 이하에서 동작하는 클럭 신호 발생기, 카운터회로, 메모리, 변조 트랜지스터를 만드는 기술에 관한 것으로, 특히 본 발명은 100% 인쇄 방법을 이용하여 플라스틱 기판에 공기중에서 상대적으로 안정한 p형 SWNT를 반도체 잉크로 인쇄한 후 곧바로, 2번째 인쇄 유닛에서 연속 또는 배치 방식으로 p형 트랜지스터를 n형 트랜지스터로 바꾸어야 하는 부분만 N도핑 잉크를 채널위에 인쇄하여 CMOS형태로 변환하는 기술에 관한 것이다.
도 1은 본 발명의 일실시예에 의한 저전압용 RFID 태그의 회로도이고, 도 2는 본 발명의 일실시예에 의한 100% 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압용 RFID 태그 도면이다.
도시된 바와 같이, 본 발명에 따른 RFID Tag의 회로도는 안테나(170), 클럭 신호 발생기(120)와, 존슨 링 카운터(130,150)와, NAND 형식의 디코딩 게이트(140)와, NOR 형식의 디코딩 게이트(160), 변조회로(180), 정류기(190), 그리고 NAND 형식의 메모리(110)를 포함하여 구성하고 100% 인쇄공정을 이용하여 인쇄된 CMOS 형태의 RFID 태그회로를 구성된다.
먼저 RFID 태그의 집적회로는 p형 단일벽 탄소나노튜브(SWNT;Single-wall Nanotube) 기반 트랜지스터(TR;transistor)를 인쇄한 다음, 인쇄된 p형 SWNT 기반 TR의 표면에 전구체와 올리고머가 용해된 N형 도핑 잉크를 사용하여 트랜지스터 채널에 중첩 인쇄하여 소정의 p형 SWNT 기반 TR을 N형 SWNT 기반 트랜지스터로 전환하여 CMOS(Complementary metal oxide semiconductor)형태의 트랜지스터로 변환하여 RFID 태그회로를 인쇄하여 이루어진다.
이러한 p형 단일벽 탄소나노튜브(SWNT;Single-wall Nanotube) 기반 트랜지스터(TR;transistor)는 플렉시블(Flexible) 필름 기판에 인쇄하게 되는 데, 플렉시블 필름 기판은 폴리이미드(PI;Polyimide), 폴리에틸렌나프탈레이트(PEN;Polyethylene Naphthalate), 폴리에스터(PET;Polyethlene Terephthalate), 폴리카보나이트(PC;Polycarbonate), 그리고 폴리설폰(PES;Polymer Sulfone) 중 어느 하나의 기판을 사용할 수 있다.
본 발명에서는 n형 도핑 잉크를 사용하여 트랜지스터 채널에 중첩 인쇄하는 것을 하나의 특징으로 하는 데, SWNT가 원래 지니고 있는 p형 성질을 인쇄된 표면에서 곧바로 전자를 잘 주는 아민계열의 고분자 또는 아민계열 고분자와 n형 타입의 ZnO 반도체 솔(sol)을 복합하여 인쇄된 p형 SWNT에 추가로 인쇄하면, SWNT표면에 전자주게 물질들이 코팅되어 p형 SWNT를 곧바로 N형 SWNT로 전환시키게되고, 이때 인쇄 SWNT의 넷트웍 구조는 n도핑 잉크들이 빠르게 SWNT네트웍 사이의 미세 캐필라리 현상으로 균질하게 도핑되도록 한다.
또한 아민계열 고분자 단독으로는 전자 주게 현상이 매우 불안하여 안정한 n형 트랜지스터를 확보 할수 없기 때문에 에폭시 또는 우레탄 가교 결합을 이용하여 n도핑이 안전하게 이루어지도록 함으로써, N도핑잉크를 손쉽게 대량생산할 수 있는 것이다.
이하, 도면을 참고하여 n도핑 잉크의 제조과정을 설명한다.
실시예1 .n도핑잉크의 제조
도 3은 본 발명의 일실시예에 의한 n도핑 잉크 제조 과정을 설명하기 위한 흐름도로서, 도시된 바와 같이 먼저 분자량 1,000~10,000의 에폭시 수지를 주제로 사용하고(S210), 아민기(NH, NH2)가 화학적으로 결합된 소재를 개시제로 하여(S211) 주제인 에폭시가 투명한 상태가 될 때까지 교반하여 완성된다(S212~S214).
여기서, 지방성, 방향족 아민 부가물로써 DETA(diethylenetriamine), TETA(triethylenetetramine), 4,4'-디아미노디페닐메탄(DADM;4,4'-diaminodiphenylmethane) 등이 있다.
실시예2 .n도핑잉크의 제조
에폭시(Epoxy) 또는 폴리 우레탄(Polyurethane)을 주제로 아민계(Amine) 올리고머(Oligomer) 또는 블록 NCO 올리고머를 개시제로 하고, 주제와 개시제를 1:1 몰비로 혼합한 다음, 이를 부틸케비톨(Butyl Carbitol) 또는 에틸 케비톨(Ethyl Carbitol)을 용매로 용해되도록 교반기에서 교반하여 제조한다.
주제와 개시제를 1:1 몰비로 한다는 것은 100g:10g 으로 질량비 10:1을 의미한다.
교반을 시작한 후 혼합된 잉크가 투명한 상태가 될 때까지 교반한다(S214).
이때, 교반 시간은 30분이 적당하다.
혼합잉크의 점도가 1 -1000cp로 제조하면 대략 투명한 상태의 혼합잉크가 제조된다.
아민계열 고분자단독으로는 전자 주게 현상이 매우 불안하여 안정한 n형 트랜지스터를 확보 할수 없기 때문에 에폭시 또는 우레탄 가교 결합을 이용하여 n도핑이 안전하게 이루어지도록 하였다.
실시예3 : ZnO n 형도핑잉크의 제조
또한, 실시예1 또는 실시예2로 제조된 n형 도핑 잉크에 n형 타입의 ZnO 반도체 솔(sol)을 무게비로 1~5%첨가하여 제조하게 되면 SWNT표면에 전자주게 물질들이 코팅되어 p형 SWNT를 곧바로 n형 SWNT로 전환시키게 되고, 이때 인쇄 SWNT의 넷트웍 구조는 n도핑 잉크들이 빠르게 SWNT네트웍 사이의 미세 캐필라리 현상으로 균질하게 도핑되도록 할 수 있다.
실시예4 : AL n 형도핑잉크 제조
또한, 실시예3으로 제조된 ZnO n형도핑잉크용액에 Al을 1% 미만으로 함유하도록 제조한다.
여기서, Al이 없는 ZnO는 진성 반도체로 전도성이 거의 없으며, Al추가에 따라 전도성이 향상된다.
그리고, n형 도핑잉크는 p형 SWNT 트랜지스터의 문턱 전압 값에 비례하는 농도로 p형 SWNT 트랜지스터의 문턱 전압값을 제어하도록 한다.
이러한 n 도핑잉크를 이용하여 도면을 참조하여, RFID 집적회로를 구성하는 단계에 대하여 설명한다.
도 4은 본 발명의 일실시예에 의한 100% 인쇄공정을 이용한 플렉시블 CMOS 형태의 저전압용 구동 집적 회로 제조 방법의 인쇄 순서도로서, RFID 태그 회로를 구성하기 위한 것으로, 5단계의 인쇄공정으로 구성한다.
'1도인쇄'단계는 플렉시블 필름 기판위에 그라비아(Gravure)인쇄, 잉크젯(Inkjet)인쇄, 옵셋(Offset)인쇄 또는 플렉소(Flexo)인쇄 중 어느 하나의 인쇄방법으로 은나노, 구리나노 등의 도체 잉크를 사용하여 안테나 패턴, 커패시터의 하부전극, 다이오드의 하부전극, 트랜지스터의 게이트, 하부 연결 배선을 인쇄한다.
플렉시블 필름 기판은 폴리이미드(PI), 폴리에틸렌나프탈레이트(PEN), 폴리에스터(PET), 폴리카보나이트(PC), 그리고 폴리설폰(PES) 중 어느 하나의 기판을 사용하고, 이때의 도체잉크는 ZnO나노선과 고분자 아닐린복합 기반의 다이오드용 반도체잉크와, 은나노기반의 안테나, 다이오드 하부전극용 및 커패시터 전극용 잉크를 사용하는 것이 바람직하다.
'1도인쇄'단계에서의 인쇄가 종료되면, '2도인쇄'단계에서는 높은 유전율과 절연특성을 지닌 잉크를 사용하여 커패시터의 유전체, 트랜지스터의 유전체, 라인 접합부위의 절연층을 인쇄한다.
'2도인쇄'단계에서 사용되는 잉크는 BaTiO3기반 유전체 잉크를 사용할 수 있다.
'2도인쇄'단계에서 유전체를 인쇄한 다음, '3도인쇄'단계에서는 은나노, 구리나노등의 도체 잉크를 사용하여 트랜지스터의 드레인-소스, 상부 연결 배선을 인쇄한다.
이때의 도체 잉크는 알루미늄기반의 잉크를 사용할 수도 있음은 물론이다.
'3도인쇄'단계에서 상부의 연결 배선이 인쇄되면, '4도인쇄'단계에서는 SWNT 잉크를 사용하여 트랜지스터의 반도체 층을 인쇄한다.
'4도인쇄'단계에서 반도체층의 인쇄가 완료되면, '5도인쇄'단계에서는 제조된 n도핑 잉크를 사용하여 회로 내에 N형 트랜지스터가 위치해야 하는 부분에 n형 트랜지스터를 인쇄하여 100% 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 읽기 전용 RFID Tag를 제작한다.
이러한 본 발명의 RFID 태그는 100% 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 읽기 전용 RFID Tag로서 CMOS 형태의 인버터를 기본으로 하며, 인버터를 조합하여 만들 수 있는 클럭 신호 발생기(120), 존슨링카운터 회로(130,150), 롬 형식의 메모리(110), 디코딩 게이트(140,160)에 의해 동작하게 된다.
상술한 공정을 이용한 플렉시블 CMOS 형태의 인버터 도면과 입력전압 대비 전압이득을 나타내는 그래프가 도 6에 도시되어 있다.
도시된 바와 같이 CMOS 형태의 인버터는 p형 및 n형 인버터에 비해 전압이득이 매우 높아 낮은 전압에서도 구동이 가능한 장점을 가지고 있다.
또한 CMOS 형태의 인버터는 p형 트랜지스터만을 사용한 인버터에 비해 전압이득이 매우 높으며 5V 구동에서도 20V 구동의 p형 인버터에 비해 전압이득이 높게 나타나는 특성을 갖음을 확인할 수 있다.
클럭 신호 발생기(120)는 직류를 이용하여 클럭신호를 발생시키도록 인쇄 트랜지스터를 이용하여 제작된 인버터를 복수 개 연결한 회로로 구현되며, 전원과 라인에서 발생하는 잡음이 트랜지스터의 저항, 캐패시터를 통하여 외부의 교류전원 없이 지연 신호를 발생시킨다.
도 5에 5개의 인버터로 구현된 클럭 신호 발생기가 도시되어 있다.
클럭신호 발생기(120)는 인버터를 직렬로 연결하되 홀수 개의 인버터를 사용해야 한다.
이러한 구성의 클럭신호 발생기를 이용하면 인쇄 인버터의 등가 커패시터와 저항을 이용하여 발진 주파수를 제어할 수 있다. 즉 게이트와 소오스의 인쇄 전극의 넓이를 조절함으로써 인쇄 트랜지스터의 등가 커패시터를 조절할 수 있다.
본 실시예에서는 5단 클럭 신호 발생기를 예를 들었으나, 본 발명은 이에 한정하지 않고 3단 이상의 단수 단으로 구현할 수 있으며, 3 내지 17단 CMOS형태의 인버터를 인쇄하여 제조하는 것이 바람직하다.
본 발명에 따른 클럭 신호 발생기(120)는 통상 다이오드로 구성된 정류기(190)로부터 입력받은 직류 전압에 의하여 각 단의 인버터가 동작하며, 회로에 유입되거나 회로 자체에서 발생하는 백색 잡음이 클럭 신호 발생기 내에서 전체 등가 커패시터와 저항에 따라 일정한 주파수를 발진하여 클럭 신호를 생성시키도록 동작된다.
존슨링카운터(130,150)는 클럭 신호 발생기(120)의 클럭 신호를 이용하여 플립플롭 개수의 2배 만큼의 신호를 생성하도록 동작되며, 외부에서 인가되는 회로 동작 신호를 제어하면서 인쇄트랜지스터의 수를 최소화하기 위하여 트랜지스터로 구성되는 D F/F(Delay Flip-Flop)으로 구성한다.
즉, 존슨링카운터(130,150)는 CMOS형 인버터 인쇄 트랜지스터 기반의 D F/F을 포함하여 구성할 수 있는 것이다.
이러한 존슨링카운터(130,150)는 클럭 신호 발생기(120)의 신호를 받아 플립플롭의 개수만큼 주파수를 분주하며, 링 카운터 출력의 2배 신호를 얻기 위하여 링 카운터(플립플롭)의 마지막 단에서 출력을 끄집어 내어 첫단의 입력과 엇갈리게 결합시켜 놓은 구성이다.
제1 존슨링카운터(130)는 클럭 신호 발생기(120)의 신호를 받아 분주된 주파수를 열(column) 디코더인 NAND 디코딩게이트(140)로 입력하고, 제2 존슨링카운터(150)는 행(row) 디코더인 NOR 디코딩 게이트(160)로 입력하도록 연결된다.
디코딩 게이트(140,160)는 CMOS형 인버터 트랜지스터를 기반으로 하는 하나 이상의 NAND, NOR 게이트, AND게이트, 또는 OR게이트 등의 디코딩 소자를 포함할 수 있는 데, 본 발명에서는 NAND 형식의 디코딩 게이트(140)와 NOR 형식의 디코딩 게이트(160)를 각각 사용하는 것으로 설명한다.
이러한 NAND 형식의 디코딩 게이트(140)와 NOR 형식의 디코딩 게이트(160)는 존슨 링 카운터가 회로 자체적으로 디코딩 신호를 만들어 낼 수 없기 때문에 NAND 게이트와 NOR 게이트를 통하여 디코딩 신호를 생성하도록 하는 것이다.
이러한 디코딩 게이트(140,160)들은 각각 존슨 링 카운터(130,140)의 겹치는 신호를 제거한 후 단일 신호로 출력할 수 있도록 동작된다.
구체적으로 존슨 링 카운(130,140)의 단자간에 겹치는 출력신호를 인쇄 트랜지스터로 제작된 NAND 게이트와 NOR 게이트를 통하여 겹치지 않게 디코딩 신호를 얻도록 동작된다.
이를 위하여 클럭신호 발생기(120)의 클럭 신호를 사용하여 CMOS형 인쇄 트랜지스터를 사용한 트랜지스터 기반의 존슨 링 카운터(130,150)를 구성 후 제1 존슨링카운터(130)는 분주된 주파수를 열(column) 디코더인 NAND 디코딩게이트(140)로 입력하고, 제2 존슨링카운터(150)는 행(row) 디코더인 NOR 디코딩 게이트(160)로 입력하도록 연결된다.
NAND 형식의 디코딩 게이트(140)와 NOR 형식의 디코딩 게이트(160)를 사용하여 디코더 신호를 추출하는 것이다.
이러한 구성으로 인쇄 트랜지스터의 수를 최소화할 수 있음은 물론이다.
메모리(110)는 CMOS형 인버터 인쇄 트랜지스터를 기반으로 NAND, NOR 및 OR 형식의 롬(ROM)으로 구성할 수 있으나, 본 발명의 실시예에서는 NAND 형식의 ROM으로 구성된 메모리를 사용하는 것으로 도시되어 있다.
또한, 본 발명은 RFID 태그에서 구동되는 소정 용량의 기억 용량을 갖는 인쇄 메모리 회로를 구비한 RFID 태그를 구성하기 위하여, 상술한 구성 외에 본 발명에 따른 RFID 태그는 13.56 MHz에서 높은 Quality Factor를 가지기 위해 소정의 값을 가지는 코일과 커패시터로 구성되며, 리더기로부터 13.56 MHz의 교류 전압을 수신하도록 동조 안테나로 구성된 공진회로(170)와 변조 회로(180) 그리고 정류기(190)를 더 포함할 수 있다.
정류기(190)는 클럭신호 발생기(120)의 전단에서 정류 효율을 높이기 위해 브릿지 다이오드와 커패시터로 전파 정류기를 구성하였으며, 공진회로(170)로부터 수신한 교류 전압을 직류 전압으로 변환한다.
변조회로(180)는 위상이나 진폭 등을 변조(modulation)하여 태그에 저장된 데이터를 리더로 전송되어 태그의 정보를 판독할 수 있도록 동작되며, RFID 태그의 배터리의 사용여부와 동작방식에 따라 능동형(active), 수동형(passive) 태그로 나누어 지며, 리더의 RF 프론트-엔(front-end) 설계구조에 따라 각 회사마다 전송방식을 달리하여 태그의 변조방식이 바뀐다.
상술한 구성의 RFID 태그는 존슨링카운터와 디코딩 게이트에 의해 메모리 블록에서 발생된 RFID 태그 인식 신호는 변조 회로(180)에 의해 리더기로 전송되어 태그의 정보를 읽게 된다.
상술한 바와 같이 이러한 RF 태그 회로는 그라비아 공정을 이용하여 도체 잉크를 사용하여 안테나 패턴, 커패시터의 하부전극, 다이오드의 하부전극, 트랜지스터의 게이트, 하부 연결 배선을 인쇄하고, 이어서 높은 유전율과 절연특성을 지닌 잉크를 사용하여 커패시터의 유전체, 트랜지스터의 유전체, 라인 접합부위의 절연층을 인쇄한다.
그리고 도체 잉크를 사용하여 트랜지스터의 드레인-소스, 상부 연결 배선을 인쇄한 다음, SWNT 잉크를 사용하여 트랜지스터의 반도체 층을 인쇄하고 N도핑 잉크를 사용하여 회로 내에 N형 트랜지스터가 위치해야 하는 부분에 N형 트랜지스터를 인쇄하여 집적회로들을 제작하는 것이다.
도 7에 플렉시블 기판에 인쇄된 CMOS형태의 클럭신호발생기의 실제 이미지가 개시되어 있다.
이상에서 본 발명은 기재된 구체예에 대하여 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허 청구범위에 속함은 당연한 것이다.
110 : 메모리 120 : 클럭신호 발생기
130 : 제1 존슨링카운터 140 : NAND 디코딩게이트
150 : 제2 존슨링카운터 160 : NOR 디코딩게이트
170 : 공진회로 180 : 변조회로

Claims (13)

  1. 삭제
  2. (a)플렉시블 필름 기판에 그라비아(Gravure)인쇄, 잉크젯(Inkjet)인쇄, 옵셋(Offset)인쇄 또는 플렉소(Flexo)인쇄 공정 중 어느 하나의 인쇄공정으로 P형 단일벽 탄소나노튜브(SWNT;Single-wall Nanotube) 기반 트랜지스터(TR;transistor)를 인쇄하는 단계;및
    (b)상기 (a)단계에서 인쇄된 P형 SWNT 기반 TR의 표면에 전구체와 올리고머가 용해된 N형 도핑 잉크를 사용하여 트랜지스터 채널에 중첩 인쇄하여 P형 SWNT 기반 TR을 N형 SWNT 기반 트랜지스터로 전환하여 CMOS(Complementary metal oxide semiconductor)형태의 트랜지스터로 변환하는 단계;
    를 포함하고,
    상기 N형 도핑잉크는
    에폭시 전구체와 아민계 올리고머를 1:1 몰비로 부틸케비톨 또는 에틸 케비톨에 용해하여 점도 1 -1000cp로 제조하는 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 집적 회로제조 방법.
  3. (a)플렉시블 필름 기판에 그라비아(Gravure)인쇄, 잉크젯(Inkjet)인쇄, 옵셋(Offset)인쇄 또는 플렉소(Flexo)인쇄 공정 중 어느 하나의 인쇄공정으로 P형 단일벽 탄소나노튜브(SWNT;Single-wall Nanotube) 기반 트랜지스터(TR;transistor)를 인쇄하는 단계;및
    (b)상기 (a)단계에서 인쇄된 P형 SWNT 기반 TR의 표면에 전구체와 올리고머가 용해된 N형 도핑 잉크를 사용하여 트랜지스터 채널에 중첩 인쇄하여 P형 SWNT 기반 TR을 N형 SWNT 기반 트랜지스터로 전환하여 CMOS(Complementary metal oxide semiconductor)형태의 트랜지스터로 변환하는 단계;
    를 포함하고,
    상기 N형 도핑잉크는
    폴리 우레탄 전구체와 아민계 올리고머를 1:1 몰비로 부틸케비톨 또는 에틸 케비톨에 용해하여 점도 1 -1000cp로 제조하는 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 집적 회로제조 방법.
  4. (a)플렉시블 필름 기판에 그라비아(Gravure)인쇄, 잉크젯(Inkjet)인쇄, 옵셋(Offset)인쇄 또는 플렉소(Flexo)인쇄 공정 중 어느 하나의 인쇄공정으로 P형 단일벽 탄소나노튜브(SWNT;Single-wall Nanotube) 기반 트랜지스터(TR;transistor)를 인쇄하는 단계;및
    (b)상기 (a)단계에서 인쇄된 P형 SWNT 기반 TR의 표면에 전구체와 올리고머가 용해된 N형 도핑 잉크를 사용하여 트랜지스터 채널에 중첩 인쇄하여 P형 SWNT 기반 TR을 N형 SWNT 기반 트랜지스터로 전환하여 CMOS(Complementary metal oxide semiconductor)형태의 트랜지스터로 변환하는 단계;
    를 포함하고,
    상기 N형 도핑잉크는
    에폭시 전구체와 블록 NCO 올리고머를 1:1 몰비로 부틸케비톨 또는 에틸 케비톨에 용해하여 점도 1 -1000cp로 제조하는 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 집적 회로제조 방법.
  5. 제 2항 내지 제 4항 중 어느 한 항에 의하여 제조된 N형 도핑 잉크에 sol로 제조된 ZnO용액을 무게비로 1-5%를 첨가하여 제조하는 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 집적 회로제조 방법.
  6. 제 5항에 있어서,
    ZnO용액에 Al을 1% 미만으로 함유하도록 제조하는 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 집적 회로제조 방법.
  7. 제 2항 내지 제 4항 중 어느 한 항에 있어서,
    상기 N형 도핑잉크는
    P형 SWNT 트랜지스터의 문턱 전압 값에 비례하는 농도로 P형 SWNT 트랜지스터의 문턱 전압 값을 제어하는 인쇄 공정을 이용한 플렉시블 CMOS 형태의 저전압 구동 집적 회로제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020130059548A 2013-05-27 2013-05-27 인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그 KR101444744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130059548A KR101444744B1 (ko) 2013-05-27 2013-05-27 인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130059548A KR101444744B1 (ko) 2013-05-27 2013-05-27 인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그

Publications (1)

Publication Number Publication Date
KR101444744B1 true KR101444744B1 (ko) 2014-09-26

Family

ID=51761184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130059548A KR101444744B1 (ko) 2013-05-27 2013-05-27 인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그

Country Status (1)

Country Link
KR (1) KR101444744B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098086A (ko) 2017-02-24 2018-09-03 순천대학교 산학협력단 유연 nfc 센서 태그 및 유연 nfc 센서 태그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070006622A (ko) * 2005-07-08 2007-01-11 코비오 인코포레이티드 Ｒｆｉｄ 태그 제조 방법 및 그로부터 형성된 구조물
KR100823554B1 (ko) * 2006-10-31 2008-04-22 (주) 파루 고분자 유전체가 나노 코팅된 단일 벽 탄소 나노튜브 및이를 이용한 박막트랜지스터
KR20120008449A (ko) * 2010-07-16 2012-01-30 고려대학교 산학협력단 탄소나노튜브의 ｎ-도핑 재료와 ｎ-도핑 방법, 및 이를 이용한 소자
KR20130053097A (ko) * 2011-11-15 2013-05-23 한밭대학교 산학협력단 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070006622A (ko) * 2005-07-08 2007-01-11 코비오 인코포레이티드 Ｒｆｉｄ 태그 제조 방법 및 그로부터 형성된 구조물
KR100823554B1 (ko) * 2006-10-31 2008-04-22 (주) 파루 고분자 유전체가 나노 코팅된 단일 벽 탄소 나노튜브 및이를 이용한 박막트랜지스터
KR20120008449A (ko) * 2010-07-16 2012-01-30 고려대학교 산학협력단 탄소나노튜브의 ｎ-도핑 재료와 ｎ-도핑 방법, 및 이를 이용한 소자
KR20130053097A (ko) * 2011-11-15 2013-05-23 한밭대학교 산학협력단 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098086A (ko) 2017-02-24 2018-09-03 순천대학교 산학협력단 유연 nfc 센서 태그 및 유연 nfc 센서 태그 제조 방법

Similar Documents

Publication Publication Date Title
Myny et al. Plastic circuits and tags for 13.56 MHz radio-frequency communication
Cantatore et al. A 13.56-MHz RFID system based on organic transponders
Jung et al. All-printed and roll-to-roll-printable 13.56-MHz-operated 1-bit RF tag on plastic foils
KR101373532B1 (ko) 반도체장치 및 상기 반도체장치를 구비하는 전자 장치
KR101029445B1 (ko) 티티에프(태그-토크-퍼스트) 프로토콜을 이용한 프린트된 알에프아이디(라디오 프리퀀시 아이덴티피케이션) 태그
US9768210B2 (en) Semiconductor device having antenna and sensor elements
TWI505406B (zh) 半導體裝置
Blache et al. Organic CMOS circuits for RFID applications
TW200304265A (en) Rectifier utilizing a grounded antenna
KR101114714B1 (ko) 변조기를 구비하는 전자식 컴포넌트
Bohm et al. Printable electronics for polymer RFID applications
KR101444744B1 (ko) 인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그
KR101433638B1 (ko) 저전압용 rfid 태그 제조 방법 및 이를 이용한 rfid 태그
KR101492891B1 (ko) 센서를 내장한 근거리 무선 태그 장치 및 그 제조 방법
KR101119134B1 (ko) 인쇄 유기 박막 트랜지스터를 이용한 ｒｆｉｄ 태그 회로 구성 방법
US10162989B2 (en) Sensing system
KR100979992B1 (ko) 인쇄 ｒｆｉｄ 태그 회로 및 이 회로에 따라 롤 대 롤인쇄방법을 이용한 ｒｆｉｄ 태그 제조 방법
JP5204998B2 (ja) 半導体装置
KR101467469B1 (ko) 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그
CN113302625A (zh) 用于防伪的nfc qr代码标签及nfc qr代码标签的制造方法
JP2010109972A (ja) 変調回路及びそれを備えた半導体装置
Genoe et al. Design and manufacturing of organic RFID circuits: Coping with intrinsic parameter variations in organic devices by circuit design
US8085068B1 (en) Combined static and dynamic frequency divider chains using thin film transistors
CN202748816U (zh) 一种有机射频识别标签及其有机射频识别系统
Subramanian et al. Radiofrequency identification (RFID) manufacturing: A case study

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 5