JP2006511936A - 不法行為抵抗性パッケージング及びアプローチ - Google Patents

不法行為抵抗性パッケージング及びアプローチ Download PDF

Info

Publication number
JP2006511936A
JP2006511936A JP2004560110A JP2004560110A JP2006511936A JP 2006511936 A JP2006511936 A JP 2006511936A JP 2004560110 A JP2004560110 A JP 2004560110A JP 2004560110 A JP2004560110 A JP 2004560110A JP 2006511936 A JP2006511936 A JP 2006511936A
Authority
JP
Japan
Prior art keywords
magnetic
integrated circuit
state
magnetic field
small magnets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004560110A
Other languages
English (en)
Inventor
カール、クヌーセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006511936A publication Critical patent/JP2006511936A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/20Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

不法行為抵抗性パッケージング・アプローチは、不揮発性メモリを保護する。本発明の一例の実施形態によれば、集積回路装置(100)内に配置された磁気メモリ素子(130−132)は、磁石(120)を含むパッケージ(106)によって磁束(122)から保護される。磁石からの磁束は、パッケージによって磁気メモリ素子から離れる方向に向けられている。例えば、磁気メモリ素子にアクセスするための、パッケージの一部の除去など、不法行為がなされると、パッケージは、磁束が、いくつか又は全ての磁気メモリ素子に達することを可能にし、これは、その論理状態の変化を引き起こす。この方法によれば、磁気メモリ素子は、不法行為から保護される。

Description

本発明は、デバイスのパッケージングと、さらに特に、例えば集積回路などのアイテム用の不法行為抵抗性パッケージングとを対象にする。
パッケージングは、製品の保護及び安全の点で重要な役割を果たす。例えば、エレクトロニクス及びソフトウエアの適用では、パッケージングは、製品が破損を受けないようにされること、及び不法行為がなされないことを確実にするために重要である。不法行為防止は、特に、特定のパッケージング内部に格納される情報が特許権を有する適用において重要であった。例えば、メモリの適用では、回路に格納されたデータへのアクセスを防止することは、時には望ましい。
格納されたデータを保護するための種々のアプローチが使用されていた。例えば、SRAMの適用では、電源が、データを格納するために使用される回路から取り外されると、メモリは失われる。電源は、不法行為が検出されると取り外され、これにより格納されたデータを消去する。これらのアプローチがバッテリ・バックアップを含む場合には、バッテリ電源も同様に、不法行為に応答して取り外される。
他のメモリの適用では、電源は、データを格納するために必ずしも必要とされない。例えば、磁気メモリの適用では、メモリは、メモリを維持するための電源を必要としない方法で格納され、従って不揮発性である。ある領域の近くに位置する材料の電気抵抗を変えるためその領域の磁性状態を利用する、ある種の磁気メモリセルは、まとめて磁気抵抗(MR)メモリセルとして知られている。磁気メモリセルの配列は、しばしば磁気ランダムアクセスメモリ(MRAM)と呼ばれる。MRAMの適用では、メモリセルは、一般的にはワード線及びセンス線の交点上に形成され、各メモリセルは、一般的には導電又は絶縁層によって分離された磁気層を有する。かかるメモリの適用で使用される磁気抵抗金属は、磁場に置かれると、電気抵抗の変化を示す。この点について、MRAMセルは、2つの安定した磁場配位を有し、これは高い抵抗と他の低い抵抗とを有する(例えば論理状態0を表す高い抵抗と、論理状態1を表す低い抵抗)。デバイスの磁性状態(すなわち磁荷)は、データとして操作及び読み出され、読み出しは、MRAMセルが位置する集積回路を調査するための手段によって、達成されることができる。
しかしながら、メモリを維持するための電源を必ずしも必要としない、例えばMRAMなどの適用において、メモリを保護することは、電源関連の不法行為保護を含む典型的なアプローチが機能しないので、問題にされていた。特に、電源を取り外すことは、メモリの喪失を引き起こさない。これら及び他の問題は、MRAM及び他のタイプの適用のための不法行為保護及びパッケージングの実施に対する課題を提起する。
本発明の種々の態様は、例えばMRAMなどの不揮発性メモリ回路のための不法行為保護を含む。本発明は、多くの実施及び適用によって実証され、それらのいくつかは以下に要約される。
本発明の一例の実施形態によれば、磁気応答性回路素子は、磁場が磁気応答性回路素子に達することを選択的に抑制するようになされたパッケージング装置によって、不法行為から保護される。パッケージは、チップを取り囲むように磁束を作り出す、チップ周囲の磁気装置を含む。特に、パッケージは、損なわれていないとき、磁場が磁気応答性回路素子に達することを抑制する。パッケージに不法行為がなされると、例えば、パッケージに含まれたチップ内に格納されているデータを調査するため、パッケージの穴は、磁場抑制特性の低減又は削除を引き起こす。その結果、チップ周囲の磁気装置は、少なくともある領域において、その端部が磁気応答性回路素子に達してその状態を変える、十分に強い磁力を提供する。このアプローチによれば、磁気応答性回路装置の磁性状態は、パッケージの不法行為(例えば除去)によって必ずしも検出されることができない。
本発明の他の例の実施形態によれば、局所磁場によって引き起こされるデータの破損を受けやすい集積回路装置は、データ記憶装置及び集積回路パッケージを含む。パッケージは、チップを取り囲むように磁束を作り出す、チップ周囲の磁気装置を含む。データ記憶装置は、電気制御信号に応答して論理状態を格納する複数の小型磁石を含む。パッケージは、局所磁場を伝え、これは、小型磁石から離れた、パッケージ内に含まれる磁気デバイスによって発生される。パッケージに穴をあけることは、周囲の磁場を遮断し、これは、順に、小型磁石によって格納されているデータの改変を自ら与える。
本発明の他の関連する例の実施形態によれば、磁気応答性集積回路メモリ装置は、複数の小型磁石からなる。各小型磁石は、磁石の磁性状態の関数として論理状態を格納するようになされている。またメモリ装置は、複数のワード線を含み、各小型磁石は、小型磁石の磁性状態を設定するためのワード線に加えられる信号に、磁気によって応答する。小型磁石の磁性状態の関数として検出可能な電気的特性を示す検出回路は、小型磁石内に格納されている論理状態を決定するために読み出される。局所磁場を発生させる磁気デバイスを含む集積回路パッケージは、小型磁石から離れる方向に局所磁場を向けるようになされている。パッケージの一部の除去に応答して、パッケージ、小型磁石及び磁気デバイスは、局所磁場が小型磁石の少なくとも一つの磁性状態を設定及び/又は変更するように配置されている。
本発明の上述の要約は、本発明の各実施形態又は全ての実施を記載するように意図されていない。本発明の上述の要約は、本発明のそれぞれ図示された実施形態又は全ての実施を記載するように意図されていない。次に続く図及び詳細な説明は、さらに特にこれらの実施形態を実証する。
発明は、添付図面に関連して、発明の種々の実施形態の以下の詳細な説明を考慮して、さらに完全に理解されることができる。
発明は、種々の修正及び代替形態に影響を受けやすいが、その明細は図面によって一例として示され、そして詳細に説明される。しかしながら、その意図は、説明された特定の実施形態に発明を制限することではないと理解されるべきである。これに対して、その意図は、添付の特許請求の範囲によって明確にされたように、発明の範囲内に含まれる全ての変更、同等物及び代替物をカバーすることである。
本発明は、不法行為保護を含む、及び/又は不法行為保護から利益を得る、種々の回路及びアプローチと、特に、例えばMRAM回路など、メモリを維持するための電源に必ずしも依存しない、不揮発性及び他の集積回路とに適用することができると思われる。本発明は、かかる適用に必ずしも制限されないが、発明の種々の態様の理解は、かかる環境における例の考察によって、最もよく得られる。
本発明の一例の実施形態によれば、磁気応答性回路装置は、磁場が磁気応答性回路素子に達することを選択的に抑制するようになされたパッケージング装置によって、磁気応答性回路素子内に格納されているデータを不法行為から保護する。磁気応答性回路装置は、電気制御信号に応答して論理状態を格納する磁気応答性物を含む。特に、パッケージは、磁気応答性物から離れる方向に、パッケージ内の磁気デバイスによって発生された局所磁場を伝えることによって、損なわれないとき、磁場が磁気応答性回路素子に達することを抑制する。しかしながら、不法行為がなされると、パッケージは、磁場抑制特性を低減又は削除し、その結果、磁場が磁気応答性回路素子に達することを引き起こし、これにより、磁場に応答して、磁性状態を設定及び/又は変更する。このアプローチによれば、磁気応答性回路装置の磁性状態は、パッケージの不法行為(例えば除去)によって必ずしも検出されることができず、磁気応答性回路素子内における磁性状態の設定又は変更は、データの信頼性を破壊し、そしてアクセスの試みを失敗させるために使用されることができる。
図1は、本発明の他の例の実施形態に基づいて、磁場が基板内の回路素子に達することを抑制するようになされたパッケージ106によって覆われた基板104を有する集積回路デバイス100を示す。基板104は、素子130、131及び132などの複数の磁気応答性回路素子を含み、これらはその磁性状態の関数としてデータを格納するようになされている。複数の磁気応答性回路素子のそれぞれは、MRAM型回路素子を含み、そして書き込みの目的ではMRAM型回路素子の状態を制御するため、及び読み出しの目的では、MRAM型回路素子の磁性状態を検出するため、(図示されていない)他の回路に結合されている。パッケージ106は、例えば、その論理状態など、回路素子の特性を検出するための調査又は他のアクセス技術を用いて、基板104内の回路素子が直接アクセス可能でないように配置されている。
1つの実施では、磁気応答性回路素子の磁性状態は、高い抵抗によって特徴付けられる第1の状態と、低い抵抗によって特徴付けられる第2の状態とによって、2つの状態の1つであるように制御される。データが磁気応答性回路素子の1つに書き込まれるべきである場合には、磁場は、そこに加えられ、そしてその磁性状態を設定するために使用される。データが読み出されるべきである場合には、磁気応答性回路素子の抵抗は、例えば、論理“0”と関連付けられる高い抵抗と、論理“1”と関連付けられる低い抵抗とによって、検出されそして論理状態を識別するために使用される。
パッケージ106は、矢印122によって示される磁束を発する磁石素子120を含み、そして、他の(示されていない)領域内に十分な磁性材料を含むパッケージによって、磁束は、基板104を取り囲むように指示される。磁束122は、パッケージ106内の材料によって、基板104から離れる方向に向けられるように指示される。パッケージ106が損なわれないままでいる(例えば除去されず、変更されず、又は別の方法で不法行為がなされていない)間には、磁束122は、パッケージによって、1つ以上の複数の磁気応答性回路素子130、131又は132(又は、示されていないが、基板104内の他のもの)に達することを抑制される。パッケージ106は、いったん不法行為がなされると、磁束122は、その端部が、1つ以上の磁気応答性回路素子に達し、そしてその磁性状態の変化を引き起こすことができるほど十分に強い。
ところで、図2を参照して、図1に示されたデバイス100の1つの特定の実施が示され、パッケージ106は、その一部を除去することを含む方法で不法行為がなされ、その結果、パッケージ106の一部に開口部226を生じさせている。この実施では、磁束122が磁気応答性回路素子131に達することを抑制するようになされたパッケージ106の一部が、除去された。この不法行為は、磁束122が回路素子131に達することを可能にし、これにより、磁気応答性回路素子131は、その磁束によってもたらされる特定の磁性状態を得る。この点について、磁気応答性回路素子131の磁性状態は、磁束122が回路素子131に達する前に、磁性状態が磁束によって変化された可能性のため、必ずしも確認されることができない。このアプローチでは、磁気応答性回路素子131内に格納されているデータは、パッケージ106に不法行為がなされることによる発見から保護される。
ところで、図3を参照して、本発明の他の特定の実行及び適用は、集積回路装置300として表される。集積回路装置300は、MRAMをベースにしたチップダイ304、(比較的に強い磁場を提供する)パッケージ磁石310、及びチップダイ304を取り囲むパッケージ320を含む。パッケージ320は、通常予想される、外部に発生された磁場から、MRAMの磁気応答性メモリセル(小型磁石又は素子)330−335を保護及び取り囲む、従来の磁気シールド312を含む。磁気シールド312は、パッケージ磁石310を含むか、又はこれと協力して作用する。パッケージ磁石310の磁場は、少なくともMRAM回路素子330−335の軸と平行に整列される。パッケージは、MRAM回路素子330−335から離れる方向に、磁気デバイスからの局所磁場を伝えるようになされている。
集積回路装置300は、例えば、MRAM回路素子330−335内のデータを調査するための、パッケージングの部分的な除去など、上方から不法行為がなされた場合には、そこに格納されているデータの信頼性が、失われることになる。この事象は、従来の磁気シールド312内への穴(及びその後の、外部に発生された磁場への暴露)のためであるか、又はMRAM回路素子330−335に直接損害を与えることによるものであるだろう。
かかる不法行為が下方から発生した場合には、MRAM回路素子330−335によって格納されているデータの信頼性が、パッケージ磁石310からの磁束によるそこへの暴露のために、失われる。一般的には、かかる暴露は、底面側を探ることによって作り出されるエアギャップが原因であるだろう。
上述され、及び図示された種々の実施形態は、実例として提供されるにすぎず、発明を制限するために解釈されるべきではない。上述の考察及び実例に基づいて、当業者は、この中で図示及び説明された、典型的な実施形態及び適用に正確に従うことなく、種々の修正及び変更が本発明に対して行われることができることを容易に認めるだろう。かかる修正及び変更は、次の特許請求の範囲で説明される本発明の真の精神及び範囲から逸脱しない。
本発明の一例の実施形態に基づいて、不法行為を抑制するようになされた集積回路デバイスを示す。 本発明の他の例の実施形態に基づいて、不法行為に応答する図1の集積回路デバイスを示す。 本発明の他の例の実施形態に基づいて、周囲に磁気シールド及び下に磁石を含むパッケージ、集積回路基板を有する集積回路デバイスを示す。
符号の説明
100 集積回路デバイス
104 基板
106 パッケージ
120 磁石素子
130、131、132 磁気応答性回路素子
226 開口部
300 集積回路装置
304 チップダイ
310 パッケージ磁石
312 磁気シールド
320 パッケージ
330、331、332、333、334、335 MRAM回路素子

Claims (22)

  1. 局所磁場によって引き起こされるデータの破損を受けやすい集積回路装置において、
    集積回路と、
    電気制御信号に応答して論理状態を格納するようになされた複数の小型磁石を有するデータ記憶装置と、
    前記集積回路を取り囲み、かつ、磁気デバイスの一部が除去されることに応答して、少なくとも一つの前記小型磁石の論理状態を変えるのに十分に強い局所磁場を発生させるようになされた前記磁気デバイスを含む集積回路パッケージと
    を備える集積回路装置。
  2. 前記集積回路パッケージ及び前記磁気デバイスは、前記複数の小型磁石から離れる方向に局所磁場を向けるようになされている請求項1記載の集積回路装置。
  3. 前記磁気デバイスは、前記磁気デバイスの一部が除去されることに応答して、フリンジ磁界を示すようになされ、前記複数の小型磁石の少なくとも一つが前記フリンジ領域に暴露される請求項2記載の集積回路装置。
  4. 前記磁気デバイスの局所磁場の一部は、少なくとも前記小型磁石の軸に対して整列されている請求項1記載の集積回路装置。
  5. 前記集積回路パッケージは、前記集積回路の周囲に磁気シールド装置を含み、かつ前記磁気シールドは、前記磁気デバイスを含む請求項4記載の集積回路装置。
  6. 前記集積回路は、向かい合っている上面及び底面を有し、そして前記磁気デバイスは、前記底面側付近に位置し、かつ前記小型磁石は、前記上面側に位置する請求項5記載の集積回路装置。
  7. 前記磁気デバイスからのフリンジ磁界は、前記磁気デバイスの一部が除去されることに応答して、磁路から外にフリンジする請求項6記載の集積回路装置。
  8. 前記複数の小型磁石の少なくとも一つは、前記磁気デバイスからの局所磁場に応答して、磁性状態を変化する請求項2記載の集積回路装置。
  9. 前記複数の小型磁石の少なくとも一つは、前記磁気デバイスからの局所磁場に応答して、磁極性を変化する請求項2記載の集積回路装置。
  10. 少なくとも一つの前記小型磁石の磁性状態の変化に抵抗性を有しつつ応答するようになされた検出回路をさらに備える請求項1記載の集積回路装置。
  11. 前記検出回路は、少なくとも一つの前記小型磁石が第1の状態にあることに応答して第1の抵抗を示し、かつ少なくとも一つの前記小型磁石が第2の状態にあることに応答して第2の抵抗を示す請求項10記載の集積回路装置。
  12. 前記検出回路は、伝導性を示すチャネル領域を有するトランジスタを含み、前記チャネル領域の伝導性は、前記小型磁石の状態に応答し、前記チャネルを通り抜ける電流路は、少なくとも一つの前記小型磁石が前記第1及び第2の状態にあることに応答して、それぞれ前記第1及び第2の抵抗を示す請求項11記載の集積回路装置。
  13. 前記データ記憶装置は、前記複数の小型磁石のそれぞれの関数として、1ビットを格納するようになされ、前記ビットは、前記小型磁石の磁性状態に直接関連する値を有し、そして局所磁場に応答して、前記ビットは、局所磁場に応答する磁性状態の値を得る請求項1記載の集積回路装置。
  14. 前記磁気デバイスの少なくとも一部は、前記パッケージの外側にある請求項1記載の集積回路装置。
  15. 前記集積回路パッケージは、磁気シールドを含み、前記パッケージは、前記磁気デバイス及び前記データ記憶装置の両方の比較的すぐ近くにあると共に、これらを取り囲み、かつ前記磁気デバイスは、前記データ記憶装置の比較的遠位側にある請求項1記載の集積回路装置。
  16. 少なくとも一つの前記小型磁石を磁化することによって、前記複数の小型磁石の少なくとも一つに、論理状態を書き込むようになされた書込み回路をさらに備え、前記論理状態は、局所磁場に応答して変化されやすい請求項1記載の集積回路装置。
  17. 前記書込み回路は、前記小型磁石を第1の方向に磁化することによって、少なくとも一つの前記小型磁石に第1の論理状態を書き込み、かつ前記小型磁石を第2の方向に磁化することによって、少なくとも一つの前記小型磁石に第2の論理状態を書き込むようになされた請求項16記載の集積回路装置。
  18. 前記磁気デバイスは、前記集積回路パッケージの一部が除去されることに応答して、少なくとも一つの前記小型磁石の磁性状態を設定する局所磁場を発生させるようになされている請求項1記載の集積回路装置。
  19. 前記磁気デバイスは、少なくとも一つの前記小型磁石の磁性状態を第1の磁性状態に設定する局所磁場を発生させるようになされている請求項18記載の集積回路装置。
  20. 前記磁気デバイスは、少なくとも一つの前記小型磁石の磁性状態を、第2の磁性状態から第1の磁性状態に切り換える局所磁場を発生させるようになされている請求項17記載の集積回路装置。
  21. 局所磁場によって引き起こされるデータの破損を受けやすいデータを格納するようになされた集積回路メモリ装置において、
    小型磁石の磁性状態の関数として、論理状態を格納するようになされた複数の前記小型磁石と、
    複数のワード線と、各前記小型磁石は、前記小型磁石の磁性状態を設定するための前記ワード線に加えられる信号に、磁気作用によって応答し、
    複数の検出回路とを備え、各前記検出回路は、少なくとも一つの前記小型磁石の磁性状態の関数である電気的特性を示し、前記電気的特性は、少なくとも一つの前記小型磁石内に格納された論理状態を読み出すために検出可能であり、集積回路装置パッケージは、前記集積回路装置パッケージの一部の除去に応答して、局所磁場が少なくとも一つの前記小型磁石の論理状態を設定する、十分に強いフリンジ磁界によって、局所磁場を発生させるようになされた磁気デバイスを含む集積回路装置。
  22. 磁気応答性回路ノードを保護するようになされた不法行為防止装置において、
    局所磁場を発生させるためであって、かつ前記磁気応答性回路素子から離れる方向に局所磁場を向けるための磁気手段を備え、
    前記磁気手段は、前記磁気手段の一部が除去されることに応答して、前記磁気応答性回路ノードが磁性状態を得るフリンジ磁界をさらに発生させるようになされている不法行為防止装置。
JP2004560110A 2002-12-18 2003-12-15 不法行為抵抗性パッケージング及びアプローチ Ceased JP2006511936A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43452002P 2002-12-18 2002-12-18
PCT/IB2003/005954 WO2004055822A2 (en) 2002-12-18 2003-12-15 Tamper-resisting packaging

Publications (1)

Publication Number Publication Date
JP2006511936A true JP2006511936A (ja) 2006-04-06

Family

ID=32595283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004560110A Ceased JP2006511936A (ja) 2002-12-18 2003-12-15 不法行為抵抗性パッケージング及びアプローチ

Country Status (9)

Country Link
US (1) US7485976B2 (ja)
EP (1) EP1576611B1 (ja)
JP (1) JP2006511936A (ja)
KR (1) KR20050084340A (ja)
CN (2) CN100547678C (ja)
AU (1) AU2003292453A1 (ja)
ES (1) ES2400240T3 (ja)
TW (1) TWI327729B (ja)
WO (1) WO2004055822A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062686A1 (fr) * 2006-11-24 2008-05-29 Nec Corporation Mram
JP2011114211A (ja) * 2009-11-27 2011-06-09 Nec Corp 半導体パッケージ
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013065689A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 配線基板
JP2015111735A (ja) * 2015-03-05 2015-06-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2016528712A (ja) * 2013-04-12 2016-09-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 能動的及び受動的過渡性のための材料、電子システム、及びモード

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7712147B2 (en) * 2002-12-18 2010-05-04 Nxp B.V. Method and device for protection of an mram device against tampering
KR101063119B1 (ko) * 2002-12-18 2011-09-07 엔엑스피 비 브이 Mram 셀의 어레이 및 무허가 판독 방지 방법
EP1617472A1 (en) * 2004-07-16 2006-01-18 Axalto SA An active protection device for protecting a circuit against mechanical and electromagnetic attack
US7468664B2 (en) * 2006-04-20 2008-12-23 Nve Corporation Enclosure tamper detection and protection
EP2135254B1 (en) 2007-03-09 2016-05-25 NVE Corporation Stressed magnetoresistive tamper detection devices
FR2935061A1 (fr) * 2008-08-13 2010-02-19 St Microelectronics Rousset Dispositif de detection d'une attaque d'un circuit integre
US20100123469A1 (en) * 2008-11-19 2010-05-20 Edward Craig Hyatt System and method for protecting circuit boards
US8811072B2 (en) 2012-03-13 2014-08-19 Honeywell International Inc. Magnetoresistive random access memory (MRAM) package including a multilayer magnetic security structure
US8854870B2 (en) 2012-03-13 2014-10-07 Honeywell International Inc. Magnetoresistive random access memory (MRAM) die including an integrated magnetic security structure
US8909942B1 (en) * 2012-03-30 2014-12-09 Western Digital Technologies, Inc. MRAM-based security for data storage systems
GB2507954B (en) * 2012-10-13 2018-07-04 Korala Associates Ltd A user terminal system and method
JP6010005B2 (ja) 2013-09-09 2016-10-19 株式会社東芝 半導体装置及びその製造方法
US9041130B2 (en) * 2013-09-09 2015-05-26 Kabushiki Kaisha Toshiba Magnetic memory device
JP6074345B2 (ja) * 2013-09-24 2017-02-01 株式会社東芝 半導体装置及びその製造方法
DE102015121375A1 (de) * 2015-12-08 2017-06-08 Harting It Software Development Gmbh & Co. Kg Vorrichtung und Verfahren zur Manipulationsüberwachung eines transportablen Gegenstandes
US10289840B2 (en) * 2017-06-02 2019-05-14 Silicon Laboratories Inc. Integrated circuit with tamper protection and method therefor
JP7279012B2 (ja) * 2018-02-26 2023-05-22 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置及び電子機器
CN110197682B (zh) * 2018-02-27 2021-04-13 中电海康集团有限公司 存储单元、存储器以及数据写入方法
CN109166844A (zh) * 2018-08-28 2019-01-08 安徽星宇生产力促进中心有限公司 一种微电子管芯

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931247A (ja) * 1982-07-07 1984-02-20 ゼロツクス・コ−ポレ−シヨン シ−ト収集装置及びこれを用いるシ−ト処理装置
JP2000150685A (ja) * 1998-11-18 2000-05-30 Itaya Seisakusho:Kk 電子機器の防御装置
JP2004503102A (ja) * 2000-06-23 2004-01-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 磁気メモリ
JP2004103071A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 磁気メモリ装置
JP2004193247A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144094A (ja) * 1983-02-07 1984-08-17 Hitachi Ltd カセツト形磁気バブルメモリ装置
US5479097A (en) * 1993-12-29 1995-12-26 Storage Technology Corporation Data corruption detector for magnetic media
IL132097A0 (en) * 1998-02-05 2001-03-19 Sumitomo Metal Ind Impedance-to-voltage converter and converting method
EP1107329B1 (en) * 1999-12-10 2011-07-06 Sharp Kabushiki Kaisha Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
JP3985432B2 (ja) 2000-06-19 2007-10-03 日本電気株式会社 磁気ランダムアクセスメモリ
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931247A (ja) * 1982-07-07 1984-02-20 ゼロツクス・コ−ポレ−シヨン シ−ト収集装置及びこれを用いるシ−ト処理装置
JP2000150685A (ja) * 1998-11-18 2000-05-30 Itaya Seisakusho:Kk 電子機器の防御装置
JP2004503102A (ja) * 2000-06-23 2004-01-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 磁気メモリ
JP2004103071A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 磁気メモリ装置
JP2004193247A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062686A1 (fr) * 2006-11-24 2008-05-29 Nec Corporation Mram
JPWO2008062686A1 (ja) * 2006-11-24 2010-03-04 日本電気株式会社 Mram
US7948783B2 (en) 2006-11-24 2011-05-24 Nec Corporation Mram
JP4993143B2 (ja) * 2006-11-24 2012-08-08 日本電気株式会社 Mram
JP2011114211A (ja) * 2009-11-27 2011-06-09 Nec Corp 半導体パッケージ
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9324663B2 (en) 2010-11-15 2016-04-26 Renesas Electronics Corporation Semiconductor device including a plurality of magnetic shields
JP2013065689A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 配線基板
JP2016528712A (ja) * 2013-04-12 2016-09-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 能動的及び受動的過渡性のための材料、電子システム、及びモード
US10154592B2 (en) 2013-04-12 2018-12-11 The Board Of Trustees Of The University Of Illinois Materials, electronic systems and modes for active and passive transience
JP2015111735A (ja) * 2015-03-05 2015-06-18 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
EP1576611B1 (en) 2012-11-28
CN1729541A (zh) 2006-02-01
US20060108668A1 (en) 2006-05-25
CN1742341A (zh) 2006-03-01
ES2400240T3 (es) 2013-04-08
AU2003292453A8 (en) 2004-07-09
KR20050084340A (ko) 2005-08-26
WO2004055822A2 (en) 2004-07-01
US7485976B2 (en) 2009-02-03
WO2004055822A3 (en) 2005-04-14
AU2003292453A1 (en) 2004-07-09
TWI327729B (en) 2010-07-21
EP1576611A2 (en) 2005-09-21
CN100547678C (zh) 2009-10-07
TW200423126A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
JP2006511936A (ja) 不法行為抵抗性パッケージング及びアプローチ
EP1576614B1 (en) Tamper-resistant packaging and approach
US7685438B2 (en) Tamper-resistant packaging and approach using magnetically-set data
EP2016593B1 (en) Enclosure tamper detection and protection
US6292898B1 (en) Active erasure of electronically stored data upon tamper detection
US6621731B2 (en) Magnetic memory device
JP5046189B2 (ja) 磁気ランダムアクセスメモリ
US20070247900A1 (en) 3-parameter switching technique for use in MRAM memory arrays
US8167057B2 (en) Intrusion resistant apparatus and method
TWI330845B (en) Method and device for protection of an mram device against tampering
KR20050084333A (ko) 자기 메모리 셀의 어레이, 집적 회로 및 외부 자기장 노출여부 표시 방법
US9042164B2 (en) Anti-tampering devices and techniques for magnetoresistive random access memory
MXPA05003329A (es) Dispositivo de memoria magnetica de aceso aleatorio con programacion funcional (fp-mram).
KR20060106841A (ko) 전자저항 메모리 요소의 잘못된 프로그래밍을 방지하기위한 방법 및 장치
US20040052103A1 (en) Volatile memory cell reconfigured as a non-volatile memory cell
US20100046284A1 (en) Mram
US20200043563A1 (en) One-Time Programmable (OTP) Lock Circuit
JP2006338671A (ja) 情報保護が必要な装置へのアクセスを完全に遮断する回路及び方法
JP2005235244A (ja) 半導体記憶装置
JP2013088886A (ja) 半導体集積回路およびその動作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110927