JP2015111735A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015111735A JP2015111735A JP2015043217A JP2015043217A JP2015111735A JP 2015111735 A JP2015111735 A JP 2015111735A JP 2015043217 A JP2015043217 A JP 2015043217A JP 2015043217 A JP2015043217 A JP 2015043217A JP 2015111735 A JP2015111735 A JP 2015111735A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- wiring board
- shield layer
- magnetic shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】半導体チップ100は磁気記憶素子10を有しており、かつ第1面に電極パッドを有している。磁気シールド層400は、少なくとも電極パッドが露出した状態で半導体チップ100を被覆している。半導体チップ100は、バンプ310を介して配線基板200に実装されている。半導体チップ100と配線基板200は、少なくとも一方が凸部を有しており、当該凸部上にバンプ310が設けられている。
【選択図】図1
Description
少なくとも前記電極パッドが露出した状態で前記半導体チップを被覆する磁気シールド層と、
前記半導体チップがバンプを介して接続された配線基板と、
を備え、
前記半導体チップと前記配線基板は、少なくとも一方が凸部を有しており、当該凸部上に前記バンプが設けられている半導体装置が提供される。
前記半導体チップを配線基板にバンプを介して接続する工程と、
を備え、
前記半導体チップと前記配線基板は、少なくとも一方が凸部を有しており、当該凸部上に前記バンプが設けられている半導体装置の製造方法が提供される。
図1は、第1の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、半導体チップ100、磁気シールド層400、及び配線基板200を備えている。半導体チップ100は磁気記憶素子10を有しており、かつ第1面に電極パッド110(本図で省略)を有している。磁気シールド層400は、少なくとも電極パッド110が露出した状態で半導体チップ100を被覆している。半導体チップ100は、バンプ310を介して配線基板200に実装されている。ここでの接続形態は、例えばフリップチップ接続である。半導体チップ100と配線基板200は、少なくとも一方が凸部を有しており、当該凸部上にバンプ310が設けられている。以下、詳細に説明する。
図6は、第2の実施形態に係る半導体装置の構成を示す断面図であり、第1の実施形態における図1に相当している。本実施形態に係る半導体装置は、封止樹脂500の形状を除いて、第1の実施形態に係る半導体装置と同様の構成である。具体的には、封止樹脂500の側面は、第1の配線基板210の側面と同一面を形成している。
図8は、第3の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、アンダーフィル樹脂510の形成方法を除いて、第1又は第2の実施形態に係る半導体装置の製造方法と同様である。
図9は、第4の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、磁気シールド層400の形状を除いて、第1〜第3の実施形態のいずれかと同様である。
図10(a)は、第5の実施形態に係る半導体装置の構成を示す断面図であり、第1の実施形態における図1に相当している。図10(b)は、図10(a)に示した半導体装置の上面図である。本実施形態に係る半導体装置は、以下の点を除いて第1〜第3の実施形態のいずれかに係る半導体装置と同様の構成である。
図11(a)は、第6の実施形態に係る半導体装置の構成を示す断面図であり、第1の実施形態における図1に相当している。図10(b)は、図10(a)に示した半導体装置の上面図である。本実施形態に係る半導体装置は、磁気シールド層400の形状を除いて第5の実施形態に係る半導体装置と同様の構成である。
図12(a)は、第7の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、配線基板200の構成を除いて、第1〜第6の実施形態のいずれかと同様である。
図15は、第8の実施形態に係る半導体装置の構成を示す断面図であり、第7の実施形態に係る図13に相当している。本実施形態に係る半導体装置は、以下を除いて第7の実施形態に係る半導体装置と同様の構成である。
図18は、第9の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて、第7の実施形態に係る半導体装置と同様の構成である。
図19は、第10の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて、第8の実施形態に係る半導体装置と同様の構成である。
図22は、第11の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、保護層240の端面241が上を向く方向に傾斜している点を除いて、第7〜第10の実施形態のいずれかに係る半導体装置と同様の構成である。
図29は、第12の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて第1〜第11の実施形態に係る半導体装置のいずれかと同様の構成である。なお図29は、第2の実施形態と同様の場合を図示している。
11 読出線
12 磁気固定層
13 ビット線
13a ビット線
13b ビット線
14 磁気フリー層
16 トンネルバリア層
20 素子
100 半導体チップ
102 メモリ領域
104 メモリ無領域
110 電極パッド
112 金属柱
120 保護層
200 配線基板
201 電極
202 金属柱
203 金属層
204 電極
205 金属層
206 ビア
207 ビルドアップ領域
210 配線基板
212 位置合わせマーク
220 配線基板
222 位置合わせマーク
230 バンプ
240 保護層
241 端面
242 保護層
250 凸部
310 バンプ
320 ハンダボール
400 磁気シールド層
402 開口
404 位置合わせマーク
406 湾曲部
500 封止樹脂
510 アンダーフィル樹脂
512 樹脂フィルム
514 樹脂フィルム
Claims (17)
- 磁気記憶素子を有するとともに、第1面に電極パッドを有する半導体チップと、
少なくとも前記電極パッドが露出した状態で前記半導体チップを被覆する磁気シールド層と、
前記半導体チップがバンプを介して接続された配線基板と、
を備え、
前記半導体チップと前記配線基板は、少なくとも一方が凸部を有しており、当該凸部上に前記バンプが設けられている半導体装置。 - 請求項1に記載の半導体装置において、
前記磁気シールド層は、少なくとも前記半導体チップの前記第1面の一部を覆っており、
前記凸部は、前記磁気シールド層のうち前記第1面を覆っている部分とは重なっていない半導体装置。 - 請求項2に記載の半導体装置において、
前記半導体チップと前記配線基板の間の空間を封止する樹脂層を備え、
前記樹脂層は、前記磁気シールド層と前記凸部の間にも形成されている半導体装置。 - 請求項1〜3のいずれか一項に記載の半導体装置において、
前記凸部は前記配線基板に設けられている半導体装置。 - 請求項4に記載の半導体装置において、
前記配線基板は、第1の配線基板と、前記第1の配線基板上に設けられた第2の配線基板を有しており、
前記凸部は前記第2の配線基板である半導体装置。 - 請求項4に記載の半導体装置において、
前記配線基板は、
部分的に形成された保護膜と、
前記保護膜を貫通している金属柱と、
を有しており、
前記凸部は、前記保護膜及び前記金属柱である半導体装置。 - 請求項4に記載の半導体装置において、
前記配線基板は、部分的にビルドアップ領域を有しており、
前記凸部は前記ビルドアップ領域である半導体装置。 - 請求項1〜3のいずれか一項に記載の半導体装置において、
前記凸部は前記半導体チップに設けられている半導体装置。 - 請求項8に記載の半導体装置において、
前記半導体チップは、前記凸部が設けられている面に保護膜を有しており、
前記凸部は、前記保護膜よりも高い半導体装置。 - 請求項8又は9に記載の半導体装置において、
前記凸部は前記電極パッド上に形成された金属柱である半導体装置。 - 請求項1〜10のいずれか一項に記載の半導体装置において、
前記半導体チップは、前記磁気記憶素子が形成されているメモリ有領域と、前記磁気記憶素子が形成されていないメモリ無領域とを有しており、
前記磁気シールド層は、少なくとも平面視で前記メモリ有領域と重なる領域に形成されている半導体装置。 - 請求項1〜11のいずれか一項に記載の半導体装置において、
前記磁気記憶素子は、前記半導体チップに対して垂直な方向の磁場によって書き込みが行われ、
前記磁気シールド層は、前記半導体チップの前記第1面から側面を経由して、前記第1面とは反対側の面である第2面にかけて形成されている半導体装置。 - 請求項12に記載の半導体装置において、
前記半導体チップは矩形であり、
前記磁気シールド層は、
前記一面に対向する領域に前記電極パッドを露出させるための開口を有しており、
前記半導体チップの一辺に位置する前記側面を経由するように形成されており、かつ前記一辺の近くには、前記一辺に沿った長尺形状を有する前記開口が形成されていない半導体装置。 - 請求項12又は13に記載の半導体装置において、
前記磁気シールド層は、前記側面に対向する領域が、前記第1面に対向する領域及び前記第2面に対向する領域よりも厚い半導体装置。 - 請求項12〜14のいずれか一項に記載の半導体装置において、
前記半導体チップに垂直な断面で見た場合、前記磁気シールド層は、前記側面に対向する領域が湾曲している半導体装置。 - 請求項1〜11のいずれか一項に記載の半導体装置において、
前記磁気記憶素子は、前記半導体チップに対して水平な方向の磁場によって書き込みが行われ、
前記磁気シールド層は、前記半導体チップのうち前記電極パッドが形成されていない面のみに形成されている半導体装置。 - 磁気記憶素子を有するとともに第1面に電極パッドを有する半導体チップを、少なくとも前記電極パッドが露出するように磁気シールド層で被覆する工程と、
前記半導体チップを配線基板にバンプを介して接続する工程と、
を備え、
前記半導体チップと前記配線基板は、少なくとも一方が凸部を有しており、当該凸部上に前記バンプが設けられている半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043217A JP6058051B2 (ja) | 2015-03-05 | 2015-03-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043217A JP6058051B2 (ja) | 2015-03-05 | 2015-03-05 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010255088A Division JP2012109307A (ja) | 2010-11-15 | 2010-11-15 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015111735A true JP2015111735A (ja) | 2015-06-18 |
JP6058051B2 JP6058051B2 (ja) | 2017-01-11 |
Family
ID=53526311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015043217A Active JP6058051B2 (ja) | 2015-03-05 | 2015-03-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6058051B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126645A (ja) * | 1997-07-03 | 1999-01-29 | Mitsubishi Electric Corp | 半導体集積回路装置とその製造方法 |
JP2003100942A (ja) * | 2001-09-20 | 2003-04-04 | Hitachi Ltd | 半導体装置 |
JP2003115578A (ja) * | 2001-10-05 | 2003-04-18 | Canon Inc | 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ |
JP2004172251A (ja) * | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | 半導体装置の実装方法及び半導体装置の実装装置 |
JP2006511936A (ja) * | 2002-12-18 | 2006-04-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 不法行為抵抗性パッケージング及びアプローチ |
JP2010093277A (ja) * | 2002-06-25 | 2010-04-22 | Renesas Technology Corp | 半導体集積回路装置 |
JP2010141018A (ja) * | 2008-12-10 | 2010-06-24 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2010153760A (ja) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2012109307A (ja) * | 2010-11-15 | 2012-06-07 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
-
2015
- 2015-03-05 JP JP2015043217A patent/JP6058051B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126645A (ja) * | 1997-07-03 | 1999-01-29 | Mitsubishi Electric Corp | 半導体集積回路装置とその製造方法 |
JP2003100942A (ja) * | 2001-09-20 | 2003-04-04 | Hitachi Ltd | 半導体装置 |
JP2003115578A (ja) * | 2001-10-05 | 2003-04-18 | Canon Inc | 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ |
JP2010093277A (ja) * | 2002-06-25 | 2010-04-22 | Renesas Technology Corp | 半導体集積回路装置 |
JP2004172251A (ja) * | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | 半導体装置の実装方法及び半導体装置の実装装置 |
JP2006511936A (ja) * | 2002-12-18 | 2006-04-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 不法行為抵抗性パッケージング及びアプローチ |
JP2010141018A (ja) * | 2008-12-10 | 2010-06-24 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2010153760A (ja) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2012109307A (ja) * | 2010-11-15 | 2012-06-07 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6058051B2 (ja) | 2017-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012109307A (ja) | 半導体装置及び半導体装置の製造方法 | |
US9172028B2 (en) | Semiconductor device | |
US9466784B2 (en) | Semiconductor device having multiple magnetic shield members | |
US9190361B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6280014B2 (ja) | 半導体装置及びその製造方法 | |
US7821131B2 (en) | Substrate including barrier solder bumps to control underfill transgression and microelectronic package including same | |
US9685605B2 (en) | Magnetic memory device having a magnetic shield structure | |
JP2015065223A (ja) | 半導体装置及びその製造方法 | |
JP2008159955A (ja) | 電子部品内蔵基板 | |
US20170077390A1 (en) | Semiconductor device with a magnetic shield | |
JP2013025540A (ja) | 半導体記憶装置 | |
US20230361050A1 (en) | Package structure and method for fabricating the same | |
JP6058051B2 (ja) | 半導体装置 | |
JP2016062212A (ja) | 半導体記憶装置 | |
US11088317B2 (en) | Structures and methods for shielding magnetically sensitive components | |
JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2013118407A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6058051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |