JP2006351760A - アライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置 - Google Patents
アライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置 Download PDFInfo
- Publication number
- JP2006351760A JP2006351760A JP2005174837A JP2005174837A JP2006351760A JP 2006351760 A JP2006351760 A JP 2006351760A JP 2005174837 A JP2005174837 A JP 2005174837A JP 2005174837 A JP2005174837 A JP 2005174837A JP 2006351760 A JP2006351760 A JP 2006351760A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- alignment
- semiconductor substrate
- pattern
- respect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】半導体基板の水平、垂直方向のみならず、斜め方向に対してもずれ量を測定して管理できるようにしたアライメントマーク及びこれを用いたアライメント精度測定方法並びに測定装置を提供する。
【解決手段】 半導体素子を製造する際のフォトリソグラフィー工程で半導体基板31の位置合わせに用いるアライメントマーク35であって、アライメントマーク35が、半導体基板31上に形成する基準マーク35aと、レジストのパターニングと共に基準マークに対応させて形成するパターンマーク35bとからなり、基準マーク35aとパターンマーク35bの少なくともいずれかが、半導体基板31の外形的な特徴部分33から規定される直交二軸(x、y)に対して角度θ傾斜する方向の直線成分を有する。
【選択図】 図1
【解決手段】 半導体素子を製造する際のフォトリソグラフィー工程で半導体基板31の位置合わせに用いるアライメントマーク35であって、アライメントマーク35が、半導体基板31上に形成する基準マーク35aと、レジストのパターニングと共に基準マークに対応させて形成するパターンマーク35bとからなり、基準マーク35aとパターンマーク35bの少なくともいずれかが、半導体基板31の外形的な特徴部分33から規定される直交二軸(x、y)に対して角度θ傾斜する方向の直線成分を有する。
【選択図】 図1
Description
本発明は、アライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置に関する。
半導体素子等を製造するために、ステッパー等の投影露光装置が用いられている。投影露光装置では、従来のフォトリソグラフィー工程においては、フォトマスク上に形成されたパターンを、レジストなどの感光剤が塗布されたウェハやガラス板等の基板の所定領域に高い精度で転写するため、フォトマスクと基板とを高精度に位置合わせ(アライメント)する必要がある。そのため、この種の投影露光装置には、基板上に形成されたアライメントマークを検出して、フォトマスクと基板との位置合わせを行う機能が備わっている。位置合わせの具体的な手法としては種々の方式があるが、その一つに、ハロゲンランプ等で照明して検出した基板上のアライメントマークの反射光強度を信号処理して計測する方式がある。
図8(a)に概念的に示すように、ウェハである基板1上の複数箇所にアライメントマーク3が形成されており、このアライメントマーク3は、図8(b)に拡大図を示すように、アウターマーク3aとインナーマーク3bとを有している。予めアウターマーク3aの形成された基板1に対して、レジストのパターニング等を行うに際し、レジストのパターニングと共に形成されるインナーマーク3bは、フォトマスクと基板1とが位置合わせ精度が低い場合に、双方のアライメントマーク位置にずれを生じる。このずれ量は、マークの直線成分に対する直線方向とは直交する方向に沿って光学的手段により反射光強度を検出し、得られる反射光強度プロファイルから求められる。図8(c)は、図8(b)の直線Lに沿って反射光強度を測定した結果の一例である。反射光強度プロファイル5は、アウターマーク3aの直線成分によるピーク5a1,5a2と、インナーマーク3bの直線成分によるピーク5b1,5b2を有しており、ピーク5a1とピーク5a2間の距離La、ピーク5b1とピーク5b2間の距離Lbを求め、それらの中点位置の差を直線L方向に対するずれ量Dとする。
シリコン半導体基板では、結晶方位を特定の方向に規定するため、基板の外周の外周の一部に直線状の切欠部(オリエンテーションフラット:オリフラ)等が設けられている。ずれ量の測定方向は、一般的にこのオリフラにより規定される直交二軸(x、y方向)に対して測定がなされる。
この種のアライメントマークを用いた位置合わせ技術として、例えば特許文献1に記載のものがある。この特許文献1によれば、重ね合わせ精度測定用マークの構造や膜厚、組み合わせ及び測定方法等に工夫を凝らすことで、高精度の測定を可能にし、生産性の向上、高集積化を図っている。
特開平11−317340号公報
上述のように製造プロセスにおける半導体基板の重ね合わせ精度の管理は、水平方向、垂直方向(x方向、y方向)のずれ量だけ測定して管理されている。しかしながら、近年の固体撮像素子の微細化に伴って、x方向、y方向だけでなく、斜め方向のずれ量の管理が必要不可欠となる。
また、所謂、ハニカム配列と呼ばれる構造の固体撮像素子では、前記水平・垂直方向から外れた任意角度のパターンを有して構成されている
図9にハニカム配列の固体撮像素子における光電変換素子、垂直電荷転送素子等の平面配置を概略的に示す部分平面図を示した。同図においては、便宜上、赤色フィルタを記号Rで示し、緑色フィルタを記号G1またはG2で示し、青色フィルタを記号Bで示している。
図9にハニカム配列の固体撮像素子における光電変換素子、垂直電荷転送素子等の平面配置を概略的に示す部分平面図を示した。同図においては、便宜上、赤色フィルタを記号Rで示し、緑色フィルタを記号G1またはG2で示し、青色フィルタを記号Bで示している。
この固体撮像素子9では、多数個の光電変換素子7が画素ずらし配置されている。「画素ずらし配置」とは、即ち、奇数番目に当たる光電変換素子列の各光電変換素子に対し、偶数番目に当たる光電変換素子列の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約1/2、列方向にずれ、奇数番目に当たる光電変換素子行の各光電変換素子に対し、偶数番目に当たる光電変換素子行の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約1/2、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置である。
また、1つの画素列(光電変換素子列)には1つずつ、この画素列に沿って蛇行した垂直転送部11が配置される。個々の垂直転送部11は、半導体基板13に形成された垂直電荷転送チャネル15と、半導体基板13上に電気的絶縁膜(図示せず)を介して配置された多数本の第1垂直転送電極17、第2垂直転送電極19とを含む。
上記構成のハニカム配列を有する固体撮像素子9においては、例えば図10に示すように、45゜方向に伸びる電極の配線パターン21、23が上下重なり合った領域25を形成する場合、必要とされる基板とフォトマスクとの位置合わせ精度は、方向に応じて異なる。
即ち、図10に示す場合では、配線パターン21が配線パターン23に対してx方向にずれたとき、y方向にずれたとき、双方の重なりが確保できる裕度はそれぞれΔx、Δyで表される。ところが、45゜の方向にずれが生じた場合には、Δx、Δyよりも短い距離Δsとなる。従って、ずれの方向によって、許容できるずれ量は自ずと異なる値となる。
即ち、図10に示す場合では、配線パターン21が配線パターン23に対してx方向にずれたとき、y方向にずれたとき、双方の重なりが確保できる裕度はそれぞれΔx、Δyで表される。ところが、45゜の方向にずれが生じた場合には、Δx、Δyよりも短い距離Δsとなる。従って、ずれの方向によって、許容できるずれ量は自ずと異なる値となる。
本発明は上記状況に鑑みてなされたもので、半導体基板の水平、垂直方向のみならず、斜め方向に対してもずれ量を測定して管理できるようにしたアライメントマーク及びこれを用いたアライメント精度測定方法並びに測定装置を提供することを目的としている。
本発明の上記目的は、下記構成により達成される。
(1) 半導体素子を製造する際のフォトリソグラフィー工程で半導体基板の位置合わせに用いるアライメントマークであって、前記アライメントマークが、前記半導体基板上に形成する基準マークと、レジストのパターニングと共に前記基準マークに対応させて形成するパターンマークとからなり、前記基準マークと前記パターンマークの少なくともいずれかが、前記半導体基板の外形的な特徴部分から規定される直交二軸に対して傾斜する方向の直線成分を有することを特徴とするアライメントマーク。
(1) 半導体素子を製造する際のフォトリソグラフィー工程で半導体基板の位置合わせに用いるアライメントマークであって、前記アライメントマークが、前記半導体基板上に形成する基準マークと、レジストのパターニングと共に前記基準マークに対応させて形成するパターンマークとからなり、前記基準マークと前記パターンマークの少なくともいずれかが、前記半導体基板の外形的な特徴部分から規定される直交二軸に対して傾斜する方向の直線成分を有することを特徴とするアライメントマーク。
このアライメントマークによれば、基準マークとパターンマークとからなるアライメントマークに、半導体基板の特徴部分で規定される直交二軸から傾斜する方向の直線成分を持たせることで、斜め方向のずれ量を簡単に求めることができる。
(2) 前記基準マークと前記パターンマークの少なくともいずれかは正方形の枠状マークであり、該マークの直線成分が前記直交二軸に対して所定角度傾斜されていることを特徴とする(1)記載のアライメントマーク。
このアライメントマークによれば、正方形の枠状マークとすることで、対面する2辺の直線成分の各位置からマーク位置を決定することができ、位置検出精度を向上することができる。
(3) 前記基準マークと前記パターンマークの少なくともいずれかは八角形の枠状マークであり、該マークの直線成分が前記直交二軸に対して所定角度傾斜されていることを特徴とする(1)記載のアライメントマーク。
このアライメントマークによれば、八角形の枠状マークとすることで、前記直交二軸方向に更に二方向を加えた四方向のずれを簡単に測定することができる。
(4) 前記基準マークと前記パターンマークの双方が、直線成分を有する枠状マークであることを特徴とする(2)又は(3)記載のアライメントマーク。
このアライメントマークによれば、基準マークとパターンマークが共に枠状マークであることにより、各マークの位置検出精度が高められ、高精度にずれ量を求めることができる。
(5) 前記所定の角度が、30゜、45゜、60゜のうちいずれかの角度であることを特徴とする(1)〜(4)のいずれか1項記載のアライメントマーク。
このアライメントマークによれば、一般的に広く用いられる特定の角度のずれ量を直接的に求めることができる。
(6) 前記外形的な特徴部分が、前記半導体基板の外周の一部に形成され結晶方位を示すオリエンテーションフラット又はノッチのうちいずれかであることを特徴とする(1)〜(5)のいずれか1項記載のアライメントマーク。
このアライメントマークによれば、直線部を有するオリエンテーションフラット、又は溝であるノッチのいずれであっても、半導体基板の方向を特定することができる。
(7) 半導体素子を製造する際のフォトリソグラフィー工程で半導体基板の位置合わせに用いるアライメントマークとして、前記半導体基板上に形成する基準マークと、レジストのパターニングと共に前記基準マークに対応させて形成するパターンマークとを用い、前記基準マーク位置に対する前記パターンマーク位置のずれ量から前記半導体基板のアライメント精度を測定する方法であって、前記半導体基板の外形的な特徴部分から規定される直交二軸に対し、該二軸から傾斜する方向の直線成分を有する前記基準マークと前記パターンマークから、ずれの測定方向とは直交する直線成分の位置情報を前記測定方向に沿って検出するステップと、前記検出された直線成分の位置情報から前記基準マークと前記パターンマークの位置をそれぞれ求めるステップと、前記基準マークに対する前記パターンマークの前記測定方向に対する位置ずれを求めるステップと、を含むことを特徴とするアライメント精度測定方法。
このアライメント精度測定方法によれば、各マークの直線成分の位置を検出し、この位置情報から各マーク位置を求め、各マーク同士の位置ずれを求めることにより、任意の傾斜方向のずれ量を、換算処理によらず直接的に求められ、簡単に特定方向のずれ量に基づいてアライメント精度を評価することができる。
(8) 半導体素子を製造する際のフォトリソグラフィー工程で半導体基板の位置合わせに用いるアライメントマークとして、半導体基板上に形成する基準マークと、レジストのパターニングと共に前記基準マークに対応させて形成するパターンマークとを用い、前記基準マーク位置に対する前記パターンマーク位置のずれ量から前記半導体基板のアライメント精度を測定する装置であって、前記アライメントマークの直線成分を検出する検出部と、前記検出部を前記半導体基板面と平行に前記アライメントマークに対して相対的に直線移動させる直動手段と、前記検出部を前記アライメントマークに対して相対的に回転移動させる回動手段と、前記半導体基板の外形的な特徴部分から規定される直交二軸に対し、該二軸から傾斜する方向の直線成分を有する前記基準マークと前記パターンマークを、ずれの測定方向が前記直動手段の直線移動方向に一致するように前記回動手段を回転駆動し、前記直動手段により前記検出部を前記ずれの測定方向に沿って移動させて前記アライメントマークの直線成分を検出し、この検出された直線成分の位置情報から前記基準マークに対する前記パターンマークの前記測定方向に対する位置ずれを求める制御部と、を備えたことを特徴とするアライメント精度測定装置。
このアライメント精度測定装置によれば、検出部と直動手段と回動手段とを動作させて各マークの直線成分の位置を検出し、この位置情報から各マーク位置を求め、各マーク同士の位置ずれを求めることにより、任意の傾斜方向のずれ量を、換算処理によらず直接的に求められ、簡単に特定方向のずれ量に基づいてアライメント精度を評価することができる。
本発明のアライメントマークによれば、基準マークとパターンマークとからなるアライメントマークに、半導体基板の特徴部分で規定される直交二軸から傾斜する方向の直線成分を持たせることで、半導体基板の水平、垂直方向のみならず、斜め方向に対してもずれ量を測定して管理可能な構成にできる。
また、本発明にアライメント精度測定方法及び測定装置によれば、各マークの直線成分の位置を検出し、この位置情報から各マーク位置を求め、各マーク同士の位置ずれを求めることにより、任意の傾斜方向のずれ量を、換算処理によらず直接的に求められ、簡単に特定方向のずれ量に基づいてアライメント精度を評価することができる。
また、本発明にアライメント精度測定方法及び測定装置によれば、各マークの直線成分の位置を検出し、この位置情報から各マーク位置を求め、各マーク同士の位置ずれを求めることにより、任意の傾斜方向のずれ量を、換算処理によらず直接的に求められ、簡単に特定方向のずれ量に基づいてアライメント精度を評価することができる。
以下、本発明に係るアライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置の好適な実施の形態について、図面を参照して詳細に説明する。
図1はアライメントマークが形成された半導体基板の(a)全体平面図、(b)アライメントマークの拡大図である。
図1はアライメントマークが形成された半導体基板の(a)全体平面図、(b)アライメントマークの拡大図である。
シリコンウェハ等の半導体基板31は、一般的に外形的な特徴部分を形成して取り扱われる。即ち、結晶方位が判別できるように外周の一部にV字形の切欠部(ノッチ)33が設けられている。ノッチの代わりに、前述の外周の一部に形成され直線状の切欠部であるオリフラであってもよい。この特徴部分によって、半導体基板31表面における直交二軸方向(x方向及びy方向)が規定される。即ち、ノッチの場合は、例えばノッチ位置を最下位置とした場合に、半導体基板31の水平・垂直方向が規定できる。また、オリフラの場合は、直線状の切り欠き部に対する直線方向を水平方向、これに直交する方向を垂直方向等と規定することができる。
アライメントマーク35は、このノッチ33により規定されたx方向両端、及びy方向両端の近傍にそれぞれ設けられ、各アライメントマーク35は、図1(b)に示すように、基準マークとしてのアウターマーク35a、パターンマークとしてのインナーマーク35bを有する。
アライメントマーク35は、このノッチ33により規定されたx方向両端、及びy方向両端の近傍にそれぞれ設けられ、各アライメントマーク35は、図1(b)に示すように、基準マークとしてのアウターマーク35a、パターンマークとしてのインナーマーク35bを有する。
前述のように、アライメントマーク35は、予めアウターマーク35aの形成された基板に対してレジストのパターニング等を行うに際し、レジストのパターニングと共に形成されるインナーマーク35bは、位置合わせ精度が低い場合にアウターマーク35aに対して偏った位置に形成されることになる。この偏りを測定してフォトマスクと基板とのずれ量が求められる。
アライメントマーク35のアウターマーク35aは、少なくとも位置合わせ精度が測定されるプロセスの前段で形成されていればよく、所定の線幅を有した正方形の枠状(所謂、ボックスマーク状)に形成される。そして、アウターマーク35aの直線成分(平行な4辺)の方向は、x、y方向に対して角度θ(この場合は45゜)傾斜されている。
アライメントマーク35のインナーマーク35bは、位置合わせ精度が測定されるプロセスで形成されるもので、アウターマーク35aの線枠内に配置され、所定の線幅を有した正方形の枠状(所謂、ボックスマーク状)に形成される。また、インナーマーク35bの直線成分(平行な4辺)の方向は、x、y方向に対してアウターマーク35aと同じ角度θで傾斜されている。
次に、上記アライメントマーク35を用いてアライメント精度測定を行う測定装置を説明する。測定装置としては、例えば図2に示すような構成が一例として挙げられる。
被検査対象となる半導体基板31が載置台41上に載置され、この半導体基板31のアライメントマーク35が検出部43により観察される。検出部43は、図1に示す半導体基板31のx方向及びy方向に直線移動可能な直動手段としてのXYステージ45に搭載され、x方向、y方向に移動自在に支持されている。また、XYステージ45は、回動手段としてのθ回転ステージ47に取り付けられて、検出部43を半導体基板31に対して回転移動可能に支持している。
被検査対象となる半導体基板31が載置台41上に載置され、この半導体基板31のアライメントマーク35が検出部43により観察される。検出部43は、図1に示す半導体基板31のx方向及びy方向に直線移動可能な直動手段としてのXYステージ45に搭載され、x方向、y方向に移動自在に支持されている。また、XYステージ45は、回動手段としてのθ回転ステージ47に取り付けられて、検出部43を半導体基板31に対して回転移動可能に支持している。
これら検出部43,XYステージ45、θ回転ステージ47は、制御部49からの指令に基づいて動作する。また、検出部43からの検出信号は、演算部51に入力されて適宜な処理が施され、制御部49から測定結果が出力される。
上記のアライメント精度測定装置100は、測定処理を自動的に行うものであってもよく、モニタや、キーボード等の入力手段を介して手動で行うものであってもよい。なお、θ回転ステージ47は、半導体基板31側を回転する機構に置き換えたり、さらには、半導体基板31をθ回転ステージ47とXYステージ45との両方で動かし、検出部43を固定する構成とすることもできる。
上記のアライメント精度測定装置100は、測定処理を自動的に行うものであってもよく、モニタや、キーボード等の入力手段を介して手動で行うものであってもよい。なお、θ回転ステージ47は、半導体基板31側を回転する機構に置き換えたり、さらには、半導体基板31をθ回転ステージ47とXYステージ45との両方で動かし、検出部43を固定する構成とすることもできる。
このアライメント精度測定装置100による測定動作を説明する。
図3にアライメント精度測定の手順をフローチャートで示した。このフローチャートに沿って各手順を説明する。
まず、検出部43が測定対象のアライメントマーク35に照準を合わせる(ステップ1、以降はS1と略記する)。次に、測定しようとするずれの方向がXYステージ45の直動方向と一致するように、θ回転ステージ47を角度θ回転させる(S2)。
図3にアライメント精度測定の手順をフローチャートで示した。このフローチャートに沿って各手順を説明する。
まず、検出部43が測定対象のアライメントマーク35に照準を合わせる(ステップ1、以降はS1と略記する)。次に、測定しようとするずれの方向がXYステージ45の直動方向と一致するように、θ回転ステージ47を角度θ回転させる(S2)。
この状態における半導体基板31と検出部43の位置関係は、図4に示すようになる。即ち、アライメントマーク35に対して照準を合わせて、検出部43による検出領域53内にアライメントマーク35を位置させる。検出部43はθ回転ステージ47により角度θ回転されており、測定方向P,Q(P方向又はQ方向のいずれか一方が測定方向であってもよい)とXYステージ45の直動方向x,yとが一致されている。
次に、測定方向P,Qに沿ってXYステージ45を直動させることで、検出部43をP方向或いはQ方向に沿って移動させてスキャニングする(S3)。この動作により図8(c)に示すような反射光強度プロファイルを得る。そして、得られた反射光強度プロファイルから前述同様にしてアウターマーク35aとインナーマーク35bのP,Q方向に対する中心位置を求める。ここで、アウターマーク35aとインナーマーク35bが共に枠状マークであることにより、各マークの位置検出精度が高められる。
図5に検出部により観察されるアライメントマークを示す。いま、測定方向をP方向とすると、アライメントマーク35のアウターマーク35aに対して、得られた反射光強度プロファイルにより、測定方向とは直交する方向の直線成分の間隔Laの中点uが求められる。また、同様にインナーマーク35bに対して、直線成分の間隔Lbの中点vが求められる。これら中点u,vの位置が各マークの位置となる(S4)。
これら中点u,vのP方向に対する位置ずれを求め、その値をずれ量Dpとする(S5)。必要に応じて、Q方向に対しても同様にずれ量Dqを求めることができる。
得られたずれ量Dp(Dq)から、アライメントの精度を評価する(S6)。測定結果の出力内容は、このずれ量の値を出力してもよく、また、このずれ量が許容限界まで有する距離(裕度)や、単に許容範囲内か否かを出力してもよい。
以上説明したアライメント精度測定方法によれば、ずれの許容限界が方向によって異なる場合でも、アライメントマーク35の直線成分の方向を、測定したい方向に対して直交する方向に設定することで、所望の方向に対するずれ量を換算処理することなく、直接的に測定することができる。また、異なる角度で回転させたアライメントマークを複数設けておくことにより、種々の角度のずれ量を測定することが可能となる。
次に、本発明に係るアライメントマークの他の実施形態を説明する。
本実施形態においては、先述の実施形態における四角形のボックスマーク状のアライメントマークを、斜め成分を有する八角形のマークにしている。
図6は八角形のアライメントマークの一例を示しており、また、図中には半導体基板の方向も略式的に併せて表示している。図6(a)は半導体基板31の特徴部分(ノッチやオリフラ)33を図中最下位置とした状態で、図6(b)は特徴部分33の位置を45゜回転させた状態を示している。
本実施形態においては、先述の実施形態における四角形のボックスマーク状のアライメントマークを、斜め成分を有する八角形のマークにしている。
図6は八角形のアライメントマークの一例を示しており、また、図中には半導体基板の方向も略式的に併せて表示している。図6(a)は半導体基板31の特徴部分(ノッチやオリフラ)33を図中最下位置とした状態で、図6(b)は特徴部分33の位置を45゜回転させた状態を示している。
八角形のアライメントマーク61は、水平方向(x方向)を基準に0゜、45゜、90゜、135゜の方向の直線成分を有する。この八角形のアライメントマーク61を用いることにより、複数方向のずれを測定することができる。
具体的には、まず最初に図6(a)に示す状態で、x方向、y方向に対するずれ量を求め、その後にθ回転ステージ47(図2参照)によりθ角を45゜として回転させ、図6(b)に示す状態にする。そして、この回転後の状態で、P方向、Q方向に対するずれ量を求める。これにより、従来の二軸方向のみならず四軸方向の情報を簡単に得ることができる。
具体的には、まず最初に図6(a)に示す状態で、x方向、y方向に対するずれ量を求め、その後にθ回転ステージ47(図2参照)によりθ角を45゜として回転させ、図6(b)に示す状態にする。そして、この回転後の状態で、P方向、Q方向に対するずれ量を求める。これにより、従来の二軸方向のみならず四軸方向の情報を簡単に得ることができる。
図7にアライメントマークを四角形及び八角形とした変形例(a),(b)を示した。これらの変形例においては、いずれもアライメントマーク63のインナーマーク63bを環状ではなく、点状にして構成している。本構成であっても、前述のアライメントマーク35と同様の作用効果を得ることができる。
なお、ここでは、四角形と八角形のアライメントマークを一例として説明しているが、本発明はこれら実施形態に限定されることなく、任意の多角形にすることもできる。また、アウターマークとインナーマークを連続する環状のマークにすることなく、断片的なマークとしてもよい。要は斜めの直線成分が含まれるマークであれば、如何なる形状のマークであってもよい。
31 半導体基板
33 ノッチ(特徴部分)
35 アライメントマーク
35a アウターマーク
35b インナーマーク
41 載置台
43 検出部
45 XYステージ(直動手段)
47 θ回転ステージ(回動手段)
49 制御部
51 演算部
53 検出領域
61 アライメントマーク
63 アライメントマーク
63b インナーマーク
L 直線
La ピーク間距離
Lb ピーク間距離
D ずれ量
33 ノッチ(特徴部分)
35 アライメントマーク
35a アウターマーク
35b インナーマーク
41 載置台
43 検出部
45 XYステージ(直動手段)
47 θ回転ステージ(回動手段)
49 制御部
51 演算部
53 検出領域
61 アライメントマーク
63 アライメントマーク
63b インナーマーク
L 直線
La ピーク間距離
Lb ピーク間距離
D ずれ量
Claims (8)
- 半導体素子を製造する際のフォトリソグラフィー工程で半導体基板の位置合わせに用いるアライメントマークであって、
前記アライメントマークが、前記半導体基板上に形成する基準マークと、レジストのパターニングと共に前記基準マークに対応させて形成するパターンマークとからなり、
前記基準マークと前記パターンマークの少なくともいずれかが、前記半導体基板の外形的な特徴部分から規定される直交二軸に対して傾斜する方向の直線成分を有することを特徴とするアライメントマーク。 - 前記基準マークと前記パターンマークの少なくともいずれかは正方形の枠状マークであり、該マークの直線成分が前記直交二軸に対して所定角度傾斜されていることを特徴とする請求項1記載のアライメントマーク。
- 前記基準マークと前記パターンマークの少なくともいずれかは八角形の枠状マークであり、該マークの直線成分が前記直交二軸に対して所定角度傾斜されていることを特徴とする請求項1記載のアライメントマーク。
- 前記基準マークと前記パターンマークの双方が、直線成分を有する枠状マークであることを特徴とする請求項2又は請求項3記載のアライメントマーク。
- 前記所定の角度が、30゜、45゜、60゜のうちいずれかの角度であることを特徴とする請求項1〜請求項4のいずれか1項記載のアライメントマーク。
- 前記外形的な特徴部分が、前記半導体基板の外周の一部に形成され結晶方位を示すオリエンテーションフラット又は溝のうちいずれかであることを特徴とする請求項1〜請求項5のいずれか1項記載のアライメントマーク。
- 半導体素子を製造する際のフォトリソグラフィー工程で半導体基板の位置合わせに用いるアライメントマークとして、前記半導体基板上に形成する基準マークと、レジストのパターニングと共に前記基準マークに対応させて形成するパターンマークとを用い、前記基準マーク位置に対する前記パターンマーク位置のずれ量から前記半導体基板のアライメント精度を測定する方法であって、
前記半導体基板の外形的な特徴部分から規定される直交二軸に対し、該二軸から傾斜する方向の直線成分を有する前記基準マークと前記パターンマークから、ずれの測定方向とは直交する直線成分の位置情報を前記測定方向に沿って検出するステップと、
前記検出された直線成分の位置情報から前記基準マークと前記パターンマークの位置をそれぞれ求めるステップと、
前記基準マークに対する前記パターンマークの前記測定方向に対する位置ずれを求めるステップと、を含むことを特徴とするアライメント精度測定方法。 - 半導体素子を製造する際のフォトリソグラフィー工程で半導体基板の位置合わせに用いるアライメントマークとして、半導体基板上に形成する基準マークと、レジストのパターニングと共に前記基準マークに対応させて形成するパターンマークとを用い、前記基準マーク位置に対する前記パターンマーク位置のずれ量から前記半導体基板のアライメント精度を測定する装置であって、
前記アライメントマークの直線成分を検出する検出部と、
前記検出部を前記半導体基板面と平行に前記アライメントマークに対して相対的に直線移動させる直動手段と、
前記検出部を前記アライメントマークに対して相対的に回転移動させる回動手段と、
前記半導体基板の外形的な特徴部分から規定される直交二軸に対し、該二軸から傾斜する方向の直線成分を有する前記基準マークと前記パターンマークを、ずれの測定方向が前記直動手段の直線移動方向に一致するように前記回動手段を回転駆動し、前記直動手段により前記検出部を前記ずれの測定方向に沿って移動させて前記アライメントマークの直線成分を検出し、この検出された直線成分の位置情報から前記基準マークに対する前記パターンマークの前記測定方向に対する位置ずれを求める制御部と、
を備えたことを特徴とするアライメント精度測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174837A JP2006351760A (ja) | 2005-06-15 | 2005-06-15 | アライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174837A JP2006351760A (ja) | 2005-06-15 | 2005-06-15 | アライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006351760A true JP2006351760A (ja) | 2006-12-28 |
Family
ID=37647299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005174837A Pending JP2006351760A (ja) | 2005-06-15 | 2005-06-15 | アライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351760A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013048249A (ja) * | 2012-09-18 | 2013-03-07 | Bondtech Inc | 転写方法および転写装置 |
CN103869603A (zh) * | 2012-12-14 | 2014-06-18 | 上海空间电源研究所 | 一种光刻版组件及检测光刻对准精度的方法 |
CN104460249A (zh) * | 2013-09-23 | 2015-03-25 | 北大方正集团有限公司 | 一种检测电路板内层基板两面曝光对准度的方法 |
KR101732343B1 (ko) | 2009-01-30 | 2017-05-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 제조장치용 센서 시스템 |
CN111413847A (zh) * | 2019-01-08 | 2020-07-14 | 长鑫存储技术有限公司 | 光掩膜以及光刻光学式叠对标记测量方法 |
CN113571408A (zh) * | 2021-06-29 | 2021-10-29 | 中国科学院长春光学精密机械与物理研究所 | 一种euv掩膜板对准标记及其优化方法和制备方法 |
-
2005
- 2005-06-15 JP JP2005174837A patent/JP2006351760A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101732343B1 (ko) | 2009-01-30 | 2017-05-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 제조장치용 센서 시스템 |
JP2013048249A (ja) * | 2012-09-18 | 2013-03-07 | Bondtech Inc | 転写方法および転写装置 |
CN103869603A (zh) * | 2012-12-14 | 2014-06-18 | 上海空间电源研究所 | 一种光刻版组件及检测光刻对准精度的方法 |
CN103869603B (zh) * | 2012-12-14 | 2016-12-21 | 上海空间电源研究所 | 一种光刻版组件及检测光刻对准精度的方法 |
CN104460249A (zh) * | 2013-09-23 | 2015-03-25 | 北大方正集团有限公司 | 一种检测电路板内层基板两面曝光对准度的方法 |
CN111413847A (zh) * | 2019-01-08 | 2020-07-14 | 长鑫存储技术有限公司 | 光掩膜以及光刻光学式叠对标记测量方法 |
CN113571408A (zh) * | 2021-06-29 | 2021-10-29 | 中国科学院长春光学精密机械与物理研究所 | 一种euv掩膜板对准标记及其优化方法和制备方法 |
CN113571408B (zh) * | 2021-06-29 | 2024-02-09 | 中国科学院长春光学精密机械与物理研究所 | 一种euv掩膜板对准标记及其优化方法和制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4594280B2 (ja) | 偏向リソグラフィーのためのアライメントマークおよびその検出方法 | |
WO2015010396A1 (zh) | 对位系统 | |
JP2009244831A (ja) | マスクレス露光方法 | |
JP2006351760A (ja) | アライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置 | |
JPH0584663B2 (ja) | ||
US20060018560A1 (en) | Exposure device and exposure method | |
US6433352B1 (en) | Method of positioning semiconductor wafer | |
JP2000252203A (ja) | アライメントマーク及びアライメント方法 | |
US20120140193A1 (en) | Dynamic wafer alignment method in exposure scanner system | |
JP6343524B2 (ja) | 投影露光装置 | |
JP4731886B2 (ja) | 液晶表示装置用基板の製造方法 | |
JP2010087310A (ja) | 露光装置およびデバイス製造方法 | |
JP2007305696A (ja) | 位置決め装置の精度測定方法 | |
JP2000012455A (ja) | 荷電粒子線転写露光装置及び荷電粒子線転写露光装置におけるマスクと感応基板の位置合わせ方法 | |
JPH11317439A (ja) | 位置決め装置 | |
JP5687165B2 (ja) | プロキシミティ露光装置、プロキシミティ露光装置の基板位置決め方法、及び表示用パネル基板の製造方法 | |
JP2013258284A (ja) | 走査露光装置、物品の製造方法、アライメント方法および走査露光方法 | |
JPH11233398A (ja) | 露光装置及び露光方法 | |
JP2005175270A (ja) | 位置ずれ検出用マーク | |
JPH08162391A (ja) | 投影露光装置 | |
KR102024785B1 (ko) | 마스크리스 노광 장치의 얼라인 방법 | |
JP2934726B2 (ja) | 投影露光方法 | |
JP2934724B2 (ja) | 投影型露光装置、及び投影露光方法 | |
JPH0754794B2 (ja) | 投影型露光装置 | |
JPH1152545A (ja) | レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071109 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071126 |