JP2006322904A - Iddq検査方法 - Google Patents
Iddq検査方法 Download PDFInfo
- Publication number
- JP2006322904A JP2006322904A JP2005148656A JP2005148656A JP2006322904A JP 2006322904 A JP2006322904 A JP 2006322904A JP 2005148656 A JP2005148656 A JP 2005148656A JP 2005148656 A JP2005148656 A JP 2005148656A JP 2006322904 A JP2006322904 A JP 2006322904A
- Authority
- JP
- Japan
- Prior art keywords
- iddq
- inspection method
- gate control
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】論理ブロック120に対して選択的にクロックを供給するゲート部130を設け、外部から与えられるゲート制御信号によりゲート部130のゲートを制御する。LSI全体を動作させてIDDQ値に異常が見られた場合に、論理ブロック120を選択的に動作させつつIDDQの測定を繰り返すことで、異常なIDDQ値が測定される論理ブロック120を特定する。さらに、スキャンチェーンに沿って複数に分割した回路ブロックを選択的に動作可能に構成することで、異常なIDDQ値が測定される回路ブロックを狭く絞り込むことができる。
【選択図】 図1
Description
120、121、123、125、128 論理ブロック
122、124 ゲート
126、127 OR回路
130、131 ゲート部
140、141 デコード部
150 擬似ランダムパターン発生器(PRPG)
160 シリアル/パラレル変換回路
170 カウンタ部
180 多入力シフトレジスタ(MISR)
190 ゲート制御信号端子
Claims (11)
- スキャンテスト機能を備え複数の論理ブロックから構成された集積回路において、スキャンチェーンを用いて内部の様々な電位状態を設定し静止電源電流(IDDQ)を測定して異常判定を行うIDDQ検査方法であって、選択的に回路部分を動作させることにより異常なIDDQが測定される回路部分を特定するIDDQ検査方法。
- 前記選択的に動作させる回路部分は前記論理ブロック単位である請求項1記載のIDDQ検査方法。
- 前記選択的に動作させる回路部分は前記論理ブロックをスキャンチェーンに沿って複数に分割した回路ブロック単位である請求項2記載のIDDQ検査方法。
- 前記回路部分に対するクロックの供給をゲート制御することにより、前記回路部分を選択的に動作させる請求項1記載のIDDQ検査方法。
- 前記回路部分に対するスキャンデータの供給をゲート制御することにより、前記回路部分を選択的に動作させる請求項1記載のIDDQ検査方法。
- 前記ゲート制御は外部から与えられるゲート制御信号による請求項4または5記載のIDDQ検査方法。
- 前記ゲート制御は外部から与えられるコード化されたゲート制御信号をLSI内部でデコードした信号による請求項4または5記載のIDDQ検査方法。
- 前記ゲート制御は外部からシリアル信号で与えられるゲート制御信号をLSI内部でパラレル信号に変換した信号による請求項4または5記載のIDDQ検査方法。
- 前記ゲート制御はLSI内部でカウンタ等を用いて生成されるシーケンス信号による請求項4または5記載のIDDQ検査方法。
- 前記回路部分に対して外部から個別にクロックを供給することにより、前記回路部分を選択的に動作させる請求項1記載のIDDQ検査方法。
- 請求項1から10の何れか一項に記載のIDDQ検査方法を実施可能に構成したCMOS集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148656A JP4275104B2 (ja) | 2005-05-20 | 2005-05-20 | Iddq検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148656A JP4275104B2 (ja) | 2005-05-20 | 2005-05-20 | Iddq検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006322904A true JP2006322904A (ja) | 2006-11-30 |
JP4275104B2 JP4275104B2 (ja) | 2009-06-10 |
Family
ID=37542682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005148656A Expired - Fee Related JP4275104B2 (ja) | 2005-05-20 | 2005-05-20 | Iddq検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4275104B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021139742A (ja) * | 2020-03-05 | 2021-09-16 | 株式会社東芝 | 半導体集積回路、その回路設計装置、回路設計方法、及び回路設計プログラム |
JP2021143838A (ja) * | 2020-03-10 | 2021-09-24 | 株式会社東芝 | 半導体集積回路、その回路設計装置、回路設計方法、及び回路設計プログラム |
-
2005
- 2005-05-20 JP JP2005148656A patent/JP4275104B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021139742A (ja) * | 2020-03-05 | 2021-09-16 | 株式会社東芝 | 半導体集積回路、その回路設計装置、回路設計方法、及び回路設計プログラム |
JP7305583B2 (ja) | 2020-03-05 | 2023-07-10 | 株式会社東芝 | 半導体集積回路 |
JP2021143838A (ja) * | 2020-03-10 | 2021-09-24 | 株式会社東芝 | 半導体集積回路、その回路設計装置、回路設計方法、及び回路設計プログラム |
JP7204697B2 (ja) | 2020-03-10 | 2023-01-16 | 株式会社東芝 | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4275104B2 (ja) | 2009-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100023807A1 (en) | Test device and method for the soc test architecture | |
US8555123B2 (en) | Test device and method for the SoC test architecture | |
JP2005033067A (ja) | 半導体集積回路、その静電気耐圧試験方法及び装置 | |
JP4275104B2 (ja) | Iddq検査方法 | |
JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
JP4167217B2 (ja) | Lsi、lsi検査方法およびマルチチップモジュール | |
US20090313511A1 (en) | Semiconductor device testing | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP2004325233A (ja) | 半導体装置 | |
JP2006058152A (ja) | 半導体装置の試験方法及び半導体装置の試験回路 | |
JP3963158B2 (ja) | 半導体回路装置及びそのテスト方法 | |
JPWO2007083433A1 (ja) | 半導体装置、及び半導体検査方法 | |
JP2006292401A (ja) | テスト構成の半導体集積回路およびそのテスト方法 | |
JP3039362B2 (ja) | 半導体集積論理回路のテストパターン作成方法 | |
KR100655075B1 (ko) | 반도체 장치의 전압 모니터링 장치 및 방법 | |
JP6459806B2 (ja) | 半導体集積回路 | |
JP2006132992A (ja) | ストレス印加方法 | |
JP2004286549A (ja) | スキャンテスト装置およびその設計方法 | |
JP2005180935A (ja) | 半導体集積回路装置 | |
JP2004012399A (ja) | スキャン機能付きフリップフロップ回路、スキャンテスト回路および半導体集積回路 | |
KR20040001334A (ko) | 스캔 플립플롭을 구비한 반도체 집적 회로 | |
JP5453981B2 (ja) | Lsi、及びそのテストデータ設定方法 | |
Singh et al. | Strategies and Techniques for Optimizing Power in BIST: A Review | |
JP2010122009A (ja) | 半導体集積回路 | |
JP2009042017A (ja) | スキャンパス回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |