JP2006319036A

JP2006319036A - 過電流保護回路を備えた半導体装置およびそれを用いた電子回路

Info

Publication number: JP2006319036A
Application number: JP2005138418A
Authority: JP
Inventors: Koji Takada; 浩司高田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-05-11
Filing date: 2005-05-11
Publication date: 2006-11-24

Abstract

【課題】広い制御入力電圧範囲で過電流保護を一定電流値で働かせることができて充分な信頼性を得る。
【解決手段】半導体基板１上にパワー半導体素子２と過電流保護回路９とを形成する。過電流保護回路９は、パワー半導体素子２に流れる電流をパワー半導体素子２の高電位端子の電圧として検出する電流検出回路２１と、電流検出回路２１による検出電圧と所定のしきい値電圧とを比較する比較回路２２と、電流検出回路２１による検出電圧が所定のしきい値電圧を超えたときにパワー半導体素子２の動作を強制的に停止させる保護回路２３と、制御入力電圧を入力として電圧変換を行うことにより、パワー半導体素子２の高電位端子の電圧の制御入力電圧依存性と同等の制御入力電圧依存性を有する電圧をしきい値電圧として生成する電圧変換回路２４とで構成される。
【選択図】図１

Description

本発明は、特にパワー半導体素子を備えた半導体装置およびこの半導体装置を用いた電子回路に係るものであり、過電流保護機能を有する半導体装置に関するものである。

パワー半導体素子を備えた半導体装置の先行技術として、過電流保護機能を備えた構成が、例えば特許文献１に開示されている。図３は特許文献１に示された先行技術に係る半導体装置を説明するための回路構成図である。

パワーＭＯＳＦＥＴによって構成されるパワー半導体素子１１は、電源１３（電圧Ｖｄｄ）から負荷１２（抵抗Ｒ_Ｌ）へ供給される電力を制御するものである。そして、このようなパワー半導体素子１１を保護するために、このパワー半導体素子１１が形成された同一の半導体基板に、過電流保護部１４と温度保護部１５とが形成されている。

上記過電流保護部１４は、パワーＭＯＳＦＥＴからなるトランジスタ１４１を有する。このトランジスタ１４１は、上記パワー半導体素子１１を構成するパワーＭＯＳＦＥＴの領域のうちの１／１００〜１／３０００の僅かな領域についてソース電極のみパワー半導体素子１１から分離され、他はパワー半導体素子１１と共通とした構造を有するパワーＭＯＳＦＥＴよりなる。すなわち、駆動信号入力端子に入力される電圧Ｖｉｎが上記パワー半導体素子１１およびトランジスタ１４１を構成するパワーＭＯＳＦＥＴのゲートに抵抗Ｒ１１を介して点ａの電位Ｖａとして共通に供給される。また、上記パワー半導体素子１１およびトランジスタ１４１のドレイン電極は負荷１２に共通に接続される。

そして、このトランジスタ１４１のソース電極は、抵抗Ｒ１２を介して接地される。また、トランジスタ１４１のゲートとなる点ａには、トランジスタ１４２のドレインが接続されている。このトランジスタ１４２は上記抵抗Ｒ１２の端子電圧となる点ｂの電位Ｖｂで制御される。これによって、パワー半導体素子１１に過電流が流れたときに、過電流に比例した電流がトランジスタ１４１に流れ、それによって点ｂの電位が増大したときに、トランジスタ１４２にチャンネルが形成されてトランジスタ１４２が導通し点ａの電位を下げる。その結果、パワー半導体素子１１が遮断され、パワー半導体素子１１が電流破壊から保護される。

上記温度保護部１５は、上記制御入力電圧Ｖｉｎが抵抗Ｒ１３を介して供給される温度検出素子１５１を備え、この温度検出素子１５１は抵抗Ｒ１４を介して接地されている。温度検出素子１５１は複数のポリシリコンダイオードの直列回路からなる。

そして、上記温度検出素子１５１と抵抗Ｒ１４との直列回路に、ツェナーダイオード１５２が並列に接続され、上記温度検出素子１５１と抵抗Ｒ１４との直列回路に定電圧が印加される。

また、この温度保護部１５には、トランジスタ１５３が設けられていて、このトランジスタ１５３は上記点ａと接地点との間に接続され、そのゲート電極は上記温度検出素子１５１と抵抗Ｒ１４との接続点ｃに接続されている。

ここで、上記の温度保護部１５の動作について説明する。パワー半導体素子１１が発熱し、半導体基板の温度が上昇すると、この温度上昇を温度検出素子１５１が検出する。具体的に説明すると、半導体基板の温度が上昇すると、温度検出素子１５１の端子間電圧が減少し、それに伴って点ｃの電位Ｖｃも上昇する。そして、半導体基板の温度が特定される温度以上に上昇し、電位Ｖｃがトランジスタ１５３の閾値電圧以上になると、このトランジスタ１５３にチャンネルが形成されて、トランジスタ１５３が導通することになる。その結果、点ａの電位Ｖａが低下することになる。したがって、パワー半導体素子１１は遮断されることになり、このパワー半導体素子１１は熱破壊から保護される。
特開昭６３?２２９７５７号公報

上記した半導体装置は、一般にはシステムＬＳＩやマイコンで駆動される。近年、省エネルギー化の流れから、これらシステムＬＳＩやマイコンの電源電圧は５Ｖから３Ｖ以下へと、より低くなってきている。しかし、従来の過電流保護回路では、３Ｖ以下から５Ｖ以上といった広い電圧範囲で流れる電流値の差が大きく、過電流保護を一定値でかけられない。そのため、充分な信頼性を得ることが困難になっている。

例えば、図３に示したような従来の過電流保護機能を備えた半導体装置では、仮に制御入力電圧が５Ｖ程度で過電流保護値が３０Ａになるように抵抗Ｒ２の抵抗値を設定していると、入力が３Ｖ程度と低くなった場合、パワー半導体素子１１、パワーＭＯＳよりなるトランジタ１４１のゲート端子に加わる電圧が３Ｖ／５Ｖ＝６０％に低下する。そのため、パワー半導体素子１１、パワーＭＯＳよりなるトランジタ１４１の電流能力は下がり、抵抗Ｒ２の電圧は制御入力電圧５Ｖの時より高くなり、過電流保護値は３０Ａより２０〜３０％下がる。過電流値が下がると正常動作範囲の負荷状態でパワー半導体素子が動作している場合でも、過電流保護機能が動作し、システムを止めてしまうことになり、著しく信頼性が損なわれることになる。

本発明は上記課題に鑑みなされたもので、広い制御入力電圧範囲で過電流保護を一定電流値で働かせることができて充分な信頼性を得ることができる半導体装置およびそれを用いた電子回路を提供することを目的とする。

上記課題を解決するために、本発明の半導体装置は、半導体基板上に形成され高電位端子と接地端子と制御入力電圧が入力される制御入力端子とを有するパワー半導体素子と、半導体基板上に形成されてパワー半導体素子を過電流から保護する過電流保護回路とを備えている。

上記過電流保護回路は、パワー半導体素子に流れる電流をパワー半導体素子の高電位端子の電圧として検出する電流検出回路と、電流検出回路による検出電圧と所定のしきい値電圧とを比較する比較回路と、電流検出回路による検出電圧が所定のしきい値電圧を超えたときにパワー半導体素子の動作を強制的に停止させる保護回路と、制御入力電圧を入力として電圧変換を行うことにより、パワー半導体素子の高電位端子の電圧の制御入力電圧依存性と同等の制御入力電圧依存性を有する電圧をしきい値電圧として生成する電圧変換回路とを備えている。

この構成によれば、パワー半導体素子が形成される半導体基板上に設けた過電流保護回路により、低入力電圧から高入力電圧まで一定の過電流保護値でパワー半導体素子を保護することができ、半導体素子の入力電圧が３Ｖ以下程度と低くなった場合も一定な過電流保護値で、パワー半導体素子に流れる電流が遮断制御される。

上記電圧変換回路は、例えば、パワー半導体素子の制御入力端子に一端が接続された第１の抵抗と、第１の抵抗の他端に一端が接続されパワー半導体素子の接地端子に他端が接続された第２の抵抗と、パワー半導体素子の制御入力端子に一端が接続された第３の抵抗と、第３の抵抗の他端に一端が接続されパワー半導体素子の接地端子に他端が接続された第４の抵抗と、第１および第２の抵抗の接続点に一方の主端子が接続され制御端子が第３および第４の抵抗の接続点に接続された電流バイパス用半導体素子と、電流バイパス用半導体素子の他方の主端子に一端が接続されパワー半導体素子の接地端子に他端が接続された第５の抵抗とからなる。

また、本発明の電子回路は、半導体基板上に形成され高電位端子と接地端子と制御入力電圧が入力される制御入力端子とを有するパワー半導体素子と、半導体基板上に形成されてパワー半導体素子を過電流から保護する過電流保護回路と、パワー半導体素子の高電位端子に負荷を介して一端が接続されパワー半導体素子の接地端子に他端が接続された電源と、パワー半導体素子の制御入力端子に接続された駆動回路とを備えている。

この構成によれば、上記本発明の半導体装置と同様の作用効果を有する。

上記電圧変換回路は、上記本発明の半導体装置の場合と同様に構成される。また、上記駆動回路は、例えば、マイコンまたはＬＳＩからなる。

本発明に係る半導体装置にあっては、パワー半導体素子の高電位端子の電圧の制御入力電圧依存性と同等の制御入力電圧依存性を有する電圧をしきい値電圧として生成する電圧変換回路を過電流保護回路に設け、この電圧変換回路により得られたしきい値電圧と電流検出回路による検出電圧とを比較するため、低入力電圧から高入力電圧まで一定の過電流保護値でパワー半導体素子を保護することができる。そのため、低電圧で動作するシステムＬＳＩやマイコンで駆動可能になり、従来のように５Ｖ程度の高入力電圧で駆動することも、広い範囲の多品種のシステムＬＳＩやマイコンを用いて３Ｖ以下で駆動させることも可能となる。また、入力電圧の変動に対して、一定の過電流保護値でパワー半導体素子が保護されることとなり、信頼性が向上するものである。

また、３Ｖ以下から５Ｖ以上といった広い電圧範囲で過電流保護値を一定にすることにより、システム変更により制御入力電圧が５Ｖから３Ｖに変更になった場合や、制御入力電圧として異なる電圧が混在する場合でも１種類の半導体装置で済み、在庫、製造管理も大幅に削減される。

以下、図面を参照してこの発明の実施の形態を説明する。

図１は本発明の実施の形態のパワー用の半導体装置の回路構成を示すものである。縦型パワーＭＯＳＦＥＴによって構成されるパワー半導体素子２は、負荷１０に供給される電源８からの電力を制御するものである。このパワー半導体素子２は、高電位端子（ドレイン）と接地端子（ソース）と制御入力電圧が入力される制御入力端子（ゲート）とを有する。パワー半導体素子２を過電流から保護するために、パワー半導体素子２が形成された同一の半導体基板１上に、過電流保護回路９が形成されている。

この半導体装置では、制御入力端子ＩＮに制御入力電圧が印加されると、過電流保護回路９の抵抗Ｒ１を介して、パワー半導体素子２のゲートが駆動され、パワー半導体素子２にドレイン端子からソース端子に電流が流れる。これによって、電源８から負荷１０へ電力が供給される。

ここで、パワー半導体素子２のドレイン端子には抵抗Ｒ１２の一端が接続され、抵抗Ｒ１２の他端は抵抗Ｒ１３を介して接地されている。この抵抗Ｒ１２，Ｒ１３がパワー半導体素子２に流れる電流をパワー半導体素子２の高電位端子の電圧として検出する電流検出回路２１を構成している。この場合、回路動作から判るように抵抗Ｒ１２は無くとも動作に支障はない。

パワー半導体素子２はゲート電圧すなわち制御入力電圧に応じて電流が流れ、一般にゲート電圧が高い方がオン抵抗が低くなって、ドレイン端子電圧が低くなる。パワー半導体素子２の高電位端子の電圧が制御入力電圧に依存することになる。この高電位端子の電圧は制御入力電圧の変化に応じて負の傾きをもって変化することになる。

図１において、抵抗Ｒ１２と抵抗Ｒ１３との接続点であるＢ点には、抵抗Ｒ１２，Ｒ１３で分圧された電圧Ｖ_Ｂが現れる。この電圧Ｖ_Ｂも、高電位端子の電圧に連動して制御入力電圧の変化に応じて負の傾きをもって変化することになる。Ｂ点にはトランジスタ３のゲートが接続されている。

パワー半導体素子２がオンするとドレイン電流が流れ、流れる電流に応じてドレイン電圧が上昇する。すなわち電圧Ｖ_Ｂが電流に応じて上昇する。

一方、Ｃ点にはトランジスタ４のゲートが接続されていて、電圧Ｖ_Ｃよりも電圧Ｖ_Ｂが高いと、トランジスタ３がオンする。その結果、電圧Ｖ_Ｅが下がり、Ｅ点に接続されたトランジスタ６がオフし、トランジスタ７のゲートは制御入力電圧が印加されることになり、トランジスタ７はオンし、図１に示したＡ点は接地されることとなり、その電位Ｖ_Ａは０Ｖとなる。この場合、Ａ点の電位は、パワー半導体素子２のゲート電位と同じであるから、パワー半導体素子２はオフ状態となり、過電流破壊から保護される。

上記のトランジスタ３，４と抵抗Ｒ３，Ｒ９，Ｒ１０は電流検出回路２１による検出電圧（電圧Ｖ_Ｂ）と所定のしきい値電圧（電圧Ｖ_Ｃ）とを比較する比較回路２２を構成する。また、上記のトランジスタ６，７抵抗Ｒ１，Ｒ２は、電流検出回路２１による検出電圧が所定のしきい値電圧を超えたときにパワー半導体素子２の動作を強制的に停止させる保護回路２３を構成する。

本実施の形態では、さらに入力電圧が約３Ｖから６Ｖまでの広い電圧範囲で一定な過電流保護値でパワー半導体素子２の保護動作が働くように、過電流保護回路９には、トランジスタ４のゲート電圧すなわちＣ点の電圧Ｖ_Ｃを制御入力電圧の変化に応じて適度な負の傾きをもって変化させるように動作する電圧変換回路２４が組み込まれている。この電圧変換回路２４は、制御入力電圧を入力として電圧変換を行うことにより、パワー半導体素子の高電位端子の電圧の制御入力電圧依存性と同等の制御入力電圧依存性を有する電圧をしきい値電圧として生成する機能を有する。

具体的な構成としては、この電圧変換回路は、制御入力端子ＩＮと接地点（接地端子）との間にそれぞれ接続された抵抗Ｒ５，Ｒ６の直列回路および抵抗Ｒ８，Ｒ７の直列回路と、抵抗Ｒ５と抵抗Ｒ６の接続点にゲートが接続され、抵抗Ｒ８，Ｒ７の接続点にドレインが接続された電流バイパス用のトランジスタ５と、トランジスタ５のソースと接地点の間に接続された抵抗Ｒ４とで構成される。

本実施の形態における過電流保護回路の動作を図２を用いて説明する。

入力端子ＩＮの電圧が低電圧（仮に３Vとする）の場合に、トランジスタ５のゲート電圧がスレシュホールド電圧以下で、トランジスタ５が働かないように抵抗Ｒ５、抵抗Ｒ６の抵抗値が設定されている。

この場合、図１からわかるように、抵抗Ｒ７を流れる電流Ｉ_３は、抵抗Ｒ８を流れる電流Ｉ_１と同じとなり、Ｃ点の電位Ｖ_Ｃは、電流Ｉ_１で決まる分圧電圧と同じである。この状態で、パワー半導体素子２に大きな電流が流れると、Ｂ点の電圧Ｖ_Ｂが上昇する。この電位Ｖ_Ｂがトランジスタ３のゲートに加えられており、トランジスタ４のゲート電圧Ｖ_Ｃより電圧Ｖ_Ｂが高いと、トランジスタ３はオンし、電圧Ｖ_Ｅが下がり、Ｅ点に接続されたトランジスタ６はオフし、トランジスタ７のゲートには制御入力電圧が印加されることになる。その結果、トランジスタ７はオンし、図１に示したＡ点は接地されることとなり、その電位Ｖ_Ａは０Ｖとなる。この場合、Ａ点の電位は、パワー半導体素子２のゲート電位と同じであるから、パワー半導体素子２はオフ状態となり、過電流破壊から保護される。

つぎに、入力端子ＩＮの電圧が上昇（仮に５Ｖとする）した場合を考える。抵抗Ｒ８を流れる電流Ｉ_１は制御入力電圧に応じて増加し、Ｃ点の電圧Ｖ_Ｃは、図２に点線で示したように上昇しようと働く。ところが、制御入力端子ＩＮの電圧の上昇によりトランジスタ５のゲート電圧も上昇する。この電圧がスレシュホールド電圧以上となるとトランジスタ５はオンし、トランジスタ５に電流が流れ始める。その結果、抵抗Ｒ８を流れる電流Ｉ_１の一部が電流Ｉ_２として流れ、抵抗Ｒ７を流れる電流Ｉ_３は減少する。

この電流Ｉ_２は、トランジスタ５のソース電位と抵抗Ｒ４とで決まる。この電流Ｉ_２が流れることにより、抵抗Ｒ７を流れる電流Ｉ_３（＝Ｉ_１−Ｉ_２）は制御入力電圧に応じて適度な負の傾きをもって変化し、Ｃ点の電位Ｖ_Ｃは、電流Ｉ_３で決まる分圧電圧となる。

このため、制御入力端子ＩＮの電圧が上昇しても、Ｃ点の電位Ｖ_Ｃは図２で示した実線のように、制御入力端子ＩＮの電圧の変化に対して、適度な負の傾きをもって変化する。

上記のように、制御入力電圧の変化に対してＢ点の電圧Ｖ_Ｂが適度な負の傾きをもって変化する場合において、Ｃ点の電圧Ｖ_Ｃも制御入力電圧の変化に対してＢ点の電圧Ｖ_Ｂと同じように変化する。その結果、パワー半導体素子２に電流が流れることによりＢ点に現れる電圧Ｖ_Ｂが変化するが、この電圧Ｖ_Ｂの制御入力電圧に対する依存性と同等の依存性をＣ点の電圧Ｖ_Ｃが持つことになる。したがって、制御入力端子ＩＮへ入力される制御入力電圧が変化しても、パワー半導体素子２は一定の過電流保護値で保護されることとなり、信頼性が向上される。

本実施の形態によれば、上記した構成の過電流保護回路を設けることにより、半導体素子の制御入力電圧が５Ｖ程度以上である場合だけでなく３Ｖ以下程度と低くなった場合にも過電流保護値を同一（一定）に保つことができ、制御入力電圧の大きさにかかわらず、同じ電流値でパワー半導体素子２を電流破壊から保護できる。そのため、低電圧で動作するシステムＬＳＩやマイコンでパワー半導体素子を駆動できる。このことにより、本実施例の半導体装置を含む電子回路の消費電力を削減することが可能となる。

また、本実施の形態によれば、従来の高入力電圧で駆動する駆動回路も使用可能であるから、駆動回路の種類によらず、一つの装置で対応できる。

また、駆動回路の変調等の事故で、入力電圧が変動した場合にも、同一（一定）の過電流保護値でパワー半導体素子は保護されるため、半導体装置およびそれを用いた電子回路の信頼性が大幅に向上する。

なお、本実施の形態では、パワー半導体素子２、トランジスタ３、４、５、６、７をそれぞれＮチャンネルのＭＯＳＦＥＴで構成したが、ＰチャンネルＭＯＳＦＥＴで構成しても、同様に本発明を実施できる。

パワー半導体素子２については、Ｎ型シリコン基板をドレイン電極とする高耐圧ＮチャネルＤＭＯＳトランジスタであっても、Ｐ型シリコン基板をドレイン電極とする高耐圧ＰチャネルＤＭＯＳトランジスタのいずれであってもよい。

また、パワー半導体素子２はバイポーラトランジスタであってもよい。

また、負荷や電源の種類や制御入力端子ＩＮに接続される駆動回路については特に限定しない。

本発明にかかる半導体装置は、パワー半導体素子を備えた半導体装置として、素子の過電流保護が必要な場合に特に有用である。

本発明の実施の形態に係る半導体装置の構成を示す回路図である。本発明の実施の形態に係る半導体装置における過電流保護回路の特性図である。先行技術に係る半導体装置の構成を示す回路図である。

符号の説明

１半導体基板
２パワー半導体素子
３、４、５、６、７トランジスタ
８電源
９過電流保護回路
１０負荷
２１電流検出回路
２２比較回路
２３保護回路
２４電圧変換回路

Claims

半導体基板上に形成され高電位端子と接地端子と制御入力電圧が入力される制御入力端子とを有するパワー半導体素子と、前記半導体基板上に形成されて前記パワー半導体素子を過電流から保護する過電流保護回路とを備えた半導体装置であって、
前記過電流保護回路は、前記パワー半導体素子に流れる電流を前記パワー半導体素子の高電位端子の電圧として検出する電流検出回路と、
前記電流検出回路による検出電圧と所定のしきい値電圧とを比較する比較回路と、
前記電流検出回路による検出電圧が前記所定のしきい値電圧を超えたときに前記パワー半導体素子の動作を強制的に停止させる保護回路と、
前記制御入力電圧を入力として電圧変換を行うことにより、前記パワー半導体素子の高電位端子の電圧の制御入力電圧依存性と同等の制御入力電圧依存性を有する電圧を前記しきい値電圧として生成する電圧変換回路とを備えた半導体装置。
前記電圧変換回路は、前記パワー半導体素子の制御入力端子に一端が接続された第１の抵抗と、前記第１の抵抗の他端に一端が接続され前記パワー半導体素子の接地端子に他端が接続された第２の抵抗と、前記パワー半導体素子の制御入力端子に一端が接続された第３の抵抗と、前記第３の抵抗の他端に一端が接続され前記パワー半導体素子の接地端子に他端が接続された第４の抵抗と、前記第１および第２の抵抗の接続点に一方の主端子が接続され制御端子が前記第３および第４の抵抗の接続点に接続された電流バイパス用半導体素子と、前記電流バイパス用半導体素子の他方の主端子に一端が接続され前記パワー半導体素子の接地端子に他端が接続された第５の抵抗とからなる請求項１記載の半導体装置。
半導体基板上に形成され高電位端子と接地端子と制御入力電圧が入力される制御入力端子とを有するパワー半導体素子と、前記半導体基板上に形成されて前記パワー半導体素子を過電流から保護する過電流保護回路と、前記パワー半導体素子の高電位端子に負荷を介して一端が接続され前記パワー半導体素子の接地端子に他端が接続された電源と、前記パワー半導体素子の制御入力端子に接続された駆動回路とを備えた電子回路であって、
前記過電流保護回路は、前記パワー半導体素子に流れる電流を前記パワー半導体素子の高電位端子の電圧として検出する電流検出回路と、
前記電流検出回路による検出電圧と所定のしきい値電圧とを比較する比較回路と、
前記電流検出回路による検出電圧が前記所定のしきい値電圧を超えたときに前記パワー半導体素子の動作を強制的に停止させる保護回路と、
前記制御入力電圧を入力として電圧変換を行うことにより、前記パワー半導体素子の高電位端子の電圧の制御入力電圧依存性と同等の制御入力電圧依存性を有する電圧を前記しきい値電圧として生成する電圧変換回路とを備えた電子回路。
前記電圧変換回路は、前記パワー半導体素子の制御入力端子に一端が接続された第１の抵抗と、前記第１の抵抗の他端に一端が接続され前記パワー半導体素子の接地端子に他端が接続された第２の抵抗と、前記パワー半導体素子の制御入力端子に一端が接続された第３の抵抗と、前記第３の抵抗の他端に一端が接続され前記パワー半導体素子の接地端子に他端が接続された第４の抵抗と、前記第１および第２の抵抗の接続点に一方の主端子が接続され制御端子が前記第３および第４の抵抗の接続点に接続された電流バイパス用半導体素子と、前記電流バイパス用半導体素子の他方の主端子に一端が接続され前記パワー半導体素子の接地端子に他端が接続された第５の抵抗とからなる請求項３記載の電子回路。
前記駆動回路がマイコンまたはＬＳＩからなる請求項３または４記載の電子回路。