JP2006319019A - 光受信モジュール - Google Patents

光受信モジュール Download PDF

Info

Publication number
JP2006319019A
JP2006319019A JP2005138132A JP2005138132A JP2006319019A JP 2006319019 A JP2006319019 A JP 2006319019A JP 2005138132 A JP2005138132 A JP 2005138132A JP 2005138132 A JP2005138132 A JP 2005138132A JP 2006319019 A JP2006319019 A JP 2006319019A
Authority
JP
Japan
Prior art keywords
capacitor
pin terminal
power supply
plate capacitor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005138132A
Other languages
English (en)
Other versions
JP4815869B2 (ja
Inventor
Takahiro Tomooka
貴裕 友岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005138132A priority Critical patent/JP4815869B2/ja
Publication of JP2006319019A publication Critical patent/JP2006319019A/ja
Application granted granted Critical
Publication of JP4815869B2 publication Critical patent/JP4815869B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】限られたスペース内で電源ラインとグランド間に設けられるコンデンサの容量値を、大きなコスト増を伴なわずに増加させることが可能な光受信モジュールを提供する。
【解決手段】金属製のパッケージ基板12上に光信号を受光して電気信号に変換する受光素子17と、電気信号を増幅するプリアンプ18と、電源とグランドとの間に平板コンデンサ19とを備えた光受信モジュールである。平板コンデンサ19に貫通孔を設け、この貫通孔に電源用のピン端子13を挿通させて搭載する。また、平板コンデンサ19の貫通孔の内面には、一方の電極と電気的に導通された導電層を形成し、挿通されるピン端子13と電気的に接続する。
【選択図】図1

Description

本発明は、光信号を電気信号に変換する受光素子、変換された電気信号を増幅するプリアンプ、電源ラインに接続されたコンデンサを備えた光受信モジュールに関する。
光受信モジュールは、一般に、光信号を受光して電気信号に変換するフォトダイオード等の受光素子と、受光素子で変換された電気信号を増幅するプリアンプと、電源ラインとグランドの間に接続されるフィルタ用のコンデンサとを一つのパッケージ基板上に実装して構成される。そして、できるだけ外部からの雑音の影響を受けないようにするために、これらの構成部品は互いに近接して実装される。このための実装技術として、平行平板コンデンサ上に受光素子を搭載(例えば、特許文献1参照)したり、また、受光素子用の平行平板コンデンサに加えて、電源のバイパス用やプリアンプの入力フィルタ用として平板コンデンサを用いる(例えば、特許文献2参照)ことが知られている。
特開平7−312430号公報 特開2004−254125号公報
図4は、従来の一般的な光受信モジュールを説明する図で、図4(A)は構成部品の実装状態を示す平面図、図4(B)は部分断面を示す図、図4(C)は光受信モジュールの回路例を示す図である。図中、1は光受信モジュール、2はパッケージ基板、3は電源ピン端子(受光素子用)、4は電源ピン端子(プリアンプ用)、5a,5bは出力ピン端子、6はグランドピン端子、7は受光素子、8はプリアンプ、9は平板コンデンサ、10a〜10dはボンディングワイヤを示す。
光受信モジュール1は、金属製のパッケージ基板2(ステムと言う場合もある)を有し、複数本のリードピンがガラスシール2aにより気密封止して設けられている。パッケージ基板2上には、フォトダイオードなどの受光素子7、集積回路で形成されたプリアンプ8、平板コンデンサ9が搭載される。各構成部品間及びピン端子との配線は、ボンディングワイヤ10a〜10dにより形成される。
図4(C)は、上記構成における光受信モジュール1の回路構成の一例を示すものである。パッケージ基板2から電気的に絶縁された複数本のリードピンは、例えば、受光素子用の電源ピン端子3、プリアンプ用の電源ピン端子4、プリアンプの正相出力用の出力ピン端子5a、逆相出力用の出力ピン端子5bとされる。また、パッケージ基板2自体は、グランドピン端子6を設けて接地接続用のグランド導体として用いられる。平板コンデンサ9は、例えば、平行平面を有する板状のセラミック誘電体の両面に電極(Au層)を設けた形状のコンデンサで、一般にダイキャップ(DiCap:Dielectric Laboratories Incの登録商標)コンデンサと呼ばれているものが用いられている。
この平板コンデンサ9は、光受信モジュール1の性能を安定させるために、受光素子7やプリアンプ8の駆動電源とグランドとの間に設けられる。図4(C)では受光素子用の電源ピン端子3とグランドピン端子6の間に入れた例で、電源にノイズフィルタを形成し、雑音が電源を伝わって入るのを有効に防止することができる。また、電源ラインの低インピーダンス化、或いは、信号ラインの低インピーダンス化を図ることができるものである。この電源ラインの低インピーダンス化には、受光素子7やプリアンプ8の近くで平板コンデンサ9の容量値を上げてやるのが効果的であるが、従来はこのコンデンサの容量値不足が問題となっていた。
コンデンサの容量値を増大するには、積層構造のコンデンサを用いることにより実現可能であるが、積層するという構造上の問題から低価格での製造が難しく、また、形状を変えることが難しい。一方、ダイキャップ形の平板コンデンサは、電極間の誘電体材料の誘電率やその厚さで容量値が一義的に決められてしまい、二次元的な形状は容易に変えることができるものの狭いスペースで表面積を増加させることは実質上困難であることから、大容量のものを得ることは難しかった。
本発明は、上述した実情に鑑みてなされたもので、限られたスペース内で電源ラインとグランド間に設けられるコンデンサの容量値を、大きなコスト増を伴なわずに増加させることが可能な光受信モジュールの提供を課題とする。
本発明による光受信モジュールは、金属製のパッケージ基板上に光信号を受光して電気信号に変換する受光素子と、電気信号を増幅するプリアンプと、電源とグランドとの間に平板コンデンサとを備えた光受信モジュールであって、平板コンデンサに貫通孔を設け、この貫通孔に電源用のピン端子を挿通させて搭載する。また、平板コンデンサの貫通孔の内面には、一方の電極と電気的に導通された導電層を形成し、挿通されるピン端子と電気的に接続する。
本発明によれば、平板コンデンサの中央部にピン端子を挿通させる貫通孔を開けるだけで、電源用のピン端子に嵌合させる形態で搭載することができ、実質的なコスト増は少なく狭いスペースを有効に活用することができる。また、この結果、平板コンデンサの表面積を従来のものより大きくすることができ、容量値を確実に大きくすることができる。
図1及び図2により本発明の実施の形態を説明する。図1(A)は本発明における光受信モジュールの実装状態を示す平面図、図1(B)は部分断面を示す図、図2は本発明による平板コンデンサの具体例を説明する図である。図中、11は光受信モジュール、12はパッケージ基板、13は電源ピン端子(受光素子用)、14は電源ピン端子(プリアンプ用)、15a,15bは出力ピン端子、16はグランドピン端子、17は受光素子、18はプリアンプ、19は平板コンデンサ、20a〜20dはボンディングワイヤ、21aは誘電体基板、21bは貫通孔、22aは上面側の電極、22bは下面側の電極、22cは導電層を示す。
本発明による光受信モジュール11は、図1(A)及び図1(B)に示すように、パッケージ構造自体は図4で説明したのと同様で、例えば、金属製のパッケージ基板12を有し、このパッケージ基板12には、複数本のリードピンがガラスシール12aにより気密封止して設けられる。パッケージ基板12上には、フォトダイオードなどの受光素子17、集積回路で形成されたプリアンプ18、本発明による平板コンデンサ19が互いに近接して搭載される。各構成部品間及びピン端子との配線は、ボンディングワイヤ20a〜20dにより形成される。
また、本発明による光受信モジュール11は、図4(C)で説明したのと同様な回路構成とすることができる。例えば、パッケージ基板12に電気的に複数本の絶縁されたリードピンは、受光素子17用の電源ピン端子13、プリアンプ18用の電源ピン端子14、プリアンプの正相出力用の出力ピン端子15a、逆相出力用の出力ピン端子15bとすることができる。また、パッケージ基板12自体は、グランドピン端子16を設けて接地接続用のグランド導体とすることができる。
本発明で用いられる平板コンデンサ19は、例えば、平行平面を有する板状のセラミック誘電体の両面に電極(Au層)を設けたコンデンサで、一般にダイキャップコンデンサと呼ばれているものを用いることができる。セラミック誘電体としては、例えばチタン酸バリウム(TiBaO)が使用され、電極を含めた厚さが0.6mm程度で形成される。電源ラインのフィルタリングコンデンサとしては、200pF以上の容量値が好ましく、図1,2に示す構造で250pF±50pFであるのが望ましい。
この平板コンデンサ19は、図2に示すように、矩形板状のセラミック誘電体基板21aの中央部に貫通孔21bを設け、上面側の電極22a、下面側の電極22bを設けて構成される。また、貫通孔21bの内面には導電層22cを形成し、上下面側の電極22a,22bのいずれかと電気的に導通された形状とすることができる。なお、上下面側の電極22aと22bは、互いに電気的短絡が生じないように絶縁間隔dが確保される。
従来構造の光受信モジュールでリードピンの位置や寸法の場合、平板コンデンサ9の平面は、0.6mm×0.6mmであるとすると、本発明における平板コンデンサ19の平面は、ほぼ1.0mm×1.0mmの大きさにすることが可能となる。電源ピン端子13のピン直径を0.45mmとしても、この場合のコンデンサ容量値を決定するのに寄与する面積は、従来の2.3倍程度に増加させることができる。また、電源ピン端子13の配設位置を多少変えることにより、さらに平板コンデンサ19の面積を拡大することが可能である。
以上のように形成された平板コンデンサ19は、中央部に形成した貫通孔21bに導電層22cを設けた後、パッケージ基板12に配設されている電源ピン端子13を挿通させて搭載される。この場合、平板コンデンサ19の厚さは0.6mm程度で、電源ピン端子13の上端が平板コンデンサ19の上面より僅か(例えば、0.1mm程度)に突き出るようにする。電源ピン端子13と平板コンデンサ19とは、貫通孔21bに設けた導電層22cを介して直接接続される。
なお、貫通孔21bに、必ずしも導電層22cが設けられていなくてもよい。この場合は、電源ピン端子13は、単に平板コンデンサ19の貫通孔21bに挿通させるだけとし、平板コンデンサ19とは上面で半田接続、或いはボンディングワイヤ接続で電気的導通を行なうようにすればよい。また、平板コンデンサ19の下面側の電極22bは、金属製のパッケージ基板12の表面に直接接触させ、半田材等を用いて接地接続される。図1,2では、受光素子用の電源ピン端子13に挿通搭載させた例を示したが、プリアンプ18の電源に対しても平板コンデンサを接続するような場合は、プリアンプ用の電源ピン端子14に対しても同様な構成で搭載することができる。
図3は平板コンデンサ19の製造例を示す図である。先ず図3(A)に示すように、セラミック(TiBaO)等の所定の大きさの誘電体基板21aに、所定の間隔で貫通孔21bを形成する。次いで、図3(B)に示すように、誘電体基板21aの一方の面の全面に電極(Au層)22aを蒸着或いはメッキ等により形成する。また、図3(C)に示すように、誘電体基板21aの反対側の面に、貫通孔21bの周辺部を除いて、電極(Au層)22bを同様に蒸着或いはメッキ等により形成する。また、必要に応じて貫通孔22bの内面にも導電層22cを形成することができる。
この後、点線で示すように、誘電体基板21aを電極22a及び22bと共に点線で示すカットラインに添ってカットし、チップ状の平板コンデンサ19とすることができる。なお、平板コンデンサ19は、正方形に形成する以外に、長方形、多角形、円形、楕円形など種々の形態であってもよい。しかし、製造上では矩形状とするのが、材料取りに無駄がなく効率的である。また、誘電体基板21aに予め所定の径の貫通孔21bを開けるだけの追加作業であるため、大きなコスト増とはならず、低コストでの製造が行なえる。
本発明による光受信モジュールの概略を説明する図である。 本発明における平板コンデンサの具体例を説明する図である。 本発明における平板コンデンサの製造方法の一例を説明する図である。 従来の光受信モジュールの一例を説明する図である。
符号の説明
11…光受信モジュール、12…パッケージ基板、13…電源ピン端子(受光素子用)、14…電源ピン端子(プリアンプ用)、15a,15b…出力ピン端子、16…グランドピン端子、17…受光素子、18…プリアンプ、19…平板コンデンサ、20a〜20d…ボンディングワイヤ、21a…誘電体基板、21b…貫通孔、22a…上面側の電極、22b…下面側の電極、22c…導電層。

Claims (2)

  1. 金属製のパッケージ基板上に光信号を受光して電気信号に変換する受光素子と、電気信号を増幅するプリアンプと、電源とグランドとの間に平板コンデンサとを備えた光受信モジュールであって、
    前記平板コンデンサに貫通孔を設け、前記貫通孔に電源用のピン端子を挿通させて搭載したことを特徴とする光受信モジュール。
  2. 前記平板コンデンサの貫通孔の内面に、一方の電極と電気的に導通された導電層が形成されていることを特徴とする請求項1に記載の光受信モジュール。
JP2005138132A 2005-05-11 2005-05-11 光受信モジュール Expired - Fee Related JP4815869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005138132A JP4815869B2 (ja) 2005-05-11 2005-05-11 光受信モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005138132A JP4815869B2 (ja) 2005-05-11 2005-05-11 光受信モジュール

Publications (2)

Publication Number Publication Date
JP2006319019A true JP2006319019A (ja) 2006-11-24
JP4815869B2 JP4815869B2 (ja) 2011-11-16

Family

ID=37539440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005138132A Expired - Fee Related JP4815869B2 (ja) 2005-05-11 2005-05-11 光受信モジュール

Country Status (1)

Country Link
JP (1) JP4815869B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287559A (ja) * 1988-09-26 1990-03-28 Hitachi Ltd 半導体ケース
JPH05267722A (ja) * 1992-03-18 1993-10-15 Oki Electric Ind Co Ltd 受・発光素子
JPH07312430A (ja) * 1994-05-16 1995-11-28 Sumitomo Electric Ind Ltd 光受信モジュ−ルとその製造方法
JPH08139342A (ja) * 1994-11-08 1996-05-31 Sumitomo Electric Ind Ltd 光電変換モジュール
JPH09213988A (ja) * 1995-02-02 1997-08-15 Sumitomo Electric Ind Ltd pin型受光素子、光電変換回路及び光電変換モジュール
JP2000183369A (ja) * 1994-05-16 2000-06-30 Sumitomo Electric Ind Ltd 光受信モジュ―ル
JP2003258272A (ja) * 2002-02-27 2003-09-12 Sumitomo Electric Ind Ltd 光受信モジュール
JP2004254125A (ja) * 2003-02-20 2004-09-09 Sumitomo Electric Ind Ltd 光受信モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287559A (ja) * 1988-09-26 1990-03-28 Hitachi Ltd 半導体ケース
JPH05267722A (ja) * 1992-03-18 1993-10-15 Oki Electric Ind Co Ltd 受・発光素子
JPH07312430A (ja) * 1994-05-16 1995-11-28 Sumitomo Electric Ind Ltd 光受信モジュ−ルとその製造方法
JP2000183369A (ja) * 1994-05-16 2000-06-30 Sumitomo Electric Ind Ltd 光受信モジュ―ル
JPH08139342A (ja) * 1994-11-08 1996-05-31 Sumitomo Electric Ind Ltd 光電変換モジュール
JPH09213988A (ja) * 1995-02-02 1997-08-15 Sumitomo Electric Ind Ltd pin型受光素子、光電変換回路及び光電変換モジュール
JP2003258272A (ja) * 2002-02-27 2003-09-12 Sumitomo Electric Ind Ltd 光受信モジュール
JP2004254125A (ja) * 2003-02-20 2004-09-09 Sumitomo Electric Ind Ltd 光受信モジュール

Also Published As

Publication number Publication date
JP4815869B2 (ja) 2011-11-16

Similar Documents

Publication Publication Date Title
US6594369B1 (en) Electret capacitor microphone
US20080003846A1 (en) Circuit board unit
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
JP4267527B2 (ja) 表面実装用の水晶発振器
JP2008078668A (ja) 固体撮像素子収納用パッケージ及び撮像装置
JP2007287767A (ja) 光サブアセンブリ
JP6058171B2 (ja) オプトエレクトロニクス部品およびオプトエレクトロニクス部品を有する電子装置
JP4815869B2 (ja) 光受信モジュール
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2010034386A (ja) 光半導体装置
JP2007067246A (ja) 配線基板およびその製造方法、ならびに電子装置
JP2004172593A (ja) 誘電体構成要素アレイ
JP2007088917A (ja) 伝送線路、電子部品及び伝送線路の製造方法
JP4894349B2 (ja) ステムおよび光モジュール
JP3359532B2 (ja) 光半導体素子収納用パッケージ
JP2002134639A (ja) 高周波電子部品用パッケージおよびそれを用いた高周波電子部品
WO2013042627A1 (ja) 電子部品載置用基板、電子部品収納用パッケージおよび電子装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
KR102163037B1 (ko) 적층 세라믹 커패시터 조립체
JP2001291637A (ja) 球状キャパシタと該キャパシタの製造方法と球状キャパシタの実装構造と配線基板と該配線基板の製造方法
US8933343B2 (en) Electronic structure and electronic package component for increasing the bonding strength between inside and outside electrodes
JP2003289149A (ja) 受光モジュール
JP2012114342A (ja) 光受信サブアセンブリ、光受信サブアセンブリの製造方法及び光受信モジュール
JP2010129661A (ja) 電子装置の実装構造
JP2007165445A (ja) 電力増幅器モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees