JP2006311266A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2006311266A JP2006311266A JP2005132033A JP2005132033A JP2006311266A JP 2006311266 A JP2006311266 A JP 2006311266A JP 2005132033 A JP2005132033 A JP 2005132033A JP 2005132033 A JP2005132033 A JP 2005132033A JP 2006311266 A JP2006311266 A JP 2006311266A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- bit
- bits
- output
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】多値スクリーン処理と誤差拡散処理を組み合わせて、簡易な構成で最終出力値を多値とするスクリーン処理を可能とする。
【解決手段】スクリーン処理部7において、入力されたmビットの画像データISは、ディザ処理部8によりmビットのスクリーン画像データSCに変換された後、ビット分割部9において下位nビット、上位(m−n)ビットの画像データに分割される。下位nビットの画像データは、ビット変換部11、誤差拡散処理部12に順次入力され、上位(m−n)ビットの画像データは、ビットシフト処理部10に入力された後、ビット合成部13において上位及び下位の各画像データが合成され、(m−n+1)ビットの出力画像データOUTとして出力される。
【選択図】図1
【解決手段】スクリーン処理部7において、入力されたmビットの画像データISは、ディザ処理部8によりmビットのスクリーン画像データSCに変換された後、ビット分割部9において下位nビット、上位(m−n)ビットの画像データに分割される。下位nビットの画像データは、ビット変換部11、誤差拡散処理部12に順次入力され、上位(m−n)ビットの画像データは、ビットシフト処理部10に入力された後、ビット合成部13において上位及び下位の各画像データが合成され、(m−n+1)ビットの出力画像データOUTとして出力される。
【選択図】図1
Description
本発明は、中間調を再現するため、画像データにスクリーン処理を施す画像処理装置に関する。
一般に、プリンタ等の画像形成装置において、中間調を再現するスクリーン処理方法として、ディザ法や誤差拡散法が用いられている。
ディザ法は、マトリクス状に配置された閾値と画像データとの比較によって周期的な階調パターンが生成され、これによって擬似的な階調再現が行われる。解像度が有る程度低下する場合があるが、安定した階調の再現を行うことができ、一般的にこの方法が用いられることが多い。
ディザ法は、マトリクス状に配置された閾値と画像データとの比較によって周期的な階調パターンが生成され、これによって擬似的な階調再現が行われる。解像度が有る程度低下する場合があるが、安定した階調の再現を行うことができ、一般的にこの方法が用いられることが多い。
一方、誤差拡散法は、基本的に閾値は一定値であり、閾値と注目画素との比較によって出力値が決定され、その比較の際に生じた誤差(出力値と比較画素値との差)を未処理の周辺画素に加えることによって、解像度を維持しながら階調を再現することができる方法である。誤差拡散法の基本的なアルゴリズムは、FloydとSteinbergが、”An Adaptive Algorism for Spatial Greyscal”(Proceedings of the SID 17/2,75-77,1976)の中で提案している。この誤差拡散法による像構造は、ノイズ状で周期的な成分が無いため、モアレが発生しにくいが、ノイズ状の像構造が好まれない場合がある。
ディザ法によりスクリーン処理を行う場合、まずディザマトリクスを設定する必要がある。ディザマトリクスはm×nのマトリクス状に閾値が入りされたものである。ここで、1つのドット(網点)を形成するためのディザマトリクスをセルと呼ぶ。セルサイズm×nは、基本的には入力多値数と出力多値数に依存し、下記式を満たすように設定する。
m×n≧(入力多値数−1)/(出力多値数−1)
m×n≧(入力多値数−1)/(出力多値数−1)
例えば、入力多値数が256階調、出力時の階調も擬似的に256階調を表現したい場合、出力多値数が2値であればm×n≧255、4値であればm×n≧86、16値であればm×n≧17というように、出力多値数により最低限必要なセルサイズが変わってくる。出力多値数が少ない場合は大きなセルサイズが必要となるが、セルサイズを単純に大きくしただけでは、解像度が失われてしまうといった問題がある。
そこで、大きなセルサイズが必要な場合、スーパーセルと呼ばれる一つの大きなセルの中に複数のセルを配置することによって、解像度の低下を抑える方法が用いられている。スーパーセル法では、一つのスーパーセルの中に小さな同じ(又は一部異なる)形状のセルが複数配置され、同一のランプ入力に対する各セルのドットの成長をそれぞれ少しづつずらすことによって、階調性を確保しながら見た目の解像度を向上させることができる。ただし、セルの成長のずれが目視できる場合、これがディザ処理によって繰り返し出現することとなる。その繰り返し周期は、スーパーセルのサイズと一致し、視覚的に認識しやすい周期となることが多く、結局これが周期的なパターンノイズとなって画質劣化を引き起こしてしまう。特に、出力多値数が2値等、小さい場合、或いはスーパーセルを構成する個々のセルのサイズが小さい場合は、ドットの不揃いの程度が大きくなって劣化が顕著となる。
この問題に対して、スーパーセルのサイズをさらに大きくして、セルの中のドット数を増やせば、それらのドットの成長のズレを擬似的に不規則に配置させることができるので、結果的にパターンノイズを目立たなくすることは有る程度可能である。しかしながら、
スーパーセルのサイズを大きくするためにはハードウェアの規模をそれだけ大きくする必要があり、コストアップとなってしまう。加えて、サイズの大きなスーパーセルに対する閾値データ(閾値マトリクス)の設定は難しく、熟練を要する。
スーパーセルのサイズを大きくするためにはハードウェアの規模をそれだけ大きくする必要があり、コストアップとなってしまう。加えて、サイズの大きなスーパーセルに対する閾値データ(閾値マトリクス)の設定は難しく、熟練を要する。
さらに、出力多値数を選択できるようにしたい場合は、選択できる多値数の種類の数だけこの閾値マトリクスを準備する必要があった。前述のとおり、閾値マトリクスの設定には熟練と長い開発期間を要し、またその閾値データを記憶するための記憶容量が必要となる。
そこで、例えばスーパーセルを特に使用せずに周期的な信号を用い、誤差拡散処理との組み合わせによって最終的に2値のスクリーン処理を行うことができる技術が用いられている。
ディザマトリクスを使用したスクリーン処理と誤差拡散処理を組み合わせる技術としては、例えば2値誤差拡散の閾値にディザの閾値マトリクス状の周期的な信号を使用する方法が開示されている(例えば、特許文献1、2参照)。この方法によれば、スクリーン処理されたときのような周期的なドットパターンを誤差拡散によって生成することができる。ただし、2値誤差拡散を用いているために2値出力固定となる。そのため、最終出力値を多値とすることができなかった。
ディザマトリクスを使用したスクリーン処理と誤差拡散処理を組み合わせる技術としては、例えば2値誤差拡散の閾値にディザの閾値マトリクス状の周期的な信号を使用する方法が開示されている(例えば、特許文献1、2参照)。この方法によれば、スクリーン処理されたときのような周期的なドットパターンを誤差拡散によって生成することができる。ただし、2値誤差拡散を用いているために2値出力固定となる。そのため、最終出力値を多値とすることができなかった。
また、多値スクリーン処理をした画像データに2値誤差拡散をするといった方法も開示されている(例えば、特許文献3、4参照)。
特開昭54−144139号
特開2003−110852号公報
特開平6−98157号公報
特開平8−125861号公報
この方法によれば、多値スクリーンによって2ビット又は4ビットに変換された画像データは、最終的に誤差拡散によって1ビット固定出力となる。これによって、多値スクリーンのための閾値マトリクスを用いて1ビットのスクリーン処理を実現できるが、これらもやはり最終出力を多値とすることができなかった。
本発明の課題は、多値スクリーン処理と誤差拡散処理を組み合わせて、簡易な構成で最終出力値を多値とするスクリーン処理を可能とすることである。
請求項1に記載の発明は、画像処理装置において、
mビットの画像データにスクリーン処理を施して、mビットのスクリーン画像データを出力するスクリーン処理手段と、
前記mビットのスクリーン画像データを、下位nビットと、上位(m−n)ビットの画像データに分割する分割手段と、
前記下位nビットの画像データに、誤差拡散処理を施して1ビットの誤差拡散画像データを出力する誤差拡散処理手段と、
前記分割手段により分割された上位(m−n)ビットの画像データと、前記誤差拡散処理手段により出力された1ビットの誤差拡散画像データとを合成して、(m−n+1)ビットの出力画像データを生成する合成手段と、
を備えることを特徴とする。
mビットの画像データにスクリーン処理を施して、mビットのスクリーン画像データを出力するスクリーン処理手段と、
前記mビットのスクリーン画像データを、下位nビットと、上位(m−n)ビットの画像データに分割する分割手段と、
前記下位nビットの画像データに、誤差拡散処理を施して1ビットの誤差拡散画像データを出力する誤差拡散処理手段と、
前記分割手段により分割された上位(m−n)ビットの画像データと、前記誤差拡散処理手段により出力された1ビットの誤差拡散画像データとを合成して、(m−n+1)ビットの出力画像データを生成する合成手段と、
を備えることを特徴とする。
請求項2に記載の発明は、請求項1に記載の画像処理装置において、
前記下位nビットの画像データを所定のLビットの画像データに変換するレベル変換手段を備え、
前記誤差拡散処理手段は、前記変換されたLビットの画像データに誤差拡散処理を施して1ビットの誤差拡散画像データを出力することを特徴とする。
前記下位nビットの画像データを所定のLビットの画像データに変換するレベル変換手段を備え、
前記誤差拡散処理手段は、前記変換されたLビットの画像データに誤差拡散処理を施して1ビットの誤差拡散画像データを出力することを特徴とする。
請求項3に記載の発明は、請求項1又は2に記載の画像処理装置において、
前記出力画像データの出力ビット数(m−n+1)を設定可能であることを特徴とする。
前記出力画像データの出力ビット数(m−n+1)を設定可能であることを特徴とする。
請求項4に記載の発明は、請求項1〜3の何れか一項に記載の画像処理装置において、
前記合成手段は、前記上位(m−n)ビットの画像データを左に1ビットシフトさせた後、前記1ビットの誤差拡散画像データを加算して、(m−n+1)ビットの出力画像データを生成することを特徴とする。
前記合成手段は、前記上位(m−n)ビットの画像データを左に1ビットシフトさせた後、前記1ビットの誤差拡散画像データを加算して、(m−n+1)ビットの出力画像データを生成することを特徴とする。
請求項5に記載の発明は、請求項1〜4の何れか一項に記載の画像処理装置において、
前記(m−n+1)ビットの出力画像データを記憶する記憶手段を備えることを特徴とする。
前記(m−n+1)ビットの出力画像データを記憶する記憶手段を備えることを特徴とする。
請求項1に記載の発明によれば、スクリーンセルを用いた周期的なドットパターンを簡易な構成の誤差拡散処理により実現することができるとともに、その最終出力値を多値とすることができる。
請求項2に記載の発明によれば、出力ビット数に応じて変動する下位nビットの画像データを所定のビット数Lに変換した後、誤差拡散処理を行うため、誤差拡散処理に係るハード構成をLビット対応に統一することができ、簡易な構成とすることができる。
請求項3に記載の発明によれば、オペレータが出力ビット数を可変することができる。一般に、出力ビット数が異なると、スクリーン処理のパラメータを切り替えなければならず、またその切替用のパラメータを設計しなければならない。しかし、本発明によれば、一のパラメータで異なるビット数の出力画像データを得ることができる。
請求項4に記載の発明によれば、出力画像データを記憶するので、その記憶容量に応じた出力ビット数を選択することができる。
まず、構成を説明する。
図1に、本実施形態における画像処理装置1の内部構成を示す。
図1に示すように、画像処理装置1は、コントローラ2、γ処理部4、操作部5a、表示部5b、レジスタ6、スクリーン処理部7、メモリ14を備えて構成されている。コントローラ2に入力された画像データIMAGEは、1画素づつγ処理部4に入力されてγ処理が施された後、スクリーン処理部7においてスクリーン処理が施され、出力画像データOUTに変換される。画像処理装置1がプリンタ、複写機等の画像形成装置に組み込まれている場合には、出力画像データOUTが画像形成部の方へ出力されることとなる。
図1に、本実施形態における画像処理装置1の内部構成を示す。
図1に示すように、画像処理装置1は、コントローラ2、γ処理部4、操作部5a、表示部5b、レジスタ6、スクリーン処理部7、メモリ14を備えて構成されている。コントローラ2に入力された画像データIMAGEは、1画素づつγ処理部4に入力されてγ処理が施された後、スクリーン処理部7においてスクリーン処理が施され、出力画像データOUTに変換される。画像処理装置1がプリンタ、複写機等の画像形成装置に組み込まれている場合には、出力画像データOUTが画像形成部の方へ出力されることとなる。
以下、各部2〜7について説明する。
コントローラ2は、外部から処理対象の入力画像データIMAGEを受け取り、ラスタライズ処理により画素毎の画像データISを生成する。なお、画像データIMAGEを印刷出力する際に使用される色材(ここでは、Y(イエロー)、M(マジェンタ)、C(シアン)、K(黒)の4色とする)毎に色変換することとしてもよい。
コントローラ2は、外部から処理対象の入力画像データIMAGEを受け取り、ラスタライズ処理により画素毎の画像データISを生成する。なお、画像データIMAGEを印刷出力する際に使用される色材(ここでは、Y(イエロー)、M(マジェンタ)、C(シアン)、K(黒)の4色とする)毎に色変換することとしてもよい。
また、コントローラ2は、操作部5aから入力される操作信号に応じて、スクリーン処理部7における処理条件(パラメータ値)の変更設定等を行う。
γ処理部4は、γ補正用のLUT(ルックアップテーブル)を用いて入力された画像データISに対し、γ補正を行う。
操作部5aは、スクリーン処理の処理条件等をオペレータが設定操作するための操作手段であり、オペレータの操作に応じた操作信号を生成してコントローラ2に出力する。
表示部5bは、スクリーン処理条件の設定画面等の操作画面、処理結果等を表示する。
レジスタ6は、各部2〜7の処理に必要なパラメータ等を記憶しており、各部2〜7からの読み出し要求に応じて、指定されたパラメータや処理に必要なデータを出力する。例えば、スクリーン処理部7において必要な閾値(後述するTH1,TH2)を算出するためのLUT(tb1,tb2)や、画像データの出力ビット数に対するビット分割の条件を定めたテーブル(詳細は後述する)等を記憶している。
スクリーン処理部7は、図1に示すように、ディザ処理部8、ビット分割部9、ビットシフト処理部10、ビット変換部11、誤差拡散処理部12、ビット合成部13を備えて構成されている。スクリーン処理部7に入力されたmビットの画像データISは、ディザ処理部8によりmビットのスクリーン画像データSCに変換された後、ビット分割部9において下位nビット、上位(m−n)ビットの画像データに分割される。下位nビットの画像データは、ビット変換部11、誤差拡散処理部12に順次入力され、上位(m−n)ビットの画像データは、ビットシフト処理部10に入力された後、ビット合成部13において上位及び下位の各画像データが合成され、(m−n+1)ビットの出力画像データOUTとして出力される。
なお、最終出力の(m−n+1)ビットを、何ビットにするかはオペレータが設定可能である。設定時には、図2に示すような設定画面が表示部5b上に表示される。図2に示す設定画面では、入力ビット数8ビットの場合の最終出力として、8ビット、4ビット、2ビット、1ビットの各出力ビット数が選択的に表示される。これに対してレジスタ6には、選択された出力ビット数の場合に分割する上位ビット数(m−n)、下位ビット数nが予め設定されたテーブル(図3参照)が記憶されている。例えば、出力ビット数として「4ビット」が選択された場合、入力画像データISは、図3に示すテーブルに基づいて上位ビット3、下位ビット5に分割されることとなる。
以下、図4に示すスクリーン処理部7における処理の流れと合わせて、各部8〜13について説明する。
ディザ処理部8は、γ処理部4から入力されたmビットの画像データISに対し、多値ディザ処理を施してmビットのスクリーン画像データSCを出力するスクリーン処理手段である。
以下、多値ディザ処理について説明する。
まず、ディザ処理部8は、図5に示すようなスクリーンセルを設定し、このスクリーンセルを構成する各要素(これをセル要素という。1セル要素は1画素に対応する。)に対応する閾値TH1、TH2(TH1<TH2)を求める。ここで、セル要素の主走査方向における要素数をM、副走査方向における要素数をN、スクリーンセルの副走査方向におけるシフト量をαとし、スクリーンセル内を注目画素(位置座標を(i,j)とする。)を走査させて、下
記式(1)〜(3)により、スクリーンセルにおける注目画素の位置を示す要素eを特定する(図4に示すステップS1)。
e=sai+saj×M・・・(1)
sai{i+(j/N)×α}/M・・・(2)
saj=j/N・・・(3)
なお、sai、sajは、スクリーンセル内における要素eの位置を示す指標値である。
まず、ディザ処理部8は、図5に示すようなスクリーンセルを設定し、このスクリーンセルを構成する各要素(これをセル要素という。1セル要素は1画素に対応する。)に対応する閾値TH1、TH2(TH1<TH2)を求める。ここで、セル要素の主走査方向における要素数をM、副走査方向における要素数をN、スクリーンセルの副走査方向におけるシフト量をαとし、スクリーンセル内を注目画素(位置座標を(i,j)とする。)を走査させて、下
記式(1)〜(3)により、スクリーンセルにおける注目画素の位置を示す要素eを特定する(図4に示すステップS1)。
e=sai+saj×M・・・(1)
sai{i+(j/N)×α}/M・・・(2)
saj=j/N・・・(3)
なお、sai、sajは、スクリーンセル内における要素eの位置を示す指標値である。
次いで、閾値TH1、TH2を決定するためのLUTであるテーブルtb1、tb2をレジスタ2から読み出す(図4に示すステップS2)。テーブルtb1、tb2は、予め入力値eに対応する出力値TH1、TH2がそれぞれ設定されているものである。このテーブルtb1、tb2に、上記の式(1)〜(3)により求められた要素eの値を入力し、対応する出力値TH1[e]、TH2[e]を得る。なお、TH1[e]<TH2[e]となるように、テーブルtb1、tb2を作成する。
そして、得られたTH1[e]、TH2[e]を用いて、次式(4)によりスクリーン処理後の画像データSCを算出する(図4に示すステップS3)。
SC[e]={(IS−TH1)×255/(TH2-TH1)}・・・(4)
ただし、SC<0のとき、SC=0であり、SC>255のとき、SC=255とする。
上記式(4)により示される閾値関数SC[e]は、閾値TH1、TH2により直線補間された、図6に示すような関数となる。
SC[e]={(IS−TH1)×255/(TH2-TH1)}・・・(4)
ただし、SC<0のとき、SC=0であり、SC>255のとき、SC=255とする。
上記式(4)により示される閾値関数SC[e]は、閾値TH1、TH2により直線補間された、図6に示すような関数となる。
これを各セル要素eについて求める。
図5で示す、M=4、N=1、シフト量α=1のスクリーンセルを使用した例では、各セル要素e=1〜4には異なった閾値関数SC[e]が算出され、各セル要素で算出された閾値関数SC[e]の関係は、図7に示すようなものとなる。
図5で示す、M=4、N=1、シフト量α=1のスクリーンセルを使用した例では、各セル要素e=1〜4には異なった閾値関数SC[e]が算出され、各セル要素で算出された閾値関数SC[e]の関係は、図7に示すようなものとなる。
なお、本実施形態では、mビットのスクリーン画像データを出力する多値スクリーン処理方法として、多値ディザ処理を適用した例を説明したが、多値のスクリーン画像データを出力するので有ればその処理方法は特に限定されない。
ビット分割部9は、レジスタ6に記憶されているテーブル(図3参照)に基づき、オペレータにより設定された出力ビット数に応じて、ディザ処理部8から入力されたmビットのスクリーン画像データSCを、下位nビット、上位(m−n)ビットの画像データに分割する分割手段である(図4に示すステップS4)。分割された下位nビットの画像データはビット変換部11に出力し、上位(m−n)ビットの画像データはビットシフト処理部10に出力する。
例えば、入力ビット数が8ビット、最終出力ビット数が4ビットに設定されている場合、図3に示すテーブルに基づいて上位3ビット、下位5ビットに分割する。
ビットシフト処理部10は、ビット分割部9から入力された上位(m−n)ビットの画像データを1ビット左へシフトさせる。シフト方法は、(m−n)ビットを2倍する等、何れの方法であってもよい。シフトは、画像データが上位及び下位のビット毎に分割された際に下位ビットが抜き出されるため、上位ビットが右に寄せられた状態でビット合成部13に入力されるが、後にビット合成部13において、下位ビットの画像データが1ビットに変換されて上位ビットの画像データに加算され、下位ビットが右側に挿入されることとなるので、この下位1ビット分の挿入領域を確保するためである。
そして、ビットシフト処理部10は、1ビット左へシフトされた(m−n+1)ビットの画像データをビット合成部13に出力する。
そして、ビットシフト処理部10は、1ビット左へシフトされた(m−n+1)ビットの画像データをビット合成部13に出力する。
ビット変換部11は、ビット分割部9から入力されたnビットの画像データをLビット
にレベル変換するレベル変換手段である(図4に示すステップS5)。これにより、常に誤差拡散処理部12に入力される画像データは所定のビット数Lビットとなり、ビット分割部9から異なるビット数の画像データが入力されても、同一構成で誤差拡散処理が可能となる。
レベル変換は、下記式(5)により行うことができる。
Ko=Kin×(2m-1)/(2n-1)・・・(5)
ただし、Kinは入力画素値を示す。
にレベル変換するレベル変換手段である(図4に示すステップS5)。これにより、常に誤差拡散処理部12に入力される画像データは所定のビット数Lビットとなり、ビット分割部9から異なるビット数の画像データが入力されても、同一構成で誤差拡散処理が可能となる。
レベル変換は、下記式(5)により行うことができる。
Ko=Kin×(2m-1)/(2n-1)・・・(5)
ただし、Kinは入力画素値を示す。
例えば、入力ビット数が8ビット、最終出力ビット数が4ビットに設定されている場合、上記式5は、Ko=Kin×255/31となり、この式にKinを入力することにより、Lビットに変換された画像データKoを得ることができる。その後、Lビットに変換された画像データKoを誤差拡散処理部12に出力する。
なお、上記の演算を行うハード構成を構築することとしても良いが、各Kinの値に対する計算結果を予め求めておき、入力値Kinに対する出力値Koの値をLUTとしてレジスタ6に記憶させておくこととしてもよい。
誤差拡散処理部12は、ビット変換部11から入力されたLビットの画像データKoに誤差拡散処理を施す誤差拡散処理手段であり、1ビットの誤差拡散画像データを出力する。
図8に、誤差拡散処理部12のハードウェア構成を示す。
図中、FF1〜FF5はフリップフロップであり、ADD1〜ADD5は加算器である。Lビットに変換された画像データは、1画素づつ画素クロック毎に順次FF1〜FF5、ADD1〜ADD5に出力され、最終的に閾値処理部121に出力される。なお、後段のラインメモリ122には、中間処理された1ライン分の画像データが一時記憶されている。
図8に、誤差拡散処理部12のハードウェア構成を示す。
図中、FF1〜FF5はフリップフロップであり、ADD1〜ADD5は加算器である。Lビットに変換された画像データは、1画素づつ画素クロック毎に順次FF1〜FF5、ADD1〜ADD5に出力され、最終的に閾値処理部121に出力される。なお、後段のラインメモリ122には、中間処理された1ライン分の画像データが一時記憶されている。
閾値処理部121では、予め設定された閾値TH3と入力された画像データの画素値Koに周辺画素の処理で発生した誤差を加算して得られる画素値Ko′とを比較し、その比較結果に応じて1又は0の何れかの出力値EDを出力し、2値化(1ビット変換)する。また、閾値処理部121は、出力値EDと画素値Koとの誤差{(2L−1)×ED-Ko′}を所定の比率(図中、n/16で示す比率)で各加算器ADD1〜ADD5に出力し、誤差を分散させる。分散された誤差値は、加算器ADD1〜ADD5により、FF1、FF3、FF4、FF5、ラインメモリ122のそれぞれにラッチされている画素値に加算されることとなる。つまり、閾値TH3との比較により生じた誤差が、未処理の周辺画素に所定の割合で拡散されることとなる(図4に示すステップS6)。
その後、誤差が加算された画像データKo′が閾値処理部121に入力され、この画像データKo′と閾値TH3とが再び比較されることとなる。そして、その誤差が未処理の周辺画素に分散されるという処理が繰り返される。
このようにして、1ビットに変換された画像データEDは、ビット合成部13に出力される。
このようにして、1ビットに変換された画像データEDは、ビット合成部13に出力される。
なお、誤差拡散処理部12は、複数ビットを1ビット変換(2値化)する典型的な機能があればよい。また、上記の閾値TH3は固定値に限らず、ノイズを加えることとしてもよい。また、所定の比率で誤差を分散させる分散マトリックスの例を説明したが、比率は固定であってもよいし、比率を周期的に変化させることとしてもよい。
ビット合成部13は、ビットシフト処理部10から入力された上位(m−n+1)ビットの画像データに、誤差拡散処理部12から入力された1ビットの誤差拡散画像データを加算して合成し、(m−n+1)ビットの出力画像データOUTを出力する合成手段である
(図4に示すステップS7)。
(図4に示すステップS7)。
メモリ14は、スクリーン処理部7から出力された出力画像データOUTを記憶する記憶手段である。
以上のように、本実施形態によれば、ディザ処理による周期的なドットパターンを、簡易な構成の誤差拡散処理により実現することができるとともに、その最終出力値を多値(複数ビット)とすることができる。
また、入力されたmビットの画像データISを分割するビット数nを変更することによって、出力ビット数を変更することができる。最終出力ビット数は、オペレータが選択することができるので、必要なビット数のスクリーン処理を選択的に行うことができる。例えば、文字が多い画像データであれば出力ビット数を下げ、写真画が主体の画像データであれば出力ビット数を上げて画質を向上させることができる。さらに、画像データのメモリの容量に応じて出力ビット数を選択することもでき、画像データを効率良く保存させることができる。
また、一般に、同じスクリーン線数、スクリーン角度でも、出力ビット数が異なればスクリーン処理のパラメータ(処理条件)を切り替える、或いはそのために事前にパラメータを設計する必要があったが、本実施形態によれば、同一のパラメータで異なるビット数のスクリーン処理を実現することができる。
また、ビット変換部11において出力ビット数に応じて変動する下位nビットの画像データを所定のビット数Lにレベル変換した後、誤差拡散処理を行う構成としたので、誤差拡散処理部12の構成やパラメータをLビット対応に統一することができ、簡易な構成とすることができる。
1 画像処理装置
2 コントローラ
4 γ処理部
5a 操作部
5b 表示部
6 レジスタ
7 スクリーン処理部
8 ディザ処理部
9 ビット分割部
11 ビット変換部
12 誤差拡散処理部
13 ビット合成部
2 コントローラ
4 γ処理部
5a 操作部
5b 表示部
6 レジスタ
7 スクリーン処理部
8 ディザ処理部
9 ビット分割部
11 ビット変換部
12 誤差拡散処理部
13 ビット合成部
Claims (5)
- mビットの画像データにスクリーン処理を施して、mビットのスクリーン画像データを出力するスクリーン処理手段と、
前記mビットのスクリーン画像データを、下位nビットと、上位(m−n)ビットの画像データに分割する分割手段と、
前記下位nビットの画像データに、誤差拡散処理を施して1ビットの誤差拡散画像データを出力する誤差拡散処理手段と、
前記分割手段により分割された上位(m−n)ビットの画像データと、前記誤差拡散処理手段により出力された1ビットの誤差拡散画像データとを合成して、(m−n+1)ビットの出力画像データを生成する合成手段と、
を備えることを特徴とする画像処理装置。 - 前記下位nビットの画像データを所定のLビットの画像データに変換するレベル変換手段を備え、
前記誤差拡散処理手段は、前記変換されたLビットの画像データに誤差拡散処理を施して1ビットの誤差拡散画像データを出力することを特徴とする請求項1に記載の画像処理装置。 - 前記出力画像データの出力ビット数(m−n+1)を設定可能であることを特徴とする請求項1又は2に記載の画像処理装置。
- 前記合成手段は、前記上位(m−n)ビットの画像データを左に1ビットシフトさせた後、前記1ビットの誤差拡散画像データを加算して、(m−n+1)ビットの出力画像データを生成することを特徴とする請求項1〜3の何れか一項に記載の画像処理装置。
- 前記(m−n+1)ビットの出力画像データを記憶する記憶手段を備えることを特徴とする請求項1〜4の何れか一項に記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132033A JP2006311266A (ja) | 2005-04-28 | 2005-04-28 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132033A JP2006311266A (ja) | 2005-04-28 | 2005-04-28 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006311266A true JP2006311266A (ja) | 2006-11-09 |
Family
ID=37477619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005132033A Pending JP2006311266A (ja) | 2005-04-28 | 2005-04-28 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006311266A (ja) |
-
2005
- 2005-04-28 JP JP2005132033A patent/JP2006311266A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4634292B2 (ja) | 画像処理装置、画像処理方法、その方法をコンピュータに実行させるプログラム | |
JP4121631B2 (ja) | 画像データ処理システム及び画像データ処理方法 | |
JP4217657B2 (ja) | 画像処理方法、プログラム、記憶媒体及び装置 | |
JP4107059B2 (ja) | 画像処理方法および画像処理装置 | |
JP6029305B2 (ja) | 画像処理装置およびその制御方法 | |
US6088123A (en) | Dithering masks with very large periods | |
US8018623B2 (en) | Multi-level halftoning providing reduced error diffusion artifacts | |
JP5124268B2 (ja) | 好ましいパターンの間での補間によってディザ・マスクを生成する方法および装置 | |
JPH11234513A (ja) | 擬似階調画像処理装置 | |
KR100354742B1 (ko) | 화상 데이터 처리장치 | |
JP5312158B2 (ja) | 画像処理装置及び画像処理方法 | |
JP5199897B2 (ja) | 画像処理装置、画像処理装置の制御方法、コンピュータプログラム及びコンピュータ可読記憶媒体 | |
JP2006311266A (ja) | 画像処理装置 | |
JP2006191458A (ja) | 画像処理装置および画像処理方法 | |
JPH11252364A (ja) | 画像処理方法および画像処理装置 | |
JP4158652B2 (ja) | 画像処理装置、画像処理方法及び画像処理プログラム | |
JP5464906B2 (ja) | 画像処理装置及びその制御方法 | |
JP2004260700A (ja) | 画像処理装置及び方法 | |
JP4251119B2 (ja) | 画像処理装置およびプログラム | |
JP4222151B2 (ja) | 画像処理装置、画像処理方法及び画像処理プログラム | |
JP2007258802A (ja) | 画像処理装置 | |
JP4496765B2 (ja) | 画像処理装置、画像処理方法及び画像処理プログラム | |
JPH07295527A (ja) | 画像信号2値化処理装置および方法 | |
JP2005064769A (ja) | 画像処理装置、画像処理方法及び画像処理プログラム | |
JPH06339013A (ja) | 階調画像の二値化方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |