JP2006262686A - スイッチング電源、スイッチング電源の制御方法、スイッチング電源を備えた電子機器、スイッチング電源を備えた記録装置 - Google Patents

Abstract

【課題】 広い出力電圧範囲で効率が高く、出力の変化に対して高速な応答を可能にするスイッチング電源を提供することである。
【解決手段】 この電源は、積分器と、積分器の出力を量子化基準値と比較するコンパレータと、コンパレータの出力をクロック信号に同期してサンプリングするサンプリング回路とを含む。さらに、積分器の出力を量子化して出力し、該量子化信号を負帰還することにより、入力信号に対する量子化誤差を抑制するように構成されたΔΣ変調器も含む。その電源において、抵抗値調整回路は、スイッチング電源の出力電圧、負荷電流、及び外部からの制御信号の少なくとも１つを検出する検出回路の出力信号に基づき、コンパレータの可変抵抗の抵抗値を変化させて量子化基準値のヒステリシス幅を変化させる。
【選択図】 図１

Description

本発明はスイッチング電源、スイッチング電源の制御方法、スイッチング電源を備えた電子機器、スイッチング電源を備えた記録装置に関する。特に、本発明はΔΣ変調器によって制御されるスイッチング電源の高効率化、並びにスイッチング電源の出力の変化に対する応答の高速化に関する。

家庭やオフィスで使用される電子機器の電源としてスイッチング電源は幅広く使用されており、その方式としては、パルス幅変調方式やΔΣ変調を用いた方式などが知られている。

従来から一般的に用いられているパルス幅変調方式（ＰＷＭ）を用いたスイッチング電源では、スイッチング周波数は常に一定である。

それに対してΔΣ変調を用いたスイッチング電源では、スイッチング周波数はΔΣ変調器への入力信号の値に応じて変化する。ここで、例として一般的なΔΣ変調器を用いた同期整流方式のダウンコンバータについて、図１５に示す回路構成図を参照して説明する。

図１５において、誤差増幅器１６の出力信号は、ΔΣ変調器１に入力され、内部で積分器４に入力されて積分される。積分器４の出力信号は、量子化器１９に入力され、サンプリングクロック発振器１８から出力されるサンプリングクロックの周期（Ｔｓ）ごとに、量子化基準値６に従って量子化される。量子化器１９によって量子化された出力は、ΔΣ変調器１の入力信号の量子化誤差を抑制するように、ΔΣ変調器１の入力側に負帰還される。そして、ΔΣ変調器１の１ビット出力信号で、電圧コンバータ部９内のパワースイッチをオン／オフし、パワースイッチの出力を平滑することで所望の出力電圧が得られる。

このようなΔΣ変調器を備えたスイッチング電源は次のような特徴がある。即ち、積分器４が１次の場合、単位時間内にΔΣ変調器１の出力信号が変化する回数が、ΔΣ変調器１の入力信号である誤差増幅器１６の出力値に対して、中央にピークを有する単調な増加及び減少の直線で変化する。これは、特許文献１や、非特許文献１に記載されている。ΔΣ変調器を備えたスイッチング電源の場合、Δ変調器１の１ビット出力信号の周期が、そのままスイッチング電源のスイッチを駆動する周期となる。

このことから、誤差増幅器１６の出力値と、スイッチング電源のスイッチング周波数の関係は、図９に示すようになる。図９において、スイッチング周波数の最大値はサンプリングクロック発振器１８の出力するサンプリングクロックの周波数（ｆｓ）の１／２となる。積分器が複数個ある多次のΔΣ変調器の特性は、図９に示すような単調な増加減少ではなくなるものの、傾向としては平均的に増加して平均的に減少するという特性は同様である。

ΔΣ変調器を備えたスイッチング電源は、ΔΣ変調器への入力電圧範囲により、ΔΣ変調器のサンプリング周波数（ｆｓ）で決まる最高スイッチング周波数（＝１／２・ｆｓ）よりスイッチング周波数が遅くなる。このため、スイッチングロスを低減することができる。よって、この特徴を利用することでＰＷＭ制御に比べて最高速時のスイッチング周波数を高く設定できるため、制御頻度を高く設定することができるという利点がある。

具体的に電源の動作で述べると、スイッチング電源の出力状態に変化のない定常状態のときには、スイッチング電源のスイッチング周波数（ｆsw）は低くなりスイッチングロスが低減される。一方、電源の出力が変化する過渡状態のとき、スイッチング電源のスイッチング周波数（ｆsw）は高くなり、負荷や出力電圧の急激な変化に対して高速応答が可能となる。また、同様にΔΣ変調器を備えたスイッチング電源でも、図１０に示すようなダイオード整流方式のスイッチング電源では、軽負荷時にスイッチング周波数を低減させる事が可能である。このため、軽負荷時において著しく効率を改善できるという利点がある。

しかしながら、ΔΣ変調器を備えたスイッチング電源では、以下の問題がある。

誤差増幅器１６の出力に対するスイッチング電源のスイッチング周波数の変化は、図９に示すように、変調可能な入力の上下限値においてスイッチング周波数はゼロとなる。また、誤差増幅器１６の出力の中央値においてスイッチング周波数がピークとなる三角形の出力特性となる。言い換えると、スイッチング周波数は、誤差増幅器１６の出力の下限値から中央値までは増加し、中央値から上限値までは減少する。

図１５に示した一般的な同期整流方式のスイッチング電源では、その出力状態に変化のない時、誤差増幅器１６の出力電圧は、入力電圧端子１１の電圧（Ｖin）と出力電圧端子１２の電圧（Ｖout）との比によって決まる。従って、このスイッチング電源の入力電圧（Ｖin）と出力電圧（Ｖout）の関係によって、誤差増幅器１６の出力値が、常に図９に示した三角形の中央付近の値となるときには、そのスイッチング周波数は常に高い周波数となる。従って、上記ΔΣ変調器を用いたスイッチング電源による利点が得られなくなってしまう。

また、図１０に示したダイオード整流方式のスイッチング電源でも、負荷電流増加に伴い誤差増幅器１６の出力値がΔΣ変調器１が変調可能な誤差増幅器１６の出力範囲の中央値の前後で変動してしまう場合がある（図９参照）。このため、軽負荷時にスイッチング回数が増え、スイッチングロスが増加して電力変換効率が悪化してしまう場合がある（特許文献１参照）。

これらの問題を克服するため、特許文献１は、ΔΣ変調器を用いたスイッチング電源において、ΔΣ変調器に周波数制御回路を設け、サンプリング信号周波数（ｆｓ）を制御可能な構成を開示している。この構成により、スイッチング周波数を調整するのである。

サンプリング周波数（ｆｓ）を変化させたときのスイッチング周波数の変化は、図１１に示すようになる。

また、特許文献２は、ΔΣ変調器の出力信号が反転した際にその時点から出力されるクロック数が予め設定したＮ（Ｎ≧２）以内は、前記出力信号が再反転するのを禁止する機能を記載している。そして、この機能を用いることにより、スイッチング周波数が必要以上に高くならないようにし電力交換効率を向上させ、上記問題を克服している。
特開２００２−３００７７２号公報 特開２００２−６４３８３号公報 電気情報通信学会論文「ΔΣ変調制御を用いたＤＣ−ＤＣコンバータの特性について」今村康秀、田中哲郎、吉田宏、信学技報ＥＥ２００２−７８

しかしながら、特許文献１に記載されたような方法では、次のような問題がある。即ち、図１１に示すように、サンプリング周波数（ｆｓ）をある割合で変化させた場合、ΔΣ変調器の入力信号である誤差増幅器の出力の電圧範囲全体に対するスイッチング周波数が同じ割合で変化する。このため、電源の出力が頻繁に変化する場合には、電源出力に応じてサンプリング周波数（ｆｓ）を常に制御しなくてはならない。その結果、電源出力が高速に急激に変化をする場合など、様々な状況に応じてサンプリング周波数（ｆｓ）を制御することが複雑で困難となる。

また、サンプリング周波数（ｆｓ）を減少させることでスイッチング周波数を低減させると、全体的に制御頻度が減少するので量子化雑音が大きくなり、制御精度が低下するという問題も生じる。

また、特許文献２に記載されている方法では、スイッチング周波数をクロックのカウント数（Ｎ）で規定する。このためスイッチング周波数を細かく調整するには、ΔΣ変調器の出力信号の反転期間を決めるクロック周波数をスイッチング周波数に対して非常に高くしなければならないなどの問題がある。

このように、ΔΣ変調方式のスイッチング電源はサンプリング周波数（ｆｓ）を変化させることなく構成や制御を複雑にせずに、高効率に広い出力電圧範囲で電源出力の変化に対して高速応答ができることが求められている。

本発明は上記従来例に鑑みてなされたもので、制御や構成が簡単で、広い電圧出力範囲で、効率が高く、かつ、出力の変化に対して高速応答するスイッチング電源を提供することを目的としている。

上記目的を達成するため本発明のスイッチング電源は以下の構成からなる。

即ち、入力信号を積分する積分器と、該積分器の出力を量子化基準値と比較するコンパレータと、該コンパレータの出力をクロック信号に同期してサンプリングするサンプリング回路と、前記積分器の出力を量子化して出力し、該量子化信号を負帰還することにより、前記入力信号に対する量子化誤差を抑制するように構成された変調器とを含み、アナログ信号又は多ビットのデジタル信号を前記変調器によって変調し、得られた量子化信号に従ってパワースイッチ素子を駆動することにより、電力を供給するスイッチング電源であって、外部から制御信号を入力する入力手段と、前記入力手段により入力された制御信号に基づいて、前記コンパレータの前記量子化基準値のヒステリシス幅を変化させる基準値制御手段とを有することを特徴とする。

従って、以上の構成の本発明に従えば、スイッチング電源の出力の変化に高速な応答が必要とされる場合にはヒステリシス幅を小さくし、それ以外のときには、パワースイッチ素子のスイッチング周波数を低減すべく、ヒステリシス幅を大きくすることができる。これにより、入力信号の値がその変化範囲の中央値付近の領域内であるときに、パワースイッチ素子のスイッチング周波数を低減させるように、ヒステリシス幅を変化させることができる。

従って、構成や制御を複雑にせずに、広い出力電圧範囲で効率を向上することができ、かつ出力の変化に対して高速応答が可能となる。

また他の発明によれば、上記構成のスイッチング電源を用いた例えば、記録装置などの電子機器を備える。

さらに他の発明によれば、入力信号を積分する積分器と、該積分器の出力を量子化基準値と比較するコンパレータと、該コンパレータの出力をクロック信号に同期してサンプリングするサンプリング回路と、前記積分器の出力を量子化して出力し、該量子化信号を負帰還することにより、前記入力信号に対する量子化誤差を抑制するように構成された変調器とを有し、アナログ信号又は多ビットのデジタル信号を、前記変調器によって変調し、得られた量子化信号に応答してパワースイッチ素子を駆動することによって電力を供給するスイッチング電源の制御方法であって、外部から制御信号を入力する入力工程と、前記入力工程において入力された制御信号に基づいて、前記コンパレータの前記量子化基準値のヒステリシス幅を変化させる基準値制御工程とを有することを特徴とするスイッチング電源の制御方法を備える。

本発明によれば、例えば、ΔΣ変調器を有するスイッチング電源において、電源の制御周期を低下させずに、パワースイッチング素子のスイッチング周波数を減少させることができることができるという効果がある。

以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。

ただし、以下の実施例に記載されている構成要素はあくまで例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。なお、図面の説明において同一又は類似する部分には同じ符号を用いる。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るスイッチング電源の構成を示すブロック図である。
図１において、ΔΣ変調器１の入力端子２に入力される誤差増幅器１６の出力電圧は、加算器３に入力され、加算器３からの出力は積分器４を通してコンパレータ５で量子化基準値６と比較される。コンパレータ５の出力はサンプリング回路７に入力され、サンプリングクロック発振回路１８から出力されるサンプリングクロックの周期でサンプリングされる。そして、スイッチングデューティ（Ｄｕｔｙ）パルス出力線１０からスイッチングデューティ（Ｄｕｔｙ）パルスが出力される。スイッチングＤｕｔｙパルスはスイッチングドライバ回路８に入力され、スイッチングドライバ回路８はパワースイッチ素子を駆動するに足りる電圧、電流を電圧コンバータ部９の内部に供給する。同時に、スイッチングＤｕｔｙパルス出力線１０からの出力信号は、加算器３にフィードバックされる。そして、ΔΣ変調器１の入力端子２に入力される誤差増幅器１６の出力値からフィードバックされた信号値が減算される。

電圧コンバータ部９は、入力されたスイッチングドライバ回路８の出力信号により、内部にあるパワースイッチを駆動し、その出力を整流、平滑化する。このようにして、入力電圧端子１１に入力される入力電圧（Ｖin）から、所望の出力電圧（Ｖout）を出力電圧端子１２に供給する。また、出力電圧（Ｖout）は、出力検出回路部１５で分圧され、誤差増幅器１６で基準電圧１７と比較される。そして、その誤差が増幅されΔΣ変調器１に出力される。

抵抗値調整回路１３は、出力電圧・出力電流検出回路２０で検出された、電圧コンバータ部９の出力電圧（Ｖout）、及び負荷電流の値（或は出力電圧（Ｖout）、負荷電流変化）に基づき、コンパレータ５に信号を出力する。以下、出力電圧・出力電流検出回路を検出回路という。この信号を受けてコンパレータ５は量子化基準値を変え、量子化基準値にヒステリシスを持たせる（量子化基準値のヒステリシス幅を変える）。なお、制御信号検出端子１４を介して電源外部より入力された制御信号に基づいて、コンパレータ５の量子化基準値のヒステリシス幅を変化させても良い。

図２は、コンパレータ５の内部をより詳細に示すブロック図である。次に、この図を用いて抵抗値調整回路１３からの信号によりコンパレータ５の量子化基準値のヒステリシス幅を変化させる動作を説明する。

図２に示すように、コンパレータ５の内部には、例えば電子ボリウムなどで実現され、所望の範囲内で連続的に抵抗値を変更することができる可変抵抗Ｒ１が設けられている。可変抵抗Ｒ１の抵抗値を、抵抗値調整回路１３が、検出回路２０で検出された出力電圧及び出力電流、または制御信号検出端子１４を介して入力された検出信号に基づいて、適切な値に調整する。このようにして、抵抗値調整回路１３は、コンパレータ５の量子化基準値のヒステリシス幅を制御する。

より詳細には、抵抗値調整回路１３は、主に電源出力が変化し、その変化に対して高速応答が必要な場合には、コンパレータの量子化基準値のヒステリシス幅を小さくする。一方、それ以外のとき、特にスイッチング周波数を低減し損失を小さくするときには、コンパレータの量子化基準値のヒステリシス幅を大きくするように動作する。

図１８は図２に示した抵抗値調整回路１３の具体的な構成を示す図である。
この構成では、抵抗値調整回路１３は抵抗値が一定の２つの抵抗Ｒ１ａ、Ｒ１ｂと、ＭＯＳスイッチ１３１により図２の可変抵抗Ｒ１の抵抗値を変化させる。ＭＯＳスイッチ１３１は電子機器からの制御信号によりＯＮ／ＯＦＦが切り替わる。従って、可変抵抗Ｒ１が抵抗Ｒ１ａ、Ｒ１ｂ、ＭＯＳスイッチ１３１で構成されるなら、ＭＯＳスイッチ１３１のＯＮ／ＯＦＦにより、可変抵抗Ｒ１の抵抗値は次のように変化する。即ち、ＭＯＳスイッチ１３１がＯＮのときＲ１＝（Ｒ１ａ×Ｒ１ｂ）／（Ｒ１ａ＋Ｒ１ｂ）となり、ＭＯＳスイッチ１３１がＯＦＦのときＲ１＝Ｒ１ａとなる。

例えば、電子機器は、電源電圧や負荷の急激な変化ない定常状態のときはハイレベル（Ｈ）の制御信号を出力する。ＭＯＳスイッチ１３１はハイレベルの制御信号に基づき、ＯＮの状態になる。このとき、可変抵抗の値はＲ１＝（Ｒ１ａ×Ｒ１ｂ）／（Ｒ１ａ＋Ｒ１ｂ）となり、その抵抗値はＭＯＳスイッチ１３１がＯＦＦであるときに比べて小さくなる。この場合、コンパレータ５のヒステリシス幅が大きくなるので、電源の定常時において無駄なスイッチングが抑えられ効率が上がる。
また、負荷の状態が急激に変化する場合には、前もってロー（Ｌ）レベルの制御信号を出力する。ＭＯＳスイッチ１３１はローレベルの制御信号に基づきＯＦＦの状態になる。このとき、可変抵抗の値はＲ１＝Ｒ１ａとなり、Ｒ１の抵抗値はＭＯＳスイッチ１３１がＯＮであるときに比べて大きくなる。この場合、コンパレータ５のヒステリシス幅が小さくなるので、高速なスイッチング周波数で動作することができ、過渡状態において高速な応答が可能となる。

なお、量子化基準値を切り換えるタイミングは、スイッチング電源のスイッチングデューティ（Ｄｕｔｙ）パルスの立ち上がりと立下りに同期したタイミングとするのがよい。

次に、本実施形態においてΔΣ変調器の量子化器の量子化基準値に、ヒステリシス特性をもたせた場合の、スイッチング電源の動作について従来例と比較しながら説明する。

図１４は図１５に示した従来のΔΣ変調方式に従うスイッチング電源と図１に示した量子化基準値がヒステリシス特性をもつスイッチング電源夫々の積分器の出力波形とΔΣ変調器の量子化出力を示すタイミングチャートである。

図１４において、（ａ）及び（ｂ）は、図１５に示した従来のスイッチング電源（以下、スイッチング電源Ａ）における積分器の出力波形及びΔΣ変調器の量子化出力をそれぞれ示している。また、（ｃ）及び（ｄ）は、図１に示した第１の実施形態のスイッチング電源（以下、スイッチング電源Ｂ）の積分器の出力波形及びΔΣ変調器の量子化出力をそれぞれ示している。さらに、（ｅ）及び（ｆ）は、別のスイッチング電源（以下、スイッチング電源Ｃ）の積分器の出力波形及びΔΣ変調器の量子化出力をそれぞれ示している。これら３つのスイッチング電源は、量子化基準値に対するヒステリシス特性のみが異なっており、他の回路構成や回路定数は同じである。

スイッチング電源Ａの量子化基準値は“Ｖ０”であり、量子化値は所定周期のタイミングで積分器４の出力電圧（Ｖ）がＶ≧Ｖ０であるときにローレベル（ＬＯＷ）となり、Ｖ＜Ｖ０であるときにハイレベル（ＨＩ）となる。スイッチング電源Ｂの量子化基準値はヒステリシス幅ΔＶｂ（＝Ｖ１−Ｖ２）をもっている。そして、その量子化値は所定周期タイミングで積分器４の出力電圧（Ｖ）がＶ≧Ｖ１であるときにローレベルとなり、Ｖ＜Ｖ２であるときにハイレベルとなる。なお、Ｖ２≦Ｖ＜Ｖ１では、レベルの切り替わりは発生しない。

スイッチング電源Ｃの量子化基準値はヒステリシス幅ΔＶｃ（＝Ｖ３−Ｖ４）をもっている。そして、その量子化値は、所定周期タイミングで積分器４の出力電圧（Ｖ）がＶ≧Ｖ３であるときにローレベルとなり、Ｖ＜Ｖ４であるときにハイレベルとなる。なお、｜ΔＶｃ｜＞｜ΔＶｂ｜である。ここで、積分器４の出力について、増加するときの傾き及び減少するときの傾きは一定であり、いずれの電源でもその傾きは、夫々等しいとする。

図１４（ａ）、（ｃ）、（ｅ）は、スイッチング電源Ａ、Ｂ、Ｃ夫々の積分器の出力電圧の変化を夫々示している。これら出力電圧は、図１４において縦方向の破線で示す、サンプリング周期（Ｔｓ）のタイミングでそれぞれサンプリングされる。そして、積分器４の出力を、量子化器１９で量子化する。図１４（ｂ）、（ｄ）、（ｆ）は、スイッチング電源Ａ、Ｂ、Ｃ夫々のΔΣ変調器１からの出力信号波形を示している。そして、ΔΣ変調器１からの出力信号は、スイッチング電源のパワースイッチを駆動するスイッチングドライバ回路８に入力される。

ここで、図１４（ｂ）、（ｄ）、（ｆ）に示すスイッチング電源Ａ、Ｂ、Ｃ夫々のΔΣ変調器１からの出力信号について比較する。また、ハイレベルがスイッチオン、ローレベルがスイッチオフに対応するとする。このような条件では、図１４に示す時刻ｔ１と時刻ｔ２の間の時間Δｔ（＝１４Ｔｓ）の間に、いずれのスイッチング電源でもスイッチオン（ハイレベル）となる合計時間は６Ｔｓである。このように、時間Δｔでは、いずれのスイッチング電源でもスイッチオン時間の比率は等しい。また、図１４（ａ）、（ｃ）、（ｅ）に示す３つの波形を見ると、（ａ）及び（ｃ）は周期１から周期７の波形と同じパターンが、周期８から周期１４においても検出される。言い換えると、Δｔ／２の周期で出力が繰り返されている。また、（ｅ）は周期１から周期１４の波形がΔｔの周期で繰り返される。従って、時間Δｔより長い時間でみた場合でも、出力先の負荷の状態が大きく変わらなければ、各スイッチング電源におけるスイッチオン時間の比率は等しい。

次に、Δｔ間にスイッチがオンからオフに切り替わる回数を比較すると、スイッチング電源Ａが６回、スイッチング電源Ｂが４回、スイッチング電源Ｃが３回と異なっている。ここで、ヒステリシス幅ゼロのスイッチング電源Ａのスイッチング周波数を１００％とすると、スイッチング電源Ｂのそれは６６．６％、スイッチング電源Ｃのそれは５０％と、スイッチング周波数が大幅に減少している。

つまり、この実施形態のスイッチング電源はΔΣ変調器の量子化基準値にヒステリシス幅を持たせ、スイッチング電源のスイッチオンの時間を変えずに電圧コンバータ部のパワースイッチ素子のオンオフの回数を低減できる。つまり、スイッチング電源のスイッチオンの時間を変えずに、スイッチング周波数を減少させることができる。なお、このスイッチオンの時間はオン期間とも言う。

このように、この実施形態によれば、例えば、出力電圧のサンプリング周波数を低下させずに、すなわち、電源の制御頻度を低下させずに、スイッチング周波数のみを低下させてスイッチングロスを低減することができる。

ここで、ヒステリシス幅とスイッチング周波数との関係について説明する。ヒステリシス幅を、ΔΣ変調器の積分器出力がサンプリング周期（Ｔｓ）の間における変化量（Ｖｉ）を基準にし、ΔＶｈ［％］で示すとする。言い換えると、ΔＶｈ［％］は、期間Ｔｓにおける積分器出力の変化量（Ｖｉ）に対するヒステリシス幅の割合である。ΔＶｈは、ΔＶｈ［％］＝ヒステリシス幅／期間Ｔｓにおける積分器出力の変化量（Ｖｉ）×１００で表される。この変化量（Ｖｉ）は実験結果、電源仕様、電源が供給される先の負荷に基づいて求められる。つまり、ヒステリシス幅がＶｉに等しいとき、ΔＶｈ＝１００［％］である。なお、Ｖｉは、例えば、１次のΔΣ変調器で、抵抗値がＲ２の抵抗と容量がＣ１のキャパシタを有する積分器を１つ備えている場合、次のように表される。量子化器の出力電圧がハイレベルのときＶＨＩボルト［ｖ］、ローレベルのとき０ボルト［ｖ］とすると、Ｖｉ＝Ｔｓ・ＶＨＩ／（Ｃ１・Ｒ２）で表せる。なお、ここでは説明を簡単にするために誤差増幅器の出力電圧範囲（Ｖｅ）が０≦Ｖｅ≦ＶＨＩを満たすものとする。

この誤差増幅器の出力電圧（Ｖｅ）と量子化器の出力電圧（ＶＨＩボルトまたは０ボルトのいずれか一方）が加算器３で演算される。

このΔＶｈ［％］の値により、誤差増幅器の出力値に対するスイッチング周波数の変動範囲は変化する。

図８は、ΔＶｈ［％］とｆｓｗ（ＭＡＸ）［％］の関係を示す図である。この図より、あるΔＶｈ［％］値のとき、誤差増幅器の出力値によるスイッチング周波数の変動範囲（変化率）が分かる。図８において、ΔＶｈ［％］＝０［％］のときのスイッチング周波数（＝１／２ｆｓ）を１００［％］としｆｓｗ（ＭＡＸ）［％］で表す。ΔＶｈ［％］＝０［％］のときとは、ヒステリシス幅がゼロ、言い換えると、ヒステリシスがない場合のことである。図８から、ヒステリシス幅が大きくなるにつれ、スイッチング周波数は下がってくることが分かる。なお、従来技術で説明した図９はΔＶｈ［％］＝０［％］のときの誤差増幅器の出力の分布を示したものである。

次に、スイッチング周波数の変化率とヒステリシス幅の関係について述べる。

図１２は、ΔＶｈを０〜２００［％］まで変化させたときのΔΣ変調器を備えたスイッチング電源のスイッチング周波数を示す図である。図１２からわかるように、ΔＶｈが大きくなるほど、スイッチング周波数の値は低くなる。また、ΔＶｈが大きくなるほどスイッチング周波数の特性の形状は、台形から凸状へ変わり、スイッチング周波数のピーク値も下がる。

図１３の（ａ）は従来の方法に従ってスイッチング周波数の最大値をある割合で変化させた場合のスイッチング周波数の変動を示す図である。この図によれば、誤差増幅器の出力の全範囲で、スイッチング周波数が同じ割合で変化してしまうことが分かる。

図１３の（ｂ）は、ΔＶｈ＝０〜４０［％］の範囲におけるスイッチング周波数の変動を示す図である。スイッチング周波数は、図１３の（ｂ）に示すように、山型の頂点を平らに削り取って台形となるように減少している。
再び図１２を参照すると、ΔＶｈが１００［％］以上におけるスイッチング周波数の変化の傾向は、誤差増幅器出力が出力する電圧範囲の上下限値付近においても多少減少していく。しかしながら、この範囲では、それ以上に誤差増幅器出力範囲の上下限領域を除く領域のスイッチング周波数の減少度合いが大きい。

以上から本実施形態の従来技術に対する大きな特徴及び効果は、以下の３つに大別される。

（１）この実施形態では、従来の方法がΔΣ変調器のサンプリング周波数を変化させて、スイッチング電源のスイッチング周波数を調整するのに対し、ΔΣ変調器の量子化基準値にヒステリシス幅を与える。これにより、出力電圧値（負荷電流値）の検出の頻度を低下させずに、スイッチング周波数を減少させることができる。

（２）従来の方法では、スイッチング周波数の最大値をある割合で変化させると、誤差増幅器の出力の全範囲で、スイッチング周波数が同じ割合で変化してしまう（図１３の（ａ）参照）。これに対して、この実施形態では、ΔΣ変調器の量子化基準値のヒステリシス幅を変化させてスイッチング周波数を変化させる。この結果、図１２に示すように誤差増幅器の出力電圧に対するスイッチング周波数の特性が台形的になり、誤差増幅器出力電圧の取りうる電圧領域において中央付近のスイッチング周波数を抑制することができる。

（３）従来の技術では、デジタル的にスイッチング周波数を段階的に変化させていたが、スイッチング周波数をΔΣ変調器のヒステリシス幅の制御によりアナログ的に連続的に調整することが可能である。

以上３つの特徴により、ΔΣ変調器を備えたスイッチング電源において、ΔΣ変調器内の量子化器における量子化基準値のヒステリシス幅を制御することにより、広い電圧出力範囲で、効率が高くかつ高速応答を実現することができる。また、回路構成や制御を複雑にせずに、スイッチング周波数を調整可能とすることができるという効果が得られる。

例えば、本実施形態の構成を、図１０に示したダイオード整流方式に従う従来のスイッチング電源に適用することもできる。これにより、負荷の増減により誤差増幅器出力が変化して、スイッチング周波数が最大値となる誤差増幅器の出力の中央値付近の領域におけるスイッチングロスの増加の問題を容易に解決することもできる。つまり必要なことは、適切なヒステリシス幅をΔΣ変調器の量子化基準値に与えるような設計をするだけである。

（変形例）
上記実施形態では、コンパレータ内部の可変抵抗の値を抵抗値調整回路が検出回路で検出した電圧及び電流、或は外部入力検出信号に応じて適切な値に調整し、コンパレータの量子化基準値のヒステリシス幅を制御した。しかしながら、コンパレータの量子化基準値のヒステリシス幅を制御する方法としては、これに限定されず様々な方法考えられ、複数の方法を組み合わせても良い。

ここでは、上記実施形態と同様に可変抵抗Ｒ１の抵抗値を調整するのに加え、積分器内部に設けた可変抵抗の値を調整して、コンパレータのヒステリシス幅に対する積分器出力の変化範囲を広くするものである。

図３は、本変形例のスイッチング電源の構成を示すブロック図である。また、図４は、図３に示す積分器４の内部構成をより詳細に示すブロック図である。
本変形例のスイッチング電源の構成は、積分器４以外の部分は、第１の実施形態で説明した図１に示したスイッチング電源の構成と同様である。本変形例の積分器４は、図４に示したように、可変抵抗、キャパシタ及び演算増幅器を少なくとも含んでいる。

図４に示す回路の入力電圧に対する出力電圧の比率を表す利得は、積分器４への入力信号の周波数成分が演算増幅器の帯域内である場合、演算増幅器の利得には無関係である。そして、その利得は、図３に示した可変抵抗の値Ｒ２とキャパシタの容量Ｃ１のみで決定され、抵抗値Ｒ２と容量Ｃ１の積の逆数に比例する。

本変形例では、検出回路２０または制御信号検出端子１４からの検出信号値により、図３の可変抵抗の値Ｒ２を調整する回路を設け、積分器４の積分係数を調整する。このことで、コンパレータのヒステリシス幅に対する積分器出力の変動量を調整し、相対的に量子化基準値６のヒステリシス幅を広くすることと同じ効果が得られる。従って、電圧コンバータ９のスイッチング周波数の調整可能な範囲を広くすることが可能となる。

このように、本変形例によっても第１の実施形態と同様な効果が得られるのに加え、単純な回路構成で量子化基準値のヒステリシス幅の制御が実現できる。

＜第２の実施形態＞
この実施形態に従うスイッチング電源も第１の実施形態と同様なΔΣ変調器を用いたスイッチング電源であり、ここでは第１の実施形態と同じ構成については説明を省略し、この実施形態の特徴的な部分を中心に説明する。

図５は、本発明の第２の実施形態に係るスイッチング電源の構成を示すブロック図である。
図５において、加算器３の出力は積分器４を通して、コンパレータ５で基準電圧調整回路２１の出力値と比較される。

基準電圧調整回路２１は、検出回路２０で検出された電圧コンバータ９の出力電圧（Ｖout）及び負荷電流、或は制御信号検出端子１４より外部入力される制御信号に基づき、２つの値のパルス電圧をコンパレータ５に出力する。これら２つの電圧値Ｖａと電圧値Ｖｂはスイッチングデューティ（Ｄｕｔｙ）パルス出力線１０からのパルス信号の立上りと立下りに同期して切り換えられ、パルス信号としてコンパレータ５へ量子化基準値として出力する。

以上説明したようにこの実施形態によれば、第１の実施形態と同様な効果が得られる。これに加え、量子化基準値を調整する基準電圧調整回路２１により２つの量子化基準値ＶａとＶｂを切り換えているため、第１の実施形態よりも量子化器のヒステリシス幅の制御範囲を広くとることができる。

＜第３の実施形態＞
この実施形態に従うスイッチング電源も第１、第２の実施形態と同様なΔΣ変調器を用いたスイッチング電源であるので第１、第２の実施形態と同じ構成については説明を省略する。ここでは、この実施形態の特徴的な部分を中心に説明する。

図６は、本発明の第３の実施形態に係るスイッチング電源の構成を示したブロック図である。

図６によれば、加算器３の出力は積分器４を通して、２つの量子化器１９ｂ及び１９ｃにそれぞれ入力される。量子化器１９ｂ、１９ｃは、サンプリングクロック発振回路７から出力される同一のサンプリングクロックの周期でサンプリングを行う。また、量子化器１９ｂ、１９ｃの量子化基準値はそれぞれＶref１、Ｖref２であり、これら量子化基準値（Ｖref１、Ｖref２）は、基準電圧調整回路２３から出力されている。量子化器１９ｂ、１９ｃで量子化された２つの出力信号は、スイッチングパルス生成回路２２で信号処理され、スイッチングデューティ（Ｄｕｔｙ）パルス出力線１０から出力される。

基準電圧調整回路２３は、検出回路２０で検出された電圧コンバータ９の出力電圧（Ｖout）及び負荷電流、或は制御信号検出端子１４から外部入力される制御信号に基づき量子化基準値（Ｖref１、Ｖref２）の値を調整する。

ここで、スイッチングパルス生成回路２２の信号処理の動作を図７に示すタイミングチャートを参照して説明する。

図７は、従来のスイッチング電源（以下、スイッチング電源Ｄ）と図６に示したスイッチング電源（以下、スイッチング電源Ｅ）の積分器の出力波形とΔΣ変調器の量子化出力信号の状態を示す図である。

ここで、スイッチング電源ＤとＥは、ΔΣ変調器の量子化基準値に関する構成のみが異なっており、それ以外の基本的構成や回路の定数は同じである。スイッチング電源Ｄの量子化基準値は“Ｖref０”であり、その量子化値は積分器の出力電圧（Ｖ）がＶ≧Ｖref０であるときにローレベル（ＬＯＷ）となり、Ｖ＜Ｖref０であるときにハイレベル（ＨＩ）となる。

一方、スイッチング電源Ｅの量子化基準値はヒステリシス幅ΔＶe（＝Ｖref１−Ｖref２）をもっている。従って、スイッチングパルス生成回路２２から出力される信号（ｇ）の量子化値は、積分器の出力電圧（Ｖ）がＶ≧Ｖref１であるときにはローレベルとなり、Ｖ＜Ｖref２であるときにハイレベルとなる。なお、積分器４の出力が増加するとき及び減少するときの傾きは、いずれの電源でも同じであるとする。

図７において、（ａ）はスイッチング電源Ｄの積分器の出力電圧波形、（ｂ）はスイッチング電源ＤのΔΣ変調器の出力をそれぞれ表している。また、（ｃ）はスイッチング電源Ｅの積分器の出力電圧波形、（ｇ）はスイッチング電源ＥのΔΣ変調器の出力をそれぞれ示している。２つのスイッチング電源の出力電圧は、図７において縦方向の破線で示す、サンプリング周期（Ｔｓ）のタイミングでそれぞれサンプリングされる。

また、（ｄ）は量子化器１９ｂの出力信号、（ｅ）は量子化器１９ｃの出力信号、（ｆ）は（ｅ）の信号を反転した信号をそれぞれ示している。スイッチングパルス生成回路２２は、信号（ｅ）を反転して信号（ｆ）を生成し、パルス信号（ｆ）の立ち上がりに同期してハイレベルの信号を出力し、パルス信号（ｄ）の立ち上がりに同期してローレベルの信号を出力する。このようにして、信号（ｇ）が生成される。

以上説明したのは、スイッチングパルス生成回路２２による信号処理の一例である。同様に、２つの量子化基準値に基づいたヒステリシス幅を有することで誤差増幅器の出力電圧の中央値付近の領域におけるスイッチング周波数を低減させることができ、第１及び第２の実施形態と同様の効果が得られる。

なお、スイッチングパルス生成回路２２は、ロジック回路、特にプログラマブルＩＣ（ＰＬＤ）等で簡単に実現することができる。

以上説明したようにこの実施形態によれば、第１及び第２の実施形態と同様な効果が得られる。これに加え、スイッチングパルス生成回路はロジック回路、特にプログラマブルＩＣ（ＰＬＤ）で簡単に実現できるので、デジタル制御回路にも組み込みやすいという利点がある。さらに、異なる量子化基準値の量子化器を追加することで、積分器の出力電圧を監視し、電源起動時の突入電流に対する保護回路などの機能を容易に実現できる。

＜本発明の適用事例＞
第１から第３の実施形態に関して説明した本発明に係るスイッチング電源は、様々な電子機器に適用可能であるが、ここではその一例として、インクジェット方式に従って記録を行う記録装置について説明する。

図１６は本発明のスイッチング電源を適用するインクジェット記録装置の構成の概要を示す外観斜視図である。

図１６に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド１０３を搭載している。記録ヘッド１０３を搭載したキャリッジ１０２にはキャリッジモータＭ１によって発生する駆動力を伝達機構１０４より伝え、キャリッジ１０２は矢印Ａ方向に往復移動する。これとともに、例えば、記録紙などの記録媒体Ｐを給紙機構１０５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド１０３から記録媒体Ｐにインクを吐出することで記録を行なう。

また、記録ヘッド１０３の状態を良好に維持するためにキャリッジ１０２を回復装置１１０の位置まで移動させ、間欠的に記録ヘッド１０３の吐出回復処理を行う。

キャリッジ１０２には記録ヘッド１０３を搭載するのみならず、記録ヘッド１０３に供給するインクを貯留するインクカートリッジ１０６を装着する。インクカートリッジ１０６はキャリッジ１０２に対して着脱自在になっている。

図１６に示した記録装置はカラー記録が可能であり、そのためにキャリッジ１０２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。

さて、キャリッジ１０２と記録ヘッド１０３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド１０３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、ここで示す記録ヘッド１０３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。この方式によれば、記録ヘッドに備えられた電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーがインクに与えられる。これにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。

図１６に示されているように、キャリッジ１０２はキャリッジモータＭ１の駆動力を伝達する伝達機構１０４の駆動ベルト１０７の一部に連結されている。そして、キャリッジ１０２は、ガイドシャフト１１３に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。従って、キャリッジ１０２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１１３に沿って往復移動する。また、キャリッジ１０２の移動方向（矢印Ａ方向）に沿ってキャリッジ１０２の絶対位置を示すためのスケール１０８が備えられている。この実施形態では、スケール１０８は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ１０９に固着され、他方は板バネ（不図示）で支持されている。

また、記録装置には、記録ヘッド１０３の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられている。キャリッジモータＭ１の駆動力によって記録ヘッド１０３を搭載したキャリッジ１０２が往復移動されると同時に、記録ヘッド１０３に記録信号を与えてインクを吐出する。これによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。

さらに、図１６において、１１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラ、１１５はバネ（不図示）により記録媒体Ｐを搬送ローラ１１４に当接するピンチローラである。また、１１６はピンチローラ１１５を回転自在に支持するピンチローラホルダ、１１７は搬送ローラ１１４の一端に固着された搬送ローラギアである。そして、搬送ローラギア１１７に中間ギア（不図示）を介して伝達された搬送モータＭ２の回転により、搬送ローラ１１４が駆動される。

またさらに、１２０は記録ヘッド１０３によって画像が形成された記録媒体Ｐを記録装置外ヘ排出するための排出ローラであり、搬送モータＭ２の回転が伝達されることで駆動されるようになっている。なお、排出ローラ１２０は記録媒体Ｐをバネ（不図示）により圧接する拍車ローラ（不図示）により当接する。１２２は拍車ローラを回転自在に支持する拍車ホルダである。

またさらに、記録装置には、図１６に示されているように、記録ヘッド１０３を搭載するキャリッジ１０２の記録動作のための往復運動の範囲外に記録ヘッド１０３の吐出不良を回復するための回復装置１１０が配設されている。この位置は、記録領域外の所望位置（例えば、ホームポジションに対応する位置）である。

さて、回復装置１１０は、記録ヘッド１０３の吐出口面をキャッピングするキャッピング機構１１１と記録ヘッド１０３の吐出口面をクリーニングするワイピング機構１１２を備えている。そして、回復装置１１０は、キャッピング機構１１１による吐出口面のキャッピングに連動して回復装置内の吸引手段（吸引ポンプ等）により吐出口からインクを強制的に排出させる。それによって、記録ヘッド１０３のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理がなされる。

また、非記録動作時等には、記録ヘッド１０３の吐出口面をキャッピング機構１１１によるキャッピングすることによって、記録ヘッド１０３を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構１２はキャッピング機構１１１の近傍に配され、記録ヘッド１０３の吐出口面に付着したインク液滴を拭き取るようになっている。

これらキャッピング機構１１１及びワイピング機構１１２により、記録ヘッド１０３のインク吐出状態を正常に保つことが可能となっている。

図１７は図１６に示した記録装置の制御構成を示すブロック図である。

図１７に示すように、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４を含んでいる。ＲＯＭ６０２は、制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。そして、システムバス６０５は、ＲＡＭ６０４、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行う。さらに、コントローラ６００は、以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給するＡ／Ｄ変換器６０６を含む。

コントローラ６００から、制御信号を出力する。この制御信号は図１の制御信号検出端子１４に入力される（図５の制御信号検出端子１４、図６の制御信号検出端子１４も同様）。この制御信号は、記録装置が、スタンバイ状態にある場合には、ローレベルの信号を出力している。しかしながら、例えば、記録ヘッドによる記録動作、予備吐出動作、モータの駆動制御など消費電力が急激に変動する（電源の出力電圧が変動する）制御を行う場合に、制御信号をハイレベルにする。この制御信号を入力して、実施例１から実施例３で述べたような、スイッチング電源は制御がなされる。

また、図１７において、６１０は画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス信号等を送受信する。

さらに、スイッチ群６２０は電源スイッチ６２１、プリント開始を指令するためのプリントスイッチ６２２、及び回復スイッチ６２３など、操作者による指令入力を受けるためのスイッチから構成される。回復スイッチ６２３により、ユーザは記録ヘッド３のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示する。センサ群６３０はホームポジションｈを検出するためのフォトカプラなどの位置センサ６３１、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ６３２等から構成される。これらのセンサにより、装置状態が検出される。

さらに、６４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。

ＡＳＩＣ６０３は、記録ヘッド３による記録走査の際に、ＲＡＭ６０２の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（吐出ヒータ）の駆動データ（ＤＡＴＡ）を転送する。

本発明に係るスイッチング電源は、以上のような構成の記録装置本体の電源として使用することができるが、電子機器の電源として使用することも可能である。

また、本発明に係る記録装置の形態としては、上記の記録装置に限定されず、コンピュータ等の情報処理機器、あるいはテレビや情報処理機器のディスプレー装置などであっても構わない。さらに、その情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダやフィニッシャ、ソータ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。

以上説明した実施形態では、量子化基準値のヒステリシス幅を変化させるために、量子化基準値を２つの値に変化させたり、互いに異なる２つの量子化基準値を設ける構成を例にあげて説明した。しかしながら、本発明は上記の実施形態に限定されるものではない。量子化器から出力される量子化出力の値が入力に対してヒステリシス特性を有し、そのヒステリシス特性の幅を変化させるような構成であればどのような構成であっても良い。

例えば、量子化基準値として３つ以上の値を設定するようにしても良いし、量子化出力のビット数も１に限定されるものではない。

更に、本発明は、複数の機器から構成されるシステムに適用しても良い。例えば、デジタルカメラや携帯機器などにＵＳＢインタフェース等を介して電力供給を行う場合にも適用できる。

本発明の第１の実施形態に係るスイッチング電源の構成を示すブロック図である。 第１の実施形態のコンパレータの内部をより詳細に示すブロック図である。 第１の実施形態の変形例のスイッチング電源の構成を示すブロック図である。 第１の実施形態の変形例の積分器の内部構成をより詳細に示すブロック図である。 本発明の第２の実施形態に係るスイッチング電源の構成を示すブロック図である。 本発明の第３の実施形態に係るスイッチング電源の構成を示すブロック図である。 スイッチング電源の積分器の出力波形とΔΣ変調器の量子化出力信号の状態の例を示すタイミングチャートである。 ヒステリシス幅とスイッチング周波数の変動範囲との関係を表す図である。 一般的なΔΣ変調器を備えたスイッチング電源の誤差増幅器の出力値とスイッチング周波数の関係を示す図である。 一般的なΔΣ変調器を備えたダイオード整流方式のスイッチング電源の構成を示すブロック図である。 従来のスイッチング電源でサンプリング周波数を変化させたときのスイッチング周波数の変化を示す図である。 ヒステリシス幅を変化させたときのスイッチング電源のスイッチング周波数を示す図である。 従来のスイッチング電源と本発明の第１実施形態に係るスイッチング電源とのスイッチング周波数の変化を説明する図である。 スイッチング電源の積分器の出力波形とΔΣ変調器の量子化出力信号を示すタイミングチャートである。 一般的なΔΣ変調器を備えたスイッチング電源の構成を示すブロック図である。 本発明の代表的な適用例であるインクジェット記録装置の構成の概要を示す外観斜視図である。 図１６に示す記録装置の制御回路の構成を示すブロック図である。 図２に示した抵抗値調整回路１３の具体的な構成を示す図である。

符号の説明

１ ΔΣ変調器
２ 入力端子
３ 加算器
４ 積分器
５ コンパレータ
６ 量子化基準値
７ サンプリング回路
８ スイッチングドライバ回路
９ 電圧コンバータ部
１０ スイッチングＤｕｔｙパルス出力端子
１１ 入力電圧端子
１２ 出力電圧端子
１３ 抵抗値調整回路
１４ 制御信号検出端子
１５ 出力検出回路部
１６ 誤差増幅器
１７ 基準電圧
１８ サンプリングＣＬＫ発振回路
１９ 量子化器
２０ 出力電圧・出力電流検出回路
２１ 基準電圧調整回路
２２ スイッチングパルス生成回路

Claims (12)

1. 入力信号を積分する積分器と、該積分器の出力を量子化基準値と比較するコンパレータと、該コンパレータの出力をクロック信号に同期してサンプリングするサンプリング回路と、前記積分器の出力を量子化して出力し、該量子化信号を負帰還することにより、前記入力信号に対する量子化誤差を抑制するように構成された変調器とを含み、アナログ信号又は多ビットのデジタル信号を前記変調器によって変調し、得られた量子化信号に従ってパワースイッチ素子を駆動することにより、電力を供給するスイッチング電源であって、
   外部から制御信号を入力する入力手段と、
   前記入力手段により入力された制御信号に基づいて、前記コンパレータの前記量子化基準値のヒステリシス幅を変化させる基準値制御手段とを有することを特徴とするスイッチング電源。
2. 前記変調器はΔΣ変調器であることを特徴とする請求項１に記載のスイッチング電源。
3. 前記スイッチング電源の出力電圧、負荷電流、及び外部からの制御信号の少なくとも１つを検出する検出回路をさらに有することを特徴とする請求項１に記載のスイッチング電源。
4. 前記基準値制御手段は、前記スイッチング電源の出力の変化に高速な応答が必要とされる場合に前記ヒステリシス幅を小さくし、それ以外のときには、前記パワースイッチ素子のスイッチング周波数を低減すべく、前記ヒステリシス幅を大きくすることを特徴とする請求項１に記載のスイッチング電源。
5. 前記基準値制御手段は、前記入力信号の値が該入力信号の変化範囲の中央値付近の領域内であるときに、前記パワースイッチ素子のスイッチング周波数を低減すべく、前記ヒステリシス幅を変化させることを特徴とする請求項１に記載のスイッチング電源。
6. 前記基準値制御手段は、前記コンパレータ又は前記積分器の回路の定数を変化させて前記量子化基準値のヒステリシス幅を変化させることを特徴とする請求項１に記載のスイッチング電源。
7. 前記コンパレータ及び前記積分器の少なくとも一方は、可変抵抗を有し、
   前記基準値制御手段は、前記可変抵抗の抵抗値を変化させて前記量子化基準値のヒステリシス幅を変化させることを特徴とする請求項６に記載のスイッチング電源。
8. 前記基準値制御手段は、前記検出回路からの出力信号に応じて複数の量子化基準値を調整し、該複数の量子化基準値を、前記量子化信号のパルスの立ち上がりと立下りに同期して切り換えることを特徴とする請求項３に記載のスイッチング電源。
9. 前記ΔΣ変調器が複数の量子化器を含んでおり、
   前記基準値制御手段は、前記複数の量子化器に対して異なる量子化基準値を設定することを特徴とする請求項２に記載のスイッチング電源。
10. 請求項１乃至９のいずれかに記載のスイッチング電源を用いた電子機器。
11. 請求項１乃至９のいずれかに記載のスイッチング電源を用いた記録装置。
12. 入力信号を積分する積分器と、該積分器の出力を量子化基準値と比較するコンパレータと、該コンパレータの出力をクロック信号に同期してサンプリングするサンプリング回路と、前記積分器の出力を量子化して出力し、該量子化信号を負帰還することにより、前記入力信号に対する量子化誤差を抑制するように構成された変調器とを有し、アナログ信号又は多ビットのデジタル信号を、前記変調器によって変調し、得られた量子化信号に応答してパワースイッチ素子を駆動することによって電力を供給するスイッチング電源の制御方法であって、
    外部から制御信号を入力する入力工程と、
    前記入力工程において入力された制御信号に基づいて、前記コンパレータの前記量子化基準値のヒステリシス幅を変化させる基準値制御工程とを有することを特徴とするスイッチング電源の制御方法。
    

Images