JP6088851B2

JP6088851B2 - インバータ制御回路およびインバータ回路

Info

Publication number: JP6088851B2
Application number: JP2013035009A
Authority: JP
Inventors: 野武司上; 倉哲朗板; 山育也青
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-02-25
Filing date: 2013-02-25
Publication date: 2017-03-01
Anticipated expiration: 2033-02-25
Also published as: JP2014166040A; US9595863B2; US20140241021A1

Description

本発明の実施形態は、直流電圧を交流電圧に変換するインバータ回路と、その制御回路に関する。

インバータ回路の主回路を構成するスイッチを制御する信号を得るために、指令値をΔΣ変調器により１ビットパルス列に変換する手法が知られている。

この手法では、指令値ｕ（ｔ）をΔΣ変調器により１ビットパルス列ｖ（ｔ）に変換し、これを用いて主回路を構成するスイッチを切替制御する。このような制御で、直流電圧Ｖdcから交流電流ｉ（ｔ）を生成でき、この交流電流は例えばモータＭを駆動するのに用いられる。

ここで、指令値を正弦波とすると、そのスペクトルは単一スペクトルとなる。一方、量子化器で発生する量子化誤差（量子化ノイズ）のスペクトルは均一に分布する連続スペクトルであり、特定のピークを持たない。このため、ΔΣ変調器を用いたインバータ回路は、ＥＭＩ（電磁妨害）を発生させにくいという特徴がある。

パワーコンディショナ等の電圧出力型インバータ回路では、主回路と負荷との間にリアクトル（Ｌ）とコンデンサ（Ｃ）とで構成されるＬＣフィルタを設けることで、主回路で生成された交流電圧に含まれる高周波成分を除去して、波形を平滑化する。

ＬＣフィルタの周波数特性は、低域では０ｄＢ、高域では減衰特性であるが、ＬＣ共振周波数ｗoにおいてピークを持つ。このため、主回路から出力された交流電圧に含まれる量子化ノイズのうちｗo成分を増幅してしまうこととなる。これにより、ＬＣフィルタの出力電圧は、５０Ｈｚの正弦波に加えて、ＬＣ共振周波数である約２０ｋＨｚでの振動が重畳され、正弦波からかけ離れた波形となる。特に、この出力電圧の周波数スペクトルは、ＬＣ共振周波数ｆ０＝ｗo／２πに大きなピークを持つ。

このように、従来のΔΣ変調器を用いたインバータ回路では、主回路にＬＣフィルタを接続したときに、正弦波電圧を出力できないという問題がある。

T. C. Green, B. W. Williams, "Spectra of delta-sigma modulated inverters: an analytical treatment’’ , IEEE Transactions on Power Electronics, vol.7, no.4, pp.644-654, Oct 1992. R. Schreier, "An empirical study of high-order single-bit delta-sigma modulators’’, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, vol. 40, pp. 461 -466, 1993.

本実施形態は、主回路の後段にＬＣフィルタを接続した場合でも、正弦波からなる出力電圧を生成可能なインバータ回路と、その制御回路を提供するものである。

本実施形態に係るインバータ制御回路は、直流電圧を交流電圧に変換する主回路のスイッチを切り替えるための切替信号を生成する量子化器と、
前記交流電圧を平滑化するＬＣフィルタの出力電圧に相関する信号と、前記主回路の出力電圧の目標値に対応する指令信号とを用いて、所定の伝達特性の信号を生成するフィルタ回路と、を備え、
前記量子化器は、前記フィルタ回路の出力信号を量子化して前記切替信号を生成するものである。

第１の実施形態に係るインバータ制御回路１を備えたインバータ回路２のブロック図。ＬＣフィルタ４の周波数特性を示す図。第１フィルタ部８における第１の伝達特性を示す図。第２の実施形態に係るインバータ制御回路１を備えたインバータ回路２のブロック図。フィルタ部１２の周波数特性を示す図。２入力フィルタ６をアナログフィルタで構成した一例を示す回路図。第３の実施形態に係るインバータ制御回路１を備えたインバータ回路２のブロック図。２入力フィルタ６をデジタルフィルタで構成した一例を示す回路図。第５の実施形態にインバータ制御回路１を備えたインバータ回路２のブロック図。指令信号の信号レベルで分周比Ｎを変える例を示す図。

以下、図面を参照しながら、本発明の実施形態を説明する。

（第１の実施形態）
図１は第１の実施形態に係るインバータ制御回路１を備えたインバータ回路２のブロック図である。図１のインバータ回路２は、主回路３と、ＬＣフィルタ４と、インバータ制御回路１とを備えている。

主回路３は、複数のスイッチを周期的にオンまたはオフさせて、直流電圧Ｖdcを交流電圧Ｖivに変換する。複数のスイッチは少なくとも２個が必要であり、具体的な数には制限はないが、以下の説明では、ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬの２個のスイッチを設ける例を説明する。ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬは直列接続されて、その両端に直流電圧Ｖdcが印可されている。これらスイッチは、後述するように、インバータ制御回路１の出力信号により、オンまたはオフに切替制御される。より具体的には、インバータ制御回路１は、これらスイッチの一方をオンさせて、他方をオフさせる。

このように、主回路３は、ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬを周期的にオンまたはオフさせることにより、直流電圧Ｖdcから交流電圧Ｖivを生成して出力する。この交流電圧Ｖivは、高周波成分のスイッチングノイズを含んでいることから、ＬＣフィルタ４にて、交流電圧Ｖivに含まれる高周波成分のスイッチングノイズを除去する平滑化処理を行う。ＬＣフィルタ４で平滑化された交流電圧Ｖout（ｔ）は、正弦波電圧であり、モータ等の負荷２０を駆動するために用いられる。

図２はＬＣフィルタ４の周波数特性を示す図であり、横軸は角周波数、縦軸はゲイン［ｄＢ］である。このように、ＬＣフィルタ４は、共振周波数ｗ0においてピーク状のゲインを持つ。このため、主回路３から出力される交流電圧Ｖivに含まれる量子化ノイズのうち、共振周波数ｗ0成分を増幅しまう。

そこで、本実施形態では、ＬＣフィルタ４をΔΣ変調器５の制御ループに含めることで、ＬＣフィルタ４の共振周波数での振動が起こらないようにする。

図１のインバータ制御回路１は、２入力フィルタ６と、量子化器７とを有する。これら２入力フィルタ６と、量子化器７と、主回路３と、ＬＣフィルタ４とによって、ΔΣ変調器５が構成される。

２入力フィルタ６には、ＬＣフィルタ４の出力電圧Ｖoutと、主回路３の出力電圧の目標値に対応する指令信号ｕ（ｔ）とが入力される。２入力フィルタ６は、第１フィルタ部８と、第２フィルタ部９と、加算器１０とを有する。第１フィルタ部８は、ＬＣフィルタ４の出力電圧Ｖoutに対して第１の伝達特性を掛け合わせた信号を生成する。第２フィルタ部９は、指令信号ｕ（ｔ）に対して第２の電圧特性を掛け合わせた信号を生成する。加算器１０は、第１フィルタ部８の出力信号と第２フィルタ部９の出力信号とを足し合わせる。

ここで、第１フィルタ部８は必須であるが、第２フィルタ部９は省略してもよい。この場合、加算器１０は、第１フィルタ部８の出力信号と指令信号ｕ（ｔ）とを足し合わせることになる。このように、２入力フィルタ６は、ＬＣフィルタ４の出力電圧Ｖoutと指令信号ｕ（ｔ）とを用いて、所定の伝達特性の信号を生成する処理を行う。

量子化器７は、２入力フィルタ６の出力信号に基づいて２値の量子化を行う。量子化器７の出力信号によって、主回路３内のハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬは相補的にオンまたはオフに切り替えられる。例えば、２入力フィルタ６の出力信号Ｌoutが０以上のときは量子化器７の出力信号をハイとし、出力信号Ｌoutが０未満のときは量子化器７の出力信号をローとし、量子化器７の出力信号がハイのときにハイサイドスイッチＳＷＨをオンしてローサイドスイッチＳＷＬをオフし、量子化器７の出力信号がローのときにハイサイドスイッチＳＷＨをオフしてローサイドスイッチＳＷＬをオンするような制御を行う。

主回路３内に３つ以上のスイッチを設けて多レベルのインバータ動作を行う場合は、スイッチの数に合わせて、量子化器７の出力を多レベルにすればよい。

本実施形態では、ＬＣフィルタ４をΔΣ変調器５の制御ループの中に含めることで、ＬＣフィルタ４の出力電圧ｖoutを指令信号ｕに精度よく追従させることができ、ＬＣフィルタ４の共振周波数での振動が起きなくなる。

ＬＣフィルタ４は、その共振周波数において１８０度の位相回転が起こるため、適切な位相補償を行う必要があり、この位相補償は第１フィルタ部８で行われる。図３は第１フィルタ部８における第１の伝達特性を示す図であり、横軸は角周波数、縦軸は利得である。図示のように、角周波数ｗz2に零点があり、角周波数ｗpで極を持つ特性であり、微分特性を持つｗz2＜ｗ＜ｗpの範囲で位相を進ませることができる。したがって、開ループ利得のユニティゲイン周波数がこの範囲内になるように、角周波数ｗz2とｗpを適切に設定することで、ΔΣ変調器５の制御ループを安定に動作させることができる。

ＬＣフィルタ４内の第２フィルタ部９は、ΔΣ変調器５の制御ループ経路外にあるため、安定性には影響を与えない。従って、ＬＣフィルタ４の出力電圧Ｖoutが所望の電圧になるように適当なゲインを与えればよい。あるいは、指令信号ｕ（ｔ）の信号レベルを２入力フィルタ６に与える前に調整できる場合は、第２フィルタ部９のゲインを１にしてもよい。

このように、第１の実施形態では、主回路３の出力電圧を平滑化するＬＣフィルタ４をΔΣ変調器５の制御ループに含めるようにし、ＬＣフィルタ４の出力電圧Ｖout波形が指令信号ｕ（ｔ）の波形に一致するように主回路３内のハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬを切替制御するため、ＬＣフィルタ４の出力電圧Ｖoutがその共振周波数で振動するような不具合が起きなくなり、指令信号ｕ（ｔ）と同様の正弦波状の電圧で負荷２０を駆動することができる。

（第２の実施形態）
以下に説明する第２の実施形態は、２入力フィルタ６の内部構成が第１の実施形態とは異なるものである。

図４は第２の実施形態に係るインバータ制御回路１を備えたインバータ回路２のブロック図である。図４のインバータ回路２は、２入力フィルタ６の内部構成が図１とは異なっている。図４の２入力フィルタ６は、ＬＣフィルタ４の出力電圧Ｖoutと指令信号ｕ（ｔ）との差分を検出する減算器１１と、減算器１１の出力信号に対して所定の伝達特性を掛け合わせた信号を生成するフィルタ部１２とを有する。

図５はフィルタ部１２の周波数特性を示す図であり、横軸は角周波数、縦軸は利得である。図示のように、角周波数ｗ＝０に極があり、角周波数ｗz1に零点が追加されており、低周波数領域では積分特性になっている。また、角周波数ｗz2から角周波数ｗpの間は、図３と同様に微分特性になっている。

このように、フィルタ部１２を低周波数領域で積分特性にすることで、指令信号ｕ（ｔ）の角周波数ｗuがｗz1未満のときに、フィルタ部１２の利得を大きくすることができ、指令信号ｕ（ｔ）とＬＣフィルタ４の出力電圧Ｖoutとの差を低減できる。

ここで、２入力フィルタ６をアナログフィルタで実現する場合、その伝達関数Ｈ（ｓ）は以下の（１）式で表される。

一般に、（１）式で表されるアナログフィルタは、図６のようなオペアンプ１３を用いた回路により実現される。図６の回路は、入力信号Ｖi（ｓ）とオペアンプ１３の反転入力端子との間に直列接続された抵抗Ｒ1と、この抵抗Ｒ1に並列接続された抵抗Ｒ2およびコンデンサＣ1と、オペアンプ１３の反転入力端子と出力端子との間に直列接続された抵抗Ｒ3およびコンデンサＣ2とを有する。

図６の回路の各素子の定数と、（１）式の角周波数ωz1、ωz2、ωpとの間で、以下の（２）〜（４）式を満たすように、抵抗Ｒ1、Ｒ2、Ｒ3とコンデンサＣ1、Ｃ2の値を定めれば、以下の（５）式が成り立つ。

このように、第２の実施形態では、２入力フィルタ６内でＬＣフィルタ４の出力電圧Ｖoutと指令信号ｕ（ｔ）との差分信号を検出した後に、その差分信号をフィルタ部１２に入力するため、第１の実施形態よりも２入力フィルタ６部の内部構成を簡略化できる。また、２入力フィルタ６に、微分特性だけではなく積分特性も持たせることで、ＬＣフィルタ４の出力電圧Ｖoutと指令信号ｕ（ｔ）との差異を少なくできる。なお、図１の２入力フィルタ６内の第１フィルタ部８や第２フィルタ部９に積分特性を持たせることも可能である。

（第３の実施形態）
上述した第１および第２の実施形態では、ＬＣフィルタ４の出力電圧Ｖoutを直接２入力フィルタ６に入力するものであり、２入力フィルタ６は例えば図５に示すようなアナログフィルタで構成される。これに対して、以下に説明する第３の実施形態は、ＬＣフィルタ４の出力電圧ＶoutをＡ／Ｄ変換器でデジタル信号に変換して、デジタルフィルタからなる２入力フィルタ６に入力するものである。この場合、指令信号ｕ（ｔ）もデジタル化して２入力フィルタ６に入力する必要がある。

なお、２入力フィルタ６をデジタルフィルタで実現しても、インバータ回路２の動作原理自体は、上述した第１および第２の実施形態と同様である。また、図１と図４に示したブロック図においても、Ａ／Ｄ変換器を追加して、２入力フィルタ６をデジタルフィルタにする以外は、特に変更はない。

（第４の実施形態）
以下に説明する第４の実施形態は、２入力フィルタ６をデジタルフィルタで実現するとともに、主回路３がスイッチ切替を行った回数を計測した結果に基づいて、量子化器７のクロック周波数を制御するものである。

図７は第３の実施形態に係るインバータ制御回路１を備えたインバータ回路２のブロック図である。図７のインバータ制御回路１は、デジタルフィルタからなる２入力フィルタ６および量子化器７に加えて、Ａ／Ｄ変換器２１と、クロック周波数調整部２２とを有する。

２入力フィルタ６は、デジタルフィルタであるため、外部から供給された第１クロック信号ＣＫ1に同期して動作する。

クロック周波数調整部２２は、第１クロック信号ＣＫ1を分周して第２クロック信号ＣＫ2を生成する。この第２クロック信号ＣＫ2に同期して量子化器７は動作する。

クロック周波数調整部２２は、カウンタ２３と、分周器２４とを有する。カウンタ２３は、量子化器７の出力論理が変化する回数を計測する。すなわち、カウンタ２３は、主回路３がハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬを切り替える回数を計測する。分周器２４は、カウンタ２３の計測結果に基づいて分周比Ｎを決定し、決定した分周比Ｎで第１クロック信号ＣＫ1を分周して第２クロック信号ＣＫ2を生成する。

このように、第２クロック信号ＣＫ2は、第１クロック信号ＣＫ1の分周信号であるため、第２クロック信号ＣＫ2の周波数は、第１クロック信号ＣＫ1の周波数以下である。

ΔΣ変調器５において、量子化器７の出力論理が所定の時間内に変化する回数（以下、平均周波数）は、フィルタ（この場合、２入力フィルタ６）の構成、量子化レベル数および指令信号ｕ（ｔ）により変化し、予め予測することは難しい。

一方、所定時間内における主回路３の平均スイッチング周波数は変換効率や熱の発生の観点からも一定であることが望ましい。主回路３における平均スイッチング周波数は量子化器７の出力信号の平均周波数と等しいことから、量子化器７の出力信号の平均周波数を制御すれば、主回路３の平均スイッチング周波数を安定化させることができる。

分周器２４は、量子化器７の出力信号の平均周波数が高いときに分周比Ｎを増大させる。これにより、第２クロック信号ＣＫ2の周波数は低くなり、主回路３の平均スイッチング周波数が下がる。これにより、主回路３の平均スイッチング周波数に対して負帰還がかかり、平均スイッチング周波数を安定化させることができる。

ここで、デジタルフィルタで実現される２入力フィルタ６の内部構成について説明する。図７の２入力フィルタ６が図５と同様の特性を持つとすると、この特性は、上述した（１）式で表される。

デジタルフィルタの設計では、アナログフィルタの伝達関数を、以下の（６）式で示す双一変換により変換するのが一般的である。

この（６）式を（１）式に代入すると、デジタルフィルタの伝達関数Ｌ（ｚ）は以下の（７）式で表される。

この（７）式の各項を以下の（８）〜（１２）式のように置く。

上述した（７）〜（１２）式をブロック図で表すと図８のようになる。図８のブロック図は、デジタル回路またはソフトウェアで実装することができる。

このように、第４の実施形態では、主回路３の平均スイッチング周波数に基づいて量子化器７に与える第２クロック信号ＣＫ2の周波数を可変制御するため、主回路３の平均スイッチング周波数を安定化させることができる。

（第５の実施形態）
以下に説明する第５の実施形態は、指令信号ｕ（ｔ）の信号レベルに応じて主回路３の平均スイッチング周波数を制御するものである。

ΔΣ変調器５は、指令信号ｕ（ｔ）の信号レベルがフルスケールの上限または下限に近い場合に動作が不安定になりやすいことが知られている。特に、量子化器７のクロック周波数が低い場合には、量子化器７での遅延が顕著になり、安定性が悪くなる。第５の実施形態は、この問題を解決するものである。

図９は第５の実施形態にインバータ制御回路１を備えたインバータ回路２のブロック図である。図９のインバータ制御回路１は、図７と同様に、クロック周波数調整部２２を有するが、その動作が図７とは異なっている。図９のクロック周波数調整部２２は、指令信号ｕ（ｔ）の絶対値を検出する絶対値検出部２５と、検出された絶対値に基づいて分周比Ｎを調整する分周器２４とを有する。

例えば、指令信号ｕ（ｔ）が図１０に示すように正弦波信号であれば、指令信号ｕ（ｔ）がフルスケールの上限または下限に近いとき（図１０の太線領域１００）には分周比Ｎを小さくし、指令信号ｕ（ｔ）の絶対値が０近傍のとき（図１０の太線領域１０１）には分周比Ｎを大きくする。分周比Ｎを小さくすると、量子化器７に与えられる第２クロック信号ＣＫ2の周波数は高くなり、分周比Ｎを大きくすると、量子化器７に与えられる第２クロック信号ＣＫ2の周波数は低くなる。

これにより、指令信号ｕ（ｔ）の信号レベルがフルスケール付近の場合には、第２クロック信号ＣＫ2の周波数が高くなり、主回路３のスイッチング周波数も上がることから、量子化器７での遅延を低減できて、ΔΣ変調器５の動作を安定化させることができる。

本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１インバータ制御回路、２インバータ回路、３主回路、４ＬＣフィルタ、５ ΔΣ変調器、６２入力フィルタ、７量子化器、８第１フィルタ部、９第２フィルタ部、１０加算器、１１減算器、１２フィルタ部、１３オペアンプ、２０負荷、２１Ａ／Ｄ変換器、２２クロック周波数調整部、２３カウンタ、２４分周器、２５絶対値検出部

Claims

直流電圧を交流電圧に変換する主回路のスイッチを切り替えるための切替信号を生成する量子化器と、
前記交流電圧を平滑化するＬＣフィルタの出力電圧に相関する信号と、前記主回路の出力電圧の目標値に対応する指令信号とを用いて、所定の伝達特性の信号を生成するフィルタ回路と、
前記ＬＣフィルタの出力電圧をデジタル信号に変換するＡ／Ｄ変換器と、を備え、
前記Ａ／Ｄ変換器および前記フィルタ回路は、第１のクロック信号に同期して動作し、
前記量子化器は、前記第１のクロック信号の周波数以下の周波数を持つ第２のクロック信号に同期して動作して、前記フィルタ回路の出力信号を量子化して前記切替信号を生成し、
前記フィルタ回路に入力される前記ＬＣフィルタの出力電圧に相関する信号は、前記デジタル信号であるインバータ制御回路。
前記フィルタ回路は、
前記ＬＣフィルタの出力電圧に相関する信号に対して第１の伝達特性を掛け合わせた信号を生成する第１フィルタ部と、
前記指令信号に対して第２の伝達特性を掛け合わせた信号を生成する第２フィルタ部と、
前記第１フィルタ部の出力信号と、前記第２フィルタ部の出力信号とを足し合わせる加算器と、を有し、
前記量子化器は、前記加算器の出力信号を量子化して前記切替信号を生成する請求項１に記載のインバータ制御回路。
前記フィルタ回路は、
前記ＬＣフィルタの出力電圧に相関する信号に対して第１の伝達特性を掛け合わせた信号を生成する第１フィルタ部と、
前記第１フィルタ部の出力信号と前記指令信号とを足し合わせる加算器と、を有し、
前記量子化器は、前記加算器の出力信号を量子化して前記切替信号を生成する請求項１に記載のインバータ制御回路。
前記フィルタ回路は、
前記指令信号と前記ＬＣフィルタの出力電圧に相関する信号との差分信号を生成する減算器と、
前記差分信号に対して所定の伝達特性を掛け合わせた信号を生成するフィルタ部と、を有し、
前記量子化器は、前記フィルタ部の出力信号を量子化して前記切替信号を生成する請求項１に記載のインバータ制御回路。
前記第１の伝達特性は、微分特性を含む請求項２または３に記載のインバータ制御回路。
前記第１および第２の伝達特性は、積分特性を含む請求項２に記載のインバータ制御回路。
前記所定の伝達特性は、微分特性および積分特性を含む請求項４に記載のインバータ制御回路。
前記量子化器の出力信号の論理変化の回数を計測した結果に基づいて、前記第２のクロック信号の周波数を調整するクロック周波数調整部と、を備える請求項１乃至７のいずれか一項に記載のインバータ制御回路。
前記指令値信号の振幅値に基づいて、前記第２のクロック信号の周波数を調整するクロック周波数調整部を備える請求項１乃至７のいずれか一項に記載のインバータ制御回路。
前記クロック周波数調整部は、前記第1のクロック信号を分周することにより、前記第２のクロック信号を生成する請求項８または９に記載のインバータ制御回路。
切替制御信号に基づいて複数のスイッチを周期的にオンまたはオフさせて、直流電圧を交流電圧に変換する主回路と、
前記交流電圧を平滑化するＬＣフィルタと、
前記ＬＣフィルタの出力電圧に相関する信号に基づいて、前記複数のスイッチの切替制御信号を生成するインバータ制御回路と、を備え、
前記インバータ制御回路は、
前記ＬＣフィルタの出力電圧に相関する信号と、前記主回路の出力電圧の目標値に対応する指令信号とを用いて、所定の伝達特性の信号を生成するフィルタ回路と、
前記フィルタ回路の出力信号を量子化して、前記切替制御信号を生成する量子化器と、
前記ＬＣフィルタの出力電圧をデジタル信号に変換するＡ／Ｄ変換器と、を備え、
前記Ａ／Ｄ変換器および前記フィルタ回路は、第１のクロック信号に同期して動作し、
前記量子化器は、前記第１のクロック信号の周波数以下の周波数を持つ第２のクロック信号に同期して動作して、前記フィルタ回路の出力信号を量子化して前記切替信号を生成し、
前記フィルタ回路に入力される前記ＬＣフィルタの出力電圧に相関する信号は、前記デジタル信号であるインバータ回路。