DE102004052418B4 - Gewichtungsschaltung und Verfahren zum Einregeln eines Regelkreises - Google Patents

Gewichtungsschaltung und Verfahren zum Einregeln eines Regelkreises Download PDF

Info

Publication number
DE102004052418B4
DE102004052418B4 DE102004052418A DE102004052418A DE102004052418B4 DE 102004052418 B4 DE102004052418 B4 DE 102004052418B4 DE 102004052418 A DE102004052418 A DE 102004052418A DE 102004052418 A DE102004052418 A DE 102004052418A DE 102004052418 B4 DE102004052418 B4 DE 102004052418B4
Authority
DE
Germany
Prior art keywords
weighting circuit
signal
circuit according
control
control loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004052418A
Other languages
English (en)
Other versions
DE102004052418A1 (de
Inventor
Andreas Menkhoff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004052418A priority Critical patent/DE102004052418B4/de
Priority to US11/260,675 priority patent/US7496336B2/en
Priority to CNB200510131596XA priority patent/CN100559310C/zh
Publication of DE102004052418A1 publication Critical patent/DE102004052418A1/de
Application granted granted Critical
Publication of DE102004052418B4 publication Critical patent/DE102004052418B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0205Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system
    • G05B13/024Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system in which a parameter or coefficient is automatically adjusted to optimise the performance
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00Automatic controllers
    • G05B11/01Automatic controllers electric
    • G05B11/36Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
    • G05B11/42Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P. I., P. I. D.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Feedback Control In General (AREA)

Abstract

Gewichtungsschaltung zum Einregeln eines Regelkreises auf ein Eingangssignal (xe) wobei der Regelkreis einen Subtrahierer (4) aufweist, der von dem Eingangssignal ein gewichtetes Ruckkoppelsignal (xR) zur Erzeugung eines Regeldifferenzsignals (xd) subtrahiert, das an eine Regelstrecke (6) des Regelkreises (1) abgegeben wird, wobei ein Ausgangssignal der Regelstrecke (6) durch die Gewichtungsschaltung (13) mit einer Folge von Multiplikationsfaktoren (MF) zur Erzeugung des gewichteten Rückkoppelsignals (xR) multipliziert wird, wobei eine Frequenzbandbreite (fg) des Regelkreises (1) durch die Folge von Multiplikationsfaktoren (MF) schrittweise vermindert wird.

Description

  • Die Erfindung betrifft eine Schaltung und ein Verfahren zum Einregeln eines Regelkreises auf ein Eingangssignal, insbesondere für einen Signalempfänger.
  • In vielen technischen Gerten, insbesondere in Signalempfängern, sind ein oder mehrere Regelkreise vorgesehen.
  • 1 zeigt einen Regelkreis nach dem Stand der Technik. Ein Subtrahierer des Regelkreises subtrahiert von einem an einem Eingang E anliegenden Eingangssignal xe ein Rückführsignal xR, das von einem internen Schleifenfilter abgegeben wird. Die durch den Subtrahierer erzeugte Regeldifferenz bzw. Regelabweichung xd gelangt über eine Regelstrecke zu einem Ausgang A des Regelkreises. Das Ausgangssignal xa der Regelstrecke bzw. die Regelgroße wird durch das Schleifenfilter gefiltert und als Rückführsignal xR an den Subtrahierer abgegeben. Das Schleifenfilter bzw. der Regler koppeln das Ausgangssignal des Regelkreises an den Eingang zurück. In Abhängigkeit von der zu regelnden Regelstrecke wird das Schleifenfilter bzw. der Regler gewählt. Der in 1 dargestellte Regelkreis nach dem Stand der Technik enthält einen PID-Regler, der sich aus einem Proportional-(P-)Regler, einem Integral-(I-)Regler und einem Differential-(D-)Regler zusammensetzt.
  • Das Rückführsignal, das von dem PID-Regler bzw. dem Schleifenfilter abgegeben wird, ergibt sich aus dem Ausgangssignal wie folgt:
    Figure 00010001
    wobei KP, KI, KD die Übertragungswerte bzw. Regelparameter des Reglers darstellen.
  • Die Übertragungsfunktion des Schleifenfilters lautet:
  • Figure 00020001
  • 1 zeigt einen Regelkreis mit einem PID-Regler, bei dem ein Proportionalregler, ein Integratorregler und ein Differentialregler parallel in einem Schleifenfilter geschaltet sind. Ein derartiges Schleifenfilter kann durch Parallelschaltung von weiteren Signalzweigen, in denen beispielsweise mehrere Integratoren oder Differentiatoren in Reihe geschaltet sind, erweitert werden. Die Wahl des Schleifenfilters bzw. Reglers richtet sich nach der zu regelnden Regelstrecke. Regelstrecken mit einem verzogernden Übertragungsverhalten benötigen einen I- bzw. PI-Regler. Regelstrecken mit einem Integrationsverhalten kommen zwar mit einem P-Regler aus, allerdings sind gewisse zusätzliche Verbesserungen mit einem PI-Regler möglich. Bei vielen Regelaufgaben ist ein PID-Regler hinsichtlich Realisierungsaufwand, Handhabung und erzielbarer Wirkung vorteilhaft.
  • Der in 1 dargestellte Regelkreis nach dem Stand der Technik kann in digitaler oder in analoger Form aufgebaut werden. Regelkreise werden insbesondere in den Signalempfängern eingesetzt. Diese Regelkreise sind je nach unterschiedlichen Anforderungen unterschiedlich einzustellen. Beim Einregeln auf ein Eingangssignal wird der Regelkreis in einem sog. Akquisitionsmodus zunächst derart eingestellt, dass er möglichst schnell ist, d. h. derart, dass er die Regelabweichung möglichst schnell minimiert. Anschließend wird der Regler des Regelkreises in einem sogenannten Trackingmodus derart eingestellt, dass er träge bzw. langsam ist, um Störungen der Regelabweichung gut zu unterdrücken. Die Einstellung des Reglers bzw. des Schleifenfilters erfolgt mit Hilfe der Regelparameter KP, KI, KD. Im Akquisitionsmodus weist der Regler eine hohe Frequenzbandbreite und im Trackingmodus eine kleine Frequenzbandbreite auf. Im Akquisitionsmodus ist der Regelkreis schnell und im Tackingmodus unterdruckt der Regelkreis gut Rauschstörungen.
  • In einer integrierten Schaltung befinden sich bei vielen Anwendungen eine Vielzahl von Regelkreisen. Beispielsweise ist es ublich, auf einem digitalen Empfänger einen Regelkreis zur analogen Verstarkungseinstellung, einen weiteren Regelkreis zur digitalen Verstärkungseinstellung, einen Regelkreis zur Tragerfrequenzeinstellung, einen Regelkreis zur Trägerphaseneinstellung und schließlich einen weiteren Regelkreis zur Taktphaseneinstellung vorzusehen. Darüber hinaus sind weitere Regelkreise zur Kanalschätzung innerhalb eines Empfängers vorgesehen. Die Einstellung der jeweiligen Regelparameter bewirkt eine Änderung der Grenzfrequenz fg des jeweiligen Regelkreises.
  • 9 zeigt die Sprungantwort eines Regelkreises nach dem Stand der Technik. Wird das in 9a dargestellte Sprungsignal an einen Regelkreis nach dem Stand der Technik angelegt, ergeben sich die in 9 dargestellten Signalverläufe. Die Kurve I zeigt die Sprungantwort eines herkommlichen Regelkreises, der in dem Akquisitionsmodus arbeitet, während die Kurve II die Sprungantwort eines herkömmlichen Regelkreises im Trackingmodus darstellt. 9b zeigt die Sprungantwort am Ausgang des Schleifenfilters. Wenn sich der Regelkreis im Trackingmodus langsam dem Sollwert von I annähert, schwankt im Akquisitionsmodus das Signal stark um den Sollwert von 1. Bei herkömmlichen Regelkreisen befindet sich der Regelkreis zunächst im Akquisitionsmodus und wird dann in den Trackingmodus umgeschaltet. Dies geschieht, indem man zwischen zwei Sätzen von Regelparametern kp, kl, kd zur Einstellung des Schleifenfilters umschaltet. Durch das harte Umschalten zwischen zwei Regelparametersätzen wird keine Minimierung der im Zeitverlauf integrierten Regelabweichung, d. h. der Energie des Regelfehlers bzw. des Regeldifferenzsignals Xd erreicht. Als weiterer St. d. T. sind die Druckschriften WO 83/00753 A1 und JP 1026902 A zu erwähnen. Diese beschreiben Regelkreise mit Gewichtungsschaltungen.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, eine Gewichtungsschaltung zum Einregeln eines Regelkreises auf ein Eingangssignal zu schaffen, mit der die Regelabweichung minimiert wird.
  • Diese Aufgabe wird erfindungsgemäß durch eine Gewichtungsschaltung mit den im Patentanspruch 1 angegebenen Merkmalen und durch ein Verfahren mit den im Patentanspruch 17 angegebenen Merkmalen gelöst.
  • Die Erfindung schafft eine Gewichtungsschaltung zum Einregeln eines Regelkreises auf ein Eingangssignal xe, wobei der Regelkreis eine Einrichtung aufweist, die von dem Eingangssignal xe ein gewichtetes Rückkoppelsignal xR zur Erzeugung eines Regeldifferenzsignals xd subtrahiert, das an eine Regelstrecke des Regelkreises abgegeben wird, wobei die Gewichtungsschaltung aufweist: (a) ein steuerbares erstes Schieberegister, das einen Ausgangssignalwert der Regelstrecke von m höherwertigen Bits (MSB) eines zwischengespeicherten Steuerdatenwortes (Z) nach links verschiebt; (b) einen Multiplizierer, der den durch das steuerbare erste Schieberegister nach links verschobenen Signalwert mit n niederwertigen Bits (LSB) des Steuerdatenwortes (Z) multipliziert; (c) ein zweites Schieberegister, das den durch den Multiplizierer erzeugten Produktwert nach rechts entsprechend der Anzahl n von niederwertigen Bits (LSB) des Steuerdatenwortes (Z) verschiebt; und (d) einen Addierer, der den durch das erste Schieberegister nach links verschobenen Signalwert mit dem durch das zweite Schieberegister nach rechts verschobenen Produktwert addiert und an einen Signalausgang abgibt; (e)
    wobei der Ausgangssignalwert xa der Regelstrecke durch die Gewichtungsschaltung mit einer Folge von Multiplikationsfaktoren MF zur Erzeugung des gewichteten Ruckkoppelsignals xR multipliziert wird, wobei der Multiplikationsfaktor MF von den höherwertigen Bits und den niederwertigen Bits des Steuerdatenwortes abhängt; (f) wobei eine Frequenzbandbreite fg des Regelkreises durch die Folge von Multiplikationsfaktoren MF schrittweise vermindert wird.
  • Bei der bevorzugten Ausführungsform der erfindungsgemäßen Gewichtungsschaltung wird die Frequenzbandbreite fg des Regelkreises durch die Folge von Multiplikationsfaktoren MF schrittweise halbiert.
  • Bei einer bevorzugten Ausführungsform wird jeder Multiplikationsfaktor zur Gewichtung des Ausgangssignals der Regelstrecke mit dem Ausgangssignal für eine bestimmte Zeitdauer multipliziert.
  • Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Gewichtungsschaltung ist die Multiplikationsfaktorfolge derart, dass ein Zeit-Bandbreiteprodukt aus der Zeitdauer für die Halbierung der Frequenzbandbreite und der während des Einregelvorgangs aktuell eingestellten Erequenzbandbreite des Regelkreises während des Einregelvorgangs konstant ist.
  • Bei einer bevorzugten Ausfuhrungsform der erfindungsgemäßen Gewichtungsschaltung wird die Regelstrecke durch eine Signalverzögerungsschaltung gebildet.
  • Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Gewichtungsschaltung ist die Gewichtungsschaltung digital aufgebaut.
  • Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Gewichtungsschaltung ist das Steuerdatenwort (Z) dabei in einem Register zwischengespeichert.
  • Bei einer bevorzugten Ausführungsform weist die erfindungsgemäße Gewichtungsschaltung einen zweiten Addierer auf, der einen Offsetwert mit einen Signalwert (S) addiert, wobei der Signalwert (S) durch einen Signalfolgegenerator erzeugt wird.
  • Dabei ist der Signalfolgegenerator vorzugsweise programmierbar.
  • Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Gewichtungsschaltung weist diese einen Speicher zum Zwischenspeichern des Offsetwertes auf.
  • Bei einer bevorzugten Ausführungsform ist die erfindungsgemaße Gewichtungsschaltung in einem Schleifenfilter des Regelkreises vorgesehen.
  • Der erfindungsgemäßen Gewichtungsschaltung ist vorzugsweise ein Proportionalglied nachgeschaltet.
  • Der erfindungsgemäßen Gewichtungsschaltung ist alternativ ein Integrator nachgeschaltet.
  • Der erfindungsgemäßen Gewichtungsschaltung ist alternativ ein Differenziator nachgeschaltet.
  • Bei einer alternativen Ausführungsform ist die erfindungsgemäße Gewichtungsschaltung analog aufgebaut.
  • Die Erfindung schafft ferner ein Verfahren zum Einregeln eines Regelkreises auf ein Eingangssignal mit den folgenden Schritten, nämlich
    Subtrahieren von dem Eingangssignal xe ein gewichtetes Rückkoppelsignal xR zur Erzeugung eines Regeldifferenzsignals xd, das an eine Regelstrecke abgegeben wird,
    Multiplizieren eines Ausgangssignals der Regelstrecke mit einer Folge von Multiplikationsfaktoren MF zur Erzeugung des gewichteten Rückkoppelsignals XR, wobei jeder Multiplikationsfaktor MF zur Gewichtung des Ausgangssignalwertes der Regelstrecke mit diesem Ausgangssignalwert für eine bestimmte Zeitdauer multipliziert wird,
    wobei die Frequenzbandbreite fg des Regelkreises durch die Folge von Multiplikationsfaktoren MF schrittweise halbiert wird und ein Zeitdauer-Bandbreite-Produkt ZBP aus der Zeitdauer für die Halbierung der Frequenzbandbreite fg und der während des Einregelvorgangs aktuell eingestellten Frequenzbandbreite fg1 des Regelkreises konstant ist.
  • Des weiteren werden bevorzugte Ausführungsformen der erfindungsgemäßen Gewichtungsschaltung und des erfindungsgemäßen Verfahrens unter Bezugnahme auf die beigefugten Figuren zur Erlauterung erfindungswesentlicher Merkmale beschrieben.
  • Es zeigen:
  • 1 einen Regelkreis nach dem Stand der Technik;
  • 2 einen Regelkreis, der erfindungsgemaße Gewichtungsschaltungen enthalt;
  • 3 den schaltungstechnischen Aufbau der bevorzugten Ausführungsform der erfindungsgemäßen Gewichtungsschaltung;
  • 4 eine Tabelle zur Erläuterung der Funktionsweise der in 3 dargestellten erfindungsgemäßen Gewichtungsschaltung;
  • 5 ein Diagramm zur Erläuterung der Funktionsweise der in 3 dargestellten bevorzugten Ausführungsform der erfindungsgemäßen Gewichtungsschaltung;
  • 6 die Übertragungsfunktion einer erfindungsgemäßen Gewichtungsschaltung;
  • 7 eine weitere Ausführungsform des Regelkreises, der eine erfindungsgemäße Gewichtungsschaltung enthält;
  • 8 eine weitere Ausführungsform eines Regelkreises, der eine erfindungsgemäße Gewichtungsschaltung enthält;
  • 9a, 9b Signaldiagramme zur Erläuterung des Verhaltens von einem herkömmlichen Regelkreis im Vergleich zu einem Regelkreis, der eine erfindungsgemaße Gewichtungsschaltung enthält.
  • Wie man aus 2 erkennen kann, weist ein Regelkreis 1 einen Signaleingang 2 zum Anlegen eines Eingangssignals xe auf. Das Eingangssignal xe kann komplexwertig sein. Der Signaleingang 2 ist uber eine interne Leitung 3 des Regelkreises 1 an eine Einrichtung 4 angeschlossen, die von dem Eingangssignal xe ein gewichtetes Rückkoppelsignal xR zur Erzeugung eines Regeldifferenzsignals xd subtrahiert. Das von der Einrichtung 4 abgegebene Regeldifferenzsignal xd wird über eine interne Leitung 5 an eine Regelstrecke 6 des Regelkreises 1 abgegeben. Bei der Einrichtung 4 handelt es sich vorzugsweise um einen Subtrahierer. Bei einer alternativen Ausführungsform wird die Einrichtung 4 durch einen Mischer gebildet, wobei dieser Ausführungsform zusätzlich ein Trägerphasendetektor in den Rückkoppelzweig vor dem Schleifenfilter 12 vorgesehen ist. Alternativ wird die Einrichtung 4 durch ein Resampling-Filter oder durch eine Cordic-Schaltung gebildet. Bei der Regelstrecke 6 kann es sich um eine beliebige Regelstrecke handeln. Bei einer Ausführungsform wird die Regelstrecke 6 durch eine Signalverzögerungsschaltung, beispielsweise eine einfache Signalleitung, gebildet. Das Ausgangssignal der Regelstrecke 6 wird uber eine interne Leitung 7 an einen Signalausgang 8 des Regelkreises 1 abgegeben. An einem Verzweigungsknoten 9 wird das Ausgangssignal der Regelstrecke 6 abgegriffen und über eine interne Leitung 10 an einen Signaleingang 11 eines Schleifenfilters bzw. Reglers 12 angelegt. Das Schleifenfilter 12 weist einen Signalausgang 13 auf, der über eine interne Leitung 14 ein gewichtetes Rückkoppelsignal xR an die Einrichtung 4 anlegt.
  • Bei der in 2 dargestellten Ausführungsform besteht der Regler bzw. das Schleifenfilter 12 aus einem sogenannten PID-Regler, bei dem ein Proportionalglied 12a, ein Integrator 12b und ein Differentiator 12c parallel verschaltet sind. Das Proportionalglied 12a, der Integrator 12b und der Differentiator 12c sind jeweils einer erfindungsgemäßen Gewichtungsschaltung 13a, 13b, 13c nachgeschaltet. Die Gewichtungsschaltungen 13a, 13b, 13c, die in dem Schleifenfilter 12 vorgesehen sind, sind schaltungstechnisch identisch aufgebaut. Die Gewichtungsschaltungen 13a, 13b, 13c erhalten das an dem Signaleingang 11 des Schleifenfilters 12 angelegte Ausgangssignal der Regelstrecke 6 und gewichten dieses Signal mit einer Folge von Multiplikationsfaktoren. Das von den Gewichtungsschaltungen 13a, 13b, 13c abgegebene gewichtete Ausgangssignal der Regelstrecke 6 wird über Leitungen 14a, 14b, 14c an das nachgeschaltete Proportionalglied 12a, den nachgeschalteten Integrator 12b und an den nachgeschalteten Differentiator 12c abgegeben. Das-Proportionalglied 12a, der Integrator 12b und der Differentiator 12c sind jeweils über Ausgangsleitungen 15a, 15b, 15c mit einem Addierer 16 innerhalb des Schleifenfilters 12 verbunden der die Signale zu dem Rückkoppelsignal xR addiert.
  • Bei der in 2 dargestellten Ausführungsform des Regelkreises 1 weist dieser drei erfindungsgemäße Gewichtungsschaltungen 13a, 13b, 13c, innerhalb eines Schleifenfilters 12 auf. Die Gewichtungsschaltungen multiplizieren das Ausgangssignal der Regelstrecke 6 mit einer Folge von Multiplikationsfaktoren MF1. Dabei wird die Frequenzbandbreite fg des Regelkreises 1 durch die Folge von Multiplikationsfaktoren MF1 schrittweise vermindert. Bei einer bevorzugten Ausfuhrungsform der erfindungsgemäßen Gewichtungsschaltung 13 wird dabei die Frequenzbandbreite fg des Regelkreises 1 durch die Folge von Multiplikationsfaktoren schrittweise halbiert. Jeder Multiplikationsfaktor MFi der Multiplikationsfaktorfolge wird zur Gewichtung des Ausgangssignals der Regelstrecke 6 mit dem Ausgangssignal xa für eine bestimmte Zeitdauer multipliziert. Dabei ist das Zeitdauer-Bandbreite-Produkt aus der Zeitdauer für die Halbierung der Frequenzbandbreite fg und der während des Einregelvorgangs aktuell eingestellten Frequenzbandbreite des Regelkreises 1 während des Einregelvorgangs konstant.
  • 3 zeigt eine bevorzugte Ausführungsform der in 2 dargestellten Gewichtungsschaltungen 13. Jede Gewichtungsschaltung 13 weist einen Signaleingang 13-1 zum Anlegen des zu gewichtenden Signals auf. Der Signaleingang 13-1 der Gewichtungsschaltung 13 ist mit einem ersten Schieberegister 13-2 verbunden. Das erste Schieberegister 13-2 ist ein steuerbares Schieberegister, das den angelegten Signalwert in Abhangigkeit von m höherwertigen Bits (MSB) eines Steuerdatenwortes Z nach links verschiebt. Bei der in 3 dargestellten Ausführungsform weist die Gewichtungsschaltung 13 ein Register 13-3 zum Zwischenspeichern des Steuerdatenwortes Z auf. Das Steuerdatenwort Z umfasst m höherwertige Bits (MSB) und n niederwertige Bits (LSB). Das Steuerdatenwort Z umfasst beispielsweise bei einer bevorzugten Ausführungsform m = 5 höherwertige Bits und n = 3 niederwertige Bits. Dementsprechend umfasst das Steuerdatenwort Z in dieser Ausführungsform insgesamt 8 Bits. Die höherwertigen Steuerbits MSB, die in dem Register 13-3 zwischengespeichert sind, steuern über m Steuerleitungen das erste Schieberegister 13-2 an. Das Schieberegister 13-2 verschiebt den angelegten Signalwert, der die Wortbreite wb aufweist in Abhängigkeit von dem m höherwertigen Steuerbits nach links.
  • Die Gewichtungsschaltung 13 gemaß der Erfindung weist ferner einen Multiplizierer 13-4 auf, der den durch das steuerbare erste Schieberegister 13-2 nach links verschobenen Signalwert mit den n niederwertigen Bits (LSB) des Steuerdatenwortes Z multipliziert.
  • Die erfindungsgemäße Gewichtungsschaltung 13 weist ferner ein zweites Schieberegister 13-5 auf, das den durch den Multiplizierer 13-4 erzeugten Produktwert nach rechts entsprechend der Anzahl n von niederwertigen Bits (LSB) des Steuerdatenwortes Z verschiebt. Ausgangsseitig ist das zweite Schieberegister 13-5 mit einem ersten Addierer 13-6 der erfindungsgemäßen Gewichtungsschaltung 13 verbunden. Der erste Addierer 13-6 addiert den durch das erste Schieberegister 13-2 nach links verschobenen Signalwert mit dem durch das zweite Schieberegister 13-5 nach rechts verschobenen Produktwert und gibt den Summenwert an einen Signalausgang 13-7 der Gewichtungsschaltung 13 ab.
  • Die Gewichtungsschaltung 13 enthält bei einer Ausführungsform ferner einen zweiten Addierer 13-8, der einen Offsetwert mit einem Signalwert S zur Erzeugung des Steuerdatenwortes Z addiert. Dabei wird der Signalwert S vorzugsweise durch einen Signalfolgegenerator 13-9 erzeugt. Bei einer Ausführungsform wird der Offsetwert an einem Signaleingang 13-10 der Gewichtungsschaltung 13 angelegt. Bei einer alternativen Ausführungsform ist der Offsetwert in einem weiteren Zwischenspeicher zwischengespeichert. Der Signalfolgegenerator 13-9 ist vorzugsweise über eine Schnittstelle 13-11 programmierbar. Darüber hinaus erhält der Signalfolgegenerator 13-a bei einer bevorzugten Ausführungsform über einen ersten Steuereingang 13-12 einen Startwert und über einen weiteren Steuereingang 13-13 einen Stopwert.
  • Wie man 2 entnehmen kann ist der erfindungsgemaßen Gewichtungsschaltung 13 vorzugsweise entweder ein Proportionalglied 12a, ein Integrator 12b oder ein Differentiator 12c nachgeschaltet.
  • Die in 3 dargestellte Gewichtungsschaltung 13 ist digital aufgebaut. Bei einer alternativen Ausführungsform kann die Gewichtungsschaltung 13 auch analog aufgebaut werden.
  • Im Weiteren wird die Funktionsweise der erfindungsgemäßen Gewichtungsschaltung 13 beschrieben.
  • Der Ausgangssignalwert am Ausgang 13-7 der Gewichtungsschaltung 13 ergibt sich aus dem Produkt des sich an den Signaleingang 13-1 anlegenden Eingangssignal mit einem Multiplikationsfaktor MF: Ausgangssignal = MF·Eingangssignal (1)
  • Dabei hängt der Multiplikationsfaktor MF wie folgt von den höherwertigen Bits (MSB) und den niederwertigen Bits (LSB) des Steuerdatenwortes Z, das in dem Register 13-3 zwischengespeichert ist, ab:
    Figure 00120001
    wobei 0 ≤ MSB ≤ 2m – 1 (3) 0 ≤ LSB ≤ 2n – 1 (4)
  • Der Wertebereich des Multiplikationsfaktors MF ergibt sich bei der erfindungsgemäßen Gewichtungsschaltung 13 wie folgt: 1 ≤ MF ≤ MFmax (5) wobei der minimale Multiplikationsfaktor MFmin eins ist:
    Figure 00130001
  • Der maximale Multiplikationsfaktor Mmax ergibt sich zu
  • Figure 00130002
  • Bei einer bevorzugten Ausführungsform ist die Anzahl der höherwertigen Bits (MSB) m = 5 und die Anzahl der niederwertigen Bits (LSB) n = 3.
  • Somit ergibt sich bei dieser bevorzugten Ausfuhrungsform der Wertebereich der einstellbaren Multiplikationsfaktoren MF wie folgt: 0 ≤ MSB ≤ 25 – 1 = 31 (8) 0 ≤ LSB ≤ 23 – 1 = 7 (9)
    Figure 00130003
  • Der durch Gleichung (2) definierte Multiplikationsfaktor MF lässt sich mit: MSB = n + k (12) wie folgt darstellen:
    Figure 00140001
    wobei 2k die absolute Schrittweite ASW der erfindungsgemäßen Gewichtungsschaltung 13 darstellt. Wenn im Fall der Gewichtungsschaltung 13 n = 3 niederwertige Bits LSB vorgesehen sind ergeben sich die Multiplikationsfaktoren MF1 der erfindungsgemäßen Gewichtungsschaltung 13 wie folgt:
    Figure 00140002
    Figure 00150001
  • Die absolute Schrittweite ASW der erfindungsgemäßen Gewichtungsschaltung 13 ergibt sich zu: ASW = 2k (15)
  • Die relative Schrittweite RSW der erfindungsgemäßen Gewichtungsschaltung 13 ergibt sich somit zu:
    Figure 00160001
  • Für die bevorzugte Ausfuhrungsform bei der die Anzahl der niederwertigen Bits (LSB) n = 3 beträgt, ergibt sich somit die relative Schrittweite RSW der erfindungsgemäßen Gewichtungsschaltung 13 zu: RSW = 9 + LSB / 8 + LSB (17) wobei 0 ≤ LSB ≤ 2n – 1 = 7 (18)
  • Die relative Schrittweite RSW der erfindungsgemäßen Gewichtungsschaltung 13 ergibt sich damit in Abhängigkeit von den niederwertigen Bits LSB für n = 3 zu: RSW(LSB = 0) = 9/8 RSW(LSB = 1) = 10/9 RSW(LSB = 2)= 11/10 RSW(LSB = 3) = 12/11 RSW(LSB = 4) = 13/12 RSW(LSB = 5) = 14/13 RSW(LSB = 6) = 15/14 RSW(LSB = 7) = 16/15 (19)
  • Die relative Schrittweite RSW für unterschiedliche absolute Schrittweiten K der erfindungsgemäßen Gewichtungsschaltung 13 konstant. So gilt: 9/8(K = 0) = 18/16(K = 1) = 36/32(K = 2) = 72/64(K = 3) (20)
  • Ein Vorteil der erfindungsgemaßen Gewichtungsschaltung 13, wie sie an dem Schleifenfilter 12 des Regelkreises 1 eingesetzt wird, gegenüber herkömmlichen Multiplizierern, wie sie in dem Schleifenfilter des in 1 dargestellten herkömmlichen Regelkreises eingesetzt werden, besteht darin, dass die Quantisierung der erfindungsgemäßen Gewichtungsschaltung 13 nicht wie bei herkömmlichen Multiplizierern linear ist. Herkommliche Multiplizierer weisen inhärent eine lineare Quantisierung auf. Dies bedeutet, dass die Änderung eines niederwertigen Bits (LSB) relativ gesehen sehr unterschiedliche Auswirkungen haben kann. Beispielsweise wird bei einem 7 bit-Multiplizierer bei einem Ubergang des niederwertigen Bits LSB von eins auf zwei ein Multiplikationsfaktor von 1/128 auf 2/128 geändert, d. h. der Multiplikationsfaktor MF ändert sich um 100%. Bei Änderung eines höherwertigen Bits, beispielsweise von 100/128, 101/128 ändert sich der Multiplikationsfaktor MF dahingegen lediglich um 1%. Herkömliche Gewichtungsschaltungen mit Multiplizierern sind daher fur einen Anwender intuitiv nur sehr schlecht einstellbar, da bei kleinen Werten durch Änderung eines niederwertigen Bits LSB der Multiplikationsfaktor MF stark geändert und bei großen Werten bei Anderung eines niederwertigen Bits (LSB) fast keine Änderung des Multiplikationsfaktors erfolgt. Die erfindungsgemäße Gewichtungsschaltung 13 weist somit den Vorteil auf, dass sie im Vergleich zu herkömmlichen Gewichtungsschaltung wesentlich leichter einstellbar ist.
  • Ein weiterer Nachteil einer Gewichtungsschaltung, die Multiplizierer einsetzt, besteht darin, dass zur feinen Quantisierung auch von kleinen Werten die Multiplizierer groß ausgelegt werden müssen, d. h. sie müssen eine hohe Bitbreite aufweisen. Hierdurch wird der schaltungstechnische Aufwand erhöht. Bei einem Multiplizierer mit einer vorbestimmten Bitbreite ist es daher in der Regel so, dass für kleine Signalwerte die Quantisierung, die der Multiplizierer bietet, zu grob ist und fur große Signalwerte die Quantisierung, die der Multiplizierer bietet, zu fein ist. Ein feines gleichmäßiges Andern der Regelparameter ist daher mit herkömmlichen Gewichtungsschaltungen, die Multiplizierer einsetzen, nicht möglich da die linearen Quantisierungsschritte entweder zu grob oder zu klein sind.
  • Die in 4 dargestellte Tabelle stellt die Funktionsweise der erfindungsgemäßen Gewichtungsschaltung 13 gemäß 3 bei einer bevorzugten Ausführungsform dar. Bei dem in 4 dargestellten Beispiel wird mit der erfindungsgemäßen Gewichtungsschaltung 13 der Multiplikationsfaktor MF zur Gewichtung des Ausgangssignals der Regelstrecke 6 bitweise von einem Anfangswert 128 auf einen Endwert 8 vermindert.
  • Die in 4 gezeigte Tabelle zeigt die in dem Register 13-3 zwischengespeicherte Bitfolge, wobei die höherwertigen Bits MSB das Schieberegister 13-2 ansteuern und die niederwertigen Bits LSB an den Multiplizierer 13-4 angelegt werden.
  • Zum Zeitpunkt t0 wird das zu gewichtende Ausgangssignal der Regelstrecke mit einem Multiplikationsfaktor 128 gewichtet. Hierzu verschiebt das Schieberegister 13-2 den angelegten Signalwert um sieben Stellen nach links, was einer Multiplikation mit einen Faktor 2' = 128 entspricht. Dementsprechend weisen die höherwertigen Bits MSB einen entsprechenden Wert in digitaler Form auf (7 = 00111). Die niederwertigen Bits LSB, die in dem Register 13-3 zwischengespeichert sind, sind allesamt zum Zeitpunkt t0 null. Die in dem Register 13-3 gespeicherte Bitfolge entspricht einem Steuerdatenwort Z = 56. Dieses Steuerdatenwort Z wird bei der in 13 dargestellten Ausführungsform durch die Summe aus einem konstanten Offsetwert Offset = 24 und einem Signalwert S = 32 gebildet.
  • Zum Zeitpunkt t1 wird der Multiplikationsfaktor MF auf MF = 64 halbiert. Hierzu wird das Steuerdatenwort Z auf 48 eingestellt, indem man den konstanten Offsetwert 24 mit einem niedrigeren Signalwert S = 24 addiert. Auf diese Weise wird der Multiplikationsfaktor MF sequentiell bzw. schrittweise bis zu einem Endwert 8 vermindert. 4 zeigt die entsprechenden Steuerdatenwörter Z sowie die entsprechenden, durch den Folgegenerator 13-9 erzeugten Signalwerte S.
  • 5 zeigt die Änderung des Multiplikationsfaktors MF im Zeitverlauf durch das in 4 dargestellte Beispiel. Wie man aus 5 erkennen kann, wird der Multiplikationsfaktor MF zeitdiskret schrittweise vermindert.
  • Wie man aus der Tabelle in 4 erkennen kann, ist die Multiplikationsfaktorfolge, d. h. die Folge der Multiplikationsfaktoren MF1 derart, dass das Zeitdauer-Bandbreite-Produkt konstant ist.
  • Das Zeitdauer-Bandbreite-Produkt ergibt sich aus der Zeitdauer für die Halbierung der Frequenzbandbreite fg des Regelkreises 1 und der wahrend des Einregelvorgangs aktuell eingestellten Frequenzbandbreite fg1 des Regelkreises 1.
  • Figure 00200001
  • Somit ergibt sich für das Zeitdauer-Bandbreite-Produkt (ZBP) in folgender Zusammenhang:
    Figure 00200002
  • Die Frequenzbandbreite fg des Regelkreises 1 wird durch die Folge der Multiplikationsfaktoren MF1 schrittweise halbiert. Mit abnehmender Frequenzbandbreite fg1 des Regelkreises wird die Anderung der Multiplikationsfaktoren MFi immer geringer.
  • 6 zeigt die Übertragungscharakteristik des Regelkreises 1, der die erfindungsgemäße Gewichtungsschaltung 13 enthält, in Abhängigkeit von der Frequenz f. Die Frequenzbandbreite fg des Regelkreises führt zu einer Amplitudendämpfung von –3 db. Der Regelkreis 1 weist ein Hochpassverhalten mit bestimmter Frequenzbandbreite fg auf, d. h. der Frequenzbereich ist zwischen 0 Hz und der Grenzfrequenz fg. Durch Halbierung des Multiplikationsfaktors MF wird die Frequenzbandbreite fg1 zum Zeitpunkt t1 halbiert. Durch weitere Verminderung des Multiplikationsfaktors auf den Multiplikationswert MF = 32 wird die Grenzfrequenz fg2 des Regelkreises 1 zum Zeitpunkt t2 nochmals halbiert. Wie man aus den 4, 5, 6 erkennen kann, ist das Bandbreite-Produkt während des Einregelvorgangs konstant.
  • Bei der in 3 dargestellten bevorzugten Ausführungsform der erfindungsgemäßen Gewichtungsschaltung 13 wird der Signalwert S, der mit dem Offsetwert zu dem Steuerdatenwort Z addiert wird, durch den Signalfolgegenerator 13-9 generiert.
  • Die in 4 dargestellt Signalfolge S lässt sich vorzugsweise durch Signalfolgegenerator 13-9 entsprechend folgendem Programm generieren: Bez = 2n SStart := 32 SStop := ⌀ DELTA = BEZ S := SStart While S ≥ SStop Output S S := S – DELTA IF Modulo[S/BEZ] = ⌀ THEN DELTA := DELTA / 2 (23)
  • Dabei wird dem Signalfolgegenerator über einen Steuereingang 13-12 ein Startwert Sstart = 32 übergeben und über einen weiteren Steuereingang 13-13 ein Stopwert Sstop = 0 angelegt.
  • Eine Bezugsgröße BEZ hängt von der Anzahl n von niederwertigen Bits LSB ab. Bei einer bevorzugten Ausführungsform ist n = 3.
  • Solange der Signalwert S größer als der Stopwert ist, wird der Signalwert S um einen Δ-Wert Delta vermindert. Zunächst ist der Δ-Wert gleich der Bezugsgröße. Der Δ-Wert wird halbiert, wenn Modulo(S/BEZ) = 0 ist.
  • Bei einer ersten Ausführungsform ist der Signalfolgegenerator 13-9 ein programmierbarer Mikroprozessor. Bei einer alternativen Ausführungsform ist das oben angegebene Programm fest verdrahtet.
  • Bei der in 3 dargestellten Ausführungsform wird das Steuerdatenwort Z mit Hilfe eines Offsetwertes und des Signalfolgegenerators 13-9 erzeugt. Bei einer alternativen Ausführungsform wird das Steuerdatenwort Z extern in das Register 13-3 eingeschrieben. Bei dieser Ausführungsform enthält die Gewichtungsschaltungsschaltung 13 somit keinen Addierer 13-8 und keinen Signalfolgegenerator 13-9.
  • Mit der erfindungsgemäßen Gewichtungsschaltung 13, wie sie in 3 dargestellt ist, wird die Frequenzbandbreite fg des Regelkreises 1 durch die Folge von Multiplikationsfaktoren MF1 schrittweise halbiert, wobei das Zeitdauer-Bandbreite-Produkt konstant bleibt. Der Regelkreis 1 wird somit schrittweise bzw. kontinuierlich von einem Akquisitionsbetriebsmodus, bei dem der Regelkreis eine hohe Bandbreite aufweist, in einen Trackingmodus, bei dem der Regelkreis eine niedrige Bandbreite aufweist, überführt. Die Kurve II in 9b zeigt die entsprechende Sprungantwort des Regelkreises 1, der die erfindungsgemäße Gewichtungsschaltung 13 enthalt.
  • Dabei wird die Regelabweichung bzw. die Energie des Regeldifferenzsignals xd über die Zeit mittels der erfindungsgemäßen Gewichtungsschaltung 13 minimiert.
  • Figure 00220001
  • Die erfindungsgemäße Gewichtungsschaltung 13 vermindert den Multiplikationsfaktor MF in zeitdiskreten Schritten, wobei das Zeitdauer-Bandbreite-Produkt konstant ist. Mit abnehmender Frequenzbandbreite fg ist die Änderung des Multiplikationsfaktors bzw. des Gewichtungswertes immer geringer.
  • 7 zeigt eine weitere Ausführungsform des Regelkreises 1. Bei dieser Ausführungsform ist durch eine Gewichtungsschaltung 13 die Multiplikation des Ausgangssignals der Regelstrecke 6 mit einer Folge von Multiplikationsfaktoren vorgesehen. Ausgangsseitig ist ein Proportionalglied 12a, ein Integrator 12b und ein Differentiator 12c an die Gewichtungsschaltung 13 angeschlossen.
  • 8 zeigt eine weitere Ausführungsform des Regelkreises 1, bei dem ebenfalls nur eine Gewichtungsschaltung 13 vorgesehen ist, die über steuerbare Schalteinrichtungen an das Proportionalglied 12a, den Integrator 12b und den Differentiator 12c angeschlossen ist.
  • Bezugszeichenliste
  • 1
    Regelkreis
    2
    Regelkreiseingang
    3
    interne Leitung
    4
    Subtrahierer
    5
    interne Leitung
    6
    Regelstrecke
    7
    interne Leitung
    8
    Regelkreisausgang
    9
    Verzweigungsknoten
    10
    interne Leitung
    11
    Schleifenfiltereingang
    12
    Schleifenfilter
    13
    Schleifenfilterausgang
    14
    Rückkoppelleitung
    13
    Gewichtungsschaltung
    14
    interne Leitung
    15
    interne Leitung

Claims (17)

  1. Gewichtungsschaltung zum Einregeln eines Regelkreises (1) auf ein Eingangssignal (xe), wobei der Regelkreis (1) eine Einrichtung (4) aufweist, die von dem Eingangssignal (xe) ein gewichtetes Rückkoppelsignal (xR) zur Erzeugung eines Regeldifferenzsignals (xd) subtrahiert, das an eine Regelstrecke (6) des Regelkreises (1) abgegeben wird, wobei die Gewichtungsschaltung (13) aufweist: (a) ein steuerbares erstes Schieberegister (13-2), das einen Ausgangssignalwert der Regelstrecke (6) von m höherwertigen Bits (MSB) eines zwischengespeicherten Steuerdatenwortes (Z) nach links verschiebt; (b) einen Multiplizierer (13-4), der den durch das steuerbare erste Schieberegister (13-2) nach links verschobenen Signalwert mit n niederwertigen Bits (LSB) des Steuerdatenwortes (Z) multipliziert; (c) ein zweites Schieberegister (13-5), das den durch den Multplizierer (13-4) erzeugten Produktwert nach rechts entsprechend der Anzahl n von niederwertigen Bits (LSB) des Steuerdatenwortes (Z) verschiebt; und (d) einen Addierer (13-6), der den durch das erste Schieberegister (13-2) nach links verschobenen Signalwert mit dem durch das zweite Schieberegister (13-5) nach rechts verschobenen Produktwert addiert und an einen Signalausgang (13-7) abgibt; (e) wobei der Ausgangssignalwert der Regelstrecke (6) durch die Gewichtungsschaltung (13) mit einer Folge von Multiplikationsfaktoren (MF) zur Erzeugung des gewichteten Rückkoppelsignals (xR) multipliziert wird, wobei der Multiplikationsfaktor (MF) von den höherwertigen Bits (MSB) und den niederwertigen Bits (LSB) des Steuerdatenwortes (Z) wie folgt abhängt:
    Figure 00260001
    (f) wobei eine Frequenzbandbreite (fg) des Regelkreises (1) durch die Folge von Multiplikationsfaktoren (MF) schrittweise vermindert wird.
  2. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Frequenzbandbreite (fg) des Regelkreises (1) durch die Folge von Multiplikationsfaktoren (MF) schrittweise halbiert wird.
  3. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass jeder Multiplikationsfaktor (MF) zur Gewichtung des Ausgangssignalwertes der Regelstrecke (6) mit diesem Ausgangssignalwert (xa) für eine bestimmte Zeitdauer multipliziert wird.
  4. Gewichtungsschaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Multiplikationsfaktorfolge derart ist, dass das Zeitdauer-Bandbreiteprodukt (ZBP) aus der Zeitdauer (ΔT1) für die Halbierung der Frequenzbandbreite (fg) und der während des Einregelvorganges aktuell eingestellten Frequenzbandbreite (fg1) des Regelkreises (1) während des Einregelvorgangs konstant ist.
  5. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Regelstrecke (6) durch eine Signalverzögerungsschaltung gebildet ist.
  6. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Gewichtungsschaltung (13) digital aufgebaut ist.
  7. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass das Steuerdatenwort (Z) in einem Register (13-3) zwischengespeichert ist.
  8. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Gewichtungsschaltung (13) einen weiteren Addierer (13-8) aufweist, der einen Offsetwert mit einem Signalwert (S) addiert, wobei der Signalwert (S) durch einen Signalfolgegenerator (13-9) erzeugt wird.
  9. Gewichtungsschaltung nach Anspruch 8, dadurch gekennzeichnet, dass der Signalfolgegenerator (13-9) programmierbar ist.
  10. Gewichtungsschaltung nach Anspruch 8, dadurch gekennzeichnet, dass die Gewichtungsschaltung (13) einen Speicher zum Zwischenspeichern des Offsetwertes aufweist.
  11. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Gewichtungsschaltung (13) in einem Schleifenfilter (12) des Regelkreises (1) vorgesehen ist.
  12. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Gewichtungsschaltung (13) ein Proportionalglied (12a) nachgeschaltet ist.
  13. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Gewichtungsschaltung (13) ein Integrator (12b) nachgeschaltet ist.
  14. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Gewichtungsschaltung (13) ein Differenziator (12c) nachgeschaltet ist.
  15. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Gewichtungsschaltung (13) analog aufgebaut ist.
  16. Gewichtungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Subtrahiereinrichtung (4) ein Subtrahierer, ein Mischer, ein Resampling-Filter oder eine Cordic-Schaltung ist.
  17. Verfahren zum Einregeln eines Regelkreises (1) auf ein Eingangssignal (xe) mit den folgenden Schritten: (a) Subtrahieren (4) von dem Eingangssignal (xe) ein gewichtetes Rückkoppelsignal (xR) zur Erzeugung eines Regeldifferenzsignals (xd), das an eine Regelstrecke (6) abgegeben wird; (b) Multiplizieren eines Ausgangssignalwertes der Regelstrekke (6) mit einer Folge von Multiplikationsfaktoren (MF) zur Erzeugung des gewichteten Rückkoppelsignals (xR), (c) wobei jeder Multiplikationsfaktor (MF) zur Gewichtung des Ausgangssignalwertes der Regelstrecke (6) mit diesem Ausgangssignalwert für eine bestimmte Zeitdauer multipliziert wird. (d) wobei eine Frequenzbandbreite (fg) des Regelkreises (1) durch die Folge von Multiplikationsfaktoren (MF) schrittweise halbiert wird und ein Zeitdauer-Bandbreite-Produkt (ZBP) aus der Zeitdauer (ΔT1) für die Halbierung der Frequenzbandbreite (fg) und der während des Einregelvorgangs aktuell eingestellten Frequenzbandbreite (fg1) des Regelkreises (1) konstant ist.
DE102004052418A 2004-10-28 2004-10-28 Gewichtungsschaltung und Verfahren zum Einregeln eines Regelkreises Expired - Fee Related DE102004052418B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004052418A DE102004052418B4 (de) 2004-10-28 2004-10-28 Gewichtungsschaltung und Verfahren zum Einregeln eines Regelkreises
US11/260,675 US7496336B2 (en) 2004-10-28 2005-10-27 Weighting circuit for adjusting a control loop
CNB200510131596XA CN100559310C (zh) 2004-10-28 2005-10-28 调节控制回路的加权电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004052418A DE102004052418B4 (de) 2004-10-28 2004-10-28 Gewichtungsschaltung und Verfahren zum Einregeln eines Regelkreises

Publications (2)

Publication Number Publication Date
DE102004052418A1 DE102004052418A1 (de) 2006-05-04
DE102004052418B4 true DE102004052418B4 (de) 2012-05-10

Family

ID=36201711

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004052418A Expired - Fee Related DE102004052418B4 (de) 2004-10-28 2004-10-28 Gewichtungsschaltung und Verfahren zum Einregeln eines Regelkreises

Country Status (3)

Country Link
US (1) US7496336B2 (de)
CN (1) CN100559310C (de)
DE (1) DE102004052418B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590569B2 (ja) * 2004-12-08 2010-12-01 国立大学法人岩手大学 温度制御方法、及び温度制御装置
JP6088851B2 (ja) * 2013-02-25 2017-03-01 株式会社東芝 インバータ制御回路およびインバータ回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1983000753A1 (en) * 1981-08-24 1983-03-03 HÄGGLUND, Tore A method and an apparatus in tuning a pid-regulator
JPS6426902A (en) * 1987-07-23 1989-01-30 Sekisui Chemical Co Ltd Pid controller

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810115A (en) * 1973-02-05 1974-05-07 Honeywell Inf Systems Position scaler (shifter) for computer arithmetic unit
JPS6266301A (ja) * 1985-09-18 1987-03-25 Yamatake Honeywell Co Ltd オ−トチユ−ニングコントロ−ラ
JP3275327B2 (ja) * 1991-09-20 2002-04-15 オムロン株式会社 Pid調節器
US5229699A (en) * 1991-10-15 1993-07-20 Industrial Technology Research Institute Method and an apparatus for PID controller tuning
US5371670A (en) * 1993-02-01 1994-12-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Three-parameter tunable tilt-integral-derivative (TID) controller
US5381357A (en) * 1993-05-28 1995-01-10 Grumman Corporation Complex adaptive fir filter
US5652414A (en) * 1994-08-18 1997-07-29 Otis Elevator Company Elevator active guidance system having a coordinated controller
US5691896A (en) * 1995-08-15 1997-11-25 Rosemount, Inc. Field based process control system with auto-tuning
CA2229937A1 (en) * 1995-09-22 1997-03-27 Rosemount Inc. Adaptive bias controller
US5677618A (en) * 1996-02-26 1997-10-14 The Boeing Company DC-to-DC switching power supply utilizing a delta-sigma converter in a closed loop controller
US5742503A (en) * 1996-03-25 1998-04-21 National Science Council Use of saturation relay feedback in PID controller tuning
DE19629845A1 (de) * 1996-07-24 1998-01-29 Rexroth Mannesmann Gmbh PID-Regler
US5706217A (en) * 1996-07-30 1998-01-06 Hughes Aircraft Digital signal processing automatic gain control amplifier
US5901176A (en) * 1997-04-29 1999-05-04 Hewlett-Packard Company Delta-sigma pulse width modulator control circuit
DE19734711C1 (de) * 1997-08-11 1999-04-15 Siemens Ag Regler mit zeitdiskreten, dynamischen Fuzzy-Regelgliedern
US20010013574A1 (en) * 1998-11-10 2001-08-16 Oden L. Warren Intermittent contact imaging under force-feedback control
US6834057B1 (en) * 1999-02-12 2004-12-21 Broadcom Corporation Cable modem system with sample and packet synchronization
US6435637B1 (en) * 1999-10-29 2002-08-20 Scitex Digital Printing, Inc. Fluid and vacuum control in an ink jet printing system
US6760371B1 (en) * 2000-03-22 2004-07-06 The Boeing Company Method and apparatus implementation of a zero forcing equalizer
US7024253B2 (en) * 2000-08-21 2006-04-04 Honeywell International Inc. Auto-tuning controller using loop-shaping
GB2368712A (en) * 2000-10-31 2002-05-08 Hewlett Packard Co Data reader
CA2364986C (en) * 2000-12-22 2007-10-02 Research In Motion Limited Adaptive generalized matched filter rake receiver system and method
US20030188134A1 (en) * 2002-03-28 2003-10-02 Intel Corporation Combined addition/subtraction instruction with a flexible and dynamic source selection mechanism
US20040039555A1 (en) * 2002-07-30 2004-02-26 Ulyanov Sergei V. System and method for stochastic simulation of nonlinear dynamic systems with a high degree of freedom for soft computing applications
US7349934B2 (en) * 2002-12-20 2008-03-25 Texas Instruments Incorporated Processor system and method with combined data left and right shift operation
US7275195B2 (en) * 2003-10-03 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Programmable built-in self-test circuit for serializer/deserializer circuits and method
US7995648B2 (en) * 2004-04-09 2011-08-09 Trident Microsystems (Far East) Ltd. Advanced digital receiver
US7154248B2 (en) * 2004-07-15 2006-12-26 Teleflex Canada Inc. Control system for an electric machine
EP1883992A2 (de) * 2005-04-28 2008-02-06 Pulsewave RF, Inc. Hochfrequenzleistungsverstärker und verfahren zur verwendung mehrerer rückkopplungssysteme

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1983000753A1 (en) * 1981-08-24 1983-03-03 HÄGGLUND, Tore A method and an apparatus in tuning a pid-regulator
JPS6426902A (en) * 1987-07-23 1989-01-30 Sekisui Chemical Co Ltd Pid controller

Also Published As

Publication number Publication date
CN1776548A (zh) 2006-05-24
US7496336B2 (en) 2009-02-24
DE102004052418A1 (de) 2006-05-04
US20060111069A1 (en) 2006-05-25
CN100559310C (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
DE69017129T2 (de) Frequenzsynthesizer mit gebrochenem teilverhältnis.
EP0401562A2 (de) Anordnung zur Umsetzung eines Signals mit einer ersten Abtastrate in ein Signal mit einer zweiten Abtastrate
DE2023570C2 (de) Einseitenband-Modulationssystem
DE4241882A1 (de)
WO2005078934A1 (de) DIGITALER PHASENREGELKREIS FÜR SUB-µ-TECHNOLOGIEN
DE4240984B4 (de) Steuerschaltung und Netzteil für Fernsehgeräte
EP0258333B1 (de) Adaptive regeleinrichtung hoher genauigkeit und geringen stellenenergieverbrauchs
DE3912211A1 (de) Wechselspannungsverstaerker mit digital gesteuertem frequenzgang und verfahren hierzu
EP1402624A2 (de) Zwei-punkt-modulator mit pll-schaltung und vereinfachter digitaler vorfilterung
DE2616660B2 (de) Arithmetische Einheit
DE102004052416B4 (de) Regelkreisfilter
DE102005018858A1 (de) Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
DE102004052418B4 (de) Gewichtungsschaltung und Verfahren zum Einregeln eines Regelkreises
EP1092269A2 (de) Verfahren zur digitalen taktrückgewinnung und selektiven filterung
DE3922469C2 (de)
DE10317701B4 (de) Verfahren und Digitalsignalverarbeitungseinheit zur Erzeugung von Filterkoeffizienten für Digitalfilter mit veränderlicher Bandbreite
DE10131224C1 (de) Elektrischer Filter mit Sperrverhalten für eine vorbestimmmte Sperrfrequenz
EP1672480A1 (de) Verfahren und Vorrichtung zur Durchführung einer Multiplikations- oder Divisionsoperation in einer elektronischen Schaltung
DE69403549T2 (de) Signalverarbeitungsanordnung mit mehreren verschiedenen Filtern, insbesondere für audiofrequente Codierung von Stimmensignalen
WO2018210453A1 (de) Vorrichtung und verfahren zur spektralen regelung eines gleichspannungswandlers
EP1216502B1 (de) Regelkreis für digitale signale
DE19925464C2 (de) Verfahren und Schaltungsanordnung zur Abtastratenanpassung digitaler Signale
DE102010007560B4 (de) Regelungsverfahren und Regelungseinrichtung
DE602004007763T2 (de) Rampenerzeugungsschaltung
EP1217498B1 (de) Taktgeber zur Erzeugung eines im Frequenzspektrum verschliffenen Systemtaktes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ISARPATENT, DE

Representative=s name: ISARPATENT, 80801 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20120503

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20120503

R082 Change of representative

Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE

Effective date: 20120503

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Effective date: 20120503

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

Effective date: 20120503

R020 Patent grant now final

Effective date: 20120811

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee