JP2011072167A - 制御装置および制御方法、並びにプログラム - Google Patents

Abstract

【課題】素子にばらつきがあっても、比較的簡単な構成で、電流のばらつきを無くし、人手による調整を不要とする。
【解決手段】微調整制御器１３は、モジュール１６−１〜１６−３のそれぞれから出力される電流が等しくなるように、モジュール１６−１〜１６−３のそれぞれについて、パルス幅変調信号のパルスの位相の変化量である位相操作量とパルスの幅の変化量である振幅操作量とを算出する。波形整形器１４−１〜１４−３のそれぞれは、バス電圧が正の電圧であるかまたは負の電圧であるかを示す正負符号情報、並びに微調整制御器１３から供給される位相操作量および振幅操作量によって、ゲートパルスであるパルス幅変調信号のパルスの幅を伸縮させる。本発明は、電源装置に適用できる。
【選択図】図１

Description

本発明は制御装置および制御方法、並びにプログラムに関する。

従来から、図１９に示されるように、容量を増すために、UPS（uninterruptible power supply）ユニット内に同容量のモジュールを積み上げる方式が採用されている。図１９のUPSユニットは、検出された出力の電圧を基に電圧を制御する電圧制御器２０１、正弦波で変調されたパルス幅変調（PWM（pulse width modulation））信号を生成するPWM変調器２０２、パルス幅変調信号であるゲートパルスによりバッテリ２０３からの直流電源を入力して交流電源を供給するモジュール２０４−１〜２０４−３、バスによって並列に接続されたモジュール２０４−１〜２０４−３から供給される交流電源の電圧を検出する電圧検出器２０５からなる。モジュール２０４−１〜２０４−３からの交流電源は、負荷２０６に供給される。

図２０は、モジュール２０４−１〜２０４−３の構成を示すブロック図である。モジュール２０４−１〜２０４−３のそれぞれは、ドライバ２１１、上側スイッチ２１２、下側スイッチ２１３、フィルタインダクタ２１４、およびフィルタキャパシタ２１５から構成される。ドライバ２１１は、パルス幅変調信号であるゲートパルスを増幅し、上側スイッチ２１２および下側スイッチ２１３に供給する。上側スイッチ２１２は、ドライバ２１１からのパルス幅変調信号によって閉じられたとき、正の電圧を出力する。下側スイッチ２１３は、ドライバ２１１からのパルス幅変調信号によって閉じられたとき、負の電圧を出力する。フィルタインダクタ２１４およびフィルタキャパシタ２１５は、上側スイッチ２１２および下側スイッチ２１３から出力される電源から、高次の周波数成分を除去する。

また、第１と第２の変調波入力手段と、第１の同期入力信号と第１の搬送波を所定の位相差に制御する第１の搬送波位相制御手段と、第１の搬送波を基に生成した第２の同期入力信号と第２の搬送波を所定の位相差に制御する第２の搬送波位相制御手段と、搬送波選択手段、変調波選択手段及び第１と第２の比較手段からなる第１と第２のPWM信号を出力する手段を設け、第１のＰＭＷ信号を第１の搬送波と第１の変調波を比較して得、第２のPWM信号を第１と第２の搬送波および第１と第２の変調波の組み合わせを変えた比較により得るようにしているものもある（例えば、特許文献１参照）。

さらに、第１及び第２の電流検出器と減算器とによって、リアクトルを介して第１及び第２の単位インバータ回路間に流れる不平衡電流を求め、この不平衡電流に基づいて電圧補正回路は、外部から入力される電圧指令信号を補正して第１及び第２の電圧指令信号を出力し、第１及び第２のＰＷＭ変調回路はそれぞれ、上記の第１及び第２の電圧指令信号に応じて第１及び第２の単位インバータ回路の出力をＰＷＭ制御するようにしているものもある（例えば、特許文献２参照）。

さらにまた、正弦波設定電圧と出力電圧との偏差に比例した電圧を出力する偏差信号発生器の出力を正弦波設定電圧とキャリア信号との比較点に加算するようにしているものもある（例えば、特許文献３参照）。

特開平９−２３３８２４号公報 特開平５−３３６７５４号公報 特開平４−２１７８７２号公報

しかしながら、唯一共通のパルス幅変調信号が全てのモジュール２０４−１〜２０４−３に供給されるので、モジュール２０４−１〜２０４−３のそれぞれの内部に設けられたフィルタインダクタ２１４やフィルタキャパシタ２１５等の回路定数値が、モジュール２０４−１〜２０４−３毎でわずかに異なると、モジュール２０４−１〜２０４−３のそれぞれから出力される電流値もばらついてしまう。

そこで、第１に、回路素子の選定を厳格にして、モジュール２０４−１〜２０４−３間の回路定数のばらつきを小さくして、その結果、各モジュールの電流ばらつきを小さくすることが考えられる。しかしながら、素子の厳格な選別には手間とコストがかかる。

第２に、校正の段階で、微調整を行ってバランスをとっておくことも考えられる。しかし、この方法では、校正が自動であっても手動であっても手間がかかる。また、経年変化等によって、長い期間中にバランスが崩れていく。

第３に、何もしないことも考えられる。つまり、この場合、ばらつきを仕様に含める。

第４に、図２１に示されるように、微調整制御器２２１、PWM変調器２２２−１〜２２２−３、モジュール２２４−１〜２２４−３、電流検出器２２５−１〜２２５−３、電圧検出器２２６からなるようにUPSユニットを構成し、負荷２２７に交流電源を供給することも考えられる。この場合、PWM変調器２２２−１〜２２２−３は、モジュール２２４−１〜２２４−３ごとに設けられ、PWM変調器２２２−１〜２２２−３のそれぞれによるパルス幅変調信号であるゲートパルスがモジュール２２４−１〜２２４−３のそれぞれに割り振られ、変調波（正弦波）の位相と振幅がモジュール２２４−１〜２２４−３のそれぞれで独立して操作される。微調整制御器２２１は、バスによって並列とされ、電圧検出器２２６で検出された出力の電圧（バスの共通電圧）と、電流検出器２２５−１〜２２５−３のそれぞれによって検出された、モジュール２２４−１〜２２４−３のそれぞれの出力電流から、有効電力と無効電力とがバランスさせられるように、モジュール２２４−１〜２２４−３毎に、パルス幅変調信号の位相と振幅を操作する。しかしながら、この方式は、”共通パルス“という設計イデオロギーに悖り、もはや別のカテゴリー（ユニット毎の並列運転系）に属するものである。

このように、出力される電流のばらつきを少なくしようとすると、複数のモジュール毎に複数のパルス幅変調信号のそれぞれを生成するなど、極めて複雑な構成が必要になるか、人手による調整や素子の選別が要求されることになる。

そこで、本発明は、上記課題を解決すること、すなわち、１つのパルス幅変調信号を複数のモジュール毎に直接整形できるようにし、素子にばらつきがあっても、比較的簡単な構成で、電流のばらつきを無くし、人手による調整を不要とした制御装置および制御方法、並びにプログラムを提供することを目的とする。

上記課題を解決するために、本発明の制御装置の一側面は、直流電源を入力して交流電源を供給するモジュールであって、並列に接続された複数のモジュールを制御する制御装置であって、複数のモジュールを駆動させるためのパルス幅変調信号を生成する信号生成手段と、モジュールのそれぞれから出力される電流と、並列に接続された複数のモジュールから出力される電圧とから、モジュールのそれぞれから出力される電流が等しくなるように、モジュールのそれぞれについて、パルス幅変調信号のパルスの位相の変化量を示す位相操作量とパルス幅変調信号のパルスの幅の変化量を示す振幅操作量とを算出する算出手段と、位相操作量と振幅操作量とから、パルス幅変調信号の立ち上がりまたは立ち下がりのエッジを遅らせることにより、それぞれのモジュールに供給するそれぞれのパルス幅変調信号のパルスの幅を伸縮させる複数の信号幅伸縮手段とを有するものとされている。

また、本発明の制御装置の一側面は、上述の構成に加えて、算出手段が、モジュールのそれぞれから出力される電流、並列に接続された複数のモジュールから出力される電圧、および複数のモジュールのそれぞれが担うべき有効電力と無効電力とから、位相操作量と振幅操作量とを算出するものとされている。

さらに、本発明の制御装置の一側面は、上述の構成に加えて、信号生成手段が、交流電源の正の電圧の出力を制御するための第１の信号と交流電源の負の電圧の出力を制御するための第２の信号とからなるパルス幅変調信号を生成し、信号幅伸縮手段が、第１の信号および第２の信号の立ち上がりまたは立ち下がりのエッジを個別に遅らせることにより、それぞれのモジュールに供給するそれぞれのパルス幅変調信号のパルスの幅を伸縮させるものとされている。

さらにまた、本発明の制御装置の一側面は、上述の構成に加えて、モジュールのそれぞれから出力される電流のそれぞれを検出する複数の電流検出手段と、並列に接続されたモジュールから出力される電圧を検出する電圧検出手段とをさらに有するものとされている。

また、本発明の制御方法の一側面は、信号生成手段と算出手段と複数の信号幅伸縮手段とを備え、直流電源を入力して交流電源を供給するモジュールであって、並列に接続された複数のモジュールを制御する制御装置の制御方法であって、信号生成手段により、複数のモジュールを駆動させるためのパルス幅変調信号を生成する信号生成ステップと、算出手段により、モジュールのそれぞれから出力される電流と、並列に接続された複数のモジュールから出力される電圧とから、モジュールのそれぞれから出力される電流が等しくなるように、モジュールのそれぞれについて、パルス幅変調信号のパルスの位相の変化量を示す位相操作量とパルス幅変調信号のパルスの幅の変化量を示す振幅操作量とを算出する算出ステップと、複数の信号幅伸縮手段により、位相操作量と振幅操作量とから、パルス幅変調信号の立ち上がりまたは立ち下がりのエッジを遅らせることにより、それぞれのモジュールに供給するそれぞれのパルス幅変調信号のパルスの幅を伸縮させる信号幅伸縮ステップとを含むものとされている。

さらに、本発明のプログラムの一側面は、直流電源を入力して交流電源を供給するモジュールであって、並列に接続された複数のモジュールを制御するコンピュータに、複数のモジュールを駆動させるためのパルス幅変調信号を生成する信号生成ステップと、モジュールのそれぞれから出力される電流と、並列に接続された複数のモジュールから出力される電圧とから、モジュールのそれぞれから出力される電流が等しくなるように、モジュールのそれぞれについて、パルス幅変調信号のパルスの位相の変化量を示す位相操作量とパルス幅変調信号のパルスの幅の変化量を示す振幅操作量とを算出する算出ステップと、位相操作量と振幅操作量とから、パルス幅変調信号の立ち上がりまたは立ち下がりのエッジを遅らせることにより、それぞれのモジュールに供給するそれぞれのパルス幅変調信号のパルスの幅を伸縮させる信号幅伸縮ステップとを含む処理を行わせるものとされている。

本発明の一側面によれば、素子にばらつきがあっても、比較的簡単な構成で、電流のばらつきを無くし、人手による調整を不要とした制御装置および制御方法、並びにプログラムを提供することができる。

本発明の一実施の形態の電源装置の構成を示す図である。 波形整形器１４の動作を説明する図である。 微調整制御器１３の構成を示すブロック図である。 PQブロック３１−１〜３１−３およびPQブロック３４の構成を示すブロック図である。 波形整形器１４の構成を示すブロック図である。 移相器７１の構成を示すブロック図である。 マルチバイブレータ９２の出力パルスを説明する図である。 パルス伸縮器７７の構成を示すブロック図である。 パルス伸縮器７７による、パルス幅変調信号のパルスの幅の伸縮を説明する図である。 シミュレーションの結果を示す図である。 シミュレーションの結果を示す図である。 シミュレーションの結果を示す図である。 シミュレーションの結果を示す図である。 シミュレーションの結果を示す図である。 シミュレーションの結果を示す図である。 シミュレーションの結果を示す図である。 シミュレーションの結果を示す図である。 コンピュータのハードウェアの構成例を示すブロック図である。 従来のUPSの構成を示す図である。 モジュール２０４−１〜２０４−３の構成を示すブロック図である。 従来のUPSの他の構成を示す図である。

以下、本発明の一実施の形態の電源装置について、図１〜図９を参照しながら説明する。

図１は、本発明の一実施の形態の電源装置の構成を示す図である。図１に示される電源装置においては、１つのパルス幅変調信号を用いるという点で”共通ゲートパルス”という思想が残され、１つのPWM変調器が、複数のモジュールで用いる１つのパルス幅変調信号を生成し、その上で、複数のモジュールのそれぞれにあわせて、パルス幅変調信号自体が整形される。

図１に示される電源装置は、電圧制御器１１、PWM変調器１２、微調整制御器１３、波形整形器１４−１〜１４−３、バッテリ１５、モジュール１６−１〜１６−３、電流検出器１７−１〜１７−３、電圧検出器１８、およびコンパレータ１９からなり、負荷２０に交流電源を供給する。ここで、電圧制御器１１、PWM変調器１２、微調整制御器１３、および波形整形器１４−１〜１４−３は、外付けの制御器とすることができる。

電圧制御器１１は、電圧検出器１８から供給される、バスによって並列に接続されたモジュール１６−１〜１６−３から出力される電圧である共通電圧の瞬時値（以下、バス電圧voと称する。）を示す信号を基に、出力する電圧を指示する信号をPWM変調器１２に供給する。PWM変調器１２は、電圧制御器１１からの指示に応じて、正弦波で変調されたパルス幅変調信号を生成し、パルス幅変調信号を波形整形器１４−１〜１４−３に供給する。なお、PWM変調器１２は、正の電圧の出力を制御するための駆動パルスUと負の電圧の出力を制御するための駆動パルスLとからなるパルス幅変調信号を生成する。

微調整制御器１３は、電圧検出器１８から供給されるバス電圧voを示す信号、および電流検出器１７−１〜１７−３のそれぞれから供給される、モジュール１６−１〜１６−３のそれぞれから出力される電流（モジュール１６−１〜１６−３毎の電流の瞬時値）を示す信号を基に、モジュール１６−１〜１６−３のそれぞれが担うべき有効電力と無効電力とを算出する。さらに、微調整制御器１３は、モジュール１６−１〜１６−３のそれぞれから出力される電流が等しくなるように、モジュール１６−１〜１６−３のそれぞれについて、パルス幅変調信号のパルスの位相の変化量（以下、位相操作量とも称する。）とパルス幅変調信号のパルスの幅の変化量（以下、振幅操作量とも称する。）とを算出する。微調整制御器１３は、算出された振幅操作量を示す振幅データおよび位相操作量を示す位相データを、波形整形器１４−１〜１４−３のそれぞれに供給する。ここで、振幅データおよび位相データは、２を補数とする符号付きの２進数で表される。

以下、モジュール１６−１から出力される電流の瞬時値を出力電流i1と称し、モジュール１６−２から出力される電流の瞬時値を出力電流i2と称し、モジュール１６−３から出力される電流の瞬時値を出力電流i3と称する。

波形整形器１４−１〜１４−３のそれぞれは、コンパレータ１９から供給される正負符号情報であって、バス電圧voが正の電圧であるかまたは負の電圧であるかを示す正負符号情報、並びに微調整制御器１３から供給される振幅データおよび位相データによって、ゲートパルスであるパルス幅変調信号のパルスの幅を伸縮させる。すなわち、波形整形器１４−１は、振幅操作量を示す振幅データおよび位相操作量を示す位相データから、パルス幅変調信号の立ち上がりまたは立ち下がりのエッジを遅らせることにより、モジュール１６−１に供給するパルス幅変調信号のパルスの幅を伸縮させる。波形整形器１４−２は、振幅操作量を示す振幅データおよび位相操作量を示す位相データから、パルス幅変調信号の立ち上がりまたは立ち下がりのエッジを遅らせることにより、モジュール１６−２に供給するパルス幅変調信号のパルスの幅を伸縮させる。波形整形器１４−３は、振幅操作量を示す振幅データおよび位相操作量を示す位相データから、パルス幅変調信号の立ち上がりまたは立ち下がりのエッジを遅らせることにより、モジュール１６−３に供給するパルス幅変調信号のパルスの幅を伸縮させる。

モジュール１６−１〜１６−３のそれぞれは、波形整形器１４−１〜１４−３のそれぞれによって伸縮されたパルス幅変調信号をゲートパルスとして、バッテリ１５からの直流電源を入力して交流電源をバスに供給する。モジュール１６−１〜１６−３は、バスによって並列に接続されている。電流検出器１７−１〜１７−３は、出力電流i1、出力電流i2、および出力電流i3のそれぞれを検出し、検出された電流を示す信号を微調整制御器１３に供給する。電圧検出器１８は、バス電圧voを検出し、検出された電圧を示す信号を電圧制御器１１、微調整制御器１３、およびコンパレータ１９に供給する。コンパレータ１９は、バス電圧voと０Ｖの基準値とを比較して、バス電圧voが正の電圧であるかまたは負の電圧であるかを判定し、判定の結果を示す正負符号情報を波形整形器１４−１〜１４−３に供給する。

このように、整形されたパルス幅変調信号によって、モジュール１６−１〜１６−３のブリッジ電圧が調整され、電流がバランスされる。

なお、モジュール１６−１〜１６−３は、単相ハーフブリッジ、単相フルブリッジ、三相ブリッジ、または多相ブリッジ等とすることができる。

以下、波形整形器１４−１〜１４−３を個々に区別する必要がない場合、単に波形整形器１４と称する。また、以下、モジュール１６−１〜１６−３を個々に区別する必要がない場合、単にモジュール１６と称する。

以下、モジュール１６が３つの場合を例に説明するが、Ｎ台のモジュール１６を設けるようにしてもよい。

ここで、波形整形器１４の動作の数学的原理について、図２を参照しながら説明する。

各モジュール１６から出力される電流をバランスさせるためには、各モジュール１６から出力される電圧の位相と振幅を微調整しなければならない。ここで、各モジュール１６から出力される電圧は、PWMパルスの変調波となる。

すなわち、今、ある１つのモジュール１６の基準正弦波電圧v(t)=sinω₀tに対し、位相をθ[rad]、振幅をδだけずらした信号v'(t)=(1+δ)sin(ω₀t+θ)を、v(t)だけを使って作りたいわけである。ただし、ω₀は、商用角周波数であり、|θ|、|δ|<<1とする。図２（Ａ）は、基準正弦波電圧v(t)を示し、図２（Ｄ）の点線は、信号v'(t)を示す。なお、図２において、振幅は１とされている。

信号v'(t)を、以下のように近似してゆく。

・・・（１）
ここで、T₀:=2π/ω₀[sec]は正弦波の周期である。こうして、式（１）のように信号v’(t)は、基準正弦波電圧v(t)とその１／４周期遅らせた波形v(t-T₀/4)のみで表せる。ただし、式（１）に示される近似では、基準正弦波電圧v(t)という正弦波の瞬時値が必要となるので実現は非常に面倒である。

そこで、|θ|、|δ|<<1であることに着目する。つまり、式（２）に示すように、正弦波v(t)を、矩形波［数２］に置き換える。

・・・（２）
係数π/4は、-1と+1をとる矩形波の基本波振幅が4/πであり、これをキャンセルするためのもので、議論に本質的には関わらない。

式（２）を使うと式（１）はさらに、式（３）のように近似できる。

・・・（３）

式（３）の第２項［数５］は、図２（Ｂ）で表され、第３項［数６］は、図２（Ｃ）で表される。式（３）に示される近似された信号v'(t)は、正弦波と矩形波の和なので、図２（Ｄ）の実線で示されるように、飛びのある（不連続点のある）波形になる。しかし、|θ|、|δ|<<1であるので、信号v'(t)は、ほとんど正弦波であるといってよい。図２においては、説明のためにθ=0.1、δ=0.1と現実の場合に比較して大きめに与えており、実際の“飛び”（不連続的な変化の量）は、微小である。

式（３）における右辺第１項v(t)は、元々の変調波で変調されたパルス幅変調信号を意味し、右辺の［数７］が、パルス幅変調信号の伸縮の幅を示すものである。式（３）の矩形波［数２］は、出力電圧をコンパレータに通し0または1のいずれかの値をとる1bitの信号にしたものである。［数８］は、矩形波［数２］を1/4周期だけ遅らせたものである。

信号v'(t)は、1bit信号なので論理回路によってカウンタ、マルチバイブレータ等を組み合わせれば容易に生成できる。

このようにして、波形整形器１４は、簡単な論理回路のみで構成できる。

次に、微調整制御器１３および波形整形器１４の構成の詳細を説明する。

図３は、微調整制御器１３の構成を示すブロック図である。微調整制御器１３は、一般的にPQ制御として知られている制御により、有効電力と無効電力とを制御する。微調整制御器１３は、PQブロック３１−１〜３１−３、加算器３２、乗算器３３、PQブロック３４、減算器３５−１〜３５−３、減算器３６−１〜３６−３、PI補償器３７−１〜３７−３、およびPI補償器３８−１〜３８−３から構成される。

PQブロック３１−１〜３１−３は、それぞれ、バス電圧voと出力電流i1〜i3とから、モジュール１６−１〜１６−３のそれぞれの有効電力P1〜P3および無効電力Q1〜Q3を算出する。PQブロック３１−１〜３１−３は、それぞれ、有効電力P1〜P3を示す信号のそれぞれを、減算器３５−１〜３５−３のそれぞれに供給し、無効電力Q1〜Q3を示す信号のそれぞれを、減算器３６−１〜３６−３のそれぞれに供給する。

加算器３２は、出力電流i1、出力電流i2、および出力電流i3を加算して、出力電流i1〜i3の総和、すなわちi1+i2+i3を求め、その値を示す信号を乗算器３３に供給する。乗算器３３は、出力電流i1〜i3の総和（i1+i2+i3）に1/3を乗算して、モジュール１６−１〜１６−３のそれぞれが負担すべき電流(i1+i2+i3)/3を求め、その値を示す信号をPQブロック３４に供給する。PQブロック３４は、(i1+i2+i3)/3とバス電圧voとから、モジュール１６−１〜１６−３のそれぞれが担うべき負荷電力、すなわち、有効電力Prefおよび無効電力Qrefを算出する。PQブロック３４は、有効電力Prefを示す信号を減算器３５−１〜３５−３のそれぞれに供給し、無効電力Qrefを示す信号を、減算器３６−１〜３６−３のそれぞれに供給する。

減算器３５−１〜３５−３は、それぞれ、有効電力Prefから有効電力P1〜P3のそれぞれを引き算して、その結果を示す信号をPI補償器３７−１〜３７−３のそれぞれに供給する。減算器３６−１〜３６−３は、それぞれ、無効電力Qrefから無効電力Q1〜Q3のそれぞれを引き算して、その結果を示す信号をPI補償器３８−１〜３８−３のそれぞれに供給する。

PI補償器３７−１〜３７−３は、それぞれ、いわゆる、比例積分補償器であり、有効電力Prefと有効電力P1〜P3のそれぞれとの差分から、モジュール１６−１〜１６−３のそれぞれの位相操作量θ1〜θ3を生成する。PI補償器３８−１〜３８−３は、それぞれ、いわゆる、比例積分補償器であり、無効電力Qrefと無効電力Q1〜Q3のそれぞれとの差分から、モジュール１６−１〜１６−３のそれぞれの振幅操作量δ1〜δ3を生成する。

すなわち、微調整制御器１３は、バス電圧voと出力電流i1、出力電流i2、および出力電流i3とから、PQブロック３１−１〜３１−３によって、モジュール１６−１〜１６−３のそれぞれの、有効電力P1、P2、およびP3並びに無効電力Q1、Q2、およびQ3を算出する。一方で、微調整制御器１３は、モジュール１６−１〜１６−３のそれぞれが負担すべき電流(i1+i2+i3)/3を計算し（ここで、一般にモジュール１６がN台なら電流の総和を1/Nにし）、有効電力Prefおよび無効電力Qrefを計算する。有効電力Prefおよび無効電力Qrefは、1台のモジュール１６が担うべき負荷電力を意味する。そして、有効電力P1、P2、およびP3が有効電力Prefに整合するように、PI補償器３７−１〜３７−３によって、モジュール１６−１〜１６−３のそれぞれの位相操作量θ1〜θ3が求められる。同時に、無効電力Q1、Q2、およびQ3が無効電力Qrefに整合するように、PI補償器３８−１〜３８−３によって、モジュール１６−１〜１６−３のそれぞれの振幅操作量δ1〜δ3が求められる。

図４は、PQブロック３１−１〜３１−３およびPQブロック３４の構成を示すブロック図である。図４の説明において、出力電流i1、出力電流i2、出力電流i3、および電流(i1+i2+i3)/3のいずれかを単に出力電流と称する。

PQブロック３１−１〜３１−３およびPQブロック３４は、それぞれ、遅延回路５１、乗算器５２、乗算器５３、ローパスフィルタ（LPF）（low-pass filter）５４、およびローパスフィルタ（LPF）５５から構成される。遅延回路５１は、バス電圧voの位相を９０deg遅延させ、遅延したバス電圧vo（余弦波のマイナス）を乗算器５３に供給する。乗算器５２は、バス電圧voと出力電流と乗算して、有効電力Pの瞬時値を求め、ローパスフィルタ５４に供給する。ローパスフィルタ５４は、有効電力Pの瞬時値に含まれる、基本波（商用周波数）の２倍波を十分に減衰させて、有効電力Pを出力する。また、乗算器５３は、位相を９０deg遅延させたバス電圧voと出力電流と乗算して、無効電力Qの瞬時値を求め、ローパスフィルタ５５に供給する。ローパスフィルタ５５は、無効電力Qの瞬時値に含まれる、基本波（商用周波数）の２倍波を十分に減衰させて、無効電力Qを出力する。

このように、PQブロック３１−１〜３１−３およびPQブロック３４は、バス電圧voおよび出力電流（電圧瞬時値および電流瞬時値）から有効電力Pおよび無効電力Qを検出する。

PQブロック３１−１〜３１−３およびPQブロック３４は、オペアンプ（operational amplifier）やアナログ乗算器等を使っても実現できるし、処理をプログラム化してDSP（digital signal processor）等に組み込むことにより実現することもできる。

次に、図５〜図９を参照して、波形整形器１４の構成を説明する。図５〜図８において、実線で表される信号線は、１ビットの信号を伝送する信号線を示し、白抜きの線で表される信号線は、２を補数とする符号付きの２進数の信号を伝送するデータバスを示す。

図５は、波形整形器１４の構成を示すブロック図である。波形整形器１４は、移相器７１、補数演算器７２、セレクタ７３、補数演算器７４、セレクタ７５、加算器７６、およびパルス伸縮器７７から構成される。

パルス幅変調信号である駆動パルスUと駆動パルスLは、パルス伸縮器７７に供給され、位相操作量θは、補数演算器７２およびセレクタ７３に供給され、振幅操作量δは、補数演算器７４およびセレクタ７５に供給され、正負符号情報は、移相器７１およびセレクタ７３に供給される。

移相器７１は、入力された正負符号情報を商用周波数の１／４周期だけ遅延させて、遅延した正負符号情報をセレクタ７３に供給する。

図６は、移相器７１の構成を示すブロック図である。移相器７１は、レジスタ９１、マルチバイブレータ９２、NOT回路９３、マルチバイブレータ９４、NOT回路９５、NOT回路９６、NOT回路９７、AND回路９８、AND回路９９、およびOR回路１００から構成される。

レジスタ９１は、商用周波数の１／４周期に相当する期間を示すデータを格納し、そのデータをマルチバイブレータ９２およびマルチバイブレータ９４に供給する。電源装置を５０Hzである商用周波数と６０Hzである商用周波数との両用とするために、レジスタ９１は、１／５５Hzに相当する値（クロック単位で計数した値）を格納する。マルチバイブレータ９２は、可変ワンショットマルチバイブレータであり、図７に示されるように、図７の上側に示される正負符号情報の立ち上がりのエッジから、図７の下側に示されるように、レジスタ９１から供給されるデータで示される商用周波数の１／４周期の幅の出力パルスを出力する。すなわち、マルチバイブレータ９２は、正負符号情報の立ち上がりのエッジを検出すると、出力パルスを立ち上げると共に、レジスタ９１から供給されるデータを取得し、その後、取得したデータで示される商用周波数の１／４周期が経過すると、出力パルスを立ち下げて、次の正負符号情報の立ち上がりを待つ。マルチバイブレータ９２は、出力パルスをNOT回路９５に供給する。マルチバイブレータ９２はカウンタの組み合わせで実現できる。マルチバイブレータ９４および以下に示すマルチバイブレータもマルチバイブレータ９２と同様である。

NOT回路９３は、正負符号情報を反転させて、マルチバイブレータ９４に供給する。マルチバイブレータ９４は、マルチバイブレータ９２と同様に、可変ワンショットマルチバイブレータであり、反転された正負符号情報の立ち上がりのエッジから、レジスタ９１から供給されるデータで示される商用周波数の１／４周期の幅の出力パルスを出力する。マルチバイブレータ９４は、出力パルスをNOT回路９７およびAND回路９９に供給する。

NOT回路９５は、マルチバイブレータ９２の出力パルスを反転させて、AND回路９８およびAND回路９９に供給する。NOT回路９６は、正負符号情報を反転させて、AND回路９９に供給する。NOT回路９７は、マルチバイブレータ９４の出力パルスを反転させて、AND回路９８に供給する。

AND回路９８は、正負符号情報と、マルチバイブレータ９２の反転された出力パルスと、マルチバイブレータ９４の反転された出力パルスとの論理積を演算して、その結果をOR回路１００に供給する。AND回路９９は、反転された正負符号情報と、マルチバイブレータ９２の反転された出力パルスと、マルチバイブレータ９４の出力パルスとの論理積を演算して、その結果をOR回路１００に供給する。OR回路１００は、AND回路９８からの出力とAND回路９９からの出力と論理和を演算して、移相器７１の出力としてその結果をセレクタ７３に供給する。

図５に戻り、補数演算器７２は、位相操作量θのマイナスを計算する。すなわち、補数演算器７２は、位相操作量θの全てのビットを反転させて、さらに１を加算することで、位相操作量θの２の補数、すなわち、位相操作量θの反数を計算する。補数演算器７２は、計算した結果をセレクタ７３に供給する。セレクタ７３は、位相操作量θとマイナスの位相操作量θ（補数演算器７２で計算された位相操作量θの反数）とのうち、移相器７１から供給される出力をセレクト信号として、セレクト信号が０である場合、位相操作量θを加算器７６に出力し、セレクト信号が１である場合、マイナスの位相操作量θを加算器７６に出力する。

補数演算器７４は、振幅操作量δのマイナスを計算する。すなわち、補数演算器７４は、振幅操作量δの全てのビットを反転させて、さらに１を加算することで、振幅操作量δの２の補数、すなわち、振幅操作量δの反数を計算する。補数演算器７４は、計算した結果をセレクタ７５に供給する。セレクタ７５は、振幅操作量δとマイナスの振幅操作量δ（補数演算器７４で計算された振幅操作量δの反数）とのうち、正負符号情報をセレクト信号として、セレクト信号が０である場合、マイナスの振幅操作量δを加算器７６に出力し、セレクト信号が１である場合、振幅操作量δを加算器７６に出力する。

加算器７６は、セレクタ７３の出力とセレクタ７５の出力との和を演算して、パルスの幅を示す幅信号としてパルス伸縮器７７に供給する。

パルス伸縮器７７は、位相操作量θ、振幅操作量δ、および正負符号情報から求められる、パルスの幅を示す幅信号に応じて、PWM変調器１２から供給された、正弦波で変調されたパルス幅変調信号のパルスの幅を伸縮させる。より詳細には、パルス伸縮器７７は、駆動パルスUと駆動パルスLとの立ち上がりまたは立ち下がりのエッジを個別に遅らせることにより、パルス幅変調信号のパルスの幅を伸縮させる。

図８は、パルス伸縮器７７の構成を示すブロック図である。パルス伸縮器７７は、符号チエック回路１２１、補数演算器１２２、セレクタ１２３、セレクタ１２４、NOT回路１２５、マルチバイブレータ１２６、OR回路１２７、NOT回路１２８、セレクタ１２９、マルチバイブレータ１３０、NOT回路１３１、AND回路１３２、NOT回路１３３、セレクタ１３４、およびセレクタ１３５から構成される。

パルス幅変調信号である駆動パルスUと駆動パルスLは、セレクタ１２４およびセレクタ１２９に供給され、幅信号は、符号チエック回路１２１、補数演算器１２２、およびセレクタ１２３に供給される。

符号チエック回路１２１は、幅信号の符号、すなわち、幅信号が正であるか負であるかを調べる。具体的には、符号チエック回路１２１は、幅信号の最上位ビットを抽出して、符号を判定し、幅信号が正ならば０の信号を、幅信号が負ならば１の信号をセレクタ１２３、セレクタ１２４、NOT回路１２８、NOT回路１３３、およびセレクタ１３４に供給する。補数演算器１２２は、幅信号のマイナスを計算する。すなわち、補数演算器７４は、幅信号の全てのビットを反転させて、さらに１を加算することで、幅信号の２の補数、すなわち、幅信号の反数を計算する。補数演算器７４は、マイナスの幅信号をセレクタ１２３に供給する。セレクタ１２３は、符号チエック回路１２１からの信号をセレクト信号として、セレクト信号が０である場合、幅信号をマルチバイブレータ１２６およびマルチバイブレータ１３０に出力し、セレクト信号が１である場合、マイナスの幅信号をマルチバイブレータ１２６およびマルチバイブレータ１３０に出力する。

セレクタ１２４は、符号チエック回路１２１からの信号をセレクト信号として、セレクト信号が０である場合、駆動パルスUをNOT回路１２５およびOR回路１２７に出力し、セレクト信号が１である場合、駆動パルスLをNOT回路１２５およびOR回路１２７に出力する。NOT回路１２５は、セレクタ１２４からの出力を反転して、マルチバイブレータ１２６に供給する。マルチバイブレータ１２６は、可変ワンショットマルチバイブレータであり、反転されたセレクタ１２４の出力の立ち上がりエッジから、セレクタ１２３から供給されるデータで示される幅の出力パルスを出力する。マルチバイブレータ１２６は、出力パルスをOR回路１２７に供給する。OR回路１２７は、マルチバイブレータ１２６からの出力パルスと、セレクタ１２４からの出力との論理和を演算し、演算結果をセレクタ１３４およびセレクタ１３５に供給する。

NOT回路１２８は、符号チエック回路１２１からの信号を反転させて、セレクタ１２９に供給する。セレクタ１２９は、NOT回路１２８からの信号をセレクト信号として、セレクト信号が０である場合、駆動パルスUをマルチバイブレータ１３０およびAND回路１３２に出力し、セレクト信号が１である場合、駆動パルスLをマルチバイブレータ１３０およびAND回路１３２に出力する。

マルチバイブレータ１３０は、可変ワンショットマルチバイブレータであり、セレクタ１２９の出力の立ち上がりエッジから、セレクタ１２３から供給されるデータで示される幅の出力パルスを出力する。マルチバイブレータ１３０は、出力パルスをNOT回路１３１に供給する。NOT回路１３１は、マルチバイブレータ１３０からの信号を反転させて、AND回路１３２に供給する。AND回路１３２は、NOT回路１３１によって反転された、マルチバイブレータ１３０からの信号と、セレクタ１２９からの出力との論理積を演算し、演算結果をセレクタ１３４およびセレクタ１３５に供給する。

NOT回路１３３は、符号チエック回路１２１からの信号を反転させて、セレクタ１３５に供給する。

セレクタ１３４は、符号チエック回路１２１からの信号をセレクト信号として、セレクト信号が０である場合、OR回路１２７からの出力を駆動パルスUとして出力し、セレクト信号が１である場合、AND回路１３２からの出力を駆動パルスUとして出力する。セレクタ１３５は、NOT回路１３３によって反転された、符号チエック回路１２１からの信号をセレクト信号として、セレクト信号が０である場合、OR回路１２７からの出力を駆動パルスLとして出力し、セレクト信号が１である場合、AND回路１３２からの出力を駆動パルスLとして出力する。

図９は、パルス伸縮器７７による、パルス幅変調信号のパルスの幅の伸縮を説明する図である。図９（Ａ）は、PWM変調器１２から出力されるパルス幅変調信号を示し、図９（Ｂ）は、時比率を増加させる（パルスの幅を広げる）場合のパルス幅変調信号を示し、図９（Ｃ）は、時比率を減少させる（パルスの幅を狭める）場合のパルス幅変調信号を示す。

モジュール１６に設けられている正の電圧を出力するための上側スイッチ（upper switch）に対する駆動パルスUと、モジュール１６に設けられている負の電圧を出力するための下側スイッチ(lower switch)に対する駆動パルスLとは、基本的に反転信号であるが、上側スイッチおよび下側スイッチを同時にオンさせることを防ぐためのデッドタイムTdが持たせられている。今、図９（Ａ）に示される、PWM変調器１２から出力されるパルス幅変調信号のパルスの時比率を増加させたいとするなら、図９（Ｂ）に示されるように、駆動パルスUの立下りを遅らせ、駆動パルスLの立ち上がりを遅らせればよい。

逆に、PWM変調器１２から出力されるパルス幅変調信号のパルスの時比率を減少させたいとするなら、図９（Ｃ）に示されるように、駆動パルスUの立ち上がりを遅らせ、駆動パルスLの立ち下がりを遅らせればよい。

実際には、図８を参照して説明したように、幅信号の符号が符号チエック回路１２１で抽出され、セレクタ１２３によって、パルスを伸ばすか、縮めるかが選択され、マルチバイブレータ１２６およびマルチバイブレータ１３０によってパルスが伸縮させられる。

なお、微調整制御器１３および波形整形器１４は、TTL（transistor transistor logic）、CMOS（complementary metal oxide semiconductor）、BiCMOS（bipolar complementary metal oxide semiconductor）シリーズなどの汎用ロジックIC（integrated circuit）によって実現しても、VHDL（(VHSIC(very high speed integrated circuits) hardware description
language)）、VerilogHDL,SystemCなどのハードウェア記述言語によってロジックを記述し、PLD（programmable logic device）またはFPGA（field programmable gate array）など、ASIC（application specific integrated circuit）によって実現するようにしてもよい。

次に、図１０〜図１７を参照して、10kVAのモジュールを３台用いた、三相インバータのシステムにおけるシミュレーションの結果を説明する。このシミュレーションでは、結果がよく見えるようにフィルタインダクタンスのばらつきを30%程度としている。

図１０は、有効電力を示すグラフを表す図である。図１１は、無効電力を示すグラフを表す図である。図１０および図１１に示される場合において、時刻t=1.0[sec]で、微調整制御を効かせている。時刻t=1.0[sec]以降、有効電力と無効電力のばらつきが解消される様子がわかる。

図１２は、従来のU相の３つのモジュールの電流の波形を示すグラフを表す図である。図１３は、本実施の形態の三相の電源装置のU相の３つのモジュールの電流の波形を示すグラフを表す図である。本実施の形態の電源装置において、波形が多少歪むが、基本波ベースではばらつきが消失している。

図１４は、U相の出力電流のRMS値を示すグラフを表す図である。図１５は、横流のRMS値を示すグラフを表す図である。図１４および図１５に示される場合において、時刻t=1.0[sec]で、微調整制御を効かせている。横流は、例えば、１号機の横流のRMS値=1号機電流-負荷電流/3と定義される。横流には、高調波が含まれるのでRMS値は完全にはゼロにはならない。出力電流のRMS値で比較すると、基本波ベースなので、完全にばらつきは消失する。

図１６は、出力電圧を示すグラフを表す図である。図１７は、1.0を単位とする幅信号を示すグラフを表す図である。幅信号は矩形状であるが、振幅が0.01程度と微小なので、出力電圧にはほとんど影響しない様子がわかる。

このように、電流のばらつきが自動補正されるため、特性が向上し、人手による微調整が不要になる。すなわち、素子にばらつきがあっても、比較的簡単な構成で、電流のばらつきを無くし、人手による調整を不要とすることができる。

なお、電源装置は、単相ハーフブリッジ、単相フルブリッジ、三相ブリッジ、または多相ブリッジに限らず、整流器（コンバータ）、昇圧チョッパ、降圧チョッパ等が含まれていても良い。

上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

図１８は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。

コンピュータにおいて、CPU（Central Processing Unit）１７１，ROM（Read Only Memory）１７２，RAM（Random Access Memory）１７３は、バス１７４により相互に接続されている。

バス１７４には、さらに、入出力インタフェース１７５が接続されている。入出力インタフェース１７５には、キーボード、マウス、マイクロホンなどよりなる入力部１７６、ディスプレイ、スピーカなどよりなる出力部１７７、ハードディスクや不揮発性のメモリなどよりなる記憶部１７８、ネットワークインタフェースなどよりなる通信部１７９、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア１８１を駆動するドライブ１８０が接続されている。

以上のように構成されるコンピュータでは、CPU１７１が、例えば、記憶部１７８に記憶されているプログラムを、入出力インタフェース１７５及びバス１７４を介して、RAM１７３にロードして実行することにより、上述した一連の処理が行われる。

コンピュータ（CPU１７１）が実行するプログラムは、例えば、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read
Only Memory),DVD(Digital Versatile Disc)等）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア１８１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。

そして、プログラムは、リムーバブルメディア１８１をドライブ１８０に装着することにより、入出力インタフェース１７５を介して、記憶部１７８に記憶することで、コンピュータにインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部１７９で受信し、記憶部１７８に記憶することで、コンピュータにインストールすることができる。その他、プログラムは、ROM１７２や記憶部１７８にあらかじめ記憶しておくことで、コンピュータにあらかじめインストールしておくことができる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

１１…電圧制御器、１２…PWM変調器、１３…微調整制御器、１４−１〜１４−３および１４…波形整形器、１５…バッテリ、１６−１〜１６−３および１６…モジュール、１７−１〜１７−３…電流検出器、１８…電圧検出器、１９…コンパレータ、３１−１〜３１−３…PQブロック、３２…加算器、３３…乗算器、３４…PQブロック、３５−１〜３５−３…減算器、３６−１〜３６−３…減算器、３７−１〜３７−３…PI補償器、３８−１〜３８−３…PI補償器、５１…遅延回路、５２…乗算器、５３…乗算器、５４…ローパスフィルタ、５５…ローパスフィルタ、７１…移相器、７２…補数演算器、７３…セレクタ、７４…補数演算器、７５…セレクタ、７６…加算器、７７…パルス伸縮器、９１…レジスタ、９２…マルチバイブレータ、９３…NOT回路、９４…マルチバイブレータ、９５…NOT回路、９６…NOT回路、９７…NOT回路、９８…AND回路、９９…AND回路、１００…OR回路、１２１…符号チエック回路、１２２…補数演算器、１２３…セレクタ、１２４…セレクタ、１２５…NOT回路、１２６…マルチバイブレータ、１２７…OR回路、１２８…NOT回路、１２９…セレクタ、１３０…マルチバイブレータ、１３１…NOT回路、１３２…AND回路、１３３…NOT回路、１３４…セレクタ、１３５…セレクタ

Claims (6)

1. 直流電源を入力して交流電源を供給するモジュールであって、並列に接続された複数のモジュールを制御する制御装置において、
   複数の上記モジュールを駆動させるためのパルス幅変調信号を生成する信号生成手段と、
   上記モジュールのそれぞれから出力される電流と、並列に接続された複数の上記モジュールから出力される電圧とから、上記モジュールのそれぞれから出力される電流が等しくなるように、上記モジュールのそれぞれについて、上記パルス幅変調信号のパルスの位相の変化量を示す位相操作量と上記パルス幅変調信号のパルスの幅の変化量を示す振幅操作量とを算出する算出手段と、
   上記位相操作量と上記振幅操作量とから、上記パルス幅変調信号の立ち上がりまたは立ち下がりのエッジを遅らせることにより、それぞれの上記モジュールに供給するそれぞれの上記パルス幅変調信号のパルスの幅を伸縮させる複数の信号幅伸縮手段と
   を有することを特徴とする制御装置。
2. 請求項１に記載の制御装置において、
   前記算出手段は、前記モジュールのそれぞれから出力される電流、並列に接続された複数の前記モジュールから出力される電圧、および複数の前記モジュールのそれぞれが担うべき有効電力と無効電力とから、前記位相操作量と前記振幅操作量とを算出する
   ことを特徴とする制御装置。
3. 請求項１に記載の制御装置において、
   前記信号生成手段は、前記交流電源の正の電圧の出力を制御するための第１の信号と前記交流電源の負の電圧の出力を制御するための第２の信号とからなる前記パルス幅変調信号を生成し、
   前記信号幅伸縮手段は、前記第１の信号および前記第２の信号の立ち上がりまたは立ち下がりのエッジを個別に遅らせることにより、それぞれの前記モジュールに供給するそれぞれの前記パルス幅変調信号のパルスの幅を伸縮させる
   ことを特徴とする制御装置。
4. 請求項１に記載の制御装置において、
   前記モジュールのそれぞれから出力される電流のそれぞれを検出する複数の電流検出手段と、
   並列に接続された前記モジュールから出力される電圧を検出する電圧検出手段と
   をさらに有することを特徴とする制御装置。
5. 信号生成手段と算出手段と複数の信号幅伸縮手段とを備え、直流電源を入力して交流電源を供給するモジュールであって、並列に接続された複数のモジュールを制御する制御装置の制御方法において、
   上記信号生成手段により、複数の上記モジュールを駆動させるためのパルス幅変調信号を生成する信号生成ステップと、
   上記算出手段により、上記モジュールのそれぞれから出力される電流と、並列に接続された複数の上記モジュールから出力される電圧とから、上記モジュールのそれぞれから出力される電流が等しくなるように、上記モジュールのそれぞれについて、上記パルス幅変調信号のパルスの位相の変化量を示す位相操作量と上記パルス幅変調信号のパルスの幅の変化量を示す振幅操作量とを算出する算出ステップと、
   複数の上記信号幅伸縮手段により、上記位相操作量と上記振幅操作量とから、上記パルス幅変調信号の立ち上がりまたは立ち下がりのエッジを遅らせることにより、それぞれの上記モジュールに供給するそれぞれの上記パルス幅変調信号のパルスの幅を伸縮させる信号幅伸縮ステップと
   を含むことを特徴とする制御方法。
6. 直流電源を入力して交流電源を供給するモジュールであって、並列に接続された複数のモジュールを制御するコンピュータに、
   複数の上記モジュールを駆動させるためのパルス幅変調信号を生成する信号生成ステップと、
   上記モジュールのそれぞれから出力される電流と、並列に接続された複数の上記モジュールから出力される電圧とから、上記モジュールのそれぞれから出力される電流が等しくなるように、上記モジュールのそれぞれについて、上記パルス幅変調信号のパルスの位相の変化量を示す位相操作量と上記パルス幅変調信号のパルスの幅の変化量を示す振幅操作量とを算出する算出ステップと、
   上記位相操作量と上記振幅操作量とから、上記パルス幅変調信号の立ち上がりまたは立ち下がりのエッジを遅らせることにより、それぞれの上記モジュールに供給するそれぞれの上記パルス幅変調信号のパルスの幅を伸縮させる信号幅伸縮ステップと
   を含む処理を行わせるプログラム。

Images